KR0164226B1 - 화합물 반도체용 옴접촉부 형성방법 - Google Patents

화합물 반도체용 옴접촉부 형성방법 Download PDF

Info

Publication number
KR0164226B1
KR0164226B1 KR1019920007208A KR920007208A KR0164226B1 KR 0164226 B1 KR0164226 B1 KR 0164226B1 KR 1019920007208 A KR1019920007208 A KR 1019920007208A KR 920007208 A KR920007208 A KR 920007208A KR 0164226 B1 KR0164226 B1 KR 0164226B1
Authority
KR
South Korea
Prior art keywords
layer
tempering
auge
contact
metal layer
Prior art date
Application number
KR1019920007208A
Other languages
English (en)
Other versions
KR920020771A (ko
Inventor
요헨 게르너
베르너 샤이러
Original Assignee
클라우스 봄하르트, 한스-위르겐 마우테
텔레풍켄 엘렉트로닉 게엠베하
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 클라우스 봄하르트, 한스-위르겐 마우테, 텔레풍켄 엘렉트로닉 게엠베하 filed Critical 클라우스 봄하르트, 한스-위르겐 마우테
Publication of KR920020771A publication Critical patent/KR920020771A/ko
Application granted granted Critical
Publication of KR0164226B1 publication Critical patent/KR0164226B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/40—Materials therefor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/285—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
    • H01L21/28506—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers
    • H01L21/28575—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising AIIIBV compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/45—Ohmic electrodes
    • H01L29/452—Ohmic electrodes on AIII-BV compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/40—Materials therefor
    • H01L33/405—Reflective materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/26—Materials of the light emitting region
    • H01L33/30—Materials of the light emitting region containing only elements of Group III and Group V of the Periodic Table

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Led Devices (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

본 발명은 III-V 화합물 반도체의 N형 반도체 상에 오옴접촉부를 제조하는 방법에 관한 것이다. AuGe층은 n형 III-V 화합물 반도체상에 형성되며, 상기 AuGe층의 두께는 5와 50nm간에 있고 게르마늄 농도는 1% 미만의 중량분율이다. 200과 600nm간의 Au층 두께는 AuGe층에 증착된다. 상기 연속층은 40에서 180분동안 대략 360에서 390℃의 온도에서 템퍼링하고 또는 5에서 20초동안 430에서 480℃ 온도에서 급 어닐링을 실행한다. 본 발명에 의해 제조된 금속 반도체는 비정질층이 없으며 경계면에서도 우수성을 가진다. 낮은 오옴접촉 저항 그리고 근 적외선 및 가시파장 범위에서 방사선의 높은 반사율 때문에 상기 접촉은 적외선 또는 가시광선을 방출하는 발광 반도체 다이오드용 전면 후면접촉으로서 특히 접합하다.

Description

화합물 반도체용 옴 접촉부 형성방법
제1도는 본 발명에 따른 방법의 흐름도.
제2도는 열처리 이전의 적층 접촉부의 단면도.
제3a도 내지 제3d도는 본 발명에 따른 옴 접촉부 형성을 위한 공정도.
제4도는 여러가지 템퍼링 공정에 대한, 기판 도핑에 의한 본 발명에 따른 접촉 저항 곡선도.
제5도는 본 발명에 따른 후면 접촉부를 가진 반도체 발광 다이오드의 단면도.
제6도는 GaAs 및 두개의 서로 다른 접촉부 금속의 파장에 대한 반사율 곡선도.
제7도는 두개의 다른 템퍼링 조건에 대한 본 발명에 따른 후면 접촉부의 게르마늄 농도에 의한 적외선 다이오드의 광학적 출력 곡선도.
* 도면의 주요부분에 대한 부호의 설명
1 : n형 III-V 화합물 반도체 결정 2 : AuGe 층
3 : Au 4 : 반사성 옴 접촉층(후면 접촉부)
9 : PN 접합부
[본 발명의 기술분야]
본 발명은 III-V족 화합물 반도체의 n 도핑된 반도체 층상에 옴 접촉부를 형성하기 위한 방법에 관한 것이다.
[본 발명의 기술적 배경]
N형 화합물 반도체 결정, 특히 GaAs, AlGaAs 및 GaP는 가시광선 또는 근적외선 광을 방사하는 반도체 발광 다이오드용 기판 재료로서 광범위하게 이용된다. 다이오드의 활성 발광 영역은 기판 재료상에 형성된다. 상기 기판의 후면에는 일반적으로 옴 접촉부가 제공된다. 널리 공지된 n형 III-V족 화합물 반도체 결정용의 옴 접촉부는 소위 합금 공정에 의해 만들어 진다. 합금에 특징적인 공정은 반도체 표면상에 금속막을 융착(melting)하는데 있다. 금속막은 n형 III-V족 화합물 반도체상의 접촉부에서는 일반적으로 AuGe 또는 AuGeNi 공융 합금으로 이루어진다. 현재 일반적으로 인식되는 합금 접촉부의 옴 특성에 대한 설명에 따르면, 합금 공정 사이에 III-V족 화합물 반도체 결정의 일부는 금속 용융액에서 용해되고 냉각 동안에 정출(crystallization)되어 III-V 화합물 반도체 결정상에서 에피텍셜적으로 재성장된다. 이와 같이 하여 새롭게 생성된 층 중에는, III-V족 화합물 반도체 결정을 고도로 n 도핑하여, 접촉부 금속과 반도체 결정 사이의 전위 임계값에 전계 방출이 의존하기에 충분한 게르마늄이 함유되어 있다. 합금 AuGe 및 AuGeNi 접촉부에 있어서 관찰되는 접촉부의 양호한 옴 특성을 달성하기 위해서는 적어도 5×1019cm-3의 도핑 농도가 필요하다. 합금 접촉부의 대표적인 단점은 반도체 표면에 관하여 측면 및 수직방향에 있어서 불균질성이 있다는 것이다. 일반적으로 합금 공정에 의해, 게르마늄을 함유한 상당수의 다른 크기의 방울형 또는 미세 결정 돌기에 의해 형성된 거칠며 불균일한 경계면이 생성된다.
기판 재료의 전도대 및 가전자대 간의 에너지 갭의 크기와 반도체 발광 다이오드에 의해 발생된 방사 에너지에 따라서, 기판 재료는 발생된 방사선에 대해 적어도 부분적으로 투명하다. 그러나, AuGe 또는 AuGeNi를 기판재료의 후면상에 합금하는 것에 의해 생기는 게르마늄으로 고도핑된 영역은 이곳에 충돌하는 광선을 흡수하여 상당한 흡수 손실의 원인을 초래한다. 이런 합금 접촉부의 품질 및 재생성은 둘다 빈번히 만족스럽지 못하다. 이것은 특히 합금 접촉부의 전기적이고 광학적인 특성 및 형태에 대해서도 적용된다.
따라서, 본 발명의 목적은 낮은 접촉 저항 및 가시 스펙트럼과 근적외선 범위에서의 방사에 대하여 높은 반사율을 갖는 옴 접촉부를 III-V족 화합물 반도체의 n 도핑된 반도체 층상에 형성하기 위한 방법을 제공하는 것이다.
본 발명의 목적은 상기 반도체 층(1)상에 AuGe로 이루어진 제1금속층(2)을 증착하는 단계를 포함하는데, 상기 제1금속층(2)의 Ge 함량은 1중랑%를 초과하지 않으며; 상기 제1금속층(2)상에 Au로 이루어진 제2금속층(3)을 증착하는 단게; 및 상기 적층체를 360-390℃에서 40-180분 동안 템퍼링하는 단계를 포함하는 것을 특징으로 하는 옴 접촉부의 형성방법에 의해 이루어진다. 본 발명의 유리한 구성은 종속항에 기재되어 있다.
옴 접촉부를 형성하기 위한 본 발명에 따른 방법은 합금 공정 대신 템퍼링 공정 또는 대체안으로 급속 열처리를 이용하는 어닐링 공정을 포함하고 있기 때문에, 접촉부 형성동안에는 AuGe 또는 AuGeNi 막이 액화 및 재정출되지 않는다. 따라서, 이와 같이 형성된 접촉부는 합금 공정의 경우에 발생하는 불균질성이 없고, 또한 증착부와 화합물 반도체 결정간의 주로 편평한 경계면을 갖는다. 반도체 발광 다이오드에 있어서 후면에 본 발명에 의한 반사성 옴 접촉부를 사용하는 것에 의해, 접촉부 흡수를 줄이며 광학적 효율의 개선을 달성할 수 있다.
제1도는 III-V족 화합물 반도체의 n 도핑된 반도체 층상에 반사성 옴 접촉부를 형성하기 위한 본 발명에 따른 방법의 흐름도를 도시한다.
상기 방법은 n형 III-V족 화합물 반도체 결정의 후면에, 각각 제1 및 제2금속층을 제공하는 단계와 옴 접촉부를 형성하는 템퍼링 또는 어닐링 단계를 포함한다. 상기 방법의 제1단계에서, 전자빔에 의해 가열된 AuGe 소스로부터 열증발에 의해 III-V족 화합물 반도체 결정(1)상에 AuGe 층(2)이 형성된다(제3b도). 본 방법의 제2단계에서, Au층(3)이 동일한 방법으로 상기 AuGe 층(2)상에 형성된다(제3c도). 증착은 대략 2×10-7mbar의 압력에서 행해진다. 전자빔의 가속 전압은 10kv이다. 제2도는 열처리전의 옴 접촉부의 적층체를 도시한다. 금속·반도체 접촉부는 2개의 층, 즉 AuGe 층(2) 및 Au 층(3)으로 이루어진다. AuGe 층(2)은 n형 III-V 화합물 반도체 결정(1)상에 직접 위치되며 5-50nm의 두께를 가진다. AuGe 층(2)에서 게르마늄 농도는 통상 0.5중량%이며, 접촉층의 반사율을 훼손시키지 않기 위하여 1중량%를 초과하지 않아야 한다. 상기 AuGe 층(2)상에 200-600nm의 두께를 갖는 Au 층(3)이 위치된다.
다음의 템퍼링 단계에서, 이전 공정단계에서 형성된 AuGe(2) 및 Au층(3)이 균질한 접촉층(4)을 형성하기 위하여, 360-390℃의 온도에서 템퍼링된다. 템퍼링 시간은 40분 내지 3시간 사이이다. 템퍼링은 예컨대 N2또는 Ar 가스의 불활성 분위기에서 실시된다. 그러나 템퍼링 공정은 환원성 분위기에서 실시될 수도 있다.
템퍼링 공정동안 반사성 옴 접촉층(4)이 형성된다. 금속·반도체 접촉층의 성질은 템퍼링 시간 및 템퍼링 온도를 설정함으로써 결정된다. 높은 반사율은 짧은 템퍼링 시간과 낮은 템퍼링 온도에 의해 얻어진다. 반대로 낮은 접촉 저항은 긴 템퍼링 시간과 높은 템퍼링 온도에 의해 얻어진다. 따라서, 템퍼링 공정의 매개 변수는 각각의 경우에 발광 다이오드에 필요한 성질에 따라 설정된다.
템퍼링 단계를 대신하여 간단한 어닐링 공정이 급속 열 어닐링 장치에서 실시될 수 있다. 이 경우, 어닐링은 5-20초 동안 430-480℃ 사이에서 실시된다. 상기 어닐링 공정은 N2또는 Ar과 같은 불활성 가스의 불활성 분위기에서 행해진다. 옴 접촉부는 AuGe 층(2)으로부터 n형 III-V족 화합물 반도체(1)의 표면으로의 게르마늄 원자의 확산에 의해 이루어진다. 본 발명에 의해 옴 접촉부를 형성하는 n형 III-V족 화합물 반도체는 예를 들면 GaAs, AlGaAs, GaP, InP 및 관련된 반도체 결정이다.
제4도는 기판의 하전 입자 농도와 비접촉 저항과의 관계를 도시한다. 이 예에서 기판 재료는 100-n-GaAs이다. 금속 반도체 접촉부는 게르마늄 0.5중량%을 갖는 10nm 두께의 AuGe 층과, 240nm 두께의 Au 층으로 이루어진다. 템퍼링 공정을 행한 후, 템퍼링된 금속층은 0.02중량%의 평균 농도로 게르마늄을 함유한다. 380℃에서 2시간 동안의 템퍼링 공정에 의해, 5×1017cm-3로 도핑된 기판에서 1×10-5Ω㎠의 비접촉 저항이 얻어진다. 이런 크기의 접촉 저항을 갖는 전 표면의 후면 접촉부는 정상적인 반도체 발광다이오드의 순방향 전압에 대하여 더 이상 현저한 영향을 미치지 않는다.
제5도는 본 발명에 따른 후면 접촉부(4)를 가진 반도체 발광 다이오드의 단면도이다. 다이오드는 적외선 스펙트럼 범위의 GaAs-mesa 다이오드이다. 가능한 광 경로는 화살표로 개략적으로 도시되어 있다. 적외선 광은 PN 접합부(9)에 의해 결정되는 면 내에서 발생된다. 광의 일부는 칩 표면의 자유 영역을 통해 직선 경로로 발광 다이오드를 출발한다. 그러나 광의 다른 부분은 후면 접촉부(4)에 충돌한다. AuGe 또는 AuGeNi 합금 접촉부는 후면 접촉부에 있는 게르마늄으로 도핑된 영역에서 대부분의 방사선을 흡수한다. 그러나, 본 발명에 따라 형성된 후면 접촉부의 경우에서는, 대부분의 방사선은 기판의 접촉부 경계면에 의해 반사되며, 따라서 칩 표면으로 부터 사출된다. 이것에 의해 광학적 출력의 개선이 얻어진다.
제6도는 같은 템퍼링 조건하에서 GaAs 및 두개의 서로 다른 접촉부 금속의 파장과 반사율과의 관계를 도시한다. 상부 곡선은 게르마늄 0.02중량%을 갖는 AuGe에 대한 것이고, 하부 곡선은 게르마늄 3중량%을 갖는 AuGe에 대한 것이다. 합금 접촉부에는 일반적으로 Ge 3중량% 또는 AuGe 12중량%가 이용된다. 곡선의 경과가 도시한 바와같이, 템퍼링된 AuGe 접촉부의 반사율은 감소되는 게르마늄 농도만큼 증가하고, 0.1중량% 미만의 게르마늄 농도에서는 순금의 반사율에 도달한다.
제7도는 템퍼링된 후면 접촉부의 게르마늄 함량에 따른, 본 발명에 의한 후면 접촉부를 갖는 적외선 다이오드의 광학적 출력을 도시한다. 적외선 다이오드의 방사 파장은 대략 940nm이다. 후면 접촉부는 Ge 0.5중량%를 갖는 10nm 두께의 AuGe 층과 그 위에 있는 240nm 두께의 Au 층으로 이루어진다. 최대 방사 출력은 0.1중량%의 Ge 농도, 템퍼링 온도 360℃ 및 템퍼링 시간 40분에서 달성된다. 대략 380℃ 보다 약간 높은 템퍼링 온도와 더불어 2시간의 긴 템퍼링 시간은 방사 출력의 약 6% 정도의 저하를 초래한다.
낮은 옴 접촉 저항 및 근적외선 및 가시 스펙트럼 범위에서 방사선에 대한 높은 반사율 때문에, 접촉부는 적외선 또는 가시광선을 방사하는 반도체 발광다이오드용의 전 표면의 후면 접촉부로서 특히 적당하다.

Claims (10)

  1. III-V 화합물 반도체의 n 도핑된 반도체 층(1)상에 옴 접촉부를 형성하기 위한 방법에 있어서, 상기 반도체 층(1)상에 AuGe로 이루어진 제1금속층(2)을 증착하는 단계를 포함하는데, 상기 제1금속층(2)의 Ge 함량은 1중량%를 초과하지 않으며; 상기 제1금속층(2)상에 Au로 이루어진 제2금속층(3)을 증착하는 단계; 및 상기 적층체를 40-180분 동안 360-390℃에서 템퍼링하는 단계를 포함하는 것을 특징으로 하는 옴 접촉부의 형성방법.
  2. 제1항에 있어서, 상기 템퍼링 단계는 430-480℃의 온도와 5-20초 동안의 급속 어닐링 단게로 대체되는 것을 특징으로 하는 옴 접촉부 형성방법.
  3. 제1항 또는 제2항에 있어서, 상기 2개의 금속층(2,3)에서 평균 게르마늄 함량은 0.02-0.1중량%인 것을 특징으로 하는 옴 접촉부 형성방법.
  4. 제3항에 있어서, 상기 제1금속층(2)은 5-50nm의 두께를 가지며, 상기 제2금속층(3)은 200-600nm의 두께를 가지는 것을 특징으로 하는 옴 접촉부 형성방법.
  5. 제1항, 제2항 또는 제4항에 있어서, 상기 템퍼링 또는 급속 어닐링 단계는 불활성 분위기에서 행해지는 것을 특징으로 하는 옴 접촉부 형성방법.
  6. 제2항에 있어서, 상기 템퍼링은 환원성 분위기에서 행해지는 것을 특징으로 하는 옴 접촉부 형성방법.
  7. 제1항에 있어서, 상기 III-V 화합물 반도체는 100 또는 111방향을 가진 n-도전형의 GaAs인 것을 특징으로 하는 옴 접촉부 형성방법.
  8. 제7항에 있어서, 상기 제1금속층(2)은 게르마늄 0.5중량%을 포함하고 두께가 10nm이며, 상기 제2금속층(3)은 두께가 240nm인 것을 특징으로 하는 옴 접촉부 형성방법.
  9. 제8항에 있어서, 상기 적층체는 380℃의 온도에서 120분 동안 템퍼링되는 것을 특징으로 하는 옴 접촉부 형성방법.
  10. 제3항에 있어서, 상기 템퍼링 또는 급속 어닐링 단계는 불활성 분위기에서 행해지는 것을 특징으로 하는 옴 접촉부 형성방법.
KR1019920007208A 1991-04-29 1992-04-29 화합물 반도체용 옴접촉부 형성방법 KR0164226B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
DE4113969A DE4113969A1 (de) 1991-04-29 1991-04-29 Verfahren zur herstellung von ohmschen kontakten fuer verbindungshalbleiter
DEP4113969.0 1991-04-29

Publications (2)

Publication Number Publication Date
KR920020771A KR920020771A (ko) 1992-11-21
KR0164226B1 true KR0164226B1 (ko) 1998-12-15

Family

ID=6430597

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019920007208A KR0164226B1 (ko) 1991-04-29 1992-04-29 화합물 반도체용 옴접촉부 형성방법

Country Status (4)

Country Link
US (1) US5250466A (ko)
JP (1) JP2550257B2 (ko)
KR (1) KR0164226B1 (ko)
DE (1) DE4113969A1 (ko)

Families Citing this family (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5422307A (en) * 1992-03-03 1995-06-06 Sumitomo Electric Industries, Ltd. Method of making an ohmic electrode using a TiW layer and an Au layer
DE4305296C3 (de) * 1993-02-20 1999-07-15 Vishay Semiconductor Gmbh Verfahren zum Herstellen einer strahlungsemittierenden Diode
US5665639A (en) * 1994-02-23 1997-09-09 Cypress Semiconductor Corp. Process for manufacturing a semiconductor device bump electrode using a rapid thermal anneal
DE4405716C2 (de) * 1994-02-23 1996-10-31 Telefunken Microelectron Verfahren zur Herstellung von ohmschen Kontakten für Verbindungshalbleiter
DE19536438A1 (de) * 1995-09-29 1997-04-03 Siemens Ag Halbleiterbauelement und Herstellverfahren
EP1148983B1 (de) * 1999-01-04 2005-04-13 Infineon Technologies AG Verfahren und vorrichtung zur formgebung von halbleiteroberflächen
US6992334B1 (en) 1999-12-22 2006-01-31 Lumileds Lighting U.S., Llc Multi-layer highly reflective ohmic contacts for semiconductor devices
US6955978B1 (en) * 2001-12-20 2005-10-18 Fairchild Semiconductor Corporation Uniform contact
DE102004004780B9 (de) * 2003-01-31 2019-04-25 Osram Opto Semiconductors Gmbh Verfahren zum Herstellen eines Bauelementes mit einem elektrischen Kontaktbereich und Bauelement mit einem elektrischen Kontaktbereich
DE10308322B4 (de) * 2003-01-31 2014-11-06 Osram Opto Semiconductors Gmbh Verfahren zum Herstellen eines elektrischen Kontaktbereiches auf einer Halbleiterschicht und Bauelement mit derartigem Kontaktbereich
DE10329515B9 (de) * 2003-06-30 2022-01-20 OSRAM Opto Semiconductors Gesellschaft mit beschränkter Haftung Elektromagnetische Strahlung emittierendes Bauelement und Verfahren zu dessen Herstellung
JP2004235649A (ja) * 2003-01-31 2004-08-19 Osram Opto Semiconductors Gmbh 電気コンタクト領域を備えたモジュールの製造方法および半導体層列および活性ゾーンを有するモジュール
DE10334634B3 (de) * 2003-07-29 2005-01-13 Infineon Technologies Ag Verfahren zum seitlichen Kontaktieren eines Halbleiterchips
US7795064B2 (en) 2007-11-14 2010-09-14 Jds Uniphase Corporation Front-illuminated avalanche photodiode
ES2471568B1 (es) * 2012-11-22 2015-08-21 Abengoa Solar New Technologies S.A. Procedimiento para la creación de contactos eléctricos y contactos así creados
TWI693642B (zh) * 2017-12-22 2020-05-11 美商雷森公司 用於控制具有將由設置在半導體上的結構所吸收的預定波長之輻射量的方法
CN108550666A (zh) * 2018-05-02 2018-09-18 天津三安光电有限公司 倒装四元系发光二极管外延结构、倒装四元系发光二极管及其生长方法

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4248675A (en) * 1980-02-25 1981-02-03 Massachusetts Institute Of Technology Method of forming electrical contact and antireflection layer on solar cells
JPS5874084A (ja) * 1981-10-29 1983-05-04 Fujitsu Ltd 半導体装置
JPS592380A (ja) * 1982-06-28 1984-01-07 Toshiba Corp 半導体発光装置の製造方法
JPS59124126A (ja) * 1982-12-29 1984-07-18 Fujitsu Ltd オ−ミツク接触の形成方法
US4757030A (en) * 1985-06-20 1988-07-12 Cornell Research Foundation, Inc. Method of making group IV single crystal layers on group III-V substrates using solid phase epitaxial growth
JPS6279618A (ja) * 1985-10-02 1987-04-13 Fujitsu Ltd 半導体装置の製造方法
JPH0195564A (ja) * 1987-10-08 1989-04-13 Toshiba Corp 半導体装置の製造方法
JPH0748474B2 (ja) * 1987-12-29 1995-05-24 日本電気株式会社 半導体結晶の構造
JP2758611B2 (ja) * 1988-09-16 1998-05-28 日本電信電話株式会社 バイポーラトランジスタ素子

Also Published As

Publication number Publication date
KR920020771A (ko) 1992-11-21
JP2550257B2 (ja) 1996-11-06
US5250466A (en) 1993-10-05
DE4113969A1 (de) 1992-11-05
JPH05121353A (ja) 1993-05-18
DE4113969C2 (ko) 1993-02-11

Similar Documents

Publication Publication Date Title
KR0164226B1 (ko) 화합물 반도체용 옴접촉부 형성방법
US3293513A (en) Semiconductor radiant diode
US5226053A (en) Light emitting diode
US4773945A (en) Solar cell with low infra-red absorption and method of manufacture
JPH06350135A (ja) 改良された放射能力を有する放射線放出ダイオード
US4107723A (en) High bandgap window layer for GaAs solar cells and fabrication process therefor
WO2010082476A1 (ja) 半導体素子の製造方法及び半導体素子、並びに半導体装置
US5179430A (en) Planar type heterojunction avalanche photodiode
KR101249432B1 (ko) 박막 반도체 칩의 제조 방법
US4243996A (en) Electroluminescent semiconductor device
KR100351195B1 (ko) 화합물반도체의오믹콘택트제조방법
JP2007504639A (ja) 放射放出半導体素子
US4606780A (en) Method for the manufacture of A3 B5 light-emitting diodes
JP2833438B2 (ja) 単一波長受光素子
RU2261501C2 (ru) Полупроводниковый источник инфракрасного излучения
JPH11121785A (ja) 化合物半導体素子およびその製造方法
US4287527A (en) Opto-electronic devices based on bulk crystals of complex semiconductors
EP0543699A1 (fr) Circuit intégré de lasers semiconducteurs et procédé de réalisation de ce circuit
JP2022049430A (ja) 赤外ｌｅｄ素子
JP2566661B2 (ja) 不純物拡散方法
US4447822A (en) Light emitting diode
JPH03184377A (ja) 化合物半導体用電極
JP4289017B2 (ja) 結晶シリコン薄膜の製造方法
US3975555A (en) Method of making electrical contacts having a low optical absorption
US5959239A (en) Thermovoltaic semiconductor device including a plasma filter

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20110906

Year of fee payment: 14

EXPY Expiration of term