KR0164070B1 - 반도체소자의 전하보존전극 제조방법 - Google Patents
반도체소자의 전하보존전극 제조방법 Download PDFInfo
- Publication number
- KR0164070B1 KR0164070B1 KR1019940019526A KR19940019526A KR0164070B1 KR 0164070 B1 KR0164070 B1 KR 0164070B1 KR 1019940019526 A KR1019940019526 A KR 1019940019526A KR 19940019526 A KR19940019526 A KR 19940019526A KR 0164070 B1 KR0164070 B1 KR 0164070B1
- Authority
- KR
- South Korea
- Prior art keywords
- thin film
- polycrystalline silicon
- charge storage
- storage electrode
- forming
- Prior art date
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 29
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 13
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims abstract description 65
- 239000010409 thin film Substances 0.000 claims abstract description 39
- 238000000034 method Methods 0.000 claims abstract description 35
- 238000003860 storage Methods 0.000 claims abstract description 31
- 229920005591 polysilicon Polymers 0.000 claims abstract description 30
- 239000010410 layer Substances 0.000 claims abstract description 26
- 239000010408 film Substances 0.000 claims abstract description 15
- 239000000758 substrate Substances 0.000 claims abstract description 15
- 238000005530 etching Methods 0.000 claims abstract description 12
- 239000011229 interlayer Substances 0.000 claims abstract description 8
- 229910019142 PO4 Inorganic materials 0.000 claims abstract description 5
- NBIIXXVUZAFLBC-UHFFFAOYSA-K phosphate Chemical compound [O-]P([O-])([O-])=O NBIIXXVUZAFLBC-UHFFFAOYSA-K 0.000 claims abstract description 5
- 239000010452 phosphate Substances 0.000 claims abstract description 5
- 238000005468 ion implantation Methods 0.000 claims abstract description 4
- 239000012535 impurity Substances 0.000 claims description 10
- 238000011065 in-situ storage Methods 0.000 claims description 4
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 claims description 3
- 150000002500 ions Chemical class 0.000 claims description 3
- 229910052698 phosphorus Inorganic materials 0.000 claims description 3
- 239000011574 phosphorus Substances 0.000 claims description 3
- 238000001035 drying Methods 0.000 claims description 2
- BHEPBYXIRTUNPN-UHFFFAOYSA-N hydridophosphorus(.) (triplet) Chemical compound [PH] BHEPBYXIRTUNPN-UHFFFAOYSA-N 0.000 claims 1
- 239000007943 implant Substances 0.000 claims 1
- 230000010354 integration Effects 0.000 abstract description 3
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 abstract 1
- 229910021424 microcrystalline silicon Inorganic materials 0.000 abstract 1
- 229910052710 silicon Inorganic materials 0.000 abstract 1
- 239000010703 silicon Substances 0.000 abstract 1
- 239000003990 capacitor Substances 0.000 description 6
- 238000000059 patterning Methods 0.000 description 3
- 238000001039 wet etching Methods 0.000 description 3
- 229910021419 crystalline silicon Inorganic materials 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 239000003989 dielectric material Substances 0.000 description 2
- 239000000463 material Substances 0.000 description 2
- 229910052751 metal Inorganic materials 0.000 description 2
- 239000002184 metal Substances 0.000 description 2
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 1
- 229910002367 SrTiO Inorganic materials 0.000 description 1
- 229910010413 TiO 2 Inorganic materials 0.000 description 1
- 229910052785 arsenic Inorganic materials 0.000 description 1
- RQNWIZPPADIBDY-UHFFFAOYSA-N arsenic atom Chemical compound [As] RQNWIZPPADIBDY-UHFFFAOYSA-N 0.000 description 1
- 229910052796 boron Inorganic materials 0.000 description 1
- 230000015556 catabolic process Effects 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 238000009792 diffusion process Methods 0.000 description 1
- 239000011521 glass Substances 0.000 description 1
- 238000002955 isolation Methods 0.000 description 1
- 230000002093 peripheral effect Effects 0.000 description 1
- 229920000642 polymer Polymers 0.000 description 1
- 125000006850 spacer group Chemical group 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
- H01L28/40—Capacitors
- H01L28/60—Electrodes
- H01L28/82—Electrodes with an enlarged surface, e.g. formed by texturisation
- H01L28/90—Electrodes with an enlarged surface, e.g. formed by texturisation having vertical extensions
- H01L28/92—Electrodes with an enlarged surface, e.g. formed by texturisation having vertical extensions made by patterning layers, e.g. by etching conductive layers
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Semiconductor Memories (AREA)
- Semiconductor Integrated Circuits (AREA)
Abstract
본 발명은 반도체소자의 전하보존전극 제조방법에 관한것으로서, 소정구조의 반도체기판상에 전하보존전극 콘택홀을 구비하는 충간절연막을 형성하고, 상기 전하보존전극 콘택홀을 통하여 반도체기판과 접촉되는 다결정 실리콘층과 주심구조를 갖는 다결정실리콘 박막을 순차적으로 형성한 후, 상기 다결정 실리콘층과 다결정실리콘 박막을 패턴닝하고, 상기 다결정실리콘 박막의 그레인 경계면이 인산용액을 사용한 십식식각 공정시 상하로 빨리 식각되는 성질을 이용하여 미세 기둥 형상의 다결정 실리콘 박막 패턴을 형성하고, 전표면에 이온주입을 실시하여 상기 다결정 실리콘층에 다양한 깊이의 손상영역을 형성하며, 상기 다결정실리콘 박막 패턴과 손상영역을 순차적으로 제거하여 다양한 깊이의 홈들을 형성하였으므로, 단차의 증가 없이 전하보존전극의 표면적을 증가시켜 소자의 고집적화에 유리하고 공정수율 및 소자동작의 신뢰성을 향상시킬 수 있다.
Description
제1a도 내지 제1d도는 본발명의 실시예에 따른 반도체소자의 전하보존전극의 제조공정도.
* 도면의 주요부분에 대한 부호의 설명
1 : 반도체기판 2 : 층간절연막
3 : 전하보존전극 콘택홀 4 : 다결정실리콘층
5 : 다결정실리콘 박막 6 : 손상영역
7 : 홈
본발명은 반도체소자의 전하보존전극 제조방법에 관한 것으로서, 특히 전하보존전극 콘택홀을 통하여 반도체기판과 접촉되는 인시트 도프트 다결정실리콘층과 주심 구조를 갖는 도프트 다결정실리콘 박막을 순차적으로 형성하고, 상기 다결정 실리콘 박막을 인산용액으로 습식처리하여 미세 기둥형상으로 형성하며, 상기 다결정실리콘층에 이온주입 방법으로 다양한 깊이를 갖는 손상영역을 형성한 후, 상기 다력정실리콘 박막과 손상영역을 습식식각방법으로 식각하여 다양한 깊이의 홈들을 형성하여 간단한 공정에 의해 단차의 증가없이 표면적이 증가되어 소자동작의 신뢰성과 공정수율을 향상시킬 수 있는 반도체소자의 전하보존전극 제조방법에 관한 것이다.
최근 반도체 소자의 고집적화 추세에 따라 셀 크기가 감소되어 충분한 정전용량을 갖는 캐패시터를 형성하기가 어려워지고 있다.
특히, 단위 셀이 하나의 모스 트랜지스터와 캐패시터로 구성되는 디램소자에서는 캐패시터의 정전용량을 중가시키기 위하여 유전상수가 높은 물질을 유전체로 사용하거나, 유전막을 얇게 형성하거나 또는 전하보존전극의 표면적을 증가시키는 등의 방법이 있다.
그러나 이러한 방법들은 모두 각각의 문제점을 가지고 있다.
즉, 높은 유전상수를 갖는 유전물질, 예를들어 Ta2O5, TiO2또는 SrTiO3등이 연구되고 있으나, 이러한 물질들의 접합 파괴전압등과 같은 신뢰도 및 박막특성등이 확실하게 확인되어 있지 않아 실제소자에 적용하기가 어렵고, 유전막 두께를 감소시키는 것은 소자 동작시 유전막이 파괴되어 캐패시터의 신뢰도에 심각한 영향을 준다.
또한 캐패시터의 표면적을 증가시키기 위하여 폴리 실리콘을 다층으로 형성한 후, 이들을 관통하여 서로 연결시키는 핀(Fin) 구조, 원통형 또는 사각틀체 형상의 미로 구조 또는 폴리 실리콘의 그레인을 이용하는 에이치.에스.지(hemispherical grain poly silicon; HSG) 공정을 사용하기도 한다.
그러나 상기의 적층형 전하보존전극들은 각각 문제점을 가지고 있는데, 핀형 전하보존전극은 제조 공정이 복잡하여 공정수율이 떨어지고, 캐비티형은 셀영역과 주변회로 영역간의 단차가 증가되어 후속 마스크 공정에서 공정 여유도가 감소되고 금속공정이 어려우며, 실린더형은 폴리실리콘층 스페이서 형성시 폴리머등의 공정결함에 의해 단락이 발생되어 소자동작의 신뢰성과 공정수율이 떨어지는 문제점이 있다.
본 발명은 상기와 같은 문제점을 해결하기 위한 것으로서, 본발명의 목적은 전하보존전극 콘택홀을 메우는 인시트 도프트 다결정실리콘층 상에 형성되어 있는 다결정 실리콘 박막 패턴의 그레인 경계면이 인산용액에 의한 습식식각시 종방향 식각 속도가 횡방향에 비해 매우 큰 것을 이용하여 상기 손상영역을 습식식각 방법으로 제거하여 다양한 깊이의 홈을 형성하여 간단한 방법으로 단차의 증가 없이 포면적을 증가시켜 공정수율 및 소자동작의 신뢰성을 향상시킬 수 있는 반도체소자의 전하보존전극 제조방법을 제공함에 있다.
상기와 같은 목적을 달성하기 위한 본발명에 따른 반도체소자의 전하보존전극 제조방법의 특징은, 반도체기판상에 층간절연막을 형성하는 공정과, 상기 반도체기판에서 전하보존전극 콘택으로 예정되어 있는 부분상의 층간절연막을 제거하여 전하보존전극 콘택홀을 형성하는 공정과, 상기 전하보존전극 콘택홀을 통하여 상기 반도체기판과 접촉되는 인시트 도프트된 다결정실리콘층을 형성하는 공정과, 상기 다결정실리콘층상에 불순물이 도프트된 다결정실리콘 박막을 형성하는 공정과, 상기 다결정 실리콘층에서 전하보존전극 콘택홀을 메운 부분과 그상측의 다결정 실리콘 박막을 패턴닝하여 다결정 실리콘층 및 다결정실리콘 박막 패턴을 형성하는 공정고, 상기 다결정실리콘 박막 패턴의 그레인 경계면을 식각하여 기둥형상의 다결정실리콘 박막 패턴을 형성하는 공정과, 상기 구조의 전표면에 불순물 이온을 주입하여 상기 다결정 실리콘에 다양한 깊이의 손상영역을 형성하는 공정과, 상기 다결정실리콘 박막과 손상영역을 제거하여 다양한 깊이의 홈들을 형성하는 공정을 구비함에 있다.
이하, 본발명에 따른 반도체소자의 전하보존전극 제조방법에 관하여 첨부도면을 참조하여 상세히 설명한다.
제1a도 내지 제1d도는 본발명에 따른 반도체소자의 전하보존전극 제조공정도이다.
먼저, 도시되어 있지는 않으나, 반도체기판(1)상에 소정의 하부 구조, 예를들어 소자분리 절연막과, 게이트산화막과, 열련의 워드라인들 및 확산영역들을 형성하고, 상기 구조의 전표면에 평탄화를 위한 충간절연막(2)을 도포한다. 그다음 상기 반도체기판(1)의 전하보존전극 콘택으로 예정되어 있는 부분상의 충간절연막(2)을 제거하여 전하보존전극 콘택홀(3)을 형성한 후, 상기 구조의 전표면에 인시트(in-situ)로 불순물이 도핑된 다결정 실리콘층 (4)을 도포하여 상기 전하보존전극 콘택홀(3)을 통하여 반도체기판(1)과 접촉시킨다. 그후 상기 짜결정 실리콘층(4)상에 다량의 불순물이 도핑된 주심구조(columnar structure)를 갖는 다결정실리콘 박막(5)을 형성한다. 이때 상기 다결정실리콘 박막(5)은 소정 도전형, 예를들어 N형의 인(P)이나 P형의 보론(B)등이 함유되어 있다. (제 1a도 참조).
그다음 상기 다결정 실리콘층(4)과 그 상측의 다결정실리콘 박막(5)에서 전하보존전극 콘택홀(3)을 메운 부분이 남도록 패턴닝하여 상기 전하보존전극 콘택홀(3)을 통하여 반도체기판(1)과 접촉되는 다결정 실리콘층(4)패턴과 그 상측의 다결정실리콘 박막(5) 패턴을 형성한다. (제1b도 참조).
그후, 상기 다결정실리콘 박막(5)을 인산용액으로 습식식각하여 그레인 경계면이 측면으로 보다는 상하로 빨리 식각되는 것을 이용하여 미세기둥 형상으로 다결정실리콘 박막(5) 패턴을 형성한 후, 상기 구조의 전 표면에 불순물 이온, 예를들어 인이나 아세닉등과 같은 N형 불순물이나 Si 원자를 이온주입하여 상기 다결정 실리콘층(4)의 상측에 다양한 깊이를 갖는 손상영역(6)을 형성한다. (제1c도 참조).
그다음 상기 다결정실리콘 박막(5)과 손상영역(6)을 순차적으로 제거하여 다양한 깊이의 홈(7)들을 형성하여 하측이 연결되어 있는 미세 기둥형상의 전하보존전극을 완성한다. 이때 상기 손상영역(6)이 그렇지 않은 다결정 실리콘층에 비해 빨리 식각되는 성질을 이용한 것으로서, 상기의 식각공정을 건식공정으로 다결정실리콘 박막(5) 패턴을 제거하고, 습식으로 손상영역(6)을 제거하거나, 한번의 습식공정으로 제거할 수 있으며, 상기 손상영역(6) 제거시 상기 다결정 실리콘층(4)의 손상영역(6)이 아닌 상측도 소정두께 제거되도록 하여 단차를 감소시킬 수 있다. (제1d도 참조).
그후, 도시되어 있지는 않으나, 유전막과 플레이트 전극을 형성하여 표면적이 증가된 캐패시터를 완성한다.
이상에서 설명한 바와 같이, 본발명에 따른 반도체소자의 전하보존전극 제조방법은 소정구조의 반도체기판상에 전하보존전극 콘택홀을 구비하는 층간절연막을 형성하고, 상기 전하보존전극 콘택홀을 통하여 반도체기판과 접촉되는 다결정 실리콘층과 주심구조를 갖는 다결정실리콘 박막을 순차적으로 형성한 후, 상기 다결정 실리콘층과 다결정실리콘 박막을 패턴닝하고, 상기 다결정실리콘 박막의 그레인 경계면이 인산용액을 사용한 습식식각 공정시 상하로 빨리 식각되는 성질을 이용하여 미세 기둥 형상의 다결정실리콘 박막 패턴을 형성하고, 전표면에 이온주입을 실시하여 상기 다결정 실리콘층에 다양한 깊이의 손상영역을 형성하며, 상기 다결정실리콘 박막 패턴과 손상영역을 순차적으로 제거하여 다양한 깊이의 홈들을 형성하였으므로, 단차의 증가 없이 전하보존전극의 표면적을 증가시켜 소자의 고집적화에 유리하고 공정수율 및 소자동작의 신뢰성을 향상시킬 수 있는 이점이 있다.
Claims (6)
- 반도체기판상에 전하보존전극 콘택홀을 구비하는 충간절연막 패턴을 형성하는 공정과, 상기 구조의 전표면에 상기 전하보존전극 콘택홀을 통하여 상기 반도체기판과 접촉되는 인시트 도프트된 다결정실리콘층을 형성하는 공정과, 상기 다결정실리콘층상에 불순물이 도프트된 주심 구조를 가지는 다결정 실리콘 박막을 형성하는 공정과, 상기 다결정 실리콘층에서 전하보존전극 콘택홀을 메운 부분과 그상측의 다결정 실리콘 박막을 패턴닝하여 다결정 실리콘층 및 다결정실리콘 박막 패턴을 형성하는 공정과, 상기 다결정실리콘 박막 패턴의 그레인 경계면을 식각하여 다결정실리콘 박막 패턴을 기둥 형상으로 형성하는 공정과, 상기 구조의 전표면에 불순물 이온을 주입하여 상기 다결정 실리콘층에 손상영역을 형성하는 공정과, 상기 다결정실리콘 박막과 손상영역을 제거하여 홈들을 형성하는 공정을 구비하는 반도체소자의 전하보존전극 제조방법.
- 제 1항에 있어서, 상기 다결정실리콘 박막에 인, 아세닉등의 N형 불순물을 도핑하는 것을 특징으로 하는 반도체소자의 전하보존전극 제조방법.
- 제 1항에 있어서, 상기 이온주입시 인, 아세닉 등의 N형 불순물이나 Si을 주입하는 것을 특징으로 하는 반도체소자의 전하보존전극 제조방법.
- 제 1항에 있어서, 상기 다결정실리콘 박막 패턴의 기둥 형상으로의 식각공정을 인산용액을 사용한 습식 공정으로 진행하는 것을 특징으로 하는 반도체소자의 전하보존전극 제조방법.
- 제 1항에 있어서, 상기 다결정실리콘 박막 패턴 및 손상영역 식각공정을 습식 공정에 의한 한번의 식각 공정으로 진행하는 것을 특징으로 하는 반도체소자의 전하보존전극 제조방법.
- 제 1항에 있어서, 상기 다결정실리콘 박막 패턴 및 손상영역 식각공정을 건식 공정에 의해 다결정실리콘 박막 패턴을 제거하고 습식 공정으로 손상영역을 제거하는 것을 특징으로 하는 반도체소자의 전하보존전극 제조방법.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019940019526A KR0164070B1 (ko) | 1994-08-08 | 1994-08-08 | 반도체소자의 전하보존전극 제조방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019940019526A KR0164070B1 (ko) | 1994-08-08 | 1994-08-08 | 반도체소자의 전하보존전극 제조방법 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR960009187A KR960009187A (ko) | 1996-03-22 |
| KR0164070B1 true KR0164070B1 (ko) | 1998-12-01 |
Family
ID=19389995
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019940019526A KR0164070B1 (ko) | 1994-08-08 | 1994-08-08 | 반도체소자의 전하보존전극 제조방법 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR0164070B1 (ko) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100798123B1 (ko) * | 2006-11-29 | 2008-01-28 | 프롬써어티 주식회사 | 다수의 클램프 저항 소자를 구비하는 클램프 회로 |
| KR102182773B1 (ko) * | 2019-05-20 | 2020-11-25 | 고순희 | 쓰레기 봉지 제조 장치 및 쓰레기 봉지 제조/이송 시스템 |
-
1994
- 1994-08-08 KR KR1019940019526A patent/KR0164070B1/ko not_active IP Right Cessation
Also Published As
| Publication number | Publication date |
|---|---|
| KR960009187A (ko) | 1996-03-22 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5150276A (en) | Method of fabricating a vertical parallel cell capacitor having a storage node capacitor plate comprising a center fin effecting electrical communication between itself and parallel annular rings | |
| JP5629872B2 (ja) | Ｓｏｉ型トランジスタ | |
| KR0131744B1 (ko) | 반도체 소자의 캐패시터 제조방법 | |
| KR0119961B1 (ko) | 반도체 소자의 캐패시터 제조방법 | |
| KR0135067B1 (ko) | 반도체 장치의 메모리셀 제조방법 및 구조 | |
| KR960006718B1 (ko) | 반도체 기억장치의 커패시터 및 그 제조방법 | |
| KR970000977B1 (ko) | 반도체 소자의 캐패시터 제조방법 | |
| KR0164070B1 (ko) | 반도체소자의 전하보존전극 제조방법 | |
| US6294424B1 (en) | Method for fabricating a semiconductor device | |
| KR20000041871A (ko) | 커패시터의 구조 및 제조 방법 | |
| US6103587A (en) | Method for forming a stacked structure capacitor in a semiconductor device | |
| KR100305024B1 (ko) | 반도체소자의 제조방법 | |
| KR970000714B1 (ko) | 반도체 기억장치 및 그 제조방법 | |
| KR20000013402A (ko) | 메모리 커패시터의 제조 방법 | |
| KR0146245B1 (ko) | 반도체 소자의 캐패시터 제조방법 | |
| KR100308203B1 (ko) | 반도체 장치의 커패시터 하부전극 형성 방법 | |
| KR0154159B1 (ko) | 반도체 소자의 전하보존전극 제조방법 | |
| KR0166032B1 (ko) | 반도체 소자의 캐패시터 제조방법 | |
| KR100365419B1 (ko) | 반도체소자의캐패시터제조방법 | |
| KR0132747B1 (ko) | 반도체 소자 및 그 제조방법 | |
| KR100232205B1 (ko) | 반도체 메모리 소자 및 그 제조방법 | |
| KR960011665B1 (ko) | 반도체 소자용 적층 캐패시터 형성방법 | |
| KR20020082545A (ko) | 리플레쉬 특성 향상을 위한 디램 소자의 제조방법 | |
| KR970004322B1 (ko) | 반도체 장치의 캐패시터 제조방법 | |
| KR20010058831A (ko) | 반도체소자의 제조방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20080820 Year of fee payment: 11 |
|
| LAPS | Lapse due to unpaid annual fee |