KR100798123B1 - 다수의 클램프 저항 소자를 구비하는 클램프 회로 - Google Patents

다수의 클램프 저항 소자를 구비하는 클램프 회로 Download PDF

Info

Publication number
KR100798123B1
KR100798123B1 KR1020060119206A KR20060119206A KR100798123B1 KR 100798123 B1 KR100798123 B1 KR 100798123B1 KR 1020060119206 A KR1020060119206 A KR 1020060119206A KR 20060119206 A KR20060119206 A KR 20060119206A KR 100798123 B1 KR100798123 B1 KR 100798123B1
Authority
KR
South Korea
Prior art keywords
memory chip
current
clamp
magnitude
flowing
Prior art date
Application number
KR1020060119206A
Other languages
English (en)
Inventor
허장욱
현병철
Original Assignee
프롬써어티 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 프롬써어티 주식회사 filed Critical 프롬써어티 주식회사
Priority to KR1020060119206A priority Critical patent/KR100798123B1/ko
Application granted granted Critical
Publication of KR100798123B1 publication Critical patent/KR100798123B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/56—External testing equipment for static stores, e.g. automatic test equipment [ATE]; Interfaces therefor
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C29/50—Marginal testing, e.g. race, voltage or current testing
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02H—EMERGENCY PROTECTIVE CIRCUIT ARRANGEMENTS
    • H02H9/00—Emergency protective circuit arrangements for limiting excess current or voltage without disconnection
    • H02H9/02—Emergency protective circuit arrangements for limiting excess current or voltage without disconnection responsive to excess current
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C29/50—Marginal testing, e.g. race, voltage or current testing
    • G11C2029/5006—Current

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Tests Of Electronic Circuits (AREA)

Abstract

본 발명은 메모리 칩의 DC 파라미터를 테스트하는 DC 유닛에 관한 것으로, 보다 구체적으로 메모리 칩에 흐르는 전류의 크기를 제어하여 과전류로부터 메모리 칩을 보호하기 위한 클램프 회로에 관한 것이다.
본 발명에 따른 클램프 회로는 다수의 클램프 저항 소자 중 테스트 메모리 칩의 규격 전류 레벨에 매핑되는 클램프 저항 소자를 이용하여 테스트 메모리 칩에 흐르는 전류를 제어함으로써, 테스트 메모리 칩에 미세한 전류가 흐르는 경우에도 정확하게 제어할 수 있으며 따라서 과전류로부터 테스트 메모리 칩을 효과적으로 보호할 수 있다.
메모리 테스트 시스템, DC 유닛, DC 파라미터, VSIM, 클램프 회로

Description

다수의 클램프 저항 소자를 구비하는 클램프 회로{Clamp circuit comprising multiple clamp resistors}
도 1은 메모리 칩의 DC 파라미터를 측정하는 통상의 메모리 테스트 시스템을 도시하고 있다.
도 2는 VSIM 모드로 메모리 칩을 테스트하는 종래 DC 유닛을 도시하고 있다.
도 3은 본 발명의 일 실시예에 따른 클램프 회로를 구비하는 DC 유닛을 도시하고 있다.
도 4는 본 발명의 일 실시예에 따른 제어부의 기능 블록도를 도시하고 있다.
<도면의 주요 부분에 대한 설명.
1: 메모리 테스트 시스템 2: DC 유닛
3: DC 릴레이 4: PD 릴레이
5: PD 유닛 6: DUT
7: A/D 컨버터 8: 컴퓨터
11: OP 앰프 12: 저항부
13: 전류 측정부 14: 클램프 저항
15, 21: 제어부 20: 클램프 저항부
21: 제어부 30: 측정부
31: 비교부 32: 전류 제어부
본 발명은 메모리 칩의 DC 파라미터를 테스트하는 DC 유닛에 관한 것으로, 보다 구체적으로 DC 유닛에서 메모리 칩의 DC 파라미터를 테스트하기 위해 메모리 칩에 인가되는 전압을 제어하여 불량 메모리 칩에 과전류가 흐르는 것을 방지하는 클램프 회로에 관한 것이다.
일반적으로 디램(DRAM), 에스램(SRAM) 등과 같은 반도체 메모리 칩은 반도체 메모리 기술 및 회로 기술의 발전으로 인하여 회로의 디자인 룰(Design Rule)이 점점 작아지고 있으며 작은 면적 내에 더 많은 수의 메모리 셀을 배치함으로써 반도체 메모리 칩은 점점 소형화 및 고집적화되어 가고 있다.
점차 소형화 및 고집적화되어 가는 반도체 메모리 칩의 초기 불량을 사전에 걸러내기 위해 번인 테스트(Burn-In Test)와 같은 메모리 테스트 과정을 거치게 된다. 번인 테스트란 정상조건보다 고전압, 고온 상태에서 반도체 메모리 칩의 잠재적 결합 여부를 가려내는 과정이다. 예를 들어, 실제 반도체 메모리 칩의 사용조건이 2.5V, 25℃인 경우, 실제 사용조건보다 더 혹독한 조건인 5V, 50℃를 테스트 조건으로 하여 반도체 메모리 칩의 불량 여부를 테스트한다.
이와 관련하여 웨이퍼 상의 반도체 메모리를 테스트하는 통상의 시스템은 컴퓨터, 웨이퍼 로딩 장치, 성능 측정 보드 및 메인 테스트 장치를 포함하며, 이러한 각각의 장치는 통상적으로 독립적인 개별 장치로 구성된다. 즉, 웨이퍼 로딩장치, 성능 측정 보드, 메인 테스트 장치는 각각 독립적인 개별 장치로 구성되며, 소정의 접속 방식에 의해 상호 연결되어 반도체 메모리의 테스트 공정을 수행한다.
컴퓨터는 사용자의 조작에 의해 메모리 테스트 공정에 대한 실행 조건 및 명령을 입력하여 메인 테스트 장치에 제공함으로써 메모리 테스트 공정을 실행 제어하며, 그에 따른 공정의 진행 상태를 감시하기 위한 수단이다. 웨이퍼 로딩 장치는 테스트를 진행할 웨이퍼를 성능측정 보드로 이송하여 로딩 및 정렬하는 기능과 테스트가 완료된 웨이퍼를 언로딩하는 기능을 수행한다.
성능 측정 보드는 웨이퍼 로딩장치에 의해 로딩된 웨이퍼 상의 반도체 메모리를 테스트하는 수단으로써, 크게 테스트 헤드, 퍼포먼스 보드, 컨택트링 및 프로브 카드로 구성되어 있다. 테스트 헤드는 메인 테스트 장치로부터 제공되는 제어신호에 의거하여 번인 공정에 따른 소정의 전압과 각종 테스트 신호를 프로브 카드의 다수 핀을 통해 반도체 메모리에 제공한다. 그리고 이에 대항하여 반도체 메모리로부터 출력되는 신호를 메인 테스트 장치로 전송한다.
메인 테스트 장치는 성능측정 보드로부터 제공되는 출력 신호를 조합하여 그에 상응하는 테스트 결과 신호를 경보 발생 장치로 제공하거나 자체 디스플레이부 또는 컴퓨터로 전송한다.
상술한 메인 테스트 장치에 장착되는 각각의 테스트 유닛 중에서 웨이퍼 상의 각 메모리 칩(Device Under Test;DUT)에 대한 DC 파라미터를 측정하기 위한 DC 유닛이 포함되어 있다. DC 유닛을 통해 메모리 칩의 DC 파라미터를 측정하는 모드 는 메모리 칩에 소정의 전압을 가하고 이에 대응하여 메모리 칩에 흐르는 전류를 측정하는 VSIM 모드, 메모리 칩에 소정의 전류를 가하고 이에 대응하여 메모리 칩에 흐르는 전압을 측정하는 ISVM 모드, 메모리 칩에 인가되는 전압을 측정하는 VM 모드가 있다.
도 1은 메모리 칩의 DC 파라미터를 측정하는 통상의 메모리 테스트 시스템을 도시하고 있다.
도 1을 참고로, 메모리 테스트 시스템은 (1)은 메모리 칩(6)의 DC 파라미터를 측정하는 DC 유닛(2), 소정의 펄스 신호를 생성하여 메모리 칩(6)에 데이터를 기록/판독하여 메모리 칩(6)을 테스트하는 PD 유닛(5), DC 유닛(2)과 PD 유닛(5)의 동작 순서에서 따라 온/오프되는 DC 릴레이(3)와 PD 릴레이(4), DC 유닛(2)과 PD 유닛(5)으로부터 출력되는 아날로그 신호를 디지털 신호로 변환하는 A/D 컨버터(7) 및 DC 유닛(2)과 PD 유닛(5)의 동작을 제어하며 A/D 컨버터(7)를 통해 출력되는 디지털 신호에 기초하여 메모리 칩의 동작 상태를 판단하는 컴퓨터(8)를 포함한다.
VSIM 모드로 메모리 칩(6)을 테스트하는 경우, DC 유닛(2)은 메모리 칩(6)에 소정의 전압을 인가하고 인가된 전압에 대응하여 메모리 칩(6)에 흐르는 전류를 측정하여 메모리 칩(6)의 불량 여부를 테스트한다.
도 2는 VSIM 모드로 메모리 칩(6)을 테스트하는 종래 DC 유닛을 도시하고 있다.
도 2를 참고로, 사용자는 테스트 메모리 칩(6)에 정전압(V0)을 인가하고 이 때 메모리 칩(6)에 흐르는 전류(I1)을 측정하여 인가된 전압(V0)에 대응하여 메모리 칩(6)에 흐르는 전류(I1)이 메모리 칩(6)의 규격(specification )을 만족하는지 판단하여 메모리 칩(6)의 불량 여부를 판단한다.
메모리 칩(6)에 흐르는 전류(I1)를 측정하기 위해 DC 유닛은 저항부(12)와 전류 측정부(13)를 포함하고 있다. 정전압(V0)이 메모리 칩(6)에 인가되는 경우, 메모리 칩(6)의 부하에 따라 메모리 칩(6)에 흐르는 규격상의 전류 레벨은 서로 다르다. 제한된 A/D 컨버터(7)의 분해능으로 메모리 칩(6)에 흐르는 전류를 측정하기 위해 저항부(12)는 서로 다른 저항값을 가지는 다수의 저항 소자(R1, R2, R3, R4) 및 다수의 저항 소자(R1, R2, R3, R4) 중 메모리 칩(6)의 규격 전류 레벨에 상응하는 저항 소자를 선택하기 위한 스위치(S1, S2, S3, S4)로 구성되어 있다. 전류 측정부(13)는 스위치에 의해 선택된 저항 소자에서 전류(I1)에 의해 강하되는 전압 차이를 측정하여 메모리 칩(6)에 흐르는 전류(I1)의 크기를 측정한다.
예를 들어, 메모리 칩(6)의 부하가 큰 경우 작은 전류가 메모리 칩(6)에 흐르게 되며, 이 경우 작은 저항값을 가지는 저항 소자(R1)에서 전류(I1)에 의해 강하되는 전압 차이를 이용하여 측정된 전류(I1)의 크기는 매우 작으며 A/D 컨버터(7)는 제한된 분해능으로 인해 작은 크기의 전류(I1)를 인식하지 못한다. 따라서 작은 저 항값을 가지는 저항 소자(R1) 대신 큰 저항값을 가지는 저항 소자(R4)를 선택하여 저항 소자(R4)에서 전류(I1)에 의해 강화되는 전압 차이를 측정하여 메모리 칩에 흐르는 전류(I1)의 크기를 측정하여야 한다.
한편, DC 유닛은 불량 메모리 칩(6)으로 인해 메모리 칩(6)에 규격 전류 레벨 이상의 과전류가 흐르는 경우 과전류로부터 메모리 칩(6)을 보호하는 클램프 회로를 포함하고 있다. 클램프 회로는 클램프 저항(14)과 제어부(15)를 포함하여 구성되며 이하 클램프 회로의 동작을 설명한다.
클램프 저항(14)에 흐르는 전류(I1)에 의해 강하되는 전압 차이를 측정한다. 제어부(15)는 측정된 전압 차이를 이용하여 메모리 칩(6)에 흐르는 전류(I1)의 전류 크기를 측정하고 측정한 전류(I1)의 크기와 기준 전류 크기를 비교하여 메모리 칩(6)에 인가되는 전압(V0)을 제어한다. 메모리 칩(6)에 과전류가 흐르는 경우 제어부(15)는 메모리 칩(6)에 인가되는 전압(V0)을 제어함으로써, 메모리 칩(6)에 흐르는 과전류로부터 메모리 칩(6)을 보호하게 된다.
상술한 종래 클램프 회로는 고정된 저항값을 가지는 하나의 클램프 저항 소자(14)만을 구비하고 있다. 메모리 칩(6)에 흐르는 규격 전류 레벨이 작은 경우 규격 전류 레벨보다 큰 과전류가 흐르는 경우에도, 종래의 클램프 회로는 과전류의 크기가 클램프 회로에서 허용되는 전류 레벨을 초과하지 않아 미세한 과전류를 정 교하게 제어하지 못하는 문제점을 가진다.
본 발명이 이루고자 하는 목적은 서로 다른 저항값을 가지는 다수의 클램프 저항 소자를 통해 메모리 칩에 흐르는 과전류를 정교하게 제어할 수 있는 클램프 회로를 제공하는 것이다.
본 발명이 이루고자 하는 목적을 달성하기 위한 본 발명의 일 실시예에 따른 클램프 회로는 테스트 메모리 칩에 흐르는 전류 레벨에 따라 선택되는 서로 다른 저항값을 가지는 클램프 저항부 및 선택된 저항값에 의해 측정된 테스트 메모리 칩의 전류 크기와 기준 전류 크기를 비교하여 테스트 메모리 칩에 흐르는 전류 크기를 제어하는 제어부를 포함한다.
바람직하게, 클램프 저항부는 서로 병렬로 접속되어 있으며 서로 다른 크기의 저항값을 가지는 다수의 클램프 저항 소자 및 테스트 메모리 칩에 흐르는 전류 레벨에 따라 다수의 클램프 저항 소자 중 하나의 클램프 저항 소자를 선택하기 위한 스위치를 포함한다.
바람직하게, 제어부는 선택된 클램프 저항 소자에 의해 강하되는 전압의 크기를 측정하여 테스트 메모리 칩에 흐르는 전류 크기를 계산하는 측정부, 측정된 테스트 메모리 칩의 전류 크기와 기준 전류 크기의 차이를 계산하는 비교부 및 계산된 전류 크기의 차이에 기초하여 테스트 메모리 칩에 흐르는 전류 크기를 제어하는 전류 제어부를 포함한다.
이하 첨부된 도면을 참고로 본 발명의 일 실시예에 따른 클램프 회로를 보다 구체적으로 설명한다.
도 3은 본 발명의 일 실시예에 따른 클램프 회로를 구비하는 DC 유닛을 도시하고 있다.
도 3을 참고로, 정전압(V0)이 인가되는 경우 테스트 메모리 칩(6, DUT)의 부하 크기에 따라 메모리 칩(6)에 흐르는 규격 전류 레벨은 예상될 수 있으며, 규격 전류 레벨에서 메모리 칩(6)에 흐르는 전류(I1)를 측정하기 위한 저항 소자가 저항부(2)에서 선택된다. 전류 측정부(3)는 선택된 저항 소자에서의 전압 강하의 크기를 측정하여 메모리 칩(6)에 흐르는 전류(I1) 크기를 측정한다.
저항부(2)에는 도 2에서 설명한 것과 같이 서로 다른 저항값을 가지는 다수의 저항 소자들(R1, R2, R3, R4)이 병렬로 접속되어 있으며, 각 저항 소자에는 스위치(S1, S2, S3, S4)가 직렬로 접속되어 메모리 칩(6)에 흐르는 전류(I1)를 측정하기 위한 저항 소자를 선택한다.
메모리 칩(6)에 흐르는 과전류로부터 메모리 칩(6)을 보호하기 위한 본 발명의 일 실시예에 따른 클램프 회로는 서로 다른 저항값의 클램프 저항 소자들(Rc1, Rc2, Rc3, Rc4)을 구비하는 클램프 저항부(20)와 메모리 칩(6)에 흐르는 전류를 제어하는 제어부(21)를 포함하고 있다.
저항부(2)에서 저항 소자가 메모리 칩(6)의 규격 전류 레벨에 따라 선택되는 것과 같이, 메모리 칩(6)에 흐르는 전류(I1)를 측정하기 위한 클램프 저항 소자가 클램프 저항부(20)에서 선택된다. 클램프 저항부(20)에는 각각 서로 다른 저항값을 가지는 다수의 클램프 저항 소자들(Rc1, Rc2, Rc3, Rc4)이 병렬로 접속되어 있으며, 각 클램프 저항 소자에는 스위치(Sc1, Sc2, Sc3, Sc4)가 직렬로 접속되어 메모리 칩(6)에 흐르는 전류(I1)를 측정하기 위한 클램프 저항 소자를 선택한다.
예를 들어, 메모리 칩(6)의 부하에 기초하여 메모리 칩(6)에 흐르는 규격 전류 레벨이 작을 것으로 예상되는 경우, 사용자의 선택에 의해 큰 저항값을 가지는 저항 소자(R4)와 큰 저항값을 가지는 클램프 저항(Rc4) 소자에 각각 접속되는 스위치(S4, Sc4)가 선택되어 온(on) 작동한다.
바람직하게, 저항부(2)의 저하 소자와 클램프 저항부(20)의 클램프 저하 소자는 서로 매핑되어 있어서 저항부(2)의 다수 저항 소자들 중 하나의 저항 소자가 메모리 칩(6)의 규격 전류 레벨에 따라 선택되어 온 작동하는 경우 선택된 저항 소자와 매핑되어 있는 클램프 저항 소자도 자동으로 선택되어 온 작동한다.
도 4는 본 발명의 일 실시예에 따른 제어부의 기능 블록도를 도시하고 있다.
도 4를 참고로, 측정부(30)는 선택된 클램프 저항 소자에 전류(I1)가 흐르는 경우 클램프 저항부(20)의 양단에서 강하되는 전압의 크기를 측정하고 측정된 전압 크기에 기초하여 메모리 칩(6)에 흐르는 전류(I1)의 크기를 계산한다. 비교부(31)는 기준 전류 크기와 계산된 전류(I1) 크기를 비교하여 차이를 계산한다. 기준 전류 크기는 각 메모리 칩(6)에 대한 규격 전류 레벨이다. 전류 제어부(32)는 비교 부(31)를 통해 계산된 기준 전류 크기와 계산된 전류(I1) 크기의 차이가 허용되는 최대 전류 크기를 제한하기 위한 임계값을 초과하는 경우 메모리 칩(6)에 인가되는 전원(V0)의 크기를 제어하여 메모리 칩(6)에 흐르는 전류 크기를 조절한다.
본 발명은 도면에 도시된 실시예를 참고로 설명되었으나 이는 예시적인 것에 불과하며, 본 기술 분야의 통상의 지식을 가진 자라면 이로부터 다양한 변형 및 균등한 타 실시예가 가능하다는 점을 이해할 것이다. 따라서, 본 발명의 진정한 기술적 보호 범위는 첨부된 등록청구범위의 기술적 사상에 의해 정해져야 할 것이다.
본 발명에 따른 클램프 회로는 다수의 클램프 저항 소자 중 테스트 메모리 칩의 규격 전류 레벨에 매핑되는 클램프 저항 소자를 이용하여 테스트 메모리 칩에 흐르는 전류를 제어함으로써, 테스트 메모리 칩에 미세한 전류가 흐르는 경우에도 정확하게 제어할 수 있으며 따라서 과전류로부터 테스트 메모리 칩을 효과적으로 보호할 수 있다.

Claims (3)

  1. 테스트 메모리 칩에 흐르는 전류 레벨에 따라 선택되는 서로 다른 저항값을 가지는 클램프 저항부; 및
    상기 선택된 저항값에 의해 측정된 상기 테스트 메모리 칩의 전류 크기와 기준 전류 크기를 비교하여 상기 테스트 메모리 칩에 흐르는 전류 크기를 제어하는 제어부를 포함하는 클램프 회로.
  2. 제 1 항에 있어서, 상기 클램프 저항부는
    서로 병렬로 접속되어 있으며 서로 다른 크기의 저항값을 가지는 다수의 클램프 저항 소자; 및
    상기 테스트 메모리 칩에 흐르는 전류 레벨에 따라 상기 다수의 클램프 저항 소자 중 하나의 클램프 저항 소자를 선택하기 위한 스위치를 포함하는 클램프 회로.
  3. 제 2 항에 있어서, 상기 제어부는
    상기 선택된 클램프 저항 소자에 의해 강하되는 전압의 크기를 측정하여 상기 테스트 메모리 칩에 흐르는 전류 크기를 계산하는 측정부;
    상기 측정된 테스트 메모리 칩의 전류 크기와 기준 전류 크기의 차이를 계산하는 비교부; 및
    상기 계산된 전류 크기의 차이에 기초하여 상기 테스트 메모리 칩에 흐르는 전류 크기를 제어하는 전류 제어부를 포함하는 클램프 회로.
KR1020060119206A 2006-11-29 2006-11-29 다수의 클램프 저항 소자를 구비하는 클램프 회로 KR100798123B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020060119206A KR100798123B1 (ko) 2006-11-29 2006-11-29 다수의 클램프 저항 소자를 구비하는 클램프 회로

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020060119206A KR100798123B1 (ko) 2006-11-29 2006-11-29 다수의 클램프 저항 소자를 구비하는 클램프 회로

Publications (1)

Publication Number Publication Date
KR100798123B1 true KR100798123B1 (ko) 2008-01-28

Family

ID=39219338

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020060119206A KR100798123B1 (ko) 2006-11-29 2006-11-29 다수의 클램프 저항 소자를 구비하는 클램프 회로

Country Status (1)

Country Link
KR (1) KR100798123B1 (ko)

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR960009187A (ko) * 1994-08-08 1996-03-22 김주용 반도체소자의 전하보존전극 제조방법
KR19990044601A (ko) * 1995-09-14 1999-06-25 허버트 지. 버카드 과전류 방지 회로
KR20020044822A (ko) * 2000-12-06 2002-06-19 박원석 전류량 조절이 가능한 유기 전계 발광 디스플레이 장치

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR960009187A (ko) * 1994-08-08 1996-03-22 김주용 반도체소자의 전하보존전극 제조방법
KR19990044601A (ko) * 1995-09-14 1999-06-25 허버트 지. 버카드 과전류 방지 회로
KR20020044822A (ko) * 2000-12-06 2002-06-19 박원석 전류량 조절이 가능한 유기 전계 발광 디스플레이 장치

Similar Documents

Publication Publication Date Title
EP1175624B1 (en) Integrated circuit with test interface
KR100838751B1 (ko) 번인장치의 상태 진단방법
US7427870B2 (en) Test system for testing integrated circuits and a method for configuring a test system
US9140751B2 (en) Testing integrated circuit packaging for output short circuit current
WO2016017292A1 (ja) デバイスの検査方法、プローブカード、インターポーザ及び検査装置
JP5785194B2 (ja) 静止電流（ｉｄｄｑ）指示および試験装置および方法
JP5183447B2 (ja) 試験装置および診断方法
KR100485462B1 (ko) 집적회로검사방법
TW201901167A (zh) 元件之檢查方法
US6259267B1 (en) Power-current measuring circuit in burn-in tester
KR100798123B1 (ko) 다수의 클램프 저항 소자를 구비하는 클램프 회로
KR100648275B1 (ko) 반도체 테스트 장치
JP7312073B2 (ja) 半導体集積回路装置
JP4314096B2 (ja) 半導体集積回路検査装置および半導体集積回路検査方法
JP5663943B2 (ja) 試験装置
JP2010272825A (ja) 半導体集積回路装置
JP2006189340A (ja) 半導体デバイスの検査システムおよび検査方法
KR20090070773A (ko) 반도체 칩 테스트 장치
JP4727641B2 (ja) テスター装置
JP3979619B2 (ja) 半導体装置の内部配線断線検出方法
KR100188693B1 (ko) 반도체칩의 리드 오픈 검사 장치
JPH0778514B2 (ja) プリント板試験装置
JP2009065037A (ja) 半導体集積回路とその検査装置
JPH0933605A (ja) Ｉｃテスタの電流測定装置
JP2008124049A (ja) 半導体チップの検査方法

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20130118

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20140117

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20150204

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20170113

Year of fee payment: 10

FPAY Annual fee payment

Payment date: 20200115

Year of fee payment: 13