KR0154159B1 - 반도체 소자의 전하보존전극 제조방법 - Google Patents

Abstract

본 발명은 반도체소자의 전하보존전극 제조방법에 관한것으로서, 소정구조의 반도체기판상에 전하보존전극 콘택홀을 구비하는 절연막을 형성하고, 상기 전하보존전극 콘택홀을 통하여 반도체기판과 접촉되는 폴리실리콘층을 상측이 굴곡지게 전표면에 형성한 후, 상기 폴리실리콘층상에 그레인과 그레인 바운더리간의 산화율화를 이용하여 부위에 따라 두께가 다른 산화막을 형성하고, 상기 산화막의 소정두께를 전면 에치백하여 상기 폴리실리콘층의 굴곡진 상측을 노출시키는 산화막 패턴을 형성하며, 상기 산화막 패턴에 의해 노출되어 있는 폴리실리콘층상에 내측으로 침투되는 선택적 텅스텐층을 형성하고, 상기 선택적 텅스텐층과 산화막 패턴을 제거하여 상측에 다수개의 홈들을 구비하는 전하보존전극을 형성하였으므로, 제조 공정이 간단하고 단차의 증가 없이 전하보존전극의 표면적을 증가시켜 소자동작의 신뢰성과 공정수율을 향상시킬 수 있다.

Description

반도체소자의 전하보존전극 제조방법

제1도는 일반적인 반도체소자에서 전하보존전의 사시도.

제2a도 내지 제2d도는 본 발명의 실시예에 따른 반도체소자의 전하보존전극의 제조공정도.

* 도면의 주요부분에 대한 부호의 설명

1 : 폴리실리콘층 2 : 자연산화막

3 : 선택적 텅스텐층 4 : 홈

본 발명은 반도체소자의 전하보존전극 제조방법에 관한 것으로서, 특히 적층형 전하보존전극에서 전하보존전극 콘택홀을 통하여 반도체기판과 접촉되는 굴곡진 표면을 갖는 폴리실리콘층을 형성하고, 상기 폴리실리콘층의 그레인과 그레인 바운더리간의 산화율 차를 이용하여 부위에 따라 두께가 다르게 산화막을 형성하며, 상기 산화막을 소정두께 전면식각하여 상기 굴곡진 폴리실리콘층의 일부를 노출시키고, 상기 노출되어 있는 폴리실리콘층의 내부로 침투되는 선택적 텅스텐층을 형성한 후, 상기 산화막과 선택적 텅스텐층을 제거하여 상기 폴리실리콘층의 표면에 다수개의 홈들을 형성하여 간단한 공정에 의해 단차의 증가없이 표면적이 증가되어 소자동작의 신뢰성과 공정수율을 향상시킬수 있는 반도체소자의 전하보존전극 제조방법에 관한 것이다.

최근 반도체 소자의 고집적화 추세에 따라 셀 크기가 감소되어 충분한 정전용량을 갖는 캐패시터를 형성하기가 어려워지고 있다.

특히, 하나의 모스 트랜지스터와 캐패시터로 구성되는 디램 소자에서는 캐패시터의 정전용량을 증가시키기 위하여 유전상수가 높은 물질을 유전체로 사용하거나, 유전막를 얇게 형성하거나 또는 전하보존저전극의 표면적을 증가시키는 등의 방법이 있다.

그러나 이러한 방법들은 모두 각각의 문제점을 가지고 있다.

즉, 높은 유전상수를 갖는 유전물질, 예를들어 Ta₂O₅, TiO₂또는 SrTiO₃등이 연구되고 있으나, 이러한 물질들의 접합 파괴전압등과 같은 신뢰도 및 박막특성등이 확실하게 확인되어 있지 않아 실제소자에 적용하기가 어렵고, 유전막 두께를 감소시키는 것은 소자 동작시 유전막이 파괴되어 캐패시터의 신뢰도에 심각한 영향을 준다.

또한 캐패시터의 표면적을 증가시키기 위하여 폴리 실리콘을 다층으로 형성한 후, 이들을 관통하여 서로 연결시키는 핀(Fin)구조, 원통형 또는 사각틀체 형상의 미로 구조 또는 폴리 실리콘의 그레인을 이용하는 에이치.에스.지(hemispherical grain poly silicon; HSG)공정을 사용하기도 한다.

그러나 상기의 적층형 전하보존전극들은 각각 문제점을 가지고 있는데, 핀형 전하보존전극은 제조 공정이 복잡하여 공정수율이 떨어지고, 캐비티형은 셀영역과 주변회로 영역간의 단차가 증가되어 후속 마스크 공정에서 공정 여유도가 감소되고 금속공정이 어려우면, 실린더형은 폴리실리콘층 스페이서 형성시 폴리머등의 공정결함에 의해 단락이 발생되어 소자동작의 신뢰성과 공정수율이 떨어지는 문제점이 있다.

본 발명은 상기와 같은 문제점을 해결하기 위한 것으로서, 본 발명의 목적은 전하보존전극 콘택홀을 메우는 굴곡진 표면을 갖는 폴리실리콘층상에 그레인과 그레인 바운더리간의 산화율차를 이용하여 부위에 따라 두께가 다른 산화막을 형성하며, 상기 산화막을 소정두께 제거하여 폴리실리콘층의 굴곡진 상측을 노출시키고, 상기 노출되어 있는 폴리실리콘층상에 선택적 텅스텐층을 도포한 후, 상기 산화막 패턴과 선택적 텅스텐층을 제거하여 상측에 다수개의 홈들이 형성되어 있는 폴리실리콘층을 형성하여 단차의 증가없이 표면적이 증가되어 소자동작의 신뢰성과 공정수율을 향상시킬 수 있는 반도체소자의 전하보존전극 제조방법을 제공함에 있다.

상기와 같은 목적을 달성하기 위한 본 발명에 따른 반도체소자의 전하보존전극 제조방법의 특징은, 반도체기판 상부에 전하보존전극 콘택홀이 구비된 절연막을 형성하는 공정과, 상기 전하보존전극 콘택홀을 통하여 상기 반도체기판에 접속되는 굴곡진 표면을 갖는 폴리실리콘층을 형성하는 공정과, 상기 폴리실리콘층 그레인과 그레인 바운더리간의 산화율차를 이용하여 부위에 따라 두께가 다른 산화막을 형성하는 공정과, 상기 산화막을 전면 이방성식각하여 상기 폴리실리콘층에서 굴곡진 상측표면을 노출시키는 산화막패턴을 형성하는 공정과, 상기 산화막패턴을 마스크로하여 상기 노출되어 있는 폴리실리콘층에 선택적 텅스텐층을 형성하여 내부로 침투되도록하는 공정과, 상기 선택적 텅스텐층과 산화막패턴을 제거하여 상측에 다수개의 홈들을 구비하는 폴리실리콘층을 형성하는 공정을 구비하는 것이다.

이하, 본 발명에 따른 반도체소자의 전하보존전극 제조방법에 관하여 첨부도면을 참조하여 상세히 설명한다.

제1도는 일반적인 반도체소자의 사시도로서, 그하측에는 도시되어 있지는 않으나, 소자분리 절연막과 워드라인 및 소오스/드레인전극이 형성되어 있고, 상기 반도체기판에서 전하보존전극 콘택으로 예정되어 있는 부분을 노출시키는 전하보존전극 콘택홀을 구비하는 절연막이 형성되어 있다.

또한 상기 전하보존전극 콘택홀을 통하여 반도체기판과 접촉되는 전하보존전극이 폴리실리콘층(1)패턴으로 형성되어 있다.

상기와 같은 폴리실리콘층(1)패턴으로된 전하보존전극 상에 유전막과 플레이트전극을 형성하여 캐패시터를 완성한다.

제2a도 내지 제2d도는 본 발명에 따른 반도체소자의 전하보존전극제조공정도로서, 제1도 에서의 면A에 따른 단면을 도시한 예이다.

먼저, 도시되어 있지는 않으나, 반도체기판상에 소정의 하부 구조, 예를 들어 소자분리 절연막과, 게이트산화막과, 일련의 워드라인들 및 확산영역을 형성하고, 상기 구조의 전표면에 평탄화를 위한 절연막을 도포한다. 그다음 상기 반도체기판의 전하보존전극 콘택으로 예정되어 있는 부분상의 절연막을 제거하여 전하보존전극 콘택홀을 형성한 후, 상기 구조의 전표면에 주심방향 구조를 갖는 폴리실리콘층(1)을 도포하여 상기 전하보존전극 콘택홀을 통하여 반도체기판과 접촉시킨다. 이때 상기 폴리실리콘층(1)은 상측이 굴곡지게 형성된다.(제2a도 참조).

그후, 상기 폴리실리콘층(1)의 상측 표면에 자연산화막(2)이 형성되도록 한다. 이때 상기 자연산화막(2)은 상기 폴리실리콘층(1)의 그레인과 그레인 바운더리간의 산화율차를 이용하여 부위에 따라 두께가 다르게 인위적으로 형성한 산화막일 수도 있다.(제2b도 참조).

그다음 상기 자연산화막(2)을 전면 이방성 식각방법으로 소정 두께 제거하여 폴리실리콘층(1)의 굴곡진 상측을 노출시키는 자연산화막(2)패턴을 형성하고, 상기 노출되어 있는 폴리실리콘층(1)상에 선택적 텅스텐층(3)을 성장시킨다. 이때 상기 선택적 텅스텐층(3)은 250-400℃에서 WF₆SiH및 H₂O₂반응 가스를 사용하여 저압 화학기상증착 방법으로 형성하는데, 상기 폴리실리콘층(1)의 내부로 침투한다.(제2c도 참조).

그후, 상기 선택적 텅스텐층(3)과 자연산화막(2) 패턴을 습식 등방성식각방법으로 제거하여 상측에 다수개의 홈(4)을 갖는 폴리실리콘층(1)을 형성한다. 그다음 상기의 폴리실리콘층(1)을 패턴잉하여 전하보존전극을 형성하고, 유전막과 플레이트전극(도시되지 않음)을 형성하여 캐패시터를 완성한다.(제2d도 참조).

이상에서 설명한 바와 같이, 본 발명에 따른 반도체소자의 전하보존전극 제조방법은 소정구조의 반도체기판상에 전하보존전극 콘택홀을 구비하는 절연막을 형성하고, 상기 전하보존전극 콘택홀을 통하여 반도체기판과 접촉되는 폴리실리콘층을 상측이 굴곡지게 전표면에 형성한 후, 상기 폴리실리콘층상에 그레인과 그레인 바운더리간의 산화율차를 이용하여 부위에 따라 두께가 다른 산화막을 형성하고, 상기 산화막의 소정두께를 전면 에어백하여 상기 폴리실리콘층의 굴곡진 상측을 노출시키는 산화막 패턴을 형성하며, 상기 산화막 패턴에 의해 노출되어 있는 폴리실리콘층상에 내측으로 침투되는 선택적 텅스텐층을 형성하고, 상기 선택적 텅스텐층과 산화막 패턴을 제거하여 상측에 다수개의 홈들을 구비하는 전하보존전극을 형성하였으므로, 제조 공정이 간단하고 단차의 증가 없이 전하보존전극의 표면적이 증가되어 소자동작의 신뢰성과 공정수율을 향상시킬 수 있는 이점이 있다.

Claims (4)

1. 반도체기판 상부에 전하보존전극 콘택홀이 구비된 절연막을 형성하는 공정과, 상기 전하보존전극 콘택홀을 통하여 상기 반도체기판에 접속되는 굴곡진 표면을 갖는 폴리실리콘층을 형성하는 공정과, 상기 폴리실리콘층 그레인과 그레인 바운더리간의 산화율차를 이용하여 부위에 따라 두께가 다른 산화막을 형성하는 공정과, 상기 산화막을 전면 이방성식각하여 상기 폴리실리콘층에서 굴곡진 상측 표면을 노출시키는 산화막패턴을 형성하는 공정과, 상기 산화막패턴을 마스크로하여 상기 노출되어 있는 폴리실리콘층에 선택적 텅스텐층을 형성하여 내부로 침투되도록하는 공정과, 상기 선택적 텅스텐층과 산화막패턴을 제거하여 상측에 다수개의 홈들을 구비하는 폴리실리콘층을 형성하는 공정을 구비하는 반도체소자의 전하보존전극 제조방법.
2. 제1항에 있어서, 상기 산화막이 자연산화막인 것을 특징으로하는 반도체소자의 전하보존전극 제조방법.
3. 제1항에 있어서, 상기 선택적 텅스텐층을 250-400℃에서 WF₆, SiH 및 H₂O₂반응 가스를 사용하여 저압 화학기상증착 방법으로 형성하는 것을 특징으로하는 반도체소자의 전하보존전극 제조방법.
4. 제1항에 있어서, 상기 폴리실리콘층은 주심방향을 갖도록 형성되는 것을 특징으로하는 반도체소자의 전하보존전극 제조방법.