KR0160061B1 - 액정표시장치 및 그 제조방법 - Google Patents

액정표시장치 및 그 제조방법 Download PDF

Info

Publication number
KR0160061B1
KR0160061B1 KR1019950030558A KR19950030558A KR0160061B1 KR 0160061 B1 KR0160061 B1 KR 0160061B1 KR 1019950030558 A KR1019950030558 A KR 1019950030558A KR 19950030558 A KR19950030558 A KR 19950030558A KR 0160061 B1 KR0160061 B1 KR 0160061B1
Authority
KR
South Korea
Prior art keywords
liquid crystal
pixel electrode
substrate
display device
crystal display
Prior art date
Application number
KR1019950030558A
Other languages
English (en)
Other versions
KR960011490A (ko
Inventor
마사유키 도조
아키라 구보
야스하루 다나카
가츠히코 이나다
Original Assignee
사토 후미오
가부시키가이샤 도시바
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 사토 후미오, 가부시키가이샤 도시바 filed Critical 사토 후미오
Publication of KR960011490A publication Critical patent/KR960011490A/ko
Application granted granted Critical
Publication of KR0160061B1 publication Critical patent/KR0160061B1/ko

Links

Classifications

    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells

Landscapes

  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Mathematical Physics (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • General Physics & Mathematics (AREA)
  • Optics & Photonics (AREA)
  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Liquid Crystal (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)

Abstract

본 발명은 액정표시장치 및 그 제조방법에 관한 것으로서, 어레이 기판(10)에 대향기판(30)을 대향시키고, 밀봉용의 시일제(39)로 주위를 밀봉하고, 주입구로부터 액정(41)을 주입하여 주입구를 봉지제로 밀봉하며, 어레이 기판(10)은 유리 기판(11)상에 게이트 전극(12a), 제1 및 제2게이트 절연막(15)상에 제1 및 제2반도체층(16,18)을 적층형성하고, 소스전극(20a) 및 드레인 전극(21)을 형성하며, 박막 트랜지스터(22)를 형성하며, 드레인 전극(21)에 접속하는 표시화소전극(19)을 제1게이트 절연막(14)상에 패턴형성하며, 표시화소전극(19)의 주변부에 보호막(23)을 겹쳐 형성하며, 불순물 이온이나 수분의 제1게이트 절연막(14)중으로의 침입을 방지하고, 박막 트랜지스터(22) 특성의 악화를 방지하며, 화질악화를 방지하는 것을 특징으로 한다.

Description

액정표시장치 및 그 제조방법
제1도는 본 발명에 따른 액정표시장치의 한 실시예를 나타내는 단면도.
제2도는 본 발명에 따른 액정표시장치의 한 실시예를 나타내는 평면도.
제3도는 본 발명에 따른 액정표시장치의 시간 변화에 따른 화질악화상태를 나타내는 그래프.
제4도는 종래예의 액정표시장치를 나타내는 단면도.
제5도는 종래예의 액정표시장치를 나타내는 평면도.
제6도는 종래예의 액정표시장치의 주입구 근방을 확대하여 화질악화상태를 나타내는 설명도.
제7도는 종래예의 액정표시장치의 주입구 근방의 화질악화상태를 나타내는 설명도.
제8도는 종래예의 액정표시장치의 시일제 주변의 화질악화상태를 나타내는 설명도이다.
* 도면의 주요부분에 대한 부호의 설명
10 : 어레이 기판 11 : 절연성 투명기판으로서의 유리기판
12a : 게이트 전극 14 : 제1게이트 절연막
15 ; 제2게이트 절연막 16 : 제1반도체층
18 : 제2반도체층 19 : 표시화소전극
20a : 소스전극 21 : 드레인 전극
22 : 박막 트랜지스터 23 : 보호막
30 : 대향기판 39 : 시일(seal)제
40 : 주입구 41 : 액정
42 : 봉지제
본 발명은 액정표시장치 및 그 제조방법에 관한 것으로, 구체적으로 박막 트랜지스터(TFT)의 쓰기불량에 의한 화질 악화를 방지한 액정표시장치 및 그 제조방법에 관한 것이다.
최근, 이런 종류의 액정표시장치로서는 액티브 매트릭스형이 있고, 이 액티브 내트릭스형의 액정표시장치는 콘트라스트비의 높이 및 응답속도에 있어서, 다른 방식에 비해서 매우 우수하여 평면형 표시장치로서 각광을 받고 있다.
그리고, 이러한 종류의 액정표시장치를 제4도 및 제5도를 참조하여 설명한다.
제4도 및 제5도에 있어서, 10은 어레이 기판으로, 이 어레이 기판(10)은 절연성 투명기판으로서 유리기판(11)의 표면에는 몰리브덴·탄탈(MoTa)합금을 재료로 한 도전막이 소정형상으로 패턴형성되어 게이트 전극(12a)을 갖는 주사선(12) 및 보조용량전극(13)이 형성되어 있다.
그리고, 이 게이트 전극(12a)을 갖는 주사선(12) 및 보조용량전극(13)을 포함한 유리 기판(11)상에 상압 CVD(Chemical Vapor Deposition)에 의해 형성된 산화 실리콘(SiOx)의 제1게이트 절연막(14)이 형성되어 있다.
또한, 제1게이트 절연막(14)의 게이트 전극(12a)에 대응하는 상부에 플라즈마 CVD법에 의해 형성된 질화 실리콘(SiNx)막으로 이루어지는 제2게이트 절연막(15), 비정질 실리콘(a-Si)막으로 이루어지는 제1반도체층(16), 보호막으로 이루어지는 에칭 스토퍼층(17)이 소정 패턴으로 적층 형성되고, 제1반도체층(16) 및 에칭 스토퍼(17)상에 저저항의 아몰퍼스 실리콘(n+a-Si)막으로 이루어지는 제2반도체층(18)이 형성되어 있다.
또한 게이트 전극(12a)에서 벗어난 제1게이트 절연막(14)상에 ITO(Indium Tin Oxide)를 스퍼터링법에 의해 막형성하고 패턴형성된 표시화소전극(19)이 형성되어 있다.
그리고, 제2반도체층(18)상에 알루미늄을 재료로서 스퍼터링법에 의해 막을 형성하여 패턴형성된 소스전극(20a)을 겸하는 신호선(20) 및 일단이 표시화소전극(19)에 접속된 드레인 전극(21)이 형성되고, 박막 트랜지스터(22)가 형성되어 있다.
또한 이 박막 트랜지스터(22)상에는 이 박막 트랜지스터(22)를 덮도록 표시화소전극(19)에 틈을 통하여 보호막(23)이 패턴 형성되고, 이 보호막(23)상에는 배향막(24)이 형성되어 있다.
한편, 30은 대향기판이고, 이 대향기판(30)은 절연성 투명기판으로서의 유리기판(31) 표면에 적(R), 녹(G) 및 청(B)으로 패턴 형성된 칼라필터(32R, 32G, 32B)가 표시화소전극(19)에 대응하여 형성되고, 이웃하는 칼라 필터(23R, 32G, 32B)사이에서 박막 트랜지스터(22)상에는 격자상으로 블랙 매트릭스(33)가 형성되어 있다. 또한 이 칼라 필터(32R, 32G, 32B) 및 블랙 매트릭스(33)상에는 ITO로 이루어지는 대향전극(34)이 형성되며 이 대향전극(34)상에는 배향막(35)이 형성되어 있다.
또한, 어레이 기판(10)의 유리 기판(11) 및 대향기판(30)의 유리 기판(31)의 각각 대향하지 않은 면에는 편광판(36,37)이 설치되어 있다.
그리고, 어레이 기판(10) 및 대향기판(30)은 스페이서(38)에 의해 소정간격이 형성되고, 어레이 기판(10)의 유리 기판(11) 및 대향기판(30)의 유리 기판(31)의 주위는 에폭시 수지 등의 시일제(39)로 밀봉되고, 이 시일제(39)의 일부에 제6도에 나타내는 바와 같이 주입구(40)가 형성되고, 어레이 기판(10) 및 대향기판(30)에는 주입구(40)가 형성되고, 어레이 기판(10) 및 대향기판(30)에는 주입구(40)에서 주입된 액정(41)이 넣어 봉해지며, 주입구(40)는 아크릴 수지 등의 봉지제(42)로 밀봉되어 액정표시장치가 구성되어 있다.
여기서 상기 구성에 의한 종래의 어레이 기판(10)에서는 표시화소전극(19)상의 액정(41)에 가해지는 전압을 일정하게 하고, 또한 개구율을 향상시키기 위해서 제5도에 나타내는 바와 같이 표시화소전극(19)과 보호막(23) 사이에 표시화소전극(19)의 주위에 홈형성의 간격(A)이 생기고, 이 간격(A)부분에서 제1게이트 절연막(14)이 노출된다.
이 제1게이트 절연막(14)은 불순물 이온이 침입하기 쉽고, 내흡습성면에서도 떨어진다. 이 때문에 제1게이트 절연막(14)의 노출부분에서, 예를 들면 유리 기판(11)에서 발생한 나트륨(Na) 등의 불순물 이온, 봉지제(42)로 주입구(40) 또는 시일제(39)를 통하여 외부로부터의 수분, 제1게이트 절연막(14) 자체에 포함되는 내포된 수분이 제1게이트 절연막(14) 중에 침입하여 박막 트랜지스터(22)에까지 이동하면 특성의 악화, 즉 트랜지스터의 쓰기특성이 시간과 함께 악화하는 원인이 되고, 화질 악화가 발생되는 문제를 갖고 있다.
그리고, 초기 동안은 제7도에 나타내는 바와 같이 주입구(40)의 주위의 반경 3cm정도의 부분에 화질의 악화, 예를 들면 일반적인 화이트 모드에서 흑화상을 표시하는 신호를 전면에 주었을 때, 화면의 일부에 혹이 되지 않는 부분이 발생하는 악화(W)가 발생하고, 시간이 경과함에 따라 제8도에 나타내는 바와 같이 봉지제(42)의 주위에 화질의 악화(W)가 생겨서 눈으로 볼 수 있는 성질이 저하한다.
그래서 이와 같은 불합리함은 발생하지 않고 신뢰성이 향상하며, 제조시에 있어서도 패터닝이 증가하는 일이 없이, 어레이 프로세스 정합성이 높은 간편한 제조방법에 의해 제조가 가능한 구조가 요망되고 있다.
본 발명은 제조공정을 복잡하게 하지 않고, 화질 악화가 생기기 어려운 액정표시장치 및 그 제조방법을 제공하는 것을 목적으로 한다.
청구범위 제1항에 기재한 액정표시장치는 절연성 투명기판상에 박막트랜지스터를 통하여 표시화소전극이 형성된 어레이 기판과, 이 어레이 기판에 틈을 사이에 두고 대향한 대향기판과, 이 어레이 기판 및 대향기판의 주위에 형성된 주입구를 갖는 밀봉용의 시일제와, 상기 주입구에서 주입되며 상기 어레이 기판 및 상기 대향기판간에 주입되는 액정과, 상기 주입구를 밀봉하는 봉지제를 구비한 액정표시장치에 있어서, 상기 어레이 기판상에 상기 표시화소전극을 제외한 비화소영역으로 형성되고, 또한 상기 비화소영역에서 연장되어 상기 표시화소전극의 가장자리에 겹치도록 형성된 보호막을 갖는 것이다.
청구범위 제2항에 기재한 액정표시장치는 절연성 투명기판상에 박막트랜지스터를 통하여 표시화소전극이 형성된 어레이 기판과, 이 어레이 기판에 틈을 사이에 두고 대향한 대향기판과, 이 어레이 기판 및 대향기판의 주위에 형성되며 주입구를 갖는 밀봉용 시일제와, 상기 주입구에서 주입되며 상기 어레이 기판 및 상기 대향기판간에 주입되는 액정과, 상기 주입구를 밀봉하는 봉지제를 구비하고, 절연성 투명기판상에 게이트 전극 및 게이트 절연막이 차례로 적층 형성되고, 상기 게이트 전극에 대응하는 게이트 절연막상에 반도체층이 적층 형성되며, 또한 이 반도체층상에 소스전극 및 드레인전극이 각각 형성된 박막 트랜지스터를 갖는 액정표시장치에 있어서, 상기 어레이 기판상에는 상기 표시화소전극을 제외하는 비화소영역에 형성되고 또한 상기 비화소영역으로부터 연장하여 상기 표시화소전극의 가장자리에 겹치도록 형성된 보호막을 갖는 것이다.
청구범위 제3항에 기재한 액정표시장치는 청구범위 제1항 또는 제2항에 기재한 액정표시장치에 있어서, 상기 보호막은 주입구의 주변에 있어서만 상기 표시화소전극의 가장자리에 겹치도록 형성되어 있는 것이다.
청구범위 제4항에 기재한 액정표시장치는 제1항 또는 제2항에 기재한 액정표시장치에 있어서, 상기 보호막은 주입구 주변의 반경 3cm 이내에 있어서만 상기 표시화소전극의 가장자리에 겹치도록 형성되어 있는 것이다.
청구범위 제5항에 기재된 액정표시장치는 제1항 또는 제2항에 기재한 액정표시장치에 있어서, 상기 보호막은 시일제 및 봉지제를 따라 상기 표시화소전극의 가장자리에 겹치도록 형성되어 있는 것이다.
청구범위 제6항에 기재한 액정표시장치는 제1항 또는 제2항에 기재한 액정표시장치에 있어서, 상기 보호막은 시일제 및 봉지제를 따르는 1 내지 3cm의 영역에 있어서, 상기 표시화소전극의 가장자리에 겹치도록 형성되어 있는 것이다.
청구범위 제7항에 기재한 액정표시장치는 제1항 또는 제2항에 기재한 액정표시장치에 있어서, 상기 보호막은 전면에 걸쳐 상기 표시화소전극의 가장자리에 겹치도록 형성되어 있는 것이다.
청구범위 제8항에 기재한 액정표시장치는 제1항 또는 제2항에 기재한 액정표시장치에 있어서, 표시화소전극의 둘레에 대한 보호막의 겹침폭은 2㎛ 이상 ㎛ 이하인 것이다.
청구범위 제9항에 기재한 액정표시장치는 제2항에 기재한 액정표시장치에 있어서, 게이트 절연막은 상압 CVD법에 의해 2번 이상 적층하여 막형성한 막두께 200㎚ 이상 400㎚이하의 산화 실리콘막을 포함하는 것이다.
청구범위 제10항에 기재한 액정표시장치의 제조방법은 절연성 투명기판상에 게이트 전극 및 게이트 절연막을 형성하고, 이 게이트 전극에 대응하는 게이트 절연막상에 반도체층을 적층형성하고, 이 반도체층상에 소스전극 및 드레인 전극을 각각 형성하며, 이 드레인 전극에 접속하는 표시화소전극을 상기 게이트 전극에서 벗어난 게이트 절연막상에 패턴을 형성하고, 상기 표시화소전극의 가장자리에 겹치 보호막을 형성하여 박막 트랜지스터를 갖는 어레이 기판을 형성하고, 이 어레이 기판에 틈을 사이에 두고 대햐아여 대향기판을 형성하고, 이 어레이 기판 및 대향기판의 주위에 주입구를 형성한 밀봉용의 시일제를 형성하고, 상기 주입구에서 상기 어레이 기판 및 상기 대향기판간에 액정을 주입하고, 상기 주입구를 봉지제로 밀봉하는 것이다.
청구범위 제1항에 기재한 액정표시장치는 보호막을 표시화소전극의 가장자리에 겹쳐 패턴형성했기 때문에, 시일제 또는 봉지제를 넣는 주입구로부터 침입한 외부로부터의 수분이 보호막에 의해 게이트 절연막에서 박막 트랜지스터에 침입하는 것을 저지하기 때문에 박막 트랜지스터의 쓰기특성이 시간과 함게 악화하는 것을 방지할 수 있으며, 구조가 복잡하지 않아서 화질 악화를 방지한다.
청구범위 제3항에 기재한 액정표시장치는 표시화소전극의 가장자리에 겹쳐 패턴 형성된 보호막을 주입구의 주변에 형성함으로써 가장 화질 악화가 생기기 쉬운 부분의 화질 악화를 방지하며, 또한 다른 표시화소전극의 둘레에 보호막을 겹치지 않는 부분에서는 개구율이 저하하는 것을 방지하여 밝기가 저하하는 일도 방지한다.
청구범위 제4항에 기재한 액정표시장치는 표시화소전극의 가장자리에 겹쳐 패턴 형성된 보호막을 주입구 주변의 반경 3cm 이내에 형성함으로써 화질 악화가 발생하기 쉬운 주입구의 주변 반경 3cm 의 부분의 화질 악화를 방지하며 또한 다른 표시화소전극의 둘레에 보호막을 겹치지 않는 부분에서는 개구율 저하를 방지하여 밝기가 저하하는 것도 방지한다.
청구범위 제5항에 기재한 액정표시장치는 표시화소전극의 가장자리에 겹쳐 패턴 형성된 시일제 및 봉지제를 따라 둘레 근방에 형성하므로써 가장 화질의 악화가 발생하기 쉬운 부분의 화질 악화를 방지하며, 또한 다른 표시화소전극의 둘레에 보호막을 겹치지 않는 부분에서는 개구율 저하를 방지하고 밝기가 저하하는 것도 방지한다.
청구범위 제6항에 기재한 액정표시장치는 표시화소전극의 가장자리에 겹쳐 패턴 형성된 보호막을 시일제 및 봉지제를 따라 1 내지 3cm의 폭으로 둘레 근방에 형성하므로써 화질 악화가 발생하기 쉬운 시일제 및 봉지제를 따른 1 내지 3cm 폭 부분의 화질 악화를 방지하며, 또한 다른 표시화소전극의 둘레에 보호막을 겹치지 않는 부분에서는 개구율의 저하를 방지하고 밝기가 저하하는 것도 방지한다.
청구범위 제7항에 기재한 액정표시장치는 표시화소전극의 가장자리에 겹쳐 패턴 형성된 보호막을 전면에 걸쳐 형성하므로써 전면에 걸쳐 화질의 악화를 방지한다.
청구범위 제8항에 기재한 액정표시장치는 표시화소전극의 둘레에 대한 보호막의 겹침폭을 2㎛ 이상 7㎛ 이하로 함으로써, 2㎛ 보다 작으면 패턴이 어긋나서 겹치지 않을 우려가 있고, 7㎛ 보다 크면 개구율이 저하하기 때문에 화질 악화 및 개구율 저하를 방지할 수 있다.
청구범위 제9항에 기재한 액정표시장치는 게이트 절연막을 상압 CVD법에 의해 2번 이상 적층하여 막을 형성한 막두게 200㎚ 이상 400㎚이하의 산화 실리콘막을 포함하도록 하므로써 특성 및 제조공정을 복잡하게 하지 않고 화질 악화를 방지할 수 있다.
청구범위 제10항에 기재한 액정표시장치의 제조방법은 게이트 절막상에 반도체층을 적층형성하고, 표시화소전극 가장자리에 겹쳐 보호막을 형성하여 박막 트랜지스터를 형성했기 때문에 특성을 저하하지 않고 화질의 악화를 방지할 수 있다.
이하, 본 발명에 따른 액정표시장치의 하나의 실시예를 도면을 참조하여 설명한다. 또한 종래예에 대응하는 부분에는 동일부호를 붙여 설명한다.
제1도 및 제2도에 나타내는 바와 같이 어레이 기판(10)은 절연성 투명기판으로서 유리 기판(11)표면에 몰리브덴·탄탈(MoTa)합금을 재료로 한 도전막이 소정형상으로 패턴형성되어 게이트 전극(12a)을 갖는 주사선(12) 및 보조용량전극(13)이 형성되어 있다. 그리고 이 게이트 전극(12a)을 갖는 주사선(12) 및 보조용량전극(13)을 포함한 유리 기판(11)상에 산화 실리콘(SiOx)의 제1게이트 절연막(14)이 형성되어 있다.
또한, 이 제1게이트 절연막(14)의 게이트 전극(12a)에 대응하는 상부에 질화 실리콘(SiNx)막으로 이루어지는 제2게이트 절연막(15), 아몰퍼스 실리콘(a-Si)막으로 이루어지는 제1반도체층(16), 보호막으로 이루어지는 에칭 스토퍼층(17)이 소정 패턴으로 적층형성되고, 제1반도체층(16) 및 에칭 스토퍼층(17)상에 저저항의 아몰퍼스 실리콘(n+a-Si)막으로 이루어지는 제2반도체층(18)이 형성되어 있다.
또한, 게이트 전극(12a)에서 벗어난 게이트 절연막(14)상에 ITO(Indium Tin Oxide)를 형성하여 패턴형성된 표시화소전극(19)이 형성되어 있다.
그리고, 제2반도체층(18)상에 알루미늄을 재료로서 패턴 형성된 소스전극(20a)을 겸한 신호선(20) 및 한쪽 말단이 표시화소전극(19)에 접속된 드레인 전극(21)이 형성되어, 박막 트랜지스터(22)가 형성되며, 매트릭스형상으로 배치되어 있다.
또한, 이 박막 트랜지스터(22)상에는 이 박막 트랜지스터(22)를 덮도록 제2도에 나타내는 바와 같이 표시화소전극(19)에 보호막(23)을 3㎛의 폭으로 겹쳐서 폭(B)로 패턴형성되고 이 보호막(23)상에는 배향막(24)이 형성되어 있다.
한편, 30은 대향기판이고, 이 대향기판(30)은 절연성 투명기판으로서 유리 기판(31)의 표면에 적(R), 녹(G), 청(B)으로 패턴 형성된 칼라 필터(32R, 32G, 32B)가 표시화소전극(19)에 대응하여 형성되고, 이웃하는 칼라 필터(32R, 32G, 32B)사이에 박막 트랜지스터(22)상에는 격자상으로 블랙 매트릭스(33)가 형성되어 있다. 또한, 이 칼라 필터(32R, 32G, 32B) 및 블랙 매트릭스(33)상에는 ITO로 이루어지는 대향전극(34)이 형성되고 이 대향전극(34)상에는 배향막(35)이 형성되어 있다.
또한, 어레이 기판(10)의 유리 기판(11) 및 대향기판(30)의 유리 기판(31)의 각각 대향하지 않는 면에는 편광판(36, 27)이 설치되어 있다.
그리고, 어레이 기판(10) 및 대향기판(30)은 스페이서(38)에 의해 소정의 간격이 형성되고, 어레이 기판(10)의 유리 기판(11) 및 대향기판(30)의 유리기판(31) 주위는 에폭시 수지 등의 시일제(39)로 밀봉되고, 이 시일제(39)의 일부에 제6도에 나타낸 바와 같이 높이 5㎛이고, 폭 18㎚의 주입구(40)가 형성되어 있다. 또한 어레이 기판(10) 및 대향기판(30)에는 주입구(40)로부터 주입된 액정(41)이 넣어 봉해지고, 주입구(40)는 수지 등의 봉지제(42)로 밀봉되고, 예를 들면 대각선의 길이가 13.8인치의 액정표시장치가 구성되어 있다.
다음에, 상기 구성의 제조방법에 대해서 설명한다.
우선, 어레이 기판(10)인 유리 기판(11) 표면에 몰리브덴·탄탈(MoTa)합금을 재료로 한 도전막을 소정의 막두께로 형성하고, 이것을 패턴 형성하여 게이트 전극(12a)을 겸한 주사선(12)을 형성한다.
이 후, 상압 CVD(Chemical Vapor deposition)법에 의해 산화 실리콘의 제1게이트 절연막(14)을 유리기판(11) 전체에 형성한다. 이 제1게이트 절연막(14)은 상압 CVD법에 의해 2번 이상 적층하여 형성된 산화 실리콘막으로, 막두께는 200㎛ 이상 400㎚ 이하이다.
다음에, 이 제1게이트 절연막(14)의 게이트 전극(12a)에 대응하는 상면부에 플라스틱 CVD법에 의해 SiNx막, a-Si막, 에칭 스토퍼층(17)을 차례로 적층하여 형성하고, 제2게이트 절연막(15), 제1반도체층(16), 에칭 스토퍼층(17)을 패터닝하고, 저저항의 아몰퍼스·실리콘(n+a-Si)을 형성하고, 제2반도체층(18)을 패터닝하여 형성한다.
그리고, ITO를 재료로 하여 스퍼터링방법에 의해 막형성하고, 게이트 전극(12a)에서 벗어난 제1게이트 절연막(14)상에 표시화소전극(19)을 패터닝 형성한다.
또한, 알루미늄을 재료로 스퍼터링법에 의해 막을 형성하고, 소스 전극(20a)을 겸한 신호선(20) 및 표시화소전극(19)에 한쪽 말단이 접속된 드레인 전극(21)을 패터닝하여 형성한다.
그리고, 표시화소전극(19)의 표면부분을 제외한 박막 트랜지스터(22)부분을 덮도록 보호막(23)을 패턴 형성한다. 즉, 제5도의 종래예와 같이 홈형상의 간격(A)이 생겨, 제1게이트 절연막(14)이 노출하지 않도록 한다.
한편, 유리기판(31)상에 칼라 필터(32R, 32G, 32B) 및 블랙 매트릭스(33)를 각각 패터닝 형성하고, 이 칼라 필터(32R, 32G, 32B) 및 블랙 매트릭스(33)상에 ITO 대향전극(34)을 적층형성한다.
그 후, 이 어레이 기판(10) 및 대향기판(30)의 기판을 세정하고, 각각의 어레이 기판(10) 및 대향기판(30)의 표면에 각각 배향막(24) 및 배향막(35)을 형성하고, 이 배향막(24, 35)의 배향처리를 실시한다.
다음에, 어레이 기판(10)의 주위에 주입구(40)로 이루어지는 부분을 제외하고 안쇄에 의해 시일제(39)를 도포하고, 이 시일제(39)로 싸인 부분내에 스페이서(38)를 분산 배포하여, 얼라인먼트를 취하면서 어레이 기판(10)에 대향기판(30)을 대향시키고, 어레이 기판(10) 및 대향기판(30)을 시일제(39)에 의해 밀봉한다.
그리고, 시일제(39)로 밀봉한 어레이 기판(10) 및 대향기판(30)을 필요한 크기로, 예를 들면 4분할로 나누고, 각각의 주입구(40)로부터 액정(41)을 주입하여 액정(41)을 소정량 주입한 후, 주입구(40)를 봉지제(42)에 의해 밀봉하고, 어레이 기판(10) 및 대향기판(30)의 대향하지 않는 면에 편광판(36) 및 편광판(37)을 설치하고, 액정표시장치를 완성시킨다.
다음에 상기 실시예의 동작에 대해서 설명한다.
액정표시장치를 구동시킴에 있어서는 일반적인 매트릭스형상으로 형성된 박막 트랜지스터(22)의 신호선(20)에 차례로 전압을 인가하고, 이 전압이 인가된 신호선(20)이 접속된 박막 트랜지스터(22)의 주사선(12)에 주사신호를 차례로 공급하며, 신호선(20) 및 주사선(12)의 쌍방에 전압이 인가된 박막 트랜지스터(22)가 작동되고, 이 작동된 박막 트랜지스터(22)의 드레인 전극(21)에 접속되어 있는 표시화소전극(19) 및 대향기판(30)의 대향전극(34)에 전압이 생겨 액정(41)이 구동된다.
상기 실시예에서는 보호막(23)과 표시화소전극(19)의 가장자리부와 겹치는 폭(B)을 3㎛로 하고 있지만, 2㎛ 이상 7㎛ 이하이면 좋다. 즉, 패턴 형성용 레지스트 패턴 노광기의 어긋남을 고려하면 적어도 2㎛ 이상 필요로 된다. 또한, 개구율 가능한 한 크게 하고, 또한 대향기판(30)측의 블랙 매트릭스(33) 단부와의 맞춤 마진을 예상하면 최대폭은 7㎛가 된다. 따라서 증첩폭(B)은 2㎛ 이상 7㎛ 이하로 설정하면 좋다.
그리고, 제4도 및 제5도에 나타내는 종래예에서 나타낸 표시화소전극(19) 주위와 보호막(23) 사이에 홈형상의 간격(A)이 발생하는 일은 없으며, 제1도 및 제2도에서 나타내는 바와 같이 표시화소전극(19)의 둘레부는 보호막(23)과 소정의 겹침폭(B)으로 겹치며, 제1게이트 절연막(14)은 완전하게 덮힌다. 따라서 시일제(39) 또는 봉지제(42)를 넣는 주입구(40)에서 외부의 수분이 침임해도 제1게이트 절연막(14)에 수분 또는 불순물 이온이 침임하는 일이 없어지며, 게이트 전압이 저하하여 박막 트랜지스터(22)의 작동(on)전압이 상승하여 박막 트랜지스터(22)의 일부가 작동하지 않게 되고, 화질의 악화가 생기는 등의 특성 저하는 생기지 않는다. 또한 보호막(23)을 표시화소전극(19)의 주변부에 서로 겹치게 하는 것 이외는 종래와 구성이 거의 다르지 않기 때문에, 다른 층을 형성할 필요도 없고 제조공정도 특별히 복잡해지지 않는다.
실험에 따르면, 제3도에 나타내는 바와 같이 중앙 부분은 종래의 구성에서도 표시화소전극(19) 주위와 보호막(23)과 겹치게 하여 스트레스 시험을 실시해도 실선I로 표시하는 바와 같이 변화는 거의 없지만, 주입구(40) 근방은 종래의 구성에서는 파선II로 표시한 바와 같이 액정표시장치를 구동하고, 온도 50℃, 습도 80%의 스트레스 시간이 400시간 경과한 정도에서 화질 악화가 생기고, 800시간 경과한 후에는 상당한 화질 악화가 생긴다. 표시화소전극(19) 주위와 보호막(23)과 겹치면, 주입구(40)근방도 포함하여 실선I와 동일한 변화를 나타내어 화질악화의 발생을 극단으로 억제할 수 있으며, 수명이 길어지게 할 수 있다. 또한, 표시화소전극(19) 단부와 보호막(23) 단부가 동위치의 겹침이 0으로 접촉하고 있는 상태에서는 상기 효과를 얻는 것은 어렵다.
그리고, 상기 실시예는 전면에 표시화소전극(19) 둘레에 보호막(23)을 형성했지만, 주입구(40) 둘레, 특히 주입구(40)를 중심으로 반경 3cm 이내에만 형성하고, 다른 부분은 제5도 및 제6도에 나타내는 종래예와 동일하게 형성해도 좋다. 이와 같이 형성하면, 가장 화질악화가 발생하지 쉬운 주입구(40) 주변에서 화질악화의 발생을 방지할 수 있으며, 다른 부분에서 개구율 저하를 방지할 수 있다.
또한, 시일제(39) 및 봉지제(42)를 따르는 둘레, 특히 1 내지 3cm 폭에만 형성하고, 다른 부분은 제5도 및 제6도에 나타내는 종래예와 동일하게 형성해도 좋다. 이와 같이 형성하면, 화질악화가 발생하기 쉬운 시일제(39) 및 봉지제(42)로 화질 악화의 발생을 방지할 수 있으며, 다른 부분에서 개구율 저하를 방지할 수 있다.
또한, 주입구(40)의 둘레, 특히 주입구(40)를 반경 3cm 이내, 및 시일제(39) 및 봉지제(42)를 따르는 둘레, 특히 1 내지 3cm 폭으로 형성하고, 다른 부분은 제5도 및 제6도에 나타내는 종래예와 동일하게 형성해도 좋다. 이와 같이 형성하면 화질악화가 발생하기 쉬운 주입구(40)의 주변 및 시일제(39) 및 봉지제(42)로 화질악화의 발생을 방지할 수 있으며, 다른 부분에서 개구율 저하를 방지할 수 있다.
또한, 블랙 매트릭스(33)는 대향기판(30)상에 설치한 것에 한정되지 않고, 어레이 기판(10)에 형성해도 동일한 효과를 얻을 수 있다.
상기 실시예에서는 박막 트랜지스터의 제조를 역 스태거형으로 설명했지만, 정 스태거형으로도 동일한 효과를 얻을 수 있다. 또한, 표시화소전극의 면적을 화면의 중앙과 바꿈으로써 개구율 저하를 더 방지할 수도 있다.
청구범위 제1항에 기재한 액정표시장치에 의하면, 보호막을 표시화소전극의 가장자리에 겹쳐 패터닝 형성했기 때문에, 시일제 또는 봉지제를 통한 주입구에서 침입한 외부로부터의 수분이 보호막에 의해 게이트 절연막으로부터 박막 트랜지스터의 침입하는 것을 저지하기 때문에 박막 트랜지스터의 쓰기 특성이 시간과 함께 악화하는 것을 방지할 수 있고, 복잡화하는 일이 없으며 화질악화를 방지할 수 있다.
청구범위 제2항에 기재한 액정표시장치에 의하면, 보호막을 표시화소전극의 가장자리에 겹쳐 패턴 형성했기 때문에, 시일제 또는 봉지제를 통한 주입구로 침입한 외부로부터의 수분이 보호막에 의해 게이트 절연막에서 박막 트랜지스터에 침입하는 일을 저지하기 때문에, 박막 트랜지스터의 쓰기 특성이 시간과 함께 악화하는 일을 방지할 수있으며, 구조를 복잡화하는 일도 없으며, 화질악화를 방지할 수 있다.
청구범위 제3항에 기재한 액정표시장치에 의하면, 표시화소전극의 가장자리에 겹쳐 패턴 형성된 보호막을 주입구 주변에 형성한 것에 의해 가장 화질악화가 발생하기 쉬운 부분의 화질 악화를 방지하며 또한 다른 표시화소전극의 둘레에 보호막을 겹치지 않는 부분에서는 개구율이 저하하는 것을 방지하며 밝기가 저하하는 것도 방지할 수 있다.
청구범위 제4항에 기재한 액정표시장치에 의하면, 표시화소전극의 가장자리에 겹쳐 패턴 형성된 보호막을 주입구 주변에 반경 3cm 이내에 형성한 것에 의해 가장 화질악화가 발생하기 쉬운 부분의 화질 악화를 방지하며 또한 다른 표시화소전극의 둘레에 보호막을 겹치지 않는 부분에서는 개구율이 저하하는 것을 방지하고 밝기가 저하하는 것도 방지할 수 있다.
청구범위 제5항에 기재한 액정표시장치에 의하면, 표시화소전극의 가장자리에 겹쳐 패턴 형성된 보호막을 시일제 및 봉지제를 따라 둘레 근방에 형성한 것에 의해 가장 화질악화가 발생하기 쉬운 부분의 화질 악화를 방지하며, 또한 다른 표시화소전극의 둘레에 보호막을 겹치지 않는 부분에서는 개구율이 저하하는 것을 방지하고 밝기가 저하하는 것도 방지할 수 있다.
청구범위 제6항에 기재한 액정표시장치에 의하면, 표시화소전극의 가장자리에 겹쳐 패턴 형성된 보호막을 시일제 및 봉지제를 따라 1 내지 3cm 폭으로 둘레 근방에 형성한 것에 의해 화질악화가 발생하기 쉬운 시일제 및 봉지제에 따르는 1 내지 3cm 폭 부분의 화질의 악화를 방지할 수 있으며, 또한 다른 표시화소전극의 둘레에 보호막을 겹치지 않는 부분에서는 개구율이 저하하는 것을 방지하고 밝기가 저하하는 것도 방지할 수 있다.
청구범위 제7항에 기재한 액정표시장치에 의하면, 표시화소전극의 가장자리에 겹쳐 패턴 형성된 보호막을 전면에 걸쳐 형성한 것에 의해 전면에 걸쳐 화질악화를 방지할 수 있다.
청구범위 제8항에 기재한 액정표시장치에 의하면, 표시화소전극의 둘레에 대한 보호막의 겹치는 폭을 2㎛ 이상 7㎛ 이하로 한 것에 의해 2㎛ 보다 작으면 패턴이 어긋나서 겹치지 않을 우려가 있고, 7㎛ 보다 크면 개구율이 저하하기 때문에 화질악화 및 개구율의 저하를 방지할 수 있다.
청구범위 제9항에 기재한 액정표시장치에 의하면, 게이트 절연막을 상압 CVD 법에 의해 2번 이상 적층하여 막을 형성한 막두께 200㎚ 이상 400㎚ 이하의 산화 실리콘을 포함하도록 한 것에 의해 특성 및 제조공정을 복잡하게 하는 일이 없으며, 화질 악화를 방지할 수 있다.
제10항에 기재한 액정표시장치의 제조방법에 의하면, 게이트 절연막상에 반도체층을 적층형성하고, 표시화소전극의 가장자리에 겹쳐 보호막을 형성하여 박막 트랜지스터를 형성했기 때문에, 특성을 저하하지 않고 화질악화를 방지할 수 있다.

Claims (10)

  1. 절연성 투명기판상에 박막 트랜지스터를 통하여 표시화소전극이 형성된 어레이 기판; 상기 어레이 기판에 틈을 사이에 두고 대향한 대향기판: 이 어레이 기판 및 대향기판의 주위에 형성된 주입구를 갖는 밀봉용의 시일제; 상기 주입구에서 주입되며 상기 어레이 기판 및 상기 대향기판간에 주입되는 액정; 및 상기 주입구를 밀봉하는 봉지제를 구비한 액정표시장치에 있어서, 상기 어레이 기판상에는 상기 표시화소전극을 제외한 비화소영역으로 형성되고, 또한 상기 비화소영역에서 연장되어 상기 표시화소전극의 가장자리에 겹치도록 형성된 보호막을 갖는 것을 특징으로 하는 액정 표시장치.
  2. 절연성 투명기판상에 박막 트랜지스터를 통하여 표시화소전극이 형성된 어레이 기판; 이 어레이 기판에 틈을 사이에 두고 대향한 대향기판; 이 어레이 기판 및 대향기판 주위에 형성되며 주입구를 갖는 밀봉용 시일제; 상기 주입구에서 주입되며 상기 어레이 기판 및 상기 대향기판긴에 주입되는 액정; 및 상기 주입구를 밀봉하는 봉지제를 구비하고, 절연성 투명기판상에 게이트 전극 및 게이트 절연막이 차례로 적층 형성되고, 상기 게이트 전극에 대응하는 케이트 절연막상에 반도체층이 적층 형성되며 또한 이 반도체층상에 소스전극 및 드레인전극이 각각 형성된 박막 트랜지스터를 갖는 액정표시장치에 있어서, 상기 어레이 기판상에는 상기 표시화소전극을 제외한 비화소영역에 형성되고 또한 상기 비화소영역으로부터 연장하여 상기 표시화소전극의 가장자리에 겹치도록 형성된 보호막을 갖는 것을 특징으로 하는 액정표시장치.
  3. 제1항에 또는 제2항에 있어서, 상기 보호막은 주입구의 주변에서만 상기 표시화소전극의 가장자리에 겹치도록 형성되어 있는 것을 특징으로 하는 액정표시장치.
  4. 제1항 또는 제2항에 있어서, 상기 보호막은 주입구 주변의 반경 3cm 이내에서만 상기 표시화소전극의 가장자리에 겹치도록 형성되어 있는 것을 특징으로 하는 액정표시장치.
  5. 제1항 또는 제2항에 있어서, 상기 보호막은 시일제 및 봉지제를 따라 상기 표시화소전극의 가장자리에 겹치도록 형성되어 있는 것을 특징으로 하는 액정표시장치.
  6. 제1항 또는 제2항에 있이서, 상기 보호막은 시일제 및 봉지제를 따른 1 내지 3cm의 영역에 있어서, 상기 표시화소전극의 가장자리에 겹치도록 형성되어 있는 것을 특징으로 하는 액정표시장치.
  7. 제1항 또는 제2항에 있어서, 상기 보호막은 전면에 걸쳐 상기 표시화소전극의 가장자리에 겹치도록 형성되어 있는 것을 특징으로 하는 액정표시장치.
  8. 제1항 또는 제2항에 있어서, 표시화소전극의 둘레에 대한 보호막의 겹침폭은 2㎛ 이상 7㎛ 이하인 것을 특징으로 하는 액정표시장치.
  9. 제2항에 있어서, 게이트 절연막 상압 CVD법에 의해 2번 이상 적층하여 형성한 막두께 200㎚ 이상 400㎚이하의 산화 실리콘막을 포함하는 것을 특징으로 하는 액정표시장치.
  10. 절연성 투명기판상에 게이트 전극 및 게이트 절연막을 형성하고, 이 게이트 전극에 대응하는 게이트 절연막상에 반도체층을 적층형성하며, 이 반도체층상에 소스전극 및 드레인 전극을 각각 형성하고, 이 드레인 전극에 접속하는 표시화소전극을 상기 게이트 전극에서 벗어난 게이트 절연막상에 패턴 형성하며, 상기 표시화소전극의 가장자리에 겹쳐 보호막을 형성하여 박막 트랜지스터를 갖는 어레이 기판을 형성하고, 이 어레이 기판에 틈을 통하여 대향하여 대향기판을 형성하며, 이 어레이 기판 및 대향기판의 주위에 주입구를 형성한 밀봉용의 시일제를 형성하고, 상기 주입구에서 상기 어레이 기판 및 상기 대향기판간에 액정을 주입하여 상기 주입구를 봉지제로 밀봉하는 것을 특징으로 하는 액정표시장치의 제조방법.
KR1019950030558A 1994-09-16 1995-09-15 액정표시장치 및 그 제조방법 KR0160061B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP22228494A JPH0887034A (ja) 1994-09-16 1994-09-16 液晶表示装置およびその製造方法
JP94-222284 1994-09-16

Publications (2)

Publication Number Publication Date
KR960011490A KR960011490A (ko) 1996-04-20
KR0160061B1 true KR0160061B1 (ko) 1999-01-15

Family

ID=16779965

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019950030558A KR0160061B1 (ko) 1994-09-16 1995-09-15 액정표시장치 및 그 제조방법

Country Status (3)

Country Link
US (1) US5646756A (ko)
JP (1) JPH0887034A (ko)
KR (1) KR0160061B1 (ko)

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3663741B2 (ja) * 1996-05-22 2005-06-22 セイコーエプソン株式会社 アクティブマトリックス型液晶表示装置及びその製造方法
TW475087B (en) * 1997-09-12 2002-02-01 Toshiba Corp Active matrix liquid crystal display device
US6292249B1 (en) * 1998-06-30 2001-09-18 Philips Electronics North America Corporation Uniform cell-gap spacing in LCD
TW500937B (en) 1999-07-13 2002-09-01 Samsung Electronics Co Ltd Liquid crystal display
US7095460B2 (en) * 2001-02-26 2006-08-22 Samsung Electronics Co., Ltd. Thin film transistor array substrate using low dielectric insulating layer and method of fabricating the same
KR100795344B1 (ko) 2001-05-29 2008-01-17 엘지.필립스 엘시디 주식회사 액정표시장치용 어레이 기판 및 그의 제조방법
JP3736513B2 (ja) 2001-10-04 2006-01-18 セイコーエプソン株式会社 電気光学装置及びその製造方法並びに電子機器
US20100253902A1 (en) * 2009-04-07 2010-10-07 Semiconductor Energy Laboratory Co., Ltd. Liquid crystal display device and manufacturing method thereof
CN111653686A (zh) * 2020-06-18 2020-09-11 京东方科技集团股份有限公司 显示面板及其制备方法、显示装置

Family Cites Families (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS58140781A (ja) * 1982-02-17 1983-08-20 株式会社日立製作所 画像表示装置
JPS6045219A (ja) * 1983-08-23 1985-03-11 Toshiba Corp アクテイブマトリクス型表示装置
JPS62265629A (ja) * 1986-05-14 1987-11-18 Toshiba Corp 液晶表示装置
JPS6341826A (ja) * 1986-08-07 1988-02-23 Toshiba Corp 表示電極アレイの配向方法
JPH01293318A (ja) * 1988-05-20 1989-11-27 Sanyo Electric Co Ltd 液晶表示パネル用電極基板
CA1313563C (en) * 1988-10-26 1993-02-09 Makoto Sasaki Thin film transistor panel
JP2778712B2 (ja) * 1988-12-05 1998-07-23 株式会社東芝 薄膜トランジスタアレイ
US5066110A (en) * 1988-12-26 1991-11-19 Sharp Kabushiki Kaisha Liquid crystal display apparatus
JPH0328827A (ja) * 1989-06-26 1991-02-07 Sharp Corp 液晶表示装置
JP2528967B2 (ja) * 1989-07-04 1996-08-28 シャープ株式会社 アクティブマトリクス表示装置
JP3176091B2 (ja) * 1991-08-19 2001-06-11 株式会社東芝 薄膜トランジスタ
JP3119912B2 (ja) * 1991-11-12 2000-12-25 株式会社東芝 液晶表示装置
JPH05249478A (ja) * 1991-12-25 1993-09-28 Toshiba Corp 液晶表示装置
JPH05216068A (ja) * 1992-02-04 1993-08-27 Sony Corp 液晶表示装置
JP2698503B2 (ja) * 1992-05-21 1998-01-19 株式会社フロンテック アクティブマトリックス液晶表示装置
JPH0643487A (ja) * 1992-07-24 1994-02-18 Fujitsu Ltd 液晶表示装置及びその製造方法
JPH0682830A (ja) * 1992-08-31 1994-03-25 Dainippon Printing Co Ltd アクティブマトリックス液晶表示装置およびその製造方法

Also Published As

Publication number Publication date
KR960011490A (ko) 1996-04-20
JPH0887034A (ja) 1996-04-02
US5646756A (en) 1997-07-08

Similar Documents

Publication Publication Date Title
JP4483235B2 (ja) トランジスタアレイ基板の製造方法及びトランジスタアレイ基板
US7009206B2 (en) Thin film transistor array panel and liquid crystal display including the panel
KR100628679B1 (ko) 어레이 패널, 액정 표시장치 제조방법 및 그 제조방법에따른액정표시장치
JP4455840B2 (ja) 液晶表示装置とその製造方法
KR20040057798A (ko) 액정표시장치 및 그 제조방법
KR20050004236A (ko) 액정 표시 장치의 제조 방법
KR20070088689A (ko) 액정 표시 장치
WO2000041033A1 (fr) Substrat de dispositif a cristaux liquides et son procede de fabrication
US20060290829A1 (en) Liquid crystal display and thin film transistor array panel therefor
US6091470A (en) Active matrix substrate with concave portion in region at edge of pixel electrode and method for fabricating the same using ashing treatment
KR0160061B1 (ko) 액정표시장치 및 그 제조방법
KR100305523B1 (ko) 액정표시장치및액정표시장치의제조방법
JP4217308B2 (ja) 液晶表示装置およびその製造方法
JP2536766B2 (ja) アクティブマトリックス型表示素子
TW200422748A (en) Manufacturing method of optoelectronic substrate, manufacturing method of optoelectronic apparatus, and the optoelectronic apparatus
JPH0943616A (ja) 液晶表示装置
KR100284712B1 (ko) 액정표시장치
JP4398015B2 (ja) 液晶表示装置及びその製造方法
JPH09311327A (ja) 液晶表示装置
JP4156722B2 (ja) 液晶表示装置および液晶表示装置の製造方法
JP2685086B2 (ja) アクティブマトリックス液晶ディスプレイの下基板の製造方法
KR101296648B1 (ko) 액정표시장치
KR20090117258A (ko) 박막 트랜지스터 표시판, 그 제조 방법 및 액정 표시 장치
US20040227892A1 (en) Liquid crystal display and fabricating method thereof
KR20050038116A (ko) 액정표시장치용 기판 및 그 제조방법

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20070731

Year of fee payment: 10

LAPS Lapse due to unpaid annual fee