KR0159097B1 - 웨이퍼의 전방표면으로부터의 재료들의 제거를 방지하면서 반도체 웨이퍼의 후방측면과 단부테두리로부터 증착부를 제거하기 위한 방법 및 장치 - Google Patents

웨이퍼의 전방표면으로부터의 재료들의 제거를 방지하면서 반도체 웨이퍼의 후방측면과 단부테두리로부터 증착부를 제거하기 위한 방법 및 장치 Download PDF

Info

Publication number
KR0159097B1
KR0159097B1 KR1019900013072A KR900013072A KR0159097B1 KR 0159097 B1 KR0159097 B1 KR 0159097B1 KR 1019900013072 A KR1019900013072 A KR 1019900013072A KR 900013072 A KR900013072 A KR 900013072A KR 0159097 B1 KR0159097 B1 KR 0159097B1
Authority
KR
South Korea
Prior art keywords
wafer
front surface
space
face plate
chamber
Prior art date
Application number
KR1019900013072A
Other languages
English (en)
Other versions
KR910005410A (ko
Inventor
닌-코우 왕 데이비드
시. 레이 로렌스
창 메이
렝 시씨
Original Assignee
제임스 조셉 드롱
어플라이드 머티어리얼스 인코포레이티드
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 제임스 조셉 드롱, 어플라이드 머티어리얼스 인코포레이티드 filed Critical 제임스 조셉 드롱
Publication of KR910005410A publication Critical patent/KR910005410A/ko
Application granted granted Critical
Publication of KR0159097B1 publication Critical patent/KR0159097B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02041—Cleaning
    • H01L21/02043—Cleaning before device manufacture, i.e. Begin-Of-Line process
    • H01L21/02046—Dry cleaning only
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02041—Cleaning
    • H01L21/02082—Cleaning product to be cleaned
    • H01L21/0209—Cleaning of wafer backside
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/3065—Plasma etching; Reactive-ion etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31105—Etching inorganic layers
    • H01L21/31111—Etching inorganic layers by chemical means
    • H01L21/31116—Etching inorganic layers by chemical means by dry-etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67017—Apparatus for fluid treatment
    • H01L21/67028—Apparatus for fluid treatment for cleaning followed by drying, rinsing, stripping, blasting or the like
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S148/00—Metal treatment
    • Y10S148/051—Etching
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S438/00—Semiconductor device manufacturing: process
    • Y10S438/963—Removing process residues from vertical substrate surfaces

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Inorganic Chemistry (AREA)
  • Plasma & Fusion (AREA)
  • Drying Of Semiconductors (AREA)
  • Chemical Vapour Deposition (AREA)
  • ing And Chemical Polishing (AREA)

Abstract

내용없음.

Description

웨이퍼의 전방표면으로부터의 재료들의 제거를 방지하면서 반도체 웨이퍼의 후방측면과 단부테두리로부터 증착부를 제거하기 위한 방법 및 장치
제1도는 반도체 웨이퍼의 후방 표면으로부터 증착부를 제거하기 위해 사용된 장치의 부분 수직 단면도.
제2도는 아래에서 바라본 본 발명에 따른 수정된 면판(face plate)의 평면도.
제3도는 상기 면판에 마주해 있어서 재촉(urging)되어 도시된 반도체 웨이퍼에 의해 제2도에 도시한 수정된 면판의 평면도.
제4도는 상기 면판이 웨이퍼의 테두리를 지지하지 않은 경우에 오목영역에 있는 면판과 웨이퍼 단부테두리 사이의 틈을 나타내는 선 IV-IV 를 따라 취해진 제3도에 따른 면판과 웨이퍼의 수직 단면도.
제5도는 웨이퍼의 테두리가 지지되는 경우에 면판의 비오목부를 나타내는 위해 선 V-V 을 따라 취해진 제3도에 따른 면판과 웨이퍼의 수직 단면도.
제6도는 기체들이 웨이퍼 단부테두리의 360°전체 주위로 흐를 수 있도록 웨이퍼 전방단부가 면판 표면의 잔류 비오목부에 인접하지 않은 면판 오목부로부터 공간이 있도록 한 면판상의 부분들에 있어서, 아래에서 바라본 본 발명의 수정된 면판의 또 다른 실시예를 나타낸 평면도.
제7도는 선 VII-VII 를 따라 취해진 제6도에 따른 실시예의 수직 단면도.
제8도는 기체들이 면판으로부터 면판과 웨이퍼 전방표면 사이에 공간에 흐르도록 웨이퍼 전방표면이 면판표면으로부터 공간이 있도록 하는 면판상의 오목부에 있어서, 아래에서 바라본 본 발명의 수정된 면판의 또 다른 실시예를 나타낸 평면도.
제9도는 선 IX-IX 를 따라 취해진 제8도에 따른 실시예의 수직 단면도; 및
제10도는 본 발명의 공정을 나타내는 흐름도이다.
* 도면의 주요부분에 대한 부호의 설명
2 : 진공장치 4 : 진공처리 챔버
6 : 챔버벽 10 : 서셉터
16 : 구멍부 30,30',30 : 면판
34 : 개구부 42 : 도관(conduit)
50 : 반도체 웨이퍼 52 : 웨이퍼의 후방표면
54 : 웨이퍼의 전방측면 56 : 웨이퍼의 단부 테두리
70 : 핀 76 : 축
136 : 공간부(spacer members)
본 발명은 반도체 웨이퍼의 후면 및 단부 테두리로부터 텅스텐등과 같은 증착부를 제거하기 위한 방법 및 장치에 관한 것이며, 더 상세히는 상기 반도체 웨이퍼를 플라즈마 증착 장치에 있는 면판(face plate)으로부터 인접한 위치에 두면서 일정한 거리 간격을 두어서 플라즈마 에칭에 의해 이러한 증착부를 제거하기 위한 방법 및 장치에 관한 것이다.
종래에 웨이퍼 또는 기판을 처리하는 과정에서, 웨이퍼는 때때로 여러 이유때문에 지지판에서부터 일정한 거리간격을 두었었다. 예를 들어 길레리(Gillery)의 미합중국 특허 제3,907,660호는 투과(transparent) 전도성 피복을 형성하기 위해 유리기판으로 금속을 캐소드 스퍼터링하는 방법을 공개하고 있다. 애노드판은 캐소드 스퍼터링 중 하나 이상의 유리박판을 지지하기 위해 체커판 구조(checkerboard fashion)에 배치된 일련의 기둥들(posts)을 지지한다.
위트락 등의 미합중국 특허 제4,736,087호는 웨이퍼로부터 감광성 내식막(photoresist)을 제거하기 위한 플라즈마 벗기기(stripping)장치를 공개하였다. 이 장치는 이 장치에 있는 반응기 챔버 상부의 가까이에 있지만 아래에 위치한 캐소드와 챔버하부 가까이에 있지만 벗겨질 웨이퍼의 위에 위치한 애노드를 포함하고 있는 외부 전극들을 갖추고 있다. 챔버에 있는 기초부(base)는 벗기기 조작 중 웨이퍼 대(rests)상에 있는 다수의 석영핀들을 갖는 웨이퍼 지지 척(chuck)이다.
하지만, 반도체 웨이퍼를 가공처리하는 과정에서, 웨이퍼의 상부표면 또는 전방부표면을 통한 텅스텐과 같은 재료의 블랭킷(blanket) 증착은 때때로 마스크화 반도체 웨이퍼를 통해 증착된 재료의 패턴을 형성하기 위해 행해진다. 만일 웨이퍼의 후방 표면이 보호되지 않는다면, 즉 상기한 바와 같이 지지판으로부터 일정한 거리간격을 두게 된다면, 이것은 나중에 얇게 조각되어 후가공처리를 방해할 수 있는 바람직하지 못한 입자들을 만들고 따라서 수율이 낮아지게 된다.
웨이퍼 후면상에 발생하는 이러한 증착을 막기 위해, 반도체 웨이퍼 후방표면의 노출을 제거 또는 제한하기 위해 후판 또는 지지기초부(서셉터)에 웨이퍼를 고정하거나 밀폐시키는 실시가 있었다. 하지만 브랭킷증착에 사용된 재료들은 여전히 웨이퍼의 측면 또는 단부 테두리를 피복시키고 후판에 웨이퍼를 고정시기기 위해 사용된 고정수단 또는 클립들(clips)에 부착된다. 게다가 이러한 고정수단의 사용은 웨이퍼의 전방표면부를 감싸 형성된 집적회로 구조물에 있는 웨이퍼 전방표면의 전체영역을 감소시킨다.
창(chang)등의 미합중국 특허 제337,607호에는 일정한 거리를 갖는 웨이퍼와 서셉터 또는 후판 사이에 거리를 상승시킴으로써 반도체 웨이퍼의 후방측면에서부터 원하지 않는 증착부를 제거하기 위해 플라즈마 에칭을 사용하고 나서 웨이퍼의 후방측면으로부터 증착부를 제거하기 위해 기초 서셉터와 웨이퍼 사이의 틈에 플라즈마를 형성하는 과정을 공개하고 있다. 이 방법은 웨이퍼로부터 이러한 원하지 않는 후방 측면의 증착부를 만족스럽게 제거할 것이지만 웨이퍼 전방 측면의 재료들의 일부를 또한 이 제거단계 중 플라즈마에 의해 부주의하게 제거된다.
그러므로 반도체 웨이퍼의 후방측면 및 단부 테두리로부터 바람직하지 못한 증착부를 제거하는 동시에 이러한 제거단계 중 웨이퍼의 전방표면으로부터 어느재료의 제거를 억제하는 것이 바람직하다.
따라서, 본 발명의 주요목적은 면판에 마주해 있는 웨이퍼의 전방측면을 재촉하는 단계; 웨이퍼의 후방측면 및 단부테두리에 증착된 재료들을 제거하기 위해 웨이퍼의 후방 측면과 서셉터 사이의 틈에 플라즈마를 형성시키는 단계; 및 웨이퍼와 면판 사이에 유지된 공간을 통해 하나 이상의 기체를 챔버에 흐르게하는 단계를 포함하고 있는 진공챔버 내에서 반도체 웨이퍼의 후방측면 및 단부테두리에 증착된 재료들을 제거하기 위한 방법 및 장치를 제공함에 있다.
본 발명의 제2목적은 면판에 마주해 있는 웨이퍼의 전방측면을 재촉시키는 단계; 웨이퍼의 후방측면과 단부 테두리에 증착된 재료들을 제거하기 위해 웨이퍼의 후방 측면과 서셉터사이의 틈에 플라즈마를 형성시키는 단계; 및 웨이퍼의 후방측면과 단부테두리에 증착된 재료와 반응 가능한 하나 이상의 기체를 웨이퍼와 면판 사이에 유지된 공간을 통해 챔버에 흐르게 하는 단계를 포함하고 있는 진공챔버 내에서 반도체 웨이퍼의 후방측면과 단부 테두리에 증착된 재료들을 제거하기 위한 방법 및 장치를 제공하는 것이다.
본 발명의 제3목적은 면판부에 마주해 있는 웨이퍼의 전방표면을 재촉시키는 단계; 웨이퍼의 후방측면과 단부 테두리에 증착된 재료와 반응가능한 하나 이상의 기체를 웨이퍼의 전방 표면과 면판사이의 공간에 흐르게하는 중에 웨이퍼의 후방측면과 서셉터 사이의 틈에 플라즈마를 형성시키는 단계; 및 상기 기체들이 면판과 웨이퍼의 전방표면 사이에 창조된 공간에 들어가 웨이퍼의 전방표면으로부터 재료들의 제거를 억제하기 위해 웨이퍼의 전방표면이 개구부를 갖는 면판부로부터 일정한 공간을 두게 하기 위한 공간수단을 제공하는 단계를 포함하고 있는 진공 챔버내에서 반도체 웨이퍼의 후방측면과 단부 테두리에 증착된 재료를 제거하기 위한 방법 및 장치를 제공하는 것이다.
본 발명의 제4목적은 면판과 웨이퍼의 전방표면 사이에 공간을 창조하기 위해 기체통로 개구부를 갖는 오목중앙부를 가진 면판에 마주해있는 웨이퍼의 전방표면을 재촉시키는 단계; 웨이퍼의 후방측면과 서셉터 사이의 틈에 플라즈마를 형성시키는 단계; 웨이퍼의 후방측면과 단부테두리에 증착된 재료와 반응 가능한 하나 이상의 기체를 오목부에 있는 기체통로 개구부를 통해 흐르게 하는 단계 및 면판과 웨이퍼의 전방표면 사이에 창조된 공간에 상기 기체가 들어갈 수 있도록 웨이퍼의 표면이 면판의 오목부로부터 일정한 거리간격을 두게하는 거리간격수단을 제공하는 단계를 포함하고 있는, 챔버내에서 웨이퍼의 후방측면과 단부 테두리에 증착된 재료를 제거하기 위한 방법과 장치를 제공하는 것이다.
본 발명의 제5목적은 면판과 웨이퍼의 전방 표면 사이에 공간을 창조하기 위해 기체통로 개구부를 가지며 웨이퍼의 전방표면으로부터 재료들의 제거를 억제하기 위해 기체가 웨이퍼의 단부 테두리 주위에 흐르기 위해 기체통로 개구부를 통해 오목중앙부에 들어가도록 하기 위해 웨이퍼 보다 더 큰 직경인 오목중앙부를 갖는 면판에 마주해 있는 웨이퍼의 전방표면을 재촉시키는 단계; 웨이퍼의 후방측면과 서셉터사이의 틈에 플라즈마를 형성시키는 단계; 웨이퍼의 후방측면과 단부 테두리에 증착된 재료와 반응가능한 하나 이상의 기체를 면판에 있는 오목부의 기체통로 개구부를 통해 흐르게 하는 단계 및 상기 기체가 면판과 웨이퍼의 전방표면 사이에 창조된 공간에 들어 가도록 웨이퍼의 전방표면이 면판의 오목부로부터 공간이 생기도록 하는 공간수단을 제공하는 단계를 포함하고 있는, 진공 챔버내에서 웨이퍼의 후방측면과 단부 테두리에 증착된 재료를 제거하기 위한 방법 및 장치를 제공하는 것이다.
제1도에 진공장치는 통상적으로 반도체 웨이퍼(50)의 후방표면(52)으로부터 증착부를 제거하는 동시에 웨이퍼(50)의 전방측면 또는 전방표면(54)으로부터 재료의 부주의한 제거를 막기위해 본 발명의 실시예에 사용될 수 있는 (2)로 도시되었다. 진공장치(2)는 챔버벽(6)으로 둘러싸였고 펌프수단(도시않음)에 의해 통상적으로 비워진 진공처리 챔버(4)를 포함하고 있다.
용어, 웨이퍼의 후방측면 또는 후방표면 은 미세 마무리 또는 연마를 받지 않았고 집적회로 구조물의 구성이 만들어지지 않은 상태의 웨이퍼(50)의 표면을 의미한다.
용어, 웨이퍼의 전방측면' 또는 전방표면은 미세 마무리 또는 연마가 행해졌고 집적회로 구조물의 구성이 만들어진 또는 만들어질 상태의 웨이퍼(50) 표면을 의미한다.
용어, 단부 테두리는 웨이퍼의 평탄표면, 즉 웨이퍼의 전방측면 및 후방측면에 통상적으로 수직인 웨이퍼의 수직 또는 둥근 테두리 표면들을 의미한다.
기초지지판 또는 후방판(10)은 진공챔버(4) 내에 위치하고 때때로 또한 플라즈마-보조 화학진공 증착법에서 서셉터 및 고주파원(90)에 접촉되는 면판 또는 샤워꼭지(showerhead) 로 적합하다. 본 발명에 따른 면판(30)의 크기는 다음에 더 잘 설명될 특수 직경 웨이퍼에 따라 정해진다.
처리기체는 서셉터(10)에 면해있는 면판(30)의 전방측면에 있는 개구부(34)를 통해 면판(30)을 지나 챔버(4)에 통과한다. 개구부(34)는 도관(42)를 통해 외부기체원(도시않음)에 접촉된 충만한 공간부(plenum)와 통한다.
본 발명에 따른 서셉터(10)의 전방표면의 크기는 웨이퍼(50)의 크기와 거의 같고 그래서 웨이퍼(50)가 (제1도의 점선에 도시한 바와 같이)규정 증착중에 서셉터로 지지될 때, 서셉터(10)의 전방표면의 매우 작은 부분이 노출되어서 청소과정 중 제거될 서셉터상의 증착부의 양을 감소시킨다. 바람직하게는 서셉터(10)의 직경은 웨이퍼(50)의 직경 보다 기껏해야 약 5.08mm 길다.
서셉터 또는 후방판(10)은 서셉터(10)의 후방 측면(12)에서부터 웨이퍼의 전방 또는 상부 표면(14)까지 지나는 다수의 개구부 또는 구멍부(bores)에 의해 더 제공된다. 구멍부(16)내에 설치된 제거용 핀(70)은 보통판(74) 및 아래 서셉터(10)에 의해 연결되고 유체발전 실린더 및 모터와 같은 하강 및 상승 수단에 연결된 보통형 축(76)에 연결된다. 상승수단(80)이 예를 들어 증착단계 전에 서셉터(10)의 상부표면(14)으로 웨이퍼(50)를 하강시키거나 증착단계 후 표면(14)에서부터 웨이퍼(50)를 상승시키기에 바람직할 때 이 상승수단(80)은 축(76), 판(74) 및 핀(70)을 상승 또는 하강시키기 위해 사용된다.
본 발명은 실시예에 의해, 핀들(70)은 또한 웨이퍼(50)의 후방표면(52)으로부터 원하지 않는 증착부와 진공챔버(4) 내의 서셉터(10) 및 다른 노출된 표면으로부터 증착부를 제거하기 위해 증착단계 후 청소 또는 벗기기단계 중 면판(30)에 마주해 있는 웨이퍼(50)의 전방표면 또는 면(54)을 재촉하기 위해 사용된다.
핀들(70)이 면판(30)에 마주해 있는 웨이퍼(50)의 전방표면(54)를 재촉하는 동안에 플라즈마는 웨이퍼(50)의 표면과 서셉터(10)의 상부표면(14) 사이에 형성된 틈에서 점화된다. 그리고나서 불소 라디칼들(fluorine radicals)을 형성할 수 있는 공정기체들을 포함하고 있는 하나이상의 기체는 면판(30)에 있는 개구부(34)를 통해 챔버(4)에 공급되어 다음에 상세히 설명될 상기 증착부와 반응한다.
형성될 과정에 있는 집접회로 구조물상에 있는 웨이퍼(50)의 전방표면에 손실이 없어 이러한 바람직하지 못한 증착부를 효과적으로 제거하기 위해, 웨이퍼(50)의 전방표면(40)이 플라즈마로부터 보호받는 것이 중요하다.
본 발명에 의해, 웨이퍼(50)의 전방표면(54)은 웨이퍼(50)가 면판(30)으로부터 소정거리의 공간을 둠으로써 플라즈마-보조 에칭재료로 부터 보호받고 나서 웨이퍼(50)의 전방표면(54)과 면판(30) 사이에 형성된 얻어지는 틈 또는 공간을 통해 플라즈마에 사용된 들어오는 기체를 흐르게 한다. 이것은 핀들(70)이 면판(30)에 마주해 있는 웨이퍼(50)의 전방표면(54)을 재촉할 때 웨이퍼(50)와 면판(30) 사이의 바람직한 틈은 언제나 동일 공간으로 형성되도록 면판(30)을 수정함으로써 이루어진다.
제2도 내지 제5도에서, 면판(30)의 하부면은 통상적으로 웨이퍼(50)의 직경 보다 약간 큰 직경을 갖는 원형의 오목중앙부(32)로 형성된다. 따라서 다른 면판이 가공처리될 각 웨이퍼의 크기를 위해 사용될 것이라고 이해된다.
면판(30)에 있는 오목중앙부(32)의 깊이는 약 0.127mm 내지 0.508mm, 바람직하게는 약 0.23mm 내지 0.28mm, 가장 바람직하게는 0.254mm 이어서 웨이퍼(50)의 전방표면(54)와 중앙부(32)의 오목 상부표면(32)(제4 및 5도) 사이치수 범위의 틈을 제공한다.
웨이퍼(50)가 면판(30)에 있는 오목부(32)의 상부표면(33)으로부터 공간을 가지기 위해, 단편부들(segments)은 오목부(32)로 돌출한 면판(30) 상에 제공된다. 달리 표현하면, 제2도 및 제3도에 도시된 바와 같이 오목부(32)는 통상적으로 원형인데 반해, 오목부(32)가 형성될 때 면판(30)의 단편부(36)은 절단되지 않았다. 따라서 단편부(36)은 웨이퍼(50)의 직경 보다 조금 짧은 반대쪽 단편부(36) 사이의 거리를 제공하기 위해 오목부(32)에 측면으로 돌출한다. 따라서, 핀들(70)이 면판(30)에 마주해있는 웨이퍼를 재촉하기 위해 사용될 때 제3도에 도시한 바와 같이 웨이퍼(50)의 전방표면(54)는 단편부(36)에 정지할 것이다. 즉, 핀들이 면판(30)의 비오목표면의 평탄면에 있는 웨이퍼의 전방표면(54)을 유지할 것이다.
이것은 제4 및 5도에 도시한 웨이퍼(50)상에 있는 상부표면(54)과 면판(30)의 오목상부표면(33) 사이에 바람직한 공간을 재생적으로 형성한다. 보통 단편부(36)은 약 2.3 내지 2.54mm 의 거리로 오목 중앙부를 둘러싸는 원형으로부터 오목부(32)에 측면으로 돌출한다. 3개 이상(바람직하게는 4 내지 8개)의 단편부(36)은 웨어퍼(50)을 정확히 지지하기 위해 오목부(32)의 원주 주위에 대칭적으로 공간을 가지게 되어야 한다. 가장 바람직하게는, 면판(30)에 있는 단편부(36)의 측면위치가 웨이퍼(50)에서의 응력창조를 최소화하기 위해 서셉터(10)에 있는 핀들(70)의 위치와 조화된다.
상기한 바와 같이, 통상적인 오목부의 직경은 웨이퍼(50)의 직경 보다 더 길어서 단편부(36)가 오목부(32)에 측면으로 돌출한 영역을 제외한, 오목부(32)의 측면벽(31)과 웨이퍼(50)의 단부테두리(제3 및 4도에 도시한) 사이에 틈을 창조한다.
웨이퍼(52)는 반드시 오목부(32)와 완전히 동심으로 배치되는 것은 아닌 동시에 웨이퍼(50)의 단부 테두리(56)와 오목부(32)의 측면벽 사이에 형성된 틈은 통상적으로 약 1.27 내지 1.52mm 이므로, 기체들이 웨이퍼(50)의 단부테두리(56) 주위 및 챔버(4)에 흐르도록 웨이퍼(50)의 전방표면(54)와 오목부(32) 사이의 틈에 흐르는 기체통로를 제공한다.
상기한 바와 같이, 챔버(4)에 흐르는 하나 이상의 기체는 원하지 않는 증착부를 제거하기 위해 웨이퍼상 및 챔버(4)의 다른 노출표면상에 있는 피복재료와 반응할 불소 라디칼들을 발생시킬 수 있는 어느 처리 기체들을 포함하고 있다. 이러한 처리기체의 예들은 NF3, SF6, CF4, 및 C2F6를 포함한다. 하나 이상의 기체들이 챔버(4)에 흐를 때, 기체혼합물은 아르곤, 네온 또는 헬륨과 같은 불활성 또는 비반응성 기체들을 부가로 포함할 것이다.
면판(30)에 있는 개구부(34)를 통해 그리고 오목부(32)의 단부벽(31)과 웨이퍼(50)의 단부테두리(56) 사이에 창조된 틈을 통해 챔버에 흐르는 상기 기체들의 흐름율을 챔버(4)의 체적에 따라 조금 변하고 웨이퍼의 영역에 따라 변할 것이다. 기체 흐름율은 통상 50 내지 30sccm의 범위이다. 이러한 면판(30)과 웨이퍼(50) 사이의 기체흐름양 및 공간으로 웨이퍼(50)의 하부표면(52)와 서셉터(10)의 상부표면(14) 사이의 공간에 형성된 플라즈마는 본 발명에 따른 웨이퍼(50)의 전방표면(54)으로부터의 어느 재료를 제거하지 못한다.
이러한 기체들이 진공 챔버(4)에 흐르는 동안에, 프라즈마는 종래의 고주파 발생장비에 의해 웨이퍼(50)의 후방표면(52)과 서셉터(10)의 상부표현(14) 사이에서 점화된다. 이 플라즈마의 힘레벨은 웨이퍼(50)의 후방표면(52)에서부터 증착부를 제거하는 단계중에 웨이퍼의 영역에 의존하여 약 200 내지 800 와트의 범위로 유지된다. 예를 들면, 150mm(6) 직경의 웨이퍼를 사용하는 경우에는 약 350 내지 450 와트의 힘레벨이 바람직하게 사용될 수 있다.
본 발명의 방법은 약 30초 내지 5분, 바람직하게는 약 30초 내지 2분 동안 행해진다. 기체가 챔버(4)에 흐를 때 웨이퍼(50)상에서 보다 다르게 챔버(4)내 표면상에서의 증착부가 많은 처리 기체를 소비하므로 보통 공정은 약 1분 이상 소요된다. 플라즈마의 시간주기와 힘레벨을 더 긴 시간주기에 관련되고 더 낮은 힘레벨이 필요하다.
청소공정은 보통 약 0.1 내지 1토르, 통상적으로 0.5토르 압력 및 450 내지 500℃, 통상 475℃의 서셉터 온도에 유지되면서 행해진다.
제6도 및 제7도는 본 발명의 또한 실시예로서, 돌출부(36)은 웨이퍼가 면판(30')의 바닥표면으로부터 공간이 있도록 작용하는 면판(30')상에 있는 공간부(spacer members)(136)로 대체되고 하지만 돌출부(36)과 달리 공간부(136)는 면판(30')의 비오목표면의 나머지에 인접하지 않는다. 이 실시예에서, 웨이퍼(50)의 전방표면과 면판(30)사이에 오목부에서의 기체 흐름은 웨이퍼의 단부 테두리에 증착된 재료들을 제거하기 위해 360°의 웨이퍼(50) 단부 테두리(50) 전체 주위에 흐른다.
이 실시예에서 공간부(136)은 앞의 실시예와 같은 거리로 웨이퍼가 면판에 있는 오목부(32)의 상부표면으로부터 거리간격을 가지게한다. 즉 거리간격은 약 0.127 내지 0.508mm, 바람직하게는 약 0.23 내지 0.28mm, 가장 바람직하게는 0.254mm 이다.
제8 및 9도는 본 발명의 또 한 실시예를 나타낸 것으로서, 면판(30)는 오목하지 않고 차라리 앞의 실시예에서 웨이퍼(50)와 오목부(32)의 상부표면(33)사이와 같은 거리로 웨이퍼(50)가 면판(30)의 하부표면으로부터 거리간격을 가지게하는 상승공간부(236)를 가진다. 즉 거리간격은 약 0.127 내지 0.508mm, 바람직하게는 0.23 내지 0.28mm, 가장 바람직하게는 0.254mm 이다.
앞의 실시예에서처럼, 처리기체는 개구부(34)를 통하여 웨이퍼(50)의 전방표면(54)과 면판(30)의 표면(39) 사이의 틈에 들어가 웨이퍼(50)의 후방표면(52)과 서셉터(10)의 상부 표면(14)사이의 챔버(4)에 있는 플라즈마로 웨이퍼(50)의 단부 테두리(56) 주위에 흐른다.
본 발명의 방법 및 장치의 조작을 더 설명하기 위해, 150mm 직경의 실리콘 웨이퍼는 6ℓ플라즈마-보조 CVD 증착 챔버에서 1 마이크론 텅스텐 피복층으로 블랭킷 증착되었으며 서셉터의 직격은 약 157mm 로서 단지 실리콘 웨이퍼의 직경 보다 약간 크다.
증착단계 후, 웨이퍼의 후방측면과 단부테두리에 있는 바람직하지 못한 증착부와 다른 노출된 진공챔버의 표면을 제거하기 위해 본 발명의 방법이 행해졌다. 서셉터의 수직 구멍부에 위치한 배출핀들은 상승되어 면판에 마주해 있는 피복 웨이퍼를 재촉한다. 웨이퍼에 면해있는 면판의 표면은 통상적으로 약 0.254m 의 깊이와 약 153mm 의 직경을 갖는 원주형 중앙오목부에 의해 형성된다. 대칭적으로 공간이 있는 면판의 오목부의 주변은 오목하지 않는 면판의 6단편들이고 약 2.29mm 로 오목부에 돌출하여 핀들로서 면판에 마주해 있는 압착된 웨이퍼를 지지한다.
면판에 마주해있는 실리콘 웨이퍼에 유지되는 중 약 150cc/분의 NF3기체는 면판의 오목상부에 있는 구멍부를 통해 진공챔버에 흘러서 오목부에 의한 면판과 웨이퍼 사이에 형성된 틈에 흐르고나서 웨이퍼의 단부 테두리 주위에 흘렀다. 제거공정 중 서셉터의 온도는 약 475℃이고 챔버 내의 압력은 0.5 토르로 유지되었다.
플라즈마는 400 와트의 힘레벨로 웨이퍼의 후방표면과 서셉터의 상부표면 사이의 틈에서 점화되었다. 이 플라즈마 및 기체흐름은 약 1분동안 유지되었다. 그리고나서 웨이퍼가 진공챔버로부터 제거되어 시험되었다. 광학 및 SEM 시험은 핀들이 웨이퍼와 접촉하는 경우를 제외하고는 웨이퍼의 후방측면에 어떠한 잔류 증착부도 없다는 것을 보았다. SEM 에 따른 웨이퍼의 전방표면에 대한 검사는 제거용 재료가 없다는 것을 확인할 수 있었다.
그래서, 본 발명은 웨이퍼의 단부 테두리 주위에 뻗어 있는 플라즈마부에 의한 전방표면으로부터 피복재료의 부주의한 제거에 의한 웨이퍼의 전방표면의 손실없이 반도체 웨이퍼의 단부테두리 및 후방측면 또는 후방표면으로부터 바람직하지 못한 증착부를 제거하기 위한 방법 및 장치를 제공하는 것이다. 웨이퍼의 전방표면과 면판사이에 선택된 거리의 틈을 유지하고 이 틈을 통하여 기체 흐름을 유지함에 의해 플라즈마가 웨이퍼의 전방표면 주위로 뻗는 것이 방해된다.

Claims (10)

  1. (a) 면판에 마주해 있는 웨이퍼의 전방측면을 재촉하는 단계; (b) 상기 웨이퍼의 후방측면 및 단부테두리에 증착된 하나 이상의 재료와 반응할 수 있는 하나 이상의 기체를 웨이퍼의 전방표면과 면판 사이에 유지된 공간을 통해 챔버에 흐르게 하는 단계; 및 (c) 상기 웨이퍼의 후방측면과 단부테두리에 증착된 재료들을 제거하기 위해 웨이퍼의 후방측면과 서셉터 사이에 유지된 틈에 플라즈마를 형성시키는 단계로 구성되고 웨이퍼의 전방측면과 면판 사이의 공간에서의 기체 흐름이 플라즈마가 웨이퍼의 전방측면에 있는 재료를 제거하는 것을 막는 것을 특징으로 하는, 진공 챔버내에서 반도체 웨이퍼의 후방측면 및 단부테두리에 증착된 하나 이상의 재료를 제거하기 위한 방법.
  2. 제1항에 있어서, 상기 웨이퍼의 전방표면으로부터 재료들의 제거를 억제하기 위해 기체들이 면판과 웨이퍼의 전방 표면 사이에 창조된 공간에 들어가도록 개구부를 갖는 면판부로부터 웨이퍼의 전방표면까지 공간을 가지게 하는 공간 수단을 제공하는 단계를 더 포함하는 것을 특징으로 하는, 진공 챔버내에서 반도체 웨이퍼의 후방측면 및 단부 테두리에 증착된 하나 이상의 재료를 제거하기 위한 방법.
  3. 제2항에 있어서, 상기 웨이퍼의 전방표면으로부터의 재료제거를 억제하기 위해 흐르는 하나 이상의 기체를 통해 면판과 웨이퍼의 전방표면 사이의 공간을 창조하는 공간수단과 더불어 기체통로 개구부를 갖는 면판에 있는 오목중앙부를 형성하는 부가적인 단계를 포함하는 것을 특징으로 하는, 진공 챔버내에서 반도체 웨이퍼의 후방측면 및 단부테두리에 증착된 하나 이상의 재료를 제거하기 위한 방법.
  4. (a)상기 진공챔버에 있는 면판에 마주해 있는 웨이퍼의 전방표면을 재촉하는 단계; (b) 기체들이 챔버에 들어가 상기 공간에 들어가도록 개구부를 갖는 면판부와 웨이퍼의 전방표면 사이에 공간을 형성하기 위한 공간수단을 제공하는 단계; (c) 상기 웨이퍼의 후방표면과 단부테두리에 증착된 하나 이상의 재료와 반응할 수 있는 기체를 웨이퍼의 전방표면과 면판 사이에 유지된 공간을 통해 흐르게 하는 단계; 및 (d) 상기 웨이퍼의 후방표면과 단부 테두리에 증착된 재료들을 제거하기 위해 챔버내 웨이퍼의 후방표면과 서셉터 사이에 유지된 틈에 플라즈마를 형성하는 단계를 구성하고 웨이퍼의 전방표면과 면판 사이에 유지된 공간을 통한 이 기체의 흐름은 상기 플라즈마가 웨이퍼의 전방표면에 있는 재료들을 제거하지 못하도록 작용하는 것을 특징으로 하는, 진공챔버내에서 반도체의 후방표면과 단부테두리에 증착된 하나 이상의 재료를 제거하기 위한 방법.
  5. 제4항에 있어서, 상기 웨이퍼의 전방표면과 면판 사이에 공간을 형성하는 단계는 웨이퍼의 전방표면이 면판으로부터 약 0.127 내지 0.508mm 범위의 거리로 간격을 두는 것을 더 포함하는 것을 특징으로 하는, 진공챔버내에서 반도체의 후방표면과 단부 테두리에 증착된 하나 이상의 재료를 제거하기 위한 방법.
  6. 제5항에 있어서, 상기 면판과 웨이퍼의 전방표면 사이에 공간을 형성하는 단계는 기체가 흐르는 공간을 제공하는 동시에 웨이퍼의 전방표면부를 이용하기에 충분한 거리로 오목부에 측면으로 오목하게 돌출하지 않은 면판의 단편부에 의해 웨이퍼의 직경 보다 더 큰 직경을 갖는 면판의 전방표면에 원형 중앙 오목부를 형성하는 단계를 더 포함하는 것을 특징으로 하는, 진공챔버내에서 반도체의 후방표면과 단부테두리에 증착된 하나 이상의 재료를 제거하기 위한 방법.
  7. 제5항에 있어서, 상기 웨이퍼가 면판에 있는 오목부로부터 공간을 가지는 단계는 웨이퍼의 직경 보다 더 큰 직경을 갖는 면판의 전방표면에 원형 중앙 오목부를 형성단계 웨이퍼가 면판의 오목부로부터 공간을 가지도록 웨이퍼의 전방표면을 이용하기 위해 면판의 전방표면 비오목부의 레벨과 동일한 레벨을 갖는 오목부에 공간수단을 형성하는 단계와 동시에 기체가 상기 오목부에 의해 창조된 면판의 전방표면과 웨이퍼의 전방측면 사이의 공간에 흘러 360°의 웨이퍼의 단부테두리 주위에 흐르도록 하는 단계를 더 포함하는 것을 특징으로 하는, 진공챔버내에서 반도체의 후방표면과 단부테두리에 증착된 하나 이상의 재료를 제거하기 위한 방법.
  8. 제4항에 있어서, 상기 웨이퍼의 전방표면과 면판 사이에 유지된 공간을 통해 하나 이상의 기체를 흐르게 하는 단계는 NF3, SF6, CF4, 및 C2F6를 구성하는 그룹에서 선택한 하나 이상의 기체를 흐르게 하는 것을 더 포함하는 것을 특징으로 하는, 진공챔버내에서 반도체의 후방표면과 단부테두리에 증착된 하나 이상의 재료를 제거하기 위한 방법.
  9. (a) 상기 챔버내 면판에 마주해 있는 웨이퍼의 전방표면을 재촉하기 위한 수단; (b) 기체들이 챔버에 들어가도록 개구부를 갖는 면판부와 웨이퍼의 전방표면 사이에 공간을 형성하기 위한 공간수단; (c) 웨이퍼의 전방표면과 면판 사이에 형성된 공간을 통해 하나 이상의 기체를 흐르게 하기 위한 수단; 및 (d) 웨이퍼의 후방표면과 단부테두리에 증착된 재료들을 제거하기 위해 상기 챔버내 웨이퍼의 후방표면과 서셉터 사이에 유지된 틈에 플라즈마를 형성하는 수단을 구성하고 상기 웨이퍼의 전방표면과 면판사이의 공간을 통해 흐르는 기체는 플라즈마가 웨이퍼의 전방 표면에 있는 재료들을 제거하지 못하도록 하는 것을 특징으로 하는, 반도체 웨이퍼의 후방 표면과 단부테두리에 증착된 하나 이상의 재료를 제거하기 위한 진공챔버를 포함하고 있는 장치.
  10. 제9항에 있어서, 기체들이 챔버에 들어가도록 개구부를 갖는 면판부와 웨이퍼의 전방표면 사이의 공간을 형성하기 위한 공간 수단은 (a) 웨이퍼 보다 더 큰 직경을 갖는 웨이퍼의 전방표면에 면해있는 면판의 표면에 형성된 원형 오목부; 및 (b) 웨이퍼의 전방 표면을 이용하여 면판의 비오목부의 평면에 웨이퍼의 전방표면을 유지하여 기체들이 흐르는 웨이퍼의 전방표면과 오목부의 하부사이에 공간을 창조하기 위한 오목부내에 공간부를 더 포함하는 것을 특징으로 하는, 반도체 웨이퍼의 후방표면과 단부테두리에 증착된 하나 이상의 재료를 제거하기 위한 진공챔버를 포함하고 있는 장치.
KR1019900013072A 1989-08-25 1990-08-24 웨이퍼의 전방표면으로부터의 재료들의 제거를 방지하면서 반도체 웨이퍼의 후방측면과 단부테두리로부터 증착부를 제거하기 위한 방법 및 장치 KR0159097B1 (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US7/398,239 1989-08-25
US07398.239 1989-08-25
US07/398,239 US5075256A (en) 1989-08-25 1989-08-25 Process for removing deposits from backside and end edge of semiconductor wafer while preventing removal of materials from front surface of wafer

Publications (2)

Publication Number Publication Date
KR910005410A KR910005410A (ko) 1991-03-30
KR0159097B1 true KR0159097B1 (ko) 1999-02-01

Family

ID=23574577

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019900013072A KR0159097B1 (ko) 1989-08-25 1990-08-24 웨이퍼의 전방표면으로부터의 재료들의 제거를 방지하면서 반도체 웨이퍼의 후방측면과 단부테두리로부터 증착부를 제거하기 위한 방법 및 장치

Country Status (4)

Country Link
US (1) US5075256A (ko)
EP (1) EP0414038A3 (ko)
JP (1) JPH0670273B2 (ko)
KR (1) KR0159097B1 (ko)

Families Citing this family (50)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0576041U (ja) * 1992-03-18 1993-10-15 日本プレシジョン・サーキッツ株式会社 ドライエッチング装置
US5326725A (en) * 1993-03-11 1994-07-05 Applied Materials, Inc. Clamping ring and susceptor therefor
US6395086B1 (en) * 1993-04-08 2002-05-28 Chartered Semiconductor Manufacturing Pte Ltd Shield for wafer station
US5380566A (en) * 1993-06-21 1995-01-10 Applied Materials, Inc. Method of limiting sticking of body to susceptor in a deposition treatment
US5409587A (en) * 1993-09-16 1995-04-25 Micron Technology, Inc. Sputtering with collinator cleaning within the sputtering chamber
US5565382A (en) * 1993-10-12 1996-10-15 Applied Materials, Inc. Process for forming tungsten silicide on semiconductor wafer using dichlorosilane gas
DE19502777A1 (de) * 1994-02-22 1995-08-24 Siemens Ag Verfahren zur plasmaunterstützten Rückseitenätzung einer Halbleiterscheibe bei belackungsfreier Scheibenvorderseite
JPH07307335A (ja) * 1994-02-22 1995-11-21 Siemens Ag 半導体基板上における高密度集積回路の製造方法
US5551982A (en) * 1994-03-31 1996-09-03 Applied Materials, Inc. Semiconductor wafer process chamber with susceptor back coating
US5605602A (en) * 1994-09-08 1997-02-25 Advanced Micro Devices, Inc. Method and device for removing a thin film from a wafer backside surface
DE19505906A1 (de) * 1995-02-21 1996-08-22 Siemens Ag Verfahren zum Damage-Ätzen der Rückseite einer Halbleiterscheibe bei geschützter Scheibenvorderseite
IL114097A (en) * 1995-06-11 2000-08-13 Sizary Mat Purification Ltd Cleaning system and method
US5707485A (en) * 1995-12-20 1998-01-13 Micron Technology, Inc. Method and apparatus for facilitating removal of material from the backside of wafers via a plasma etch
JP3942672B2 (ja) * 1996-04-12 2007-07-11 キヤノンアネルバ株式会社 基板処理方法および基板処理装置
US6413436B1 (en) * 1999-01-27 2002-07-02 Semitool, Inc. Selective treatment of the surface of a microelectronic workpiece
US6132522A (en) * 1996-07-19 2000-10-17 Cfmt, Inc. Wet processing methods for the manufacture of electronic components using sequential chemical processing
DE19703059A1 (de) * 1997-01-28 1998-09-17 Siemens Ag Vorrichtung und Verfahren zur Halterung und zum Schutz von Halbleiter-Wafern
EP0883162A3 (en) 1997-06-05 2001-04-18 Sizary Limited Semiconductor wafer cleaning apparatus
US5972781A (en) * 1997-09-30 1999-10-26 Siemens Aktiengesellschaft Method for producing semiconductor chips
US6117778A (en) * 1998-02-11 2000-09-12 International Business Machines Corporation Semiconductor wafer edge bead removal method and tool
US20050217707A1 (en) * 1998-03-13 2005-10-06 Aegerter Brian K Selective processing of microelectronic workpiece surfaces
US6632292B1 (en) 1998-03-13 2003-10-14 Semitool, Inc. Selective treatment of microelectronic workpiece surfaces
US6423642B1 (en) * 1998-03-13 2002-07-23 Semitool, Inc. Reactor for processing a semiconductor wafer
US6335293B1 (en) 1998-07-13 2002-01-01 Mattson Technology, Inc. Systems and methods for two-sided etch of a semiconductor substrate
KR20010035982A (ko) * 1999-10-05 2001-05-07 윤종용 반도체 제조 설비용 서셉터 시스템
JP3967556B2 (ja) * 2001-03-23 2007-08-29 芝浦メカトロニクス株式会社 ドライエッチング装置
JP4010819B2 (ja) * 2002-02-04 2007-11-21 Ｎｅｃエレクトロニクス株式会社 半導体装置の製造方法
US7122844B2 (en) 2002-05-13 2006-10-17 Cree, Inc. Susceptor for MOCVD reactor
US8366830B2 (en) 2003-03-04 2013-02-05 Cree, Inc. Susceptor apparatus for inverted type MOCVD reactor
US20060000802A1 (en) * 2004-06-30 2006-01-05 Ajay Kumar Method and apparatus for photomask plasma etching
US8349128B2 (en) 2004-06-30 2013-01-08 Applied Materials, Inc. Method and apparatus for stable plasma processing
JP2006319043A (ja) * 2005-05-11 2006-11-24 Hitachi High-Technologies Corp プラズマ処理装置
JP4629574B2 (ja) * 2005-12-27 2011-02-09 日本発條株式会社 基板支持装置と、その製造方法
US20080060741A1 (en) * 2006-09-07 2008-03-13 Privitera Marc P Ultrasonically Bonded Nonwoven Permeable Pouch
US7993465B2 (en) 2006-09-07 2011-08-09 Applied Materials, Inc. Electrostatic chuck cleaning during semiconductor substrate processing
JP4862607B2 (ja) * 2006-10-24 2012-01-25 セイコーエプソン株式会社 半導体装置の製造方法及びエッチング装置
US7943005B2 (en) 2006-10-30 2011-05-17 Applied Materials, Inc. Method and apparatus for photomask plasma etching
US7909961B2 (en) * 2006-10-30 2011-03-22 Applied Materials, Inc. Method and apparatus for photomask plasma etching
US7967996B2 (en) * 2007-01-30 2011-06-28 Applied Materials, Inc. Process for wafer backside polymer removal and wafer front side photoresist removal
US8083963B2 (en) * 2007-02-08 2011-12-27 Applied Materials, Inc. Removal of process residues on the backside of a substrate
ES2331489T3 (es) * 2007-03-05 2010-01-05 Applied Materials, Inc. Instalacion de revestimiento y sistema de conduccion de gas.
JP5349341B2 (ja) * 2007-03-16 2013-11-20 ソースル シーオー エルティディー プラズマ処理装置及びプラズマ処理方法
KR101362815B1 (ko) * 2007-04-13 2014-02-13 참엔지니어링(주) 플라즈마 처리 방법
KR101357699B1 (ko) * 2007-03-16 2014-02-04 참엔지니어링(주) 플라즈마 처리 장치 및 이를 이용한 플라즈마 처리 방법
DE102010028777B4 (de) * 2010-05-07 2013-12-05 Von Ardenne Anlagentechnik Gmbh Verfahren und Vorrichtung zur Entfernung einer Rückseitenbeschichtung auf einem Substrat
US8188575B2 (en) * 2010-10-05 2012-05-29 Skyworks Solutions, Inc. Apparatus and method for uniform metal plating
KR101495288B1 (ko) * 2012-06-04 2015-02-24 피에스케이 주식회사 기판 처리 장치 및 방법
KR101800321B1 (ko) * 2016-04-18 2017-11-22 최상준 건식 에칭장치
KR20200080460A (ko) * 2018-12-26 2020-07-07 삼성전자주식회사 반도체 소자 제조 방법 및 반도체 공정 설비
CN113707536A (zh) * 2021-08-27 2021-11-26 上海鼎泰匠芯科技有限公司 一种晶圆的背封工艺

Family Cites Families (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3907660A (en) * 1970-07-31 1975-09-23 Ppg Industries Inc Apparatus for coating glass
US4113599A (en) * 1977-09-26 1978-09-12 Ppg Industries, Inc. Sputtering technique for the deposition of indium oxide
US4300989A (en) * 1979-10-03 1981-11-17 Bell Telephone Laboratories, Incorporated Fluorine enhanced plasma growth of native layers on silicon
JPS5770278A (en) * 1980-10-22 1982-04-30 Nec Kyushu Ltd Plasma etching apparatus
US4513021A (en) * 1982-02-01 1985-04-23 Texas Instruments Incorporated Plasma reactor with reduced chamber wall deposition
JPS5918639A (ja) * 1982-07-22 1984-01-31 Nec Corp 半導体装置の製造方法
JPS6074626A (ja) * 1983-09-30 1985-04-26 Fujitsu Ltd ウエハー処理方法及び装置
US4534921A (en) * 1984-03-06 1985-08-13 Asm Fico Tooling, B.V. Method and apparatus for mold cleaning by reverse sputtering
US4629635A (en) * 1984-03-16 1986-12-16 Genus, Inc. Process for depositing a low resistivity tungsten silicon composite film on a substrate
JPS60220929A (ja) * 1985-03-27 1985-11-05 Hitachi Ltd プラズマｃｖｄ装置
US4664938A (en) * 1985-05-06 1987-05-12 Phillips Petroleum Company Method for deposition of silicon
US4637853A (en) * 1985-07-29 1987-01-20 International Business Machines Corporation Hollow cathode enhanced plasma for high rate reactive ion etching and deposition
US4677758A (en) * 1985-10-08 1987-07-07 Seiichiro Aigo Spin drier for semiconductor material
US4692344A (en) * 1986-02-28 1987-09-08 Rca Corporation Method of forming a dielectric film and semiconductor device including said film
JP2509813B2 (ja) * 1986-11-04 1996-06-26 日本真空技術株式会社 真空内処理方法及びその装置
JPH0691021B2 (ja) * 1986-10-31 1994-11-14 日本真空技術株式会社 真空槽内における基板ホルダ−などのクリ−ニング方法及び装置
US4960488A (en) * 1986-12-19 1990-10-02 Applied Materials, Inc. Reactor chamber self-cleaning process
US4736087A (en) * 1987-01-12 1988-04-05 Olin Corporation Plasma stripper with multiple contact point cathode
JPH0630351B2 (ja) * 1987-03-31 1994-04-20 株式会社東芝 半導体製造装置のクリ−ニング終点判定方法
US4962049A (en) * 1989-04-13 1990-10-09 Applied Materials, Inc. Process for the plasma treatment of the backside of a semiconductor wafer

Also Published As

Publication number Publication date
US5075256A (en) 1991-12-24
EP0414038A2 (en) 1991-02-27
KR910005410A (ko) 1991-03-30
JPH0397869A (ja) 1991-04-23
JPH0670273B2 (ja) 1994-09-07
EP0414038A3 (en) 1991-12-04

Similar Documents

Publication Publication Date Title
KR0159097B1 (ko) 웨이퍼의 전방표면으로부터의 재료들의 제거를 방지하면서 반도체 웨이퍼의 후방측면과 단부테두리로부터 증착부를 제거하기 위한 방법 및 장치
US5213650A (en) Apparatus for removing deposits from backside and end edge of semiconductor wafer while preventing removal of materials from front surface of wafer
US7691277B2 (en) Quartz component for plasma processing apparatus and restoring method thereof
US5945351A (en) Method for etching damaged zones on an edge of a semiconductor substrate, and etching system
EP1336191B1 (en) Stepped upper electrode for plasma processing uniformity
US5096536A (en) Method and apparatus useful in the plasma etching of semiconductor materials
US5266153A (en) Gas distribution head for plasma deposition and etch systems
EP1016134A1 (en) Plasma reactor for passivating a substrate
JPH0642480B2 (ja) 半導体ウエファの背面を処理する方法
WO1998039798A1 (en) Methods and apparatus for removing photoresist mask defects_in a plasma reactor
US20040173313A1 (en) Fire polished showerhead electrode
EP0047395B1 (en) System for reactive ion etching
KR100602342B1 (ko) 플라즈마 처리 장치
US6306244B1 (en) Apparatus for reducing polymer deposition on substrate support
US7608544B2 (en) Etching method and storage medium
JP2004319972A (ja) エッチング方法及びエッチング装置
TW202228186A (zh) 等離子體處理裝置和處理方法
JP3180438B2 (ja) プラズマ処理装置被処理基板固定方法
JPH09289198A (ja) プラズマ処理装置及びプラズマ処理装置用保護部材
KR20010023762A (ko) 에칭 균일성 향상 장치 및 방법
JPH04330723A (ja) 半導体製造装置及び半導体装置の製造方法
JPH08293488A (ja) プラズマ処理装置
KR100511918B1 (ko) 웨이퍼 엣지 처리장치
KR20070021673A (ko) 물리 기상 증착 장치
JPH05160078A (ja) ドライエッチング方法

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20020809

Year of fee payment: 5

LAPS Lapse due to unpaid annual fee