KR100602342B1 - 플라즈마 처리 장치 - Google Patents

플라즈마 처리 장치 Download PDF

Info

Publication number
KR100602342B1
KR100602342B1 KR1020030080416A KR20030080416A KR100602342B1 KR 100602342 B1 KR100602342 B1 KR 100602342B1 KR 1020030080416 A KR1020030080416 A KR 1020030080416A KR 20030080416 A KR20030080416 A KR 20030080416A KR 100602342 B1 KR100602342 B1 KR 100602342B1
Authority
KR
South Korea
Prior art keywords
wafer
ring
plasma processing
edge
magnet
Prior art date
Application number
KR1020030080416A
Other languages
English (en)
Other versions
KR20040053774A (ko
Inventor
양홍원
도부진스키데이비드엠
리브라이언제이
Original Assignee
인터내셔널 비지네스 머신즈 코포레이션
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 인터내셔널 비지네스 머신즈 코포레이션 filed Critical 인터내셔널 비지네스 머신즈 코포레이션
Publication of KR20040053774A publication Critical patent/KR20040053774A/ko
Application granted granted Critical
Publication of KR100602342B1 publication Critical patent/KR100602342B1/ko

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/3065Plasma etching; Reactive-ion etching
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005Apparatus not specifically provided for elsewhere
    • H01L21/67011Apparatus for manufacture or treatment
    • H01L21/67017Apparatus for fluid treatment
    • H01L21/67063Apparatus for fluid treatment for etching
    • H01L21/67069Apparatus for fluid treatment for etching for drying etching
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01JELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32Gas-filled discharge tubes
    • H01J37/32431Constructional details of the reactor
    • H01J37/32623Mechanical discharge control means
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01JELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32Gas-filled discharge tubes
    • H01J37/32431Constructional details of the reactor
    • H01J37/3266Magnetic control means

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Plasma & Fusion (AREA)
  • Chemical & Material Sciences (AREA)
  • Analytical Chemistry (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Drying Of Semiconductors (AREA)

Abstract

링(ring) 내부에 자석이 배치된 링으로 이루어진, 웨이퍼의 플라즈마 처리 장치가 개시된다. 링은 웨이퍼를 둘러싸며 웨이퍼의 에지부에 근접해 있다. 자장은 플라즈마 처리 시에 에지부에 입사되는 하전 입자를 편향시켜서 입자에 의한 웨이퍼의 손상을 방지한다.

Description

플라즈마 처리 장치{MAGNETIC MIRROR FOR PREVENTING WAFER EDGE DAMAGE DURING DRY ETCHING}
도 1은 종래에 사용되는 플라즈마 처리 장치의 개략 단면도,
도 2는 종래에 사용되는 플라즈마 처리 장치 링 및 웨이퍼의 일부 단면도,
도 3은 본 발명의 실시예의 투시도,
도 4a는 본 발명의 실시예에 따른 부분 단면도,
도 4b는 본 발명의 다른 실시예에 따른 부분 단면도,
도 5는 본 발명의 실시예에 따른 투시도,
도 6은 본 발명에 따른 플라즈마 처리 챔버의 투시도.
도면의 주요 부분에 대한 부호의 설명
1 : 플라즈마 처리 챔버 3, 4 : 전극
10 : 하전 입자 20 : 웨이퍼
30 : 링 40 : 영구 자석
50 : 반경 외측 부분 60 : 반경 내측 부분
55a : 상부 표면 55b : 하부 표면
70 : 간격 80 : 채널
100 : 정전기 척
본 발명은 반도체 웨이퍼를 에칭할 때 사용하는 플라즈마 리액터에 관한 것이다. 보다 구체적으로, 본 발명은 에칭 공정에 의해 발생된 반도체 웨이퍼의 손상을 제거하기 위한 개선된 플라즈마 에칭 장치에 관한 것이다.
집적 회로 제조 업자들은, 비용 효과적인 제조를 위해 하나의 웨이퍼에 대해서 보다 높은 칩 수율을 달성하도록 지속적으로 노력해야 한다. 오늘날, 300mm와 같은 보다 큰 크기의 웨이퍼로 산업이 발전해 감에 따라서, 높은 툴링(tooling) 비용 때문에 칩 수율을 증가시켜야 한다는 필요성이 더 중요해졌다. 툴링 설계에 의해 유발되는 손상, 입자 오염, 툴 내에서의 웨이퍼 핸들링 및 주어진 공정 이후에 필요한 웨이퍼 세척과 같은 추가적인 공정 단계에 의한 손상을 포함하는 다양한 방식으로 손상이 발생할 수 있다.
한가지 널리 사용되는 IC 제조 공정은 웨이퍼에서 구조물을 형성할 때 사용되는 건식 에칭 또는 플라즈마 에칭이다. 플라즈마는 양 및 음의 하전 입자(전자 및 양 또는 음 이온들)와 유리 라디칼을 포함하는 고농도 이온화된 가스이다. 하전 입자들은 기본적으로 물리 에칭인 스퍼터링 공정에서 에칭하는 데 사용되고, 유리 라디칼은 화학 에칭에 사용된다. 유리 라디칼(free radical)은 화학적으로 에칭된, 전기적으로는 중성인 원자 또는 분자로서, 다른 물질과 접촉하면, 활발하게 화학 결합을 형성할 수 있으며, 에칭될 물질과 화학적으로 결합하는 활성종(a reactive species)으로서 플라즈마 에칭 공정에서 사용된다. 플라즈마가 형성될 때, 형성된 유리 라디칼이 에칭될 물질과 결합해서 감압 장치에 의해 시스템으로부터 제거되는 휘발성 화합물을 생성하도록 가스를 선택한다. 이 공정에서, 에칭하지 않을 영역을 보호하기 위해 마스크를 사용한다. 종래에 알려진 마스킹 고정은 전형적으로 사용되는 마스크의 타입에 따라서, 웨이퍼의 에지의 1 내지 3mm를 에칭 가스에 노출시킨 채 남겨두었다. 후속하는 에칭 공정 동안, 웨이퍼의 에지는 에칭 공정에 의해 직접적으로 손상되거나 2차 반응에 의해 간접적으로 손상될 수 있다. 손상의 종류와 정도는 수행되는 에칭의 타입에 따라 달라지지만, 결과적으로는 웨이퍼의 에지 및 잠재적으로는 에지에 인접한 칩에 손상이 가해지고, 이로써 전체 칩 수율이 감소된다. 높은 툴링 및 웨이퍼 고정 비용으로 인해서, 이러한 수율의 손실은 수용할 수 없게 되고 있다.
여러 가지 다른 방법에 의해 플라즈마 에칭 손상이 발생할 수 있다. 어떤 유형의 플라즈마 에칭에서는, 깊은 트렌치 또는 초소형 전자 기계(MEM) 디바이스 제조시에, 유전체(예컨대, 이산화규소, 붕규산 유리(borosilicate glass))와 같은 하드 마스크 물질이 사용된다. 웨이퍼 표면 전체에 걸쳐 에칭 불균일은 공통의 문제로서, 이는 웨이퍼 표면 전체에 걸친 불균일한 처리 가스 분포, 웨이퍼의 에지에서의 불균일한 웨이퍼 로딩 및 방사상으로 불균일한 플라즈마와 웨이퍼 바이어싱에 의해 유발된다. 포커스 링(focus ring)은 웨이퍼에 걸친 웨이퍼 로딩 및 웨이퍼 바이어싱을 개선함으로써 에칭 불균일을 효율적으로 개선한다. 이러한 접근 방법의 주요 이슈는 포커스 링이 소모된다는 것으로, 플라즈마 툴링의 현재 기술 분야에서 포커스 링은 전형적으로 플라즈마 챔버 내에서 최고의 비용 소모성을 나타낸다. Tomoaki Ishida의 미국 특허 5,246,532호에서와 같이 포커스 링 설계에 대한 수정이 있었는데, 여기서 영구 자석은 포커스 링 내에 위치하고, 처리 챔버 내에 자기장 생성 수단이 위치해서 포커스 링 내의 영구 자석을 반발시켜서(repel) 링이 챔버 내의 특정 높이까지 오르게 하고, 이로써 에칭 공정의 불균일을 개선하도록 조정되게 할 수 있다. 그러나, 이는 웨이퍼 에지에서의 에칭 손상 및 웨이퍼의 에지의 상태에 영향을 미쳐서 손상을 줄 수 있는 플라즈마 에칭 고유의 다른 요인을 제거하거나 방지하는 것이 아니고, 또한 웨이퍼 에칭 시에 포커스 링의 소모를 방지하는 것이 아니다. 예컨대, 실리콘 에칭 시에 웨이퍼의 에지에서는,웨이퍼의 한정 영역으로 인해서 생성되는 실리콘 에칭 부산물이 보다 줄어들어 실리콘의 레벨 이 감소된다. 에지에서는 실리콘에 대한 보호가 완전하지 않기 때문에, 실리콘을 더 에칭시킨다. 플라즈마 에칭이 계속될수록, 에지에서의 불균일 에칭은 블랙 실리콘이라고 알려진 현상을 초래한다. 블랙 실리콘은 깨어지기 쉬운, 돌기 형상(dendrite like) 실리콘 구조이다. 이들 깨지기 쉬운 돌기는 부러져서 웨이퍼 표면에 떨어져서, 입자 오염을 유발한다. 추가적으로, 블랙 실리콘은 웨이퍼의 에지를 따라서 외부 칩에 형성되어서 이들을 불안정 상태로 만들 수 있다.
블랙 실리콘을 방지하는 다양한 방안이 알려져 있다. 첫번째가 커버링을 갖는 마스크 오픈 툴을 사용해서 웨이퍼 에지에서의 마스크 손실을 방지하는 것이다. 이 접근 방법은 박형화된 마스크로 인해 손상은 방지하지만, 포커스 링에 의해 보정되지 않는 에칭 불균일성을 더 크게 하고, 마스크 선택도에서의 변화에 의해 야기된 불균일을 방지하는 데 아무런 역할도 하지 않는다.
블랙 실리콘 손상을 감소시키는 두 번째 방안은 실리콘 에칭 공정 중에 커버 링을 사용해서 에지에서의 마스크 손실을 방지하는 것이다. 유사하게, 이 방법은 에지에서의 박형 마스크로 인한 웨이퍼 에지의 에칭을 방지하지만, 커버 링 부근의 실리콘 에칭을 방해할 수 있고, 이로써 에칭을 감소시키거나 전혀 에칭이 되지 않게 한다. 추가적으로, 커버 링을 사용하면, 감소된 실리콘 로드가 웨이퍼의 에지로부터 안쪽으로 이동해서, "게이 실리콘(gay silicon)"이라고 하는 마이크로 마스킹을 유발한다.
에칭 공정 후에, 베벨 반응성 이온 에칭(bevel RIE)이라 불리는 알려진 공정에 의해 블랙 실리콘의 제거가 가능하다. 베벨 RIE에서, 웨이퍼는 레지스트로 코팅되고, 웨이퍼의 에지 또는 에지 비드는 제거된다. 등방성의, 비 선택성(non-selective) 에칭이 수행되어서 웨이퍼 에지에서 블랙 실리콘을 제거한다. 이 접근 방법은 블랙 실리콘의 형성을 차단하지는 않고, 에칭 공정에 의해 발생된 블랙 실리콘을 제거하는, 에칭 이후의 정화 단계이다. 블랙 실리콘이 형성된 이후에 정화를 수행하는 데 있어 문제점은 에칭과 등방성 에칭 단계 사이에 처리 단계가 있는 경우에는 블랙 실리콘 돌기가 부러져서 웨이퍼에 재증착되어서 입자를 오염시킬 수 있다는 것이다.
다른 알려진 플라즈마 에칭 문제는 로우-k 물질이 IC 구조체에 포함될 때, 발생한다. 로우-k 유전 물질의 에칭 시에, 웨이퍼와 포커스 링 사이의 "웨이퍼 아킹(wafer arcing)"은 웨이퍼 에지 상에서의 연소된 금속 및 웨이퍼 에지의 아킹 마스크를 유발할 수 있고, 에지를 따라서 칩 내로 연장될 수 있다. 이러한 플라즈마 에칭 현상은 "Wafer Arcing-Etch's Secret Hurdle" Ahwming Ma, Semiconductor International, October 2002에 개시되어 있다. 전하 플럭스의 차로 인해서, 웨이퍼와 포커스 링 사이의 전하 차에 의해 아킹이 유발된다. 웨이퍼 상의 유전체 물질은 석영 포커스 링과는 상이한 전하를 저장한다. 아킹으로 인해서 입자가 플라즈마 챔버 내에 생성되고, 이에 의해 아킹이 연소할 뿐만 아니라 입자 오염으로서 웨이퍼 상에 재증착될 수 있다.
유전 물질의 플라즈마 에칭에 의해 유발될 수 있는 웨이퍼 손상의 다른 형태는 웨이퍼의 에지 근처의 웨이퍼의 이면 상에 재증착되는 중합 에칭 부산물의 형태로 나타낸다. 후속하는 이면 세척 또는 에칭에 의해 중합 부산물이 제거될 수 있지만, 이미 복잡한 IC 처리에 이러한 추가적인 공정이 추가된다.
따라서, 플라즈마 에칭 시에 발생하는 반도체 웨이퍼에 대한 손상을 피하는 플라즈마 에칭 장치가 필요하다.
상기 견지에서, 본 발명의 목적은 하전 입자에 의해 발생되는 손상을 감소시키는 웨이퍼의 플라즈마 처리 장치를 제공하는 것이다. 본 발명에 따라서, 자석이 내장된 링이 마련되는데, 이 링은 웨이퍼의 에지 부근에서 웨이퍼를 둘러싼다. 자석에 의해 생성된 자장은 웨이퍼의 에지에 입사되는 하전 입자를 편향시킨다. 자장은 에지부로 제한되어서 웨이퍼에 손상을 발생시킬 수 있는 하전 입자만을 편향시킨다.
당업자라면 본 발명의 이들 및 다른 특징 및 유리한 점들을 첨부 도면과 연결하여 이해할 수 있는 본 발명의 바람직한 실시예의 다음 상세한 설명으로부터 이해할 수 있을 것이다.
이제, 도면, 더 상세하게는 도 1을 참조하면, 종래의 플라즈마 처리 챔버(1)의 단면도가 도시되어 있다. 플라즈마 에칭 공정 동안, 웨이퍼(20)는 정전기 척(electro-static chucks)(100) 상에서 링(30) 위에 놓인다. 플라즈마 에칭 동안, 하전 입자(10)가 전극(3, 4)에 의해 생성된다. 플라즈마 처리 챔버 및 플라즈마 처리의 더 상세한 점은 이미 알려져 있으므로, 본 발명을 설명하는 데 필요한 점을 제외하고 포함시키지 않는다.
링(30)은 하전 입자를 웨이퍼의 표면에 집속시켜서 웨이퍼의 표면 전체에 걸쳐, 특히 웨이퍼의 에지에서의 에칭 공정의 균일성을 강화시키는, 당업계에 알려진 포커스 링으로서 사용될 수도 있다. 링은 일반적으로 석영으로 만들어져 있지만, 실리콘, Y2O3, 탄화 규소, Al2O3 또는 플라즈마 에칭 공정에 적합한 알려진 임의의 적절한 물질과 같은 다른 물질이 사용될 수도 있다. 링의 단면도(도 2)에서, 링은 반경 외측 부분(50) 및 웨이퍼(20)를 받치고 있는 반경 내측 부분(60)을 가지고 있어서, 플라즈마 처리 동안 반경 내측 부분 (60)상에 웨이퍼의 에지 부분이 놓여진다. 웨이퍼와 링 사이의 간격(70)은 약 500㎛로 링 상에 웨이퍼를 적재하고 내리는 동안의 웨이퍼의 긁힘을 최소화한다.
도 3은 단면도로서, 본 발명의 바람직한 실시예이다. 영구 자석(40)이 링에 내장된다. 일반적으로 자석 물질이 플라즈마로부터 이격되도록 링 내에 자석을 내장하는 것이 바람직하다. 자석은 하나의 원형 자석으로, 또는 완전한 원을 형성하는 몇 개의 자석 조각으로 링 내에서 반경 외측 부분의 상부 표면(55a: 도 4a) 또는 반경 외측 부분의 바닥 표면(55b: 도 4b) 상에 형성된 홈 또는 채널(80)에 놓일 수 있다. 홈 또는 채널 내에 자석을 놓는 구조는 수리, 세척 또는 재배치를 위해 링을 분해할 때 용이하다. 자석이 링을 둘러싸는 링 구조를 더 도시하기 위해, 도 5는 자석(40)을 구비한 링(30)의 상면도를 도시하고 있다. 웨이퍼(20)는 링(30) 상에 배치된다.
자석의 특성을 살펴보면, 최적의 자장 세기는 웨이퍼 에지까지의 거리에 못미치며 컷 오프 에너지 하에 있는 모든 전자들을 웨이퍼 에지로부터 멀어지는 방향으로 효과적으로 반향시키는 전자의 회전 반경(gyroradius)에 의해 결정된다. 본 실시예에서, 링은 하전 입자를 웨이퍼 에지로부터 멀어지는 방향으로 반향시키도록 설계된다.
도 6을 참조하면, 플라즈마 에칭 공정 시에, 하전 입자 경로(150)는 웨이퍼에 수직이다. 자장(90)은 에지 부근의 웨이퍼 표면에서 상하로 루프를 형성하면서, 웨이퍼를 가로지르는 자속의 라인을 가지고 있다. 이러한 자장 배열은 수직 경로로 이동해서 웨이퍼의 에지에 입사하는 하전 입자를 편향시키는 자기 거울(magnetic mirror)의 역할을 한다는 것을 이해할 것이다. 입자가 자장(90)의 영역에 접근하면, 하전 입자의 에칭 특성이 자장이 존재하는 웨이퍼의 에지에 영향을 미치지 않도록 입자는 경로(205)에서 편향된다. 웨이퍼 에지에 대한 자석의 위치는 자석의 자기장 세기, 및 주어진 플라즈마 처리에서 자기장 세기의 하전 이온에 대해 원하는 영향에 따라 결정된다. 에칭 공정에 영향을 미치지 않도록 웨이퍼의 에지로부터의 거리가 약 3mm 보다 큰 곳에서 자기장 강도가 급속히 감소해야 한다. 예컨대 플라즈마 에칭 공정에서 실리콘에 깊은 트렌치를 에칭하기 위해, 대부분의 플라즈마 전자는 1-5eV 범위의 에너지로 존재한다. 이 에너지 범위 내의 전자가 편향되는 것을 보장하기 위한 최대 전자 에너지 익스클루젼으로 20eV를 선택하면, 이 에너지 이하의 모든 전자를 편향시키기 위해서는 웨이퍼 에지로부터 1㎝ 거리에서 13.7G의 자장 강도가 필요하다. 플라즈마 파워가 더 높은 경우에는 더 높은 에너지 입자가 존재할 것이기 때문에, 보다 강한 자장 강도를 필요로 할 수 있다.
자장(90)은 또한 링 구조체로부터의 하전 입자를 편향시키는 역할을 한다. 이는 하전 입자에 의해 야기되는 링 부식을 감소시키고, 링의 수명을 연장시켜서 플라즈마 에칭 조작 비용을 최소화시킨다.
제 2 실시예에서, 전자석이 사용되어서 에칭 공정 시에 턴 온될 수 있다. 전자석은 에칭 시의 자장 강도를 조정 가능하게 해서 에칭 공정을 최적화시킬 수 있다. 예컨대 웨이퍼 에지 부근 입자의 자기 편향은 에칭 공정 중 특정 시간에만 또는 특정 타입의 공정 중에만 요구될 수 있다.
본 발명이 특정 실시예에 대해서 설명되었지만, 상기 설명의 견지에서 다수의 다른 방안, 수정 및 변형이 당업자에게는 분명할 것이다. 따라서, 본 발명은 이러한 다른 방안, 수정 및 변형을 본 발명의 사상과 범주 및 하기의 청구의 범위에 모두 포함한다.
본 발명을 통해서, 플라즈마 처리 시에 에지부에 입사되는 하전 입자를 편향시켜서 입자에 의한 웨이퍼의 손상을 방지할 수 있다.

Claims (11)

  1. 에지 및 상기 에지에 인접한 에지부와, 웨이퍼의 상부 표면 및 바닥 표면 사이의 동일한 거리에 이들 표면에 거의 평행한 중간평면(midplane)을 구비한 웨이퍼의 플라즈마 처리용 장치에 있어서,
    상기 웨이퍼의 상기 에지부에 인접하며, 상기 웨이퍼를 둘러싸는 자석을 포함하는 링을 포함하되, 상기 자석은 상기 웨이퍼의 상기 에지부에 입사하는 하전 입자를 편향시키는 자장을 생성하고, 이로써 상기 입자에 의한 상기 웨이퍼의 손상 및 상기 링의 손상을 방지하고,
    상기 자석 부분이 상기 웨이퍼의 중간평면 위와 아래에 둘 다 배치되어서 자속의 라인이 대략 직각으로 상기 중간평면을 가로지르게 되고,
    상기 에지부는 상기 웨이퍼 에지로부터 반경 방향으로 약 3mm 연장되고, 상기 웨이퍼에 입사하는 하전 입자에 대한 상기 자장의 영향 범위는 실질적으로 상기 에지부로 제한되는
    플라즈마 처리 장치.
  2. 제 1 항에 있어서,
    상기 링은 반경 내측 부분(a radial inner portion) 및 반경 외측 부분(a radial outer portion)을 가지고 있되, 상기 반경 내측 부분은 상기 플라즈마 처리 동안 상기 웨이퍼의 상기 에지부를 지지하는 표면을 가지고 있고, 상기 반경 외측 부분은 상기 자석을 포함하는
    플라즈마 처리 장치.
  3. 제 2 항에 있어서,
    상기 웨이퍼의 상기 에지의 약 500㎛ 외측에 반경 내측 표면을 가지고 있는
    플라즈마 처리 장치.
  4. 삭제
  5. 제 1 항에 있어서,
    상기 자석은 상기 링 내에 내장된 자석 물질을 포함하는
    플라즈마 처리 장치.
  6. 제 1 항에 있어서,
    상기 링은 상기 웨이퍼를 둘러싸는 홈이 그 안에 형성되어 있고, 상기 자석이 상기 홈 내에 위치하는
    플라즈마 처리 장치.
  7. 제 1 항에 있어서,
    상기 자석은 영구 자석인
    플라즈마 처리 장치.
  8. 제 1 항에 있어서,
    상기 자석은 전자석인
    플라즈마 처리 장치.
  9. 제 1 항에 있어서,
    상기 링은 석영, 실리콘, Y2O3, 탄화 규소 및 Al2O3로 이루어진 그룹으로부터 선택되는 물질인
    플라즈마 처리 장치.
  10. 제 1 항에 있어서,
    상기 링은 포커스 링인
    플라즈마 처리 장치.
  11. 제 1 항에 있어서,
    상기 자장은 상기 링에 입사하는 하전 입자를 편향시키고, 이로써 상기 입자에 의한 상기 링의 손상을 방지하는
    플라즈마 처리 장치.
KR1020030080416A 2002-12-16 2003-11-14 플라즈마 처리 장치 KR100602342B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US10/320,842 US20040112544A1 (en) 2002-12-16 2002-12-16 Magnetic mirror for preventing wafer edge damage during dry etching
US10/320,842 2002-12-16

Publications (2)

Publication Number Publication Date
KR20040053774A KR20040053774A (ko) 2004-06-24
KR100602342B1 true KR100602342B1 (ko) 2006-07-14

Family

ID=32506969

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020030080416A KR100602342B1 (ko) 2002-12-16 2003-11-14 플라즈마 처리 장치

Country Status (3)

Country Link
US (2) US20040112544A1 (ko)
KR (1) KR100602342B1 (ko)
CN (1) CN1241240C (ko)

Families Citing this family (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7226869B2 (en) 2004-10-29 2007-06-05 Lam Research Corporation Methods for protecting silicon or silicon carbide electrode surfaces from morphological modification during plasma etch processing
US7291286B2 (en) 2004-12-23 2007-11-06 Lam Research Corporation Methods for removing black silicon and black silicon carbide from surfaces of silicon and silicon carbide electrodes for plasma processing apparatuses
KR100693820B1 (ko) * 2005-09-06 2007-03-12 삼성전자주식회사 포토레지스트 코팅 장치 및 방법
US20080289651A1 (en) * 2007-05-25 2008-11-27 International Business Machines Corporation Method and apparatus for wafer edge cleaning
KR101706192B1 (ko) * 2007-11-28 2017-02-13 가부시키가이샤 아루박 스퍼터 장치 및 성막방법
EP2141259B1 (en) * 2008-07-04 2018-10-31 ABB Schweiz AG Deposition method for passivation of silicon wafers
US9496148B1 (en) 2015-09-10 2016-11-15 International Business Machines Corporation Method of charge controlled patterning during reactive ion etching
CN107689326A (zh) * 2016-08-05 2018-02-13 上海新昇半导体科技有限公司 一种晶圆减薄方法及装置
CN107578977A (zh) * 2017-09-27 2018-01-12 北京北方华创微电子装备有限公司 反应腔室以及电容耦合等离子体设备
DE102017124682B4 (de) * 2017-10-23 2019-06-27 RF360 Europe GmbH Wafer-Träger, Verfahren zum Abtragen von Material von einer Oberseite eines Wafers und Verfahren zum Hinzufügen von Material zu einem Wafer
KR20210088723A (ko) 2018-12-03 2021-07-14 어플라이드 머티어리얼스, 인코포레이티드 척킹 및 아크 발생 성능이 개선된 정전 척 설계
KR20210104696A (ko) * 2019-01-15 2021-08-25 어플라이드 머티어리얼스, 인코포레이티드 기판 프로세싱 챔버들을 위한 페디스털
CN110438462A (zh) * 2019-07-24 2019-11-12 中山大学 一种改善氧化物半导体成膜质量的磁控溅射装置
US20210183627A1 (en) * 2019-12-11 2021-06-17 International Business Machines Corporation Apparatus For Reducing Wafer Contamination During ION-Beam Etching Processes
JP7398988B2 (ja) * 2020-03-13 2023-12-15 東京エレクトロン株式会社 スパッタ装置
US11915915B2 (en) * 2021-05-28 2024-02-27 Applied Materials, Inc. Apparatus for generating magnetic fields during semiconductor processing
US20220384194A1 (en) * 2021-05-28 2022-12-01 Applied Materials, Inc. Apparatus for generating magnetic fields on substrates during semiconductor processing

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE3500328A1 (de) * 1985-01-07 1986-07-10 Nihon Shinku Gijutsu K.K., Chigasaki, Kanagawa Zerstaeubungsaetzvorrichtung
US6068784A (en) * 1989-10-03 2000-05-30 Applied Materials, Inc. Process used in an RF coupled plasma reactor
US5556501A (en) * 1989-10-03 1996-09-17 Applied Materials, Inc. Silicon scavenger in an inductively coupled RF plasma reactor
US5707486A (en) * 1990-07-31 1998-01-13 Applied Materials, Inc. Plasma reactor using UHF/VHF and RF triode source, and process
US20020004309A1 (en) * 1990-07-31 2002-01-10 Kenneth S. Collins Processes used in an inductively coupled plasma reactor
US6251792B1 (en) * 1990-07-31 2001-06-26 Applied Materials, Inc. Plasma etch processes
US5246532A (en) * 1990-10-26 1993-09-21 Mitsubishi Denki Kabushiki Kaisha Plasma processing apparatus
US5888414A (en) * 1991-06-27 1999-03-30 Applied Materials, Inc. Plasma reactor and processes using RF inductive coupling and scavenger temperature control
US5484485A (en) * 1993-10-29 1996-01-16 Chapman; Robert A. Plasma reactor with magnet for protecting an electrostatic chuck from the plasma
TW299559B (ko) * 1994-04-20 1997-03-01 Tokyo Electron Co Ltd
US6054013A (en) * 1996-02-02 2000-04-25 Applied Materials, Inc. Parallel plate electrode plasma reactor having an inductive antenna and adjustable radial distribution of plasma ion density
US6256555B1 (en) * 1998-12-02 2001-07-03 Newport Corporation Robot arm with specimen edge gripping end effector

Also Published As

Publication number Publication date
US20040112544A1 (en) 2004-06-17
KR20040053774A (ko) 2004-06-24
CN1241240C (zh) 2006-02-08
US20040112294A1 (en) 2004-06-17
CN1508849A (zh) 2004-06-30

Similar Documents

Publication Publication Date Title
KR100602342B1 (ko) 플라즈마 처리 장치
JP6306861B2 (ja) プラズマチャンバーにおいて半導体ワークピースを取り巻く導電性カラー
KR100465877B1 (ko) 반도체 식각 장치
KR0159097B1 (ko) 웨이퍼의 전방표면으로부터의 재료들의 제거를 방지하면서 반도체 웨이퍼의 후방측면과 단부테두리로부터 증착부를 제거하기 위한 방법 및 장치
US10903055B2 (en) Edge ring for bevel polymer reduction
EP0651425B1 (en) Plasma reactor with magnet for protecting an electrostatic chuck from the plasma and a method for using same
US20090294066A1 (en) Dry Etching Apparatus
WO2016152394A1 (ja) 基板処理装置および基板処理方法
KR100809957B1 (ko) 반도체 식각장치
KR20120116923A (ko) 각진 측벽을 가진 정전 척
KR100733269B1 (ko) 반도체 식각 장비의 척 조립체
KR20050091854A (ko) 반도체 웨이퍼 제조 장치의 포커스 링
US20070272270A1 (en) Single-wafer cleaning procedure
KR100646413B1 (ko) 기판 가장자리 식각 장치 및 방법
KR100714896B1 (ko) 건식 식각 장치의 포커스 링
KR20070009159A (ko) 플라즈마 식각설비의 웨이퍼 서셉터
KR100346524B1 (ko) 플라즈마를 이용한 반도체 웨이퍼 클리닝 장치
US20010049196A1 (en) Apparatus for improving etch uniformity and methods therefor
CN117393412A (zh) 静电卡盘单元以及具备其的等离子体蚀刻装置
KR20060134675A (ko) 건식 식각 장치
KR20030014843A (ko) 건식 식각 장비
KR20090069361A (ko) 플라즈마 에칭 챔버의 클램프 링
KR20090086773A (ko) 웨이퍼 백사이드 식각을 위한 플라즈마 처리장치
KR20060121561A (ko) 반도체 제조 장비의 세라믹 척
US20070187039A1 (en) Wafer carrying apparatus

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E90F Notification of reason for final refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20090701

Year of fee payment: 4

LAPS Lapse due to unpaid annual fee