KR0154617B1 - 단일 메모리를 사용하는 고속 통신장치 및 그 제어방법 - Google Patents

단일 메모리를 사용하는 고속 통신장치 및 그 제어방법

Info

Publication number
KR0154617B1
KR0154617B1 KR1019950053950A KR19950053950A KR0154617B1 KR 0154617 B1 KR0154617 B1 KR 0154617B1 KR 1019950053950 A KR1019950053950 A KR 1019950053950A KR 19950053950 A KR19950053950 A KR 19950053950A KR 0154617 B1 KR0154617 B1 KR 0154617B1
Authority
KR
South Korea
Prior art keywords
data
processor
protocol
communication
memory
Prior art date
Application number
KR1019950053950A
Other languages
English (en)
Other versions
KR970049674A (ko
Inventor
유재호
성정식
김상중
전경표
Original Assignee
양승택
한국전자통신연구원
이준
한국전기통신공사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 양승택, 한국전자통신연구원, 이준, 한국전기통신공사 filed Critical 양승택
Priority to KR1019950053950A priority Critical patent/KR0154617B1/ko
Publication of KR970049674A publication Critical patent/KR970049674A/ko
Application granted granted Critical
Publication of KR0154617B1 publication Critical patent/KR0154617B1/ko

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/14—Handling requests for interconnection or transfer
    • G06F13/16—Handling requests for interconnection or transfer for access to memory bus
    • G06F13/1605—Handling requests for interconnection or transfer for access to memory bus based on arbitration
    • G06F13/161—Handling requests for interconnection or transfer for access to memory bus based on arbitration with latency improvement
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/14—Handling requests for interconnection or transfer
    • G06F13/16—Handling requests for interconnection or transfer for access to memory bus
    • G06F13/1668—Details of memory controller
    • G06F13/1694—Configuration of memory controller to different memory types

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Communication Control (AREA)

Abstract

본 발명은 단일 메모리를 사용하여 고속의 통신을 효율적으로 지원하는 고속 통신장치 및 그 제어방법에 관한 것으로, 단일 메모리를 사용하는 고속 통신장치는, 전반적인 통신기능을 제어하는 데이타 생성기능을 수행하는 프로세서(21); 상기 프로세서(21)의 제어에 따라 통신 데이타를 복사하는 데이타 처리부(22); 상기 프로세서(21)와 데이타 처리부(22)에 따라 통신기능을 수행하는 프로토콜 처리부(23); 상기 데이타 처리부(22)에 의해 복사된 데이타와 함께 상기 프로토콜 처리부(23)에서 제공하는 프로토콜 정보도 저장하는 통신 메모리(24); 상기 프로토콜 처리부(23)의 통신기능에 따라 상기 통신 메모리(24)에 저장된 데이타의 전송을 수행하며 고속의 통신선로를 제어하는 선로 접속부(25);를 구비하는 것을 특징으로 하고, 고속 통신장치의 제어방법은, 데이타 처리부(22)가 할당된 통신 메모리(24)에 데이타를 저장하고 프로토콜 처리부(23)가 상기 데이타가 저장된 위치에 프로토콜 데이타를 만드는 제1단계; 상기 프로토콜 데이타를 선로 접속부(25)가 전송하면 상기 프로세서(21)가 상기 설정된 통신 메모리의 할당 영역을 해제하도록 하는 제2단계를 포함하는 데이타 송신 과정은, 선로 접속부(25)가 할당된 통신 메모리(24)의 위치에 수신되는 프로토콜 데이타를 저장하는 제3단계; 상기 프로토콜 데이타의 위치로 부터 프로세서(21)가 데이타를 얻고 데이타 처리부(22)에게 통신 메모리(24)의 할당영역을 해제시키는 제4단계를 포함하는 데이타 수신 과정을 특징으로 하여 보다 많은 데이타의 효과적인 고속 전송이 가능하게 하므로써 고속 통신 인터페이스의 기능을 최대한 보장할 수 있도록 한다.

Description

단일 메모리를 사용하는 고속 통신장치 및 그 제어방법
제1도는 일반적인 통신장치의 구성 블록도.
제2도는 본 발명에 따른 고속 통신장치의 구성 블럭도.
제3도는 본 발명에 따른 데이타 통신 처리 흐름도.
제4도는 본 발명에 따른 데이타 수신 처리 흐름도.
* 도면의 주요부분에 대한 부호의 설명
21 : 프로세서 22 : 데이타 처리부
23 : 프로토콜 처리부 24 : 통신 메모리
25 : 선로 접속부
본 발명은 고속 통신 인터페이스 기능을 갖는 통신장치에서 단일 메모리를 사용하여 데이타 처리 시간을 줄임으로써 고속의 통신을 효율적으로 지원하는 단일 메모리를 사용하는 고속 통신장치 및 그 제어방법에 관한 것이다.
기존의 통신장치에서는 통신선로를 통하여 데이타를 전송하고자 할 때, 프로세서가 통신을 위한 시간의 대부분을 메모리간의 데이타 복사 과정 및 단계별 통신 프로토콜을 순차적으로 지원할 때 발생되는 프로토콜 내부 데이타 처리 과정으로 인하여 통신 속도가 고속으로 될 때 적절하게 지원할 수 없었다.
이를 첨부된 제1도를 참조하여 자세히 살펴보면 다음과 같다.
제1도는 일발적인 통신장치의 구성 블록도로서, 11은 프로세서, 12는 데이타 처리부, 13은 데이타 메모리, 14는 프로토콜 처리부, 15는 통신 메모리, 16은 선로접속부를 각각 나타낸다.
도면에 도시된 바와 같이 프로세서(11)의 데이타 생성 기능 수행에 따라서 데이타 처리부(12)에서는 데이타 메모리(13)에 데이타를 생성하며, 데이타 생성후에 프로세서(11)는 이를 프로토콜 처리부(14)에 내용을 전달하고, 프로토콜 처리부(14)는 통신을 위한 통신 메모리(15)를 할당하여 데이타 메모리(13)로 부터 데이타를 얻어 해당 프로토콜 처리를 위한 헤더를 붙히고 통신 메모리(15)로 복사한 후, 선로접속부(16)를 통하여 통신 선로로 전달하게 된다.
또한, 경우에 따라 여러 가지 프로토콜 단계를 거치는 경우에는 헤더를 붙히고 데이타를 복사하는 과정이 여러번 반복된다.
상기한 바와 같이 기존에는 데이타를 저장하는 메모리가 데이타 메모리(13)와 통신 메모리(15)로 구분되어 있고, 통신 메모리(15)도 프로토콜 단계별로 구별되어야 하기 때문에 선로를 통하여 데이타를 전달하기 위해서는 반드시 데이타 메모리(13)와 통신 메모리(15)간, 그리고 통신 메모리(15)의 프로토콜 단계별로 통신 메모리(15) 내부에서의 데이타 복사가 이루어져야 한다.
따라서 기존의 일반적인 통신장치에서는 데이타를 전송하기 전에 상당한 데이타 처리 시간이 필요되게 되고, 전체적인 전송 과정은 데이타를 생성할 때와 메모리간의 데이타 복사과정등 중첩된 복사 과정이 있게 되어 통신의 효율을 저해하게 되므로, 결국 통신 속도가 고속으로 될 때 적절하게 지원할 수 없는 문제점이 있었다.
따라서, 본 발명은 상기 종래기술의 문제점을 해결하기 위하여 안출된 것으로, 단일 메모리를 사용함으로써 데이타 처리시간을 줄여 고속의 통신을 효율적으로 지원하도록 된 단일 메모리를 사용하는 고속통신장치 및 그 제어방법을 제공함에 그 목적이 있다.
상기 목적을 달성하기 위하여 본 발명의 단일 메모리를 사용하는 고속 통신장치는, 전반적인 통신기능을 제어하면서 데이타 생성기능을 수행하는 프로세서; 상기 프로세서의 제어에 따라 통신 데이타를 복사하는 데이타 처리부; 상기 프로세서와 데이타 처리부에 따라 통신기능을 수행하는 프로토콜 처리부; 상기 데이타 처리부에 의해 복사된 데이타와 함께 상기 프로토콜 처리부에서 제공하는 프로토콜 정보도 저장하는 통신 메모리; 상기 프로토콜 처리부의 통신기능에 따라 상기 통신 메모리에 저장된 데이타의 전송을 수행하며 고속의 통신선로를 제어하는 선로 접속부;를 구비하는 것을 특징으로 한다.
또한, 단일 메모리를 사용하는 고속 통신장치의 제어방법은, 데이타 처리부가 프로세서로 부터 전달받은 데이타를 할당된 통신 메모리에 저장하고 상기 프로세서의 송신명령에 의해 구동되는 프로토콜 처리부가 상기 데이타가 저장된 통신 메모리의 위치에 프로토콜 데이타를 만드는 제1단계; 상기 프로토콜 데이타를 선로 접속부가 통신선로를 통하여 전송하면 상기 프로세서가 전송 완료된 프로토콜 데이타의 통신 메모리 위치를 데이타 처리부에 전달하여 상기 설정된 송신 메모리의 할당 영역을 해제하도록 하는 제2단계를 포함하는 데이타 송신 과정과, 프로세서로 부터 수신 데이타의 크기를 전달받은 데이타 처리부가 통신 메모리의 영역을 할당하고 선로 접속부가 상기 할당된 통긴 메모리의 위치에 통신선로를 통하여 수신되는 프로토콜 데이타를 저장하는 제3단계; 상기 프로토콜 처리부가 상기 프로토콜 데이타의 위치를 데이타 처리부에 알리면 이 위치로 부터 프로세서가 데이타를 얻고 데이타 처리부에게 통신 메모리의 할당영역을 해제시키는 제4단계를 포함하는 데이타 수신 과정을 특징으로 한다.
이하, 첨부된 제2도 내지 제4도를 참조하여 본 발명의 일실시예를 상세히 설명한다.
제2도는 본 발명에 따른 고속 통신장치의 구성 블럭도로서, 21은 프로세서, 22는 데이타 처리부, 23은 프로토콜 처리부, 24는 통신 메모리, 25는 선로 접속부를 각각 나타낸다.
도면에 도시된 바와 같이 전반적인 통신기능을 제어하는 프로세서(21)는 데이타 생성기능을 수행하고, 데이타 처리부(22)는 상기 프로세서(21)의 제어에 따라 통신 데이타를 복사하며, 프로토콜 처리부(23)는 상기 프로세서(21)와 데이타 처리부(22)에 따라 통신기능을 수행한다.
통신 메모리(24)는 상기 데이타 처리부(22)에 의해 복사된 데이타와 함께 상기 프로토콜 처리부(23)에서 제공하는 프로토콜 정보도 저장하고, 선로 접속부(25)는 상기 프로토콜 처리부(23)의 통신기능에 따라 상기 통신 메모리(24)에 저장된 데이타의 전송기능을 수행하며 고속의 통신선로를 제어한다.
제3도는 본 발명에 따른 데이타 송신 처리 흐름도로서, 데이타를 송신하고자 할 때, 먼저, 프로세서(21)는 데이타 처리부(22)에게 송신 데이타를 전달하고(301), 송신명령을 프로토콜 처리부(23)에게 전달한 후(302), 송신완료 대기상태가 되며, 상기 송신완료 대기상태에서 프로토콜 처리부(23)로 부터 송신완료 메시지를 수신하여(303), 송신완료가 확인되면(304), 송신완료 데이타를 데이타 처리부(22)로 전달한다(305).
데이타 처리부(22)는 데이타 수신 대기상태에서 상기 프로세서(21)로 부터 데이타를 수신하는데(306), 상기 데이타가 송신 데이타이면 통신 메모리(24)를 할당받아(307,308), 일정한 위치에 송신 데이타를 저장하고(309), 상기 송신 데이타가 저장된 통신 메모리(24)의 위치를 상기 프로토콜 처리부(23)에 알리며(310), 상기 데이타가 송신완료 데이타이면 통신 메모리(24)의 할당영역을 해제한다(307, 311).
프로토콜 처리부(23)는 송신명령 수신 대기상태에서 상기 프로세서(21)로 부터 송신명령을 수신하여(312), 송신명령을 확인하면(313), 메모리 위치 수신 대기상태가 되어 상기 데이타 처리부(22)로 부터 메모리 위치를 수신하고(314), 상기 위치 수신을 확인하면(315), 이 위치에 상기 저장된 송신 데이타의 프로토콜 정보를 저장하여(316), 프로토콜 데이타를 생성한다(317).
그리고, 상기 프로토콜 처리부(23)가 선로 접속부(25)를 구동하여 프로토콜 데이타를 통신 선로를 통하여 송신한 후(318), 송신이 완료되면(319), 송신 완료 메시지를 상기 프로세서(21)에 전달한다(320).
상기와 같은 데이타 송신 처리 흐름을 정리하면 다음과 같다.
프로세서(21)가 데이타를 송신하고자 할 때, 데이타 처리부(22)에게 데이타를 전달하고, 송신명령을 프로토콜 처리부(23)에게 전달한다. 이때 데이타 처리부(22)는 송신 데이타의 내용을 저장하기 위한 통신 메모리(24)를 할당받아, 이 메모리의 일정한 위치에 프로세서(21)로 부터 전달받은 데이타를 저장하고, 프로토콜 처리부(23)에 메모리의 위치를 알려준다.
상기 프로토콜 처리부(23)는 프로세서(21)로 부터의 송신명령에 의해 구동되고, 데이타 처리부(22)로 부터 데이타를 저장한 메모리 위치를 전달 받은 이후, 그 메모리의 지정된 위치를 이미 저장된 송신 데이타의 프로토콜 정보를 저장하여 프로토콜 데이타를 만든다. 이때 프로토콜 처리부(23)는 프로토콜 데이타의 위치를 선로 접속부(25)에 전달하여 통신 메모리(24)로 부터 프로토콜 데이타를 통신 선로를 통하여 전송하게 된다.
전송이 종료되면 종료결과가 프로세서(21)에게 보고되며, 프로세서(21)는 전송 완료된 프로토콜 데이타의 메모리 위치를 데이타 처리부(22)에 전달하여 설정된 통신 메모리의 할당 영역을 해제하도록 한다.
제4도는 본 발명에 따른 데이타 수신 처리 흐름도로서, 데이타를 수신하고자 할 때, 프로세서(21)는 데이타 처리부(22)로 데이타 크기를 전달하고(401), 프로토콜 처리부(23)로 수신명령을 전달하여(402), 수신완료 대기상태가 된 후, 프로토콜 처리부(23)로 부터 수신완료 메시지를 전달받아(403), 수신완료를 확인하면(404), 데이타 처리부(22)로 수신완료 데이타를 전달하고(405), 수신 데이타 대기상태가 된다.
상기 수신 데이타 대기상태에서 데이타 처리부(22)로 부터 수신 데이타를 전달받아(406), 데이타 전달이 확인되면(407), 수신 데이타를 획득한다(408).
데이타 처리부(22)는 데이타 대기상태에서 프로세서(21)로 부터 데이타를 수신하는데(409), 상기 데이타가 수신 데이타이면 통신 메모리(24)를 할당하고(410,411), 상기 메모리 위치를 프로토콜 처리부(23)로 전달하며(412), 상기 데이타가 수신완료 데이타이면 통신 메모리(24)의 할당영역을 해제하고(410,413), 수신 데이타를 프로세서(21)로 전달한다(414).
프로토콜 처리부(23)는 수신명령 대기상태에서 프로세서(21)로 부터 수신명령이 전달되어(415), 수신명령이 확인되면(416), 메모리 위치 대기 상태가 되고, 상기 메모리 위치 대기상태에서 데이타 처리부(22)로 부터 메모리 위치를 수신하여(417), 위치 수신을 확인하면(418), 선로 접속부(25)에 수신위치를 기록하고(419), 통신선로를 통한 데이타 수신 대기상태가 된다(420).
상기 데이타 수신 대기상태에서 데이타가 수신되면(421), 데이타 오류를 확인하여(422), 오류가 없으면 수신완료 메시지를, 오류가 있으면 수신오류 메시지를 프로세서(21)로 전달한다(423,424).
상기와 같은 데이타 수신 처리 흐름을 정리하면 다음과 같다.
프로세서(21)가 데이타 처리부(22)에게 수신 데이타의 크기를 전달하고, 수신 명령을 프로토콜 처리부(23)에게 전달한다. 이때, 데이타 처리부(22)는 수신 지시에 따라서 프로토콜 데이타를 수신하기 위한 통신 메모리(24)의 영역을 할당하고, 상기 통신 메모리(24)의 위치를 프로토콜 처리부에(23)에 전달하면, 프로토콜 처리부(23)는 선로접속부(25)에게 이 위치를 기억시킨다.
이후, 통신선로를 통하여 프로토콜 데이타가 수신될 때 선로 접속부(25)는 자신이 기억하는 통신 메모리(24)의 위치에 수신되는 프로토콜 데이타를 저장한다. 프로토콜 데이타가 완전히 수신되었으면 선로 접속부(25)는 수신된 프로토콜 데이타에 관한 정보를 프로토콜 처리부(23)에 전달한다.
상기 프로토콜 처리부(23)는 정보에 따라서 메모리에 있는 수신 프로토콜 데이타의 프로토콜 정보를 해석하여 옳바른 내용이면 데이타 처리부(22)에 프로토콜 데이타의 데이타 위치를 알려주고, 그렇지 않은 경우는 폐기한다.
데이타 처리부(22)는 프로토콜 처리부(23)에서 전달된 데이타 위치로 부터 데이타를 읽어 프로세서(21)에 알려주며, 결국 프로세스(21)는 데이타를 얻게 된다. 마지막으로 프로세서(21)는 할당된 프로토콜 데이타의 영역을 데이타 처리부(22)에게 해제하도록 명령하여 통신 메모리(24)의 할당영역을 해제시키고, 다시 데이타를 수신하기 위해 수신 데이타의 크기를 데이타 처리부(22)에게, 수신 명령을 프로토콜 처리부(23)에게 전달하여 계속적인 수신과정이 이루어지도록 한다.
상기한 바와 같이 본 발명에 따른 고속 통신장치 및 그 제어방법은, 고속 전송을 위해서 데이타 처리 과정을 줄이고, 통신 데이타를 저장하는 메모리를 단일화 하여 보다 많은 데이타의 효과적인 고속 전송이 가능하게 하므로써 고속 통신 인터페이스의 기능을 최대한 보장할 수 있도록 한다.
또한, 기존의 일반적인 통신 방법으로서는 극복할 수 없는 전송 능력의 한계를 해결할 수 있으므로 고속 통신에 적절히 대처할 수 있다.

Claims (6)

  1. 전반적인 통신기능을 제어하는 데이타 생성기능을 수행하는 프로세서(21); 상기 프로세서(21)의 제어에 따라 통신 데이타를 복사하는 데이타 처리부(22); 상기 프로세서(21)와 데이타 처리부(22)에 따라 통신기능을 수행하는 프로토콜 처리부(23); 상기 데이타 처리부(22)에 의해 복사된 데이타와 함께 상기 프로토콜 처리부(23)에서 제공하는 프로토콜 정보도 저장하는 통신 메모리(24); 및 상기 프로토콜 처리부(23)의 통신기능에 따라 상기 통신 메모리(24)에 저장된 데이타의 전송을 수행하며 고속의 통신선로를 제어하는 선로 접속부(25)를 구비하는 것을 특징으로 하는 단일 메모리를 사용하는 고속통신장치.
  2. 단일 메모리를 사용하는 고속 통신장치에 적용되는 제어방법에 있어서, 데이타 송신 과정은, 데이타 처리부(22)가 프로세서(21)로 부터 전달받은 데이타를 할당된 통신 메모리(24)에 저장하고 상기 프로세서(21)의 송신명령에 의해 구동되는 프로토콜 처리부(23)가 상기 데이타가 저장된 통신 메모리(24)의 위치에 프로토콜 데이타를 만드는 제1단계; 및 상기 프로토콜 데이타를 선로 접속부(25)가 통신선로를 통하여 전송하면 상기 프로세서(21)가 전송 완료된 프로토콜 데이타의 통신 메모리(24) 위치를 데이타 처리부(22)에 전달하여 상기 설정된 통신 메모리(24)의 할당 영역을 해제하도록 하는 제2단계를 포함하며, 데이타 수신 과정은, 상기 프로세서(21)로 부터 수신 데이타의 크기를 전달받은 데이타 처리부(22)가 통신 메모리(24)의 영역을 할당하고 선로 접속부(25)가 상기 할당된 통신 메모리(24)의 위치에 통신선로를 통하여 수신되는 프로토콜 데이타를 저장하는 제3단계; 및 상기 프로토콜 처리부(23)가 상기 프로토콜 데이타의 위치를 데이타 처리부(22)에 알리면 이 위치로 부터 프로세서(21)가 데이타를 얻고 데이타 처리부(22)에게 통신 메모리(24)의 할당영역을 해제시키는 제4단계를 포함하는 것을 특징으로 하는 단일 메모리를 사용하는 고속 통신장치의 제어방법.
  3. 제2항에 있어서, 상기 제1단계는, 프로세서(21)가 데이타 처리부(22)에게 데이타를 전달하고 송신명령을 프로토콜 처리부(23)로 전달하는 제5단계; 상기 데이타 처리부(22)가 통신 메모리(24)를 할당받아 일정한 위치에 상기 전달받은 송신 데이타를 저장하고 프로토콜 처리부(23)에 상기 데이타가 저장된 통신 메모리(24)의 위치를 알리는 제6단계; 및 상기 송신명령에 의해 구동되는 프로토콜 처리부(23)가 상기 전달받은 통신 메모리(24)의 위치에 상기 저장된 송신 데이타의 프로토콜 정보를 저장하여 프로토콜 데이타를 만드는 제7단계를 포함하는 것을 특징으로 하는 단일 메모리를 사용하는 고속 통신장치의 제어방법.
  4. 제2항에 있어서, 상기 제2단계는, 상기 프로토콜 처리부(23)가 프로토콜 데이타의 선로 접속부(25)에 전달하여 통신 메모리(24)로 부터 프로토콜 데이타를 통신 선로를 통하여 전송하도록 하는 제5단계; 및 전송이 종료되면 프로세서(21)가 전송 완료된 프로토콜 데이타의 메모리 위치를 데이타 처리부(22)에 전달하여 설정된 통신 메모리(24)의 할당영역을 해제하도록 하는 제6단계를 포함하는 것을 특징으로 하는 단일 메모리를 사용하는 고속 통신장치의 제어방법.
  5. 제2항에 있어서, 상기 제3단계는, 상기 프로세서(21)가 데이타 처리부(22)에게 수신 데이타의 크기를 전달하고 수신 명령을 프로토콜 처리부(23)에게 전달하는 제5단계; 상기 데이타 처리부(22)가 수신 지시에 따라서 프로토콜 데이타를 수신하기 위한 통신 메모리(24)의 영역을 할당하고 그 위치를 프로토콜 처리부(23)에 전달하는 제6단계; 상기 수신명령에 의해 구동되는 프로토콜 처리부(23)가 선로 접속부(25)에 상기 할당된 통신 메모리(24)의 위치를 기억시키는 제7단계; 및 통신선로를 통하여 프로토콜 데이타가 수신될 때 선로 접속부(25)가 상기 기억된 통신 메모리(24)의 위치에 수신되는 프로토콜 데이타를 저장하는 제8단계를 포함하는 것을 특징으로 하는 단일 메모리를 사용하는 고속 통신장치의 제어방법.
  6. 제2항에 있어서, 상기 제4단계는, 상기 프로토콜 데이타가 완전히 수신되었으면 선로 접속부(25)가 수신된 프로토콜 데이타에 관한 정보를 프로토콜 처리부(23)에 전달하는 제5단계; 상기 프로토콜 처리부(23)가 상기 통신 메모리(24)에 있는 수신 프로토콜 데이타의 프로토콜 정보를 해석하여 옳바른 내용이면 데이타 처리부(22)에 프로토콜 데이타의 위치를 알려주고, 그렇지 않은 경우는 폐기하는 제6단계; 및 상기 데이타 처리부(22)가 전달된 데이타 위치로 부터 데이타를 읽어 프로세서(21)에 알리면 데이타를 얻은 프로세서(21)가 할당된 프로토콜 데이타의 영역을 데이타 처리부(22)에게 해제하도록 하는 제7단계를 포함하는 것을 특징으로 하는 단일 메모리를 사용하는 고속 통신장치의 제어방법.
KR1019950053950A 1995-12-22 1995-12-22 단일 메모리를 사용하는 고속 통신장치 및 그 제어방법 KR0154617B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019950053950A KR0154617B1 (ko) 1995-12-22 1995-12-22 단일 메모리를 사용하는 고속 통신장치 및 그 제어방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019950053950A KR0154617B1 (ko) 1995-12-22 1995-12-22 단일 메모리를 사용하는 고속 통신장치 및 그 제어방법

Publications (2)

Publication Number Publication Date
KR970049674A KR970049674A (ko) 1997-07-29
KR0154617B1 true KR0154617B1 (ko) 1998-11-16

Family

ID=19442781

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019950053950A KR0154617B1 (ko) 1995-12-22 1995-12-22 단일 메모리를 사용하는 고속 통신장치 및 그 제어방법

Country Status (1)

Country Link
KR (1) KR0154617B1 (ko)

Also Published As

Publication number Publication date
KR970049674A (ko) 1997-07-29

Similar Documents

Publication Publication Date Title
US4510599A (en) Prioritized unidirectional distributed bus accessing system
KR0154617B1 (ko) 단일 메모리를 사용하는 고속 통신장치 및 그 제어방법
JP2003258880A (ja) ネットワークおよびノードおよびデータ転送方法
US5148537A (en) Method and apparatus for effecting an intra-cache data transfer
US4575846A (en) Data communication system
JP3139210B2 (ja) 通信制御方法
KR0151914B1 (ko) 공통 데이타 구조를 이용한 프로토콜 변환방법
JPH0294943A (ja) データ転送方式
JP2000358039A5 (ko)
CN118964240A (zh) 缓冲存储器及其数据传输方法、usb传输设备
JPH0365702B2 (ko)
JP2927093B2 (ja) 蓄積型ファクシミリ交換機
JPH01106575A (ja) 写真伝送方式
JPS6229335A (ja) 通信制御方法
JPH0341543A (ja) 通信ネットワーク上の制御装置のデータバッファ制御方式
JPH05236057A (ja) 遠隔ファイル交換システム
JPH1124945A (ja) 複数プロセス間におけるデータ転送方法及び方式
JPH02185145A (ja) 通信制御装置
JP2823788B2 (ja) Ｆａｘ機能を持つコンピュータシステム
JPH0294733A (ja) プログラマブルコントローラの通信方式
JPH0149065B2 (ko)
JPH11345149A (ja) リモートメンテナンスシステム
JPS61262955A (ja) 通信制御装置のバツフア管理方式
JPH0998199A (ja) データ転送方法
JPH04287456A (ja) 伝送制御装置

Legal Events

Date Code Title Description
A201 Request for examination
PA0109 Patent application

Patent event code: PA01091R01D

Comment text: Patent Application

Patent event date: 19951222

PA0201 Request for examination

Patent event code: PA02012R01D

Patent event date: 19951222

Comment text: Request for Examination of Application

PG1501 Laying open of application
E701 Decision to grant or registration of patent right
PE0701 Decision of registration

Patent event code: PE07011S01D

Comment text: Decision to Grant Registration

Patent event date: 19980630

GRNT Written decision to grant
PR0701 Registration of establishment

Comment text: Registration of Establishment

Patent event date: 19980710

Patent event code: PR07011E01D

PR1002 Payment of registration fee

Payment date: 19980710

End annual number: 3

Start annual number: 1

PG1601 Publication of registration
PR1001 Payment of annual fee

Payment date: 20010627

Start annual number: 4

End annual number: 4

PR1001 Payment of annual fee

Payment date: 20020628

Start annual number: 5

End annual number: 5

PR1001 Payment of annual fee

Payment date: 20030701

Start annual number: 6

End annual number: 6

FPAY Annual fee payment

Payment date: 20040630

Year of fee payment: 7

PR1001 Payment of annual fee

Payment date: 20040630

Start annual number: 7

End annual number: 7

LAPS Lapse due to unpaid annual fee
PC1903 Unpaid annual fee

Termination category: Default of registration fee

Termination date: 20060610