JPH0294733A - プログラマブルコントローラの通信方式 - Google Patents

プログラマブルコントローラの通信方式

Info

Publication number
JPH0294733A
JPH0294733A JP63244016A JP24401688A JPH0294733A JP H0294733 A JPH0294733 A JP H0294733A JP 63244016 A JP63244016 A JP 63244016A JP 24401688 A JP24401688 A JP 24401688A JP H0294733 A JPH0294733 A JP H0294733A
Authority
JP
Japan
Prior art keywords
communication
line
buffer
host computer
processing
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP63244016A
Other languages
English (en)
Inventor
Shigeru Masuda
茂 増田
Masahiro Sano
正浩 佐野
Junko Ito
順子 伊藤
Junichi Hamano
順一 浜野
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Ltd
Original Assignee
Hitachi Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Ltd filed Critical Hitachi Ltd
Priority to JP63244016A priority Critical patent/JPH0294733A/ja
Publication of JPH0294733A publication Critical patent/JPH0294733A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Communication Control (AREA)
  • Small-Scale Networks (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明はネットワークシステムの通信方式に係り、特に
プログラマブルコントローラのネットワークシステムに
於ける通信に好適な、通信制御装置の受信バッファ制御
方法に関する。
〔従来の技術〕
リアルタイム通信の為の通信処理時間短縮を考えると、
バッファ制御とメモリ管理が複雑であり、その為の処理
時間及びメモリの有効使用が問題となる。従来の方法に
よれば、受信バッファの大きさを1種類又は、大小2種
として、それらをメモリ内に多数確保しておき、必要時
にいくつかを組合せて使用している。この方法に関連す
るものとしては特開昭62−40559号が挙げられる
【発明が解決しようとする問題点〕
従来の方式では、伝送路上から受信したデータがどこか
ら送信され、その内容は何であるかは、データの内容f
ic参照しなければ分からない為、そのデータ長の長短
にかかわらず、複数バイトの固定長受信バッファを複数
個確保しておかなければならない。又、通信の頻度が高
い場合、頻繁にデータの識別処3!!illを行なう必
要があり、これが通信オーバヘッドの増加を招いて、高
速のリアルタイム通信を要求する制御システムでは問題
となる。
本発明は、ネットワークシステムの持つプログラムダウ
ンロード等の機能を制約することなく、メモリ管理の簡
略化t−図り、シーケンス制御に於ける効率的なリアル
タイム通信を実現する事を目的とする。
〔問題点を解決するための手段〕
上記目的を達成する為、通信制御装置の受信バッファを
以下の2種類とじ九。プログラマブルコントローラのネ
ットワークシステムでは、制御情報の高碩度高速通信と
、上位計算機との各種情報の低頻度通信とがある。した
がって、固定長でおる制御情報には、相手別かつデータ
種別に専用回線を設け、この受信バッファは、メモリエ
リア内に、大きさとメモリ上の位置を固定して設置する
これを固定長1」バッファとする。一方、上位計算機と
の各種処理は、低頻度であるので、各通信制御装置に、
1回線を未設定状態で割当て、考えられる各種処理に対
応出来る受信バッファ用メモリエリアを確保する。この
エリアに回線が設定され次際、その処理に適当な大きさ
、数の受信バッファが設定される。この受信バッファを
、可変受信バッファとする。以上2種の受信バッファを
使用して通i′jfc行なう。
〔fL用〕
プログラマブルコントローラのネットワークシステムの
場合、定常的に交換される制御情報は固定長である。し
たがって、情報交換を必要とする相手との間に、専用の
論理回線を設定すればこの凹線の受1Bバッファは、制
御信号の大きささえあればよく、又その大きさは不変で
ある。この為、複数の回線の持つそれぞれの受信バッフ
ァをメモリエリア上に、隙間なく詰めて設定し、かつそ
の位置も固定することが出来る。この様に、固定受イ」
バッファ全メモリエリア上に設定する事で、メモリ管理
の簡略化と通信処理時間の短縮が実現される。一方、可
変受信バッファは、上位計算機からの非定常処理の要求
が発生した時に使用される。
通信制御装置に1通信要求を受けると、この処理の為に
論理回線を設定する。次に、この@線で行なう処理に最
も適し良形に、確保しであるメモリエリアを、分割して
受信バッファとして設定する。
したがってこの可変受信バッファは、各非定常処理に対
して最も適し良形で設定されるので、各処理を効率良く
行なう事が出来る。処理終了後は。
この回線は、解除され、次の非定常処理に備えるので、
この1回線で、各種処理に対応出来る。したがって、可
変受信バッファは、各通信制御装置に1つだけ用意すれ
ばよい。以上の様に、固定受信バッファ及び可変受信バ
ッファを使用する事で、メモリエリア管理の簡略化と通
信処理時間の短縮による通信オーバヘッドの減少によっ
て制御システムのリアルタイム通信が実現出来る。
〔実施例コ 次に、本発明の一実施例を図t−参照して説明する。g
1図はメモリエリア内での本発明による受信バッファ設
定の状Ml示す。図中のバッファ1 a e 1 b〜
4a、4bは、固定受信バッファでありa、bの2個の
受信バッファを1論理回線分としている。したがってこ
の図に於ては、制御信号交換用に4本の論理回線を想定
している。又、図中10のバッファは可変バッファであ
り、通常は回線が未設定であるので、メモリエリア上に
、領域を確保しているだけである。回線設定時は、この
領域内を適当に区切って受信バッファとして使用するも
のである。第2図は従来方式のバッファ設置の伏a全示
す。図中のバッファ1〜8はすべて同じ大きさであり複
数個メモリエリア内に設定されており、各回線が、どの
バッファを使用するかは、不定でおる。第3図は、本方
式によるプログラマブルコントローラ(以下、PCと称
する)のネットワークシステムの構成を示す。第3図に
於て、31〜53はPCで、これらは互いに制御信48
−′ft交換しながら協調運転を行なう。40は上位計
算機であり、各PCに対し非定常で、プログラムダウン
ロード、モニタ等の処理を行なうものである。以下、第
3図に示すシステムに於て、その動作を通して本発明の
詳細な説明する。まずシステム立上げ時に各PCは、互
いに制御信号の交換を必要とする他のPCK対して、論
理回線を設ける様に通信制御装置に要求する。この場合
、同じ相手PCK対してでも、その制御信号の種類が異
なる場合は、これらを分けて2回線とする。この様にし
て各pcは相手pc別又は、制御情報別K、制御情報交
換用の専用論理回線を持つ。こうすることにより、PC
の制御動作中に回線の設定及び解除処理が不要となり通
信処理時間が短縮される。次にこれらの回線に対して、
受信バッファを設定する。受信バッファは、各回線別の
設定とする。制御信号交換用の回線で通常転送されるデ
ータ社歌バイトと短かくまた、制御信号は、プログラム
を入力する際に予め設定され、PCが制御動f¥″を開
始し次後も不変となる為、データ長は不変である。した
がって、ある回線に確保すべき受信バッファは、転送さ
れる制御信号が入る大きさだけあればよいので、七の大
きさと、メモリエリア上の位置を固定することが出来る
。この様にしてメモリエリアに受信バッファを配置すれ
ば、第1図の様になる。受信バッファの大きさは、転送
データの大きさに対して最適化され、メモリ上での受信
バッファ位置が回線毎に固定されているので、バッファ
リング処理が161略化し1通信オーバヘッドが減少す
る。この様な受信バッファを固定受(iバッファと呼ぶ
。次に上位計算機等からの非定常処理の通信回線設定要
求に備え、各pcは。
回線設定待ち要求を通信制御装置1こ発行する。この回
線が設定された場合に使用する受信バッファの為に、バ
ッファメモリ上にエリアを確保しておく。このエリアは
、考えられる各種処理を効率良く行なえるだけの大きさ
を持たせるものとする。
受信バッファは回線が設定されfc際、このエリア内に
、その時の処理に最も適した形で設置さn、各処理全効
率良く行なう様にする。この受信バッファを可変受信バ
ッファと呼ぶ。以上の処理をシステム立上げ時に完了す
る。以後各PCは、固定バッファを使用した専用回線に
よって互いに制御情報を交換しながら協調運転を開始す
る。次に、上位計算機からある任意のPCK対してダウ
ンロード等の非定常処理を行なう場合について述べる。
まず上位計算機は、自分の通信制御装置に対して目的の
PCと論理回線を設定する様に要求する。
回線設定要求を受けtpc側通信制御装置は、直ちに回
線を設定し、処理の種類に最適の形の受信バッファt−
あらかじめ確保されているエリアに設置する。例えば、
ダウンロードの場合は、長データの一括転送であるので
、受信バッファは大きな物を用意する。反対にモニタの
場合は、短データであるので、小さなバッファでよい。
上位計算機は、この専用回線を使用して処理を行なう。
処理を完了すると通信制御装置に対して回線の解除を要
求し、回線とその為に設置された受信バッファを消去す
る。この後、PCは、次の非定常処理に備えて、再び通
信制御装置に対して、回線設定要求待ち要求を発行して
おく。以上の様に本方式では、制御信号の交換等の用途
の定まった通信には、それぞれ、相手及びデータの種別
毎に専用回線を設け、それぞれに、最適な大きさの固定
受信バッファを、与えることで1通信制御装置内の通口
処理の簡略化による通(ご処理時間の短縮全図9、又、
上位計算機からのダウンロード等の、頻度の低い非定常
処理に対しては、1回線を常時、設定待機状tpとして
おくことで対処し、この回線の受信バッファは大きさ及
び数をその時々の処理に最適化して設置する可変受信バ
ッファとする。このことにより、1回線で各腫非定常処
理に対応出来、かつ、可変受信バッファによって、それ
ぞれの処理を最適な形で実行出来るので非定常処理の効
率的な実行が出来る。
〔発明の効果〕
本発明によれば、転送されるデータの大きさに合わせて
受信バッファを設定するので、バッファメモリ内の各受
信バッファは、回線別にその位置が固定されている。こ
の念めバッファ制御が簡略化し、通信制御時間が短縮す
る。さらに、立上げ時にこれらの制御情報用の専用回線
を設定しているので、PCの制御動作中に回線の設定解
除処理かなく、制御情報の高速転送が実現出来る。一方
、頻度の低い非定常の各種処理に対しては、−回線を常
に設定待ち状態として待機させて対応する。
この回線は、その処理の間だけ、それに最適な形の受信
バッファを設定して存在し、処理終了後は、回線とバッ
ファは消去されて、次の処理の為に。
再び設定待ち状態となる。これにより少ない通信資源で
頻度の低い各処理に対し、それぞれに最も適した形で対
応出来る。
【図面の簡単な説明】
第1図は本発明の一実施例のバッファメモリ内受信バッ
ファ配置図、第2図は従来方式によるバッファメモリ内
の受信バッファ配置図、第3図は本発明方式によるプロ
グラマブルコントローラネットワークシステムの一実施
例を示すブロック図である。 符号の説明 1〜8・・・受信バッファ、 1a、1b〜4a、4b・・・固定受信バッファ、10
・・・可変受信バッファ、 20・・・バッファメモリ、 22・・・伝送路、 26・・・通信制御装置。 第 図 第 ? 口

Claims (1)

    【特許請求の範囲】
  1. 1、複数のプログラマブルコントローラと、その管理を
    行なう上位計算機を、伝送路により相互接続し、各プロ
    グラマブルコントローラ及び上位計算機と伝送路とは、
    同時に複数の論理回線を設定して、それぞれを回線番号
    により独立して管理する通信制御装置で接続したネット
    ワークシステムに於て、通信制御装置内に高頻度高速通
    信用として通信相手及びデータ種毎に設定した論理回線
    の為の固定した複数の受信バッファと、上位計算機との
    プログラム転送又はモニタ等の低頻度通信用に準備した
    1つの未設定の論理回線の為の可変受信バッファの2種
    を備え、高頻度高速通信と低頻度通信を両立したことを
    特徴とするプログラマブルコントローラの通信方式。
JP63244016A 1988-09-30 1988-09-30 プログラマブルコントローラの通信方式 Pending JPH0294733A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP63244016A JPH0294733A (ja) 1988-09-30 1988-09-30 プログラマブルコントローラの通信方式

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP63244016A JPH0294733A (ja) 1988-09-30 1988-09-30 プログラマブルコントローラの通信方式

Publications (1)

Publication Number Publication Date
JPH0294733A true JPH0294733A (ja) 1990-04-05

Family

ID=17112457

Family Applications (1)

Application Number Title Priority Date Filing Date
JP63244016A Pending JPH0294733A (ja) 1988-09-30 1988-09-30 プログラマブルコントローラの通信方式

Country Status (1)

Country Link
JP (1) JPH0294733A (ja)

Similar Documents

Publication Publication Date Title
US4744078A (en) Multiple path multiplexed host to network data communication system
KR20000053380A (ko) 다양한 기능 모듈 접속용 포트 매니저 제어기
JPH08288941A (ja) コンピュータ・システム及びメッセージ転送方法
JPH0787461B2 (ja) ロ−カルエリアネツトワ−クシステム
US7577774B2 (en) Independent source read and destination write enhanced DMA
JPH07143202A (ja) システムを構成する方法、デバイスを構成する方法、制御装置およびシステム
JPH0294733A (ja) プログラマブルコントローラの通信方式
JPS6298444A (ja) デ−タ通信方式
JP3651672B2 (ja) 演算処理システム、特に通信装置のための演算処理システム
JP2003289315A (ja) パケット転送装置およびパケット転送方法
JP2001127767A (ja) パケット転送システム及びそれを用いたパケット転送方法
JPH06301607A (ja) マルチアクセスi/o制御方式
JP2564550B2 (ja) 統合交換機
JPH01147939A (ja) ロボット制御方式
KR100275069B1 (ko) 에취에스비인터페이스프로그램을이용한노드간메시지전송방법
JP2721290B2 (ja) 通信制御装置
KR20000052625A (ko) 듀얼 클럭 시스템의 포스트 라이트 버퍼
JP3067155B2 (ja) データ転送装置
JPS61260350A (ja) 並列処理制御方式
JPH10320345A (ja) バスコントローラ
JPH02149049A (ja) 通信制御方式
JPS6336459A (ja) 高速dma転送方式
JPH01251267A (ja) データ転送システム
JPH01174042A (ja) 回線制御方式
JPH0511453B2 (ja)