JPWO2022102253A5

JPWO2022102253A5 -

Info

Publication number: JPWO2022102253A5
Application number: JP2022561309A
Authority: JP
Filing date: 2021-09-22
Publication date: 2023-01-31

Description

実施の形態における半導体装置について、図１～図３を用いて説明する。図１は、実施の形態の半導体装置の平面図であり、図２は、実施の形態の半導体装置のはんだの平面図であり、図３は、実施の形態の半導体装置の断面図である。なお、図１及び図２に示される中心線ＣＬ１は、金属ベース板３０の対向する一対の短辺３１ａ，３１ｃに平行であって、一対の短辺３１ａ，３１ｃに挟まれた真ん中を通る。また、中心線ＣＬ２は、金属ベース板３０の対向する一対の長辺３１ｂ，３１ｄに平行であって、一対の長辺３１ｂ，３１ｄに挟まれた真ん中を通る。すなわち、中心線ＣＬ１，ＣＬ２の交点は、平面視で半導体装置１０の中心点である。なお、中心線ＣＬ１は破線、中心線ＣＬ２は一点鎖線である。また、図２は、図１において半導体ユニット２０ａ，２０ｂを除いた際のはんだ２５ａ，２５ｂの平面図である。図３は、図１の一点鎖線Ｘ－Ｘにおける断面図を示している。

また、半導体チップ２８ａ，２８ｂに代えて、ＩＧＢＴ及びＦＷＤの機能を合わせ持つＲＣ（Reverse-Conducting）－ＩＧＢＴを用いてもよい。また、図１及び図３では、２組の半導体チップ２８ａ，２８ｂが設けられている場合を示しているに過ぎない。２組に限らず、半導体装置１０の仕様等に応じた組数を設けることができる。但し、このような半導体チップは、セラミックス回路基板２１における応力緩和領域２５ａ１～２５ａ３，２５ｂ１～２５ｂ３と重畳する低放熱領域２９ａ，２９ｂを除いたおもて面に接合される。

一方で、半導体チップ２８ａ，２８ｂから発生される熱はセラミックス回路基板２１からはんだ２５ａ，２５ｂを伝導して金属ベース板３０から外部に放熱される。この際、熱が伝導するはんだ２５ａ，２５ｂの箇所に空隙があれば熱伝導率が低下して（熱抵抗が増加して）、放熱性が低下してしまう。特に、はんだ２５ａ，２５ｂに含まれる応力緩和領域２５ａ１～２５ａ３，２５ｂ１～２５ｂ３は他の領域よりも空隙の密度が高いため、熱伝導率の低下が大きい。このため、平面視で、応力緩和領域２５ａ１～２５ａ３，２５ｂ１～２５ｂ３にそれぞれ重畳して、セラミックス回路基板２１のおもて面に低放熱領域２９ａ，２９ｂが設定されている。そして、半導体チップ２８ａ，２８ｂは、セラミックス回路基板２１の低放熱領域２９ａ，２９ｂを除いたおもて面の回路パターン２４ｂ，２４ｃに接合される。このため、半導体装置１０の放熱性の低下を抑制することができる。

そこで、上記の半導体装置１０では、半導体チップ２８ａ，２８ｂと金属ベース板３０と金属ベース板３０にはんだ２５ａ，２５ｂにより接合されたセラミックス回路基板２１とを備える。金属ベース板３０は、平面視で矩形状を成し、おもて面に接合領域３６ａ，３６ｂが設定され、対向する一対の短辺３１ａ，３１ｃに平行であって、一対の短辺３１ａ，３１ｃで挟まれた真ん中に中心線ＣＬ１が設定されている。セラミックス回路基板２１は、平面視で矩形状のセラミックス基板２２と、セラミックス基板２２のおもて面に形成され、半導体チップ２８ａ，２８ｂが接合される回路パターン２４ｂと、セラミックス基板２２の裏面に形成され、接合領域３６ａ，３６ｂにはんだ２５ａ，２５ｂにより接合される金属板２３と、を含む。この際、はんだ２５ａ，２５ｂは、中心線ＣＬ１から遠い側の一方の縁部に、はんだ２５ａ，２５ｂに含まれる空隙の密度が他の領域よりも高い応力緩和領域２５ａ１，２５ｂ１を備える。このような半導体装置１０では、セラミックス回路基板２１に、平面視で、応力緩和領域２５ａ１，２５ｂ１に重畳する低放熱領域２９ａ，２９ｂを設けている。このため、半導体装置１０では、低放熱領域２９ａ，２９ｂを避けて半導体チップ２８ａ，２８ｂをセラミックス回路基板２１に接合することができる。したがって、半導体装置１０は、はんだ２５ａ，２５ｂの厚さを低減しつつ、セラミックス回路基板２１及びはんだ２５ａ，２５ｂの破壊を抑制して、小型化、高温での安定的動作を図ることができる。

このように金属ベース板３０の長辺３１ｂ，３１ｄに沿って、中心線ＣＬ１に対して線対称に複数の半導体ユニット２０ａ，２０ｂをはんだ２５ａ，２５ｂを介して配置させた場合には、半導体ユニット２０ａ，２０ｂのはんだは、図１～図３と同様に応力緩和領域２５ａ１～２５ａ３，２５ｂ１～２５ｂ３を含む。これに応じて、半導体ユニット２０ａ，２０ｂのおもて面には低放熱領域２９ａ，２９ｂが設定される。但し、金属ベース板３０の長辺３１ｂ，３１ｄに沿って、中心線ＣＬ１に対して線対称に複数の半導体ユニット２０ａ，２０ｂが配置されると、半導体ユニット２０ａ，２０ｂが中心線ＣＬ１から離れるに連れて、応力緩和領域２５ａ１，２５ｂ１の（金属ベース板３０の長手方向に沿った）幅が長くなる。これに伴って、低放熱領域２９ａ，２９ｂに含まれる短辺部分２９ａ１，２９ｂ１の幅も長くなる。

変形例３では、金属ベース板３０に中心線ＣＬ１を中心に１つの半導体ユニットを配置した場合について説明する（図１２に示した参考例に対応）。図１７（Ａ）に示される半導体装置１０ｄは、金属ベース板３０と金属ベース板３０にはんだ（図示を省略）を介して接合された半導体ユニット２０ｃとを有している。

さらに、変形例４で説明したように、金属ベース板３０の中心線ＣＬ１が中心となるように配置された半導体ユニット２０ｃのはんだは、中心線ＣＬ１を挟んだ一対の縁部に応力緩和領域（図示を省略）を含む。したがって、半導体ユニット２０ｃのセラミックス回路基板２１は、この応力緩和領域に対応した低放熱領域２９ｃの短辺部分２９ｃ１，２９ｃ４が設定されている。

上記変形例１～５の半導体装置１０ａ～１０ｆでも、低放熱領域２９ａ，２９ｂ，２９ｃを避けて半導体チップ２８ａ，２８ｂをセラミックス回路基板２１に接合して、はんだの厚さを低減しつつ、セラミックス回路基板２１及びはんだ２５ａ，２５ｂの破壊を抑制して、小型化、高温での安定的動作を図ることができる。

Claims

前記金属ベース板及び前記第１絶縁回路基板の少なくとも一方が反っており、
前記金属ベース板の反りは、前記第１中心線の箇所が中心であって、裏面を下にして、下に凸の反りであり、
前記第１絶縁回路基板の反りは、前記第１中心線の箇所が中心であって、おもて面を上にして、上に凸の反りである、
請求項１乃至８のいずれかに記載の半導体装置。