CN115485831A - 半导体装置及半导体装置的制造方法 - Google Patents

半导体装置及半导体装置的制造方法 Download PDF

Info

Publication number
CN115485831A
CN115485831A CN202180031064.6A CN202180031064A CN115485831A CN 115485831 A CN115485831 A CN 115485831A CN 202180031064 A CN202180031064 A CN 202180031064A CN 115485831 A CN115485831 A CN 115485831A
Authority
CN
China
Prior art keywords
region
bonding
semiconductor device
center line
metal base
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202180031064.6A
Other languages
English (en)
Inventor
泷泽直树
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fuji Electric Co Ltd
Original Assignee
Fuji Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fuji Electric Co Ltd filed Critical Fuji Electric Co Ltd
Publication of CN115485831A publication Critical patent/CN115485831A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/492—Bases or plates or solder therefor
    • H01L23/4924—Bases or plates or solder therefor characterised by the materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/373—Cooling facilitated by selection of materials for the device or materials for thermal expansion adaptation, e.g. carbon
    • H01L23/3735—Laminates or multilayers, e.g. direct bond copper ceramic substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4871—Bases, plates or heatsinks
    • H01L21/4875—Connection or disconnection of other leads to or from bases or plates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4871—Bases, plates or heatsinks
    • H01L21/4882—Assembly of heatsink parts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H01L23/13—Mountings, e.g. non-detachable insulating substrates characterised by the shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/367—Cooling facilitated by shape of device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/373—Cooling facilitated by selection of materials for the device or materials for thermal expansion adaptation, e.g. carbon
    • H01L23/3736—Metallic materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49833—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers the chip support structure consisting of a plurality of insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/562—Protection against mechanical damage
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies
    • H01L24/75—Apparatus for connecting with bump connectors or layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/07—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00
    • H01L25/072—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/50—Multistep manufacturing processes of assemblies consisting of devices, each device being of a type provided for in group H01L27/00 or H01L29/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
    • H01L2224/75—Apparatus for connecting with bump connectors or layer connectors
    • H01L2224/757—Means for aligning
    • H01L2224/75701—Means for aligning in the lower part of the bonding apparatus, e.g. in the apparatus chuck
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/83009—Pre-treatment of the layer connector or the bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/83801—Soldering or alloying
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/83909—Post-treatment of the layer connector or bonding area
    • H01L2224/83948—Thermal treatments, e.g. annealing, controlled cooling
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L24/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/18—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different subgroups of the same main group of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H01L2924/13055—Insulated gate bipolar transistor [IGBT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H01L2924/13091—Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/35—Mechanical effects
    • H01L2924/351—Thermal stress
    • H01L2924/3511—Warping
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/35—Mechanical effects
    • H01L2924/351—Thermal stress
    • H01L2924/3512—Cracking
    • H01L2924/35121—Peeling or delaminating
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/03—Use of materials for the substrate
    • H05K1/0306—Inorganic insulating substrates, e.g. ceramic, glass
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09009—Substrate related
    • H05K2201/09136—Means for correcting warpage
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/0058—Laminating printed circuit boards onto other substrates, e.g. metallic substrates
    • H05K3/0061—Laminating printed circuit boards onto other substrates, e.g. metallic substrates onto a metallic substrate, e.g. a heat sink

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)

Abstract

能够降低焊料的厚度，并且抑制陶瓷电路基板和焊料的破坏。金属底板(30)在俯视时呈矩形状，且在正面设定有接合区域，并在与对置的一对短边(31a、31c)平行且被一对短边(31a、31c)所夹的正中央设定有中心线CL1。陶瓷电路基板(21)包括在俯视时为矩形状的陶瓷基板、形成于陶瓷基板的正面且接合半导体芯片的电路图案以及形成于陶瓷基板(22)的背面且通过焊料(25a、25b)与接合区域接合的金属板(23)。此时，焊料(25a、25b)在远离中心线CL1的一方的边缘部具备焊料(25a、25b)所包含的空隙的密度比其他区域的焊料(25a、25b)所包含的空隙的密度高的应力缓和区域(25a1、25b1)。

Description

半导体装置及半导体装置的制造方法
技术领域
本发明涉及一种半导体装置及半导体装置的制造方法。
背景技术
半导体装置包括多个陶瓷电路基板、分别设置于该多个陶瓷电路基板上的半导体芯片、以及在正面接合有该多个陶瓷电路基板的金属底板。陶瓷电路基板包括陶瓷基板、设置于陶瓷基板的背面的金属板以及设置于陶瓷基板的正面的电路图案。半导体芯片设置于这样的陶瓷电路基板的电路图案上。半导体芯片包括功率器件。功率器件是例如IGBT(Insulated Gate Bipolar Transistor：绝缘栅双极型晶体管)、功率MOSFET(Metal OxideSemiconductor Field Effect Transistor：金属氧化物半导体场效应晶体管)。分别设置有这样的半导体芯片的多个陶瓷电路基板介由焊料设置于金属底板的正面。在半导体装置中，发热的半导体芯片的热从陶瓷电路基板传导至金属底板而散热。为了提高半导体装置的散热性，例如使陶瓷电路基板与金属底板之间的焊料减薄。
现有技术文献
专利文献
专利文献1：日本特开2015-170826号公报
发明内容
技术问题
但是，在半导体装置中，如果使焊料过薄，则由于金属底板与陶瓷电路基板之间的热膨胀差等，容易对陶瓷电路基板、焊料施加过剩的应力。因此，有可能陶瓷电路基板、焊料产生剥离和/或裂纹，损伤半导体装置。
本发明是鉴于这一点而完成的发明，其目的在于，提供一种能够降低焊料的厚度并且抑制陶瓷电路基板和焊料的破坏的半导体装置及半导体装置的制造方法。
技术方案
根据本发明的一个观点，提供一种半导体装置，其具有：第一半导体芯片；金属底板，其在俯视时呈矩形状，且在正面设定有接合区域，并在与对置的一对第一边平行且被所述一对第一边所夹的正中央设定有第一中心线；以及第一绝缘电路基板，其包括在俯视时为矩形状的第一绝缘板、形成于所述第一绝缘板的正面且接合所述第一半导体芯片的第一电路图案、以及形成于所述第一绝缘板的背面且通过第一接合部件与所述接合区域接合的金属板，所述第一接合部件在远离所述第一中心线的一侧的第一边缘部具备第一应力缓和区域，在所述第一应力缓和区域，所述第一接合部件所包含的空隙的密度比其他区域的所述第一接合部件所包含的空隙的密度高。
另外，根据本发明的一个观点，提供一种上述半导体装置的制造方法。
技术效果
根据公开的技术，能够通过降低焊料的厚度来提高散热性，并且抑制陶瓷电路基板和焊料的损伤，实现半导体装置的大容量化、可靠性提高。
本发明的上述及其他目的、特征以及优点通过与表示作为本发明的例子而优选的实施方式的附图相关联的以下的说明而变得明确。
附图说明
图1是实施方式的半导体装置的俯视图。
图2是实施方式的半导体装置的焊料的俯视图。
图3是实施方式的半导体装置的剖视图。
图4是实施方式的半导体装置的制造方法的流程图。
图5是用于说明实施方式的半导体装置的制造方法所包括的搭载工序的图。
图6是用于说明实施方式的半导体装置的制造方法所包括的加热工序的图(其一)。
图7是用于说明实施方式的半导体装置的制造方法所包括的加热工序的图(其二)。
图8是用于说明实施方式的半导体装置的制造方法所包括的冷却工序的图。
图9是用于说明实施方式的半导体装置的制造方法的加热工序和冷却工序中的焊料的图。
图10是参考例的半导体装置的俯视图(其一)。
图11是参考例的半导体装置的剖视图(其一)。
图12是参考例的半导体装置的俯视图(其一)。
图13是参考例的半导体装置的剖视图(其二)。
图14是参考例的半导体装置的剖视图(其三)。
图15是实施方式的变形例1的半导体装置的俯视图。
图16是实施方式的变形例2的半导体装置的俯视图。
图17是实施方式的变形例3、变形例4的半导体装置的俯视图。
图18是实施方式的变形例5的半导体装置的俯视图。
符号说明
10：半导体装置
20、20a、20b、20c：半导体单元
21：陶瓷电路基板
22：陶瓷基板
23：金属板
24a、24b、24c、24d：电路图案
25a、25b、25c：焊料
25a1～25a3、25b1～25b3：应力缓和区域
27a、27b、27c：板焊料
27a1、27b1、27c1：熔融焊料
28a、28b：半导体芯片
29a、29b、29c：低散热区域
29a1、29b1、29c1、29c4：短边部分
29a2、29a3、29b2、29b3、29c2、29c3：长边部分
30：金属底板
31：散热板
31a、31c：短边
31b、31d：长边
32a～35a、32b～35b：突起部
36a、36b：接合区域
50：载置台
51：加热板
52：冷却板
具体实施方式
以下，参照附图对实施方式进行说明。应予说明，在以下的说明中，“正面”和“上表面”表示在图1和图3的半导体装置10中朝向上侧的面。同样地，“上”表示在图1和图3的半导体装置10中上侧的方向。“背面”和“下表面”表示在图1和图3的半导体装置10中朝向下侧的面。同样地，“下”表示在图1和图3的半导体装置10中下侧的方向。根据需要，在其他附图中也表示同样的方向性。“正面”、“上表面”、“上”、“背面”、“下表面”、“下”、“侧面”仅是用于确定相对的位置关系的方便的表述，并不限定本发明的技术思想。例如，“上”和“下”并不一定表示相对于地面的铅垂方向。即，“上”和“下”的方向不限于重力方向。另外，在以下的说明中，“主成分”表示含有80vol％以上的情况。
使用图1～图3对实施方式中的半导体装置进行说明。图1是实施方式的半导体装置的俯视图，图2是实施方式的半导体装置的焊料的俯视图，图3是实施方式的半导体装置的剖视图。应予说明，图1和图2所示的中心线CL1与金属底板30的对置的一对短边31a、31c平行，并通过夹着一对短边31a、31c的正中央。另外，中心线CL2与金属底板30的对置的一对长边31b、31d平行，并通过夹着一对长边31b、31d的正中央。即，中心线CL1、CL2的交点在俯视时是半导体装置10的中心点。应予说明，中心线CL1是虚线，中心线CL2是单点划线。另外，图2是在图1中除去了半导体单元20a、20b时的焊料25a、25b的俯视图。图3示出图1的单点划线X-X处的剖视图。
半导体装置10包括两个半导体单元20a、20b以及介由焊料25a、25b设置有该半导体单元20a、20b的金属底板30。另外，半导体单元20a、20b沿着金属底板30的长边31b、31d配置。即，中心线CL2横穿半导体单元20a、20b的中心。进一步而言，半导体单元20a、20b以相对于中心线CL1成为线对称的方式配置于金属底板30。如此配置的半导体单元20a、20b相对于金属底板30呈直角、平行地配置。即，半导体单元20a、20b的各边与金属底板30的短边31a、31c以及长边31b、31d平行。应予说明，以下，在不特别区分半导体单元20a、20b的情况下，作为半导体单元20而进行说明。
半导体单元20a、20b具有陶瓷电路基板21、以及介由焊料(省略图示)配置于陶瓷电路基板21上的半导体芯片28a、28b。即，半导体单元20a、20b均由同样的部件构成。陶瓷电路基板21在俯视时为矩形状。陶瓷电路基板21包括陶瓷基板22、设置于陶瓷基板22的背面的金属板23以及设置于陶瓷基板22的正面的电路图案24a～24d。另外，半导体芯片28a、28b通过焊料与电路图案24a～24d机械连接且电连接。
陶瓷基板22在俯视时呈矩形状。另外，陶瓷基板22的角部可以进行倒角。倒角可以是例如R倒角或C倒角。陶瓷基板22由导热性良好的陶瓷构成。陶瓷例如由以氧化铝、氮化铝或氮化硅为主成分的材料构成。另外，陶瓷基板22的厚度为0.5mm以上且2.0mm以下。
金属板23在俯视时呈矩形状。另外，金属板23也可以进行倒角。倒角可以是例如R倒角或C倒角。金属板23的尺寸比陶瓷基板22的尺寸小，并形成于陶瓷基板22的除边缘部以外的整个面。金属板23构成为以导热性优异的金属为主成分。金属为例如铜、铝或至少包含它们中的一种的合金。另外，金属板23的厚度为0.1mm以上且2.0mm以下。为了提高金属板23的耐腐蚀性，可以进行镀覆处理。此时，所使用的镀覆材料为例如镍、镍-磷合金、镍-硼合金。
电路图案24a～24d遍及陶瓷基板22的除边缘部以外的整个面均匀地形成。优选在俯视时，电路图案24a～24d的陶瓷基板22的外周侧的端部与金属板23的陶瓷基板22的外周侧的端部重叠。不与半导体芯片28a、28b接合的电路图案24a、24d相对于陶瓷基板22形成于金属底板30的长边31d、31b侧。与半导体芯片28a、28b接合的电路图案24b、24c相对于陶瓷基板22形成于电路图案24a、24d之间。另外，电路图案24c形成于中心线CL1侧，电路图案24b形成于远离中心线CL1的一侧，并形成为与电路图案24c相邻地沿金属底板30的短边31a、31c延伸。
假设电路图案24b未形成于在俯视时与后述的第一应力缓和区域25a1、25b1重叠的区域，则陶瓷电路基板21与陶瓷基板22的背面的金属板23之间的应力平衡被破坏。因此，有可能产生陶瓷基板22的过度的翘曲、裂缝等损伤。应予说明，在本实施方式中，示出了使电路图案24b延伸至与第一应力缓和区域25a1、25b1重叠的区域的情况。即，电路图案24b包含与第一应力缓和区域25a1、25b1重叠且未与半导体芯片28a、28b接合的非搭载区域。不限于该情况，也可以在不与第一应力缓和区域25a1、25b1重叠的范围形成电路图案24b，并在与第一应力缓和区域25a1、25b1重叠的区域形成其他电路图案。例如，也可以使电路图案24a、24d延伸至与第一应力缓和区域25a1、25b1重叠的区域。
另外，电路图案24a～24d的厚度为0.5mm以上且1.5mm以下。电路图案24a～24d由导电性优异的金属构成。这样的金属为例如铜、铝或至少包含它们中的一种的合金。另外，为了提高耐腐蚀性，可以对电路图案24a～24d的表面进行镀覆处理。此时，所使用的镀覆材料为例如镍、镍-磷合金、镍-硼合金。相对于陶瓷基板22的电路图案24a～24d通过在陶瓷基板22的正面形成金属板并对该金属板进行蚀刻等处理而得到。或者，也可以使预先从金属板切出的电路图案24a～24d压接于陶瓷基板22的正面。应予说明，电路图案24a～24d是一个例子。也可以根据需要适当选择电路图案的个数、形状、大小等。作为这样的陶瓷电路基板21，例如能够使用DCB(Direct Copper Bonding：直接铜键合)基板、AMB(Active MetalBrazed：活性金属钎焊)基板。
另外，如图1所示，半导体单元20a、20b的陶瓷电路基板21的正面设定有在俯视时沿着三个边的低散热区域29a、29b。即，低散热区域29a、29b包括短边部分29a1、29b1以及长边部分29a2、29a3、29b2、29b3。短边部分29a1、29b1相对于陶瓷电路基板21的正面设定于远离金属底板30(散热板31)的中心线CL1的短边31c、31a侧。长边部分29a2、29a3、29b2、29b3相对于陶瓷电路基板21的正面设定于夹着金属底板30(散热板31)的中心线CL2的长边31d、31b侧。另外，如图2所示，半导体单元20a、20b的焊料25a、25b在俯视时与低散热区域29a、29b重叠的位置分别设定应力缓和区域25a1～25a3、25b1～25b3。应予说明，关于低散热区域29a、29b以及应力缓和区域25a1～25a3、25b1～25b3将在后面进行描述。
半导体芯片28a包括开关元件。开关元件为例如IGBT、功率MOSFET。在半导体芯片28a为IGBT的情况下，分别在背面具备集电电极作为主电极，在正面具备栅电极作为控制电极以及具备发射电极作为主电极。在半导体芯片28a为功率MOSFET的情况下，分别在背面具备漏电极作为主电极，在正面具备栅电极作为控制电极以及具备源电极作为主电极。上述的半导体芯片28a的背面通过焊料(省略图示)接合在电路图案24c上。布线部件以电连接、机械连接的方式适当地与半导体芯片28a的正面的主电极、栅电极连接。布线部件例如是键合线、引线框架、销状或带状的部件。
半导体芯片28b包括二极管。二极管为例如SBD(Schottky Barrier Diode：肖特基势垒二极管)、PiN(P-intrinsic-N：P-本征-N)二极管等FWD(Free Wheeling Diode：续流二极管)。这样的半导体芯片28b分别在背面具备输出电极(阴极电极)作为主电极，在正面具备输入电极(阳极电极)作为主电极。上述的半导体芯片28b的背面通过焊料(省略图示)接合在电路图案24b上。应予说明，半导体芯片28b接合于电路图案24b中的除与低散热区域29a、29b重叠的区域以外的区域。布线部件也以电连接、机械连接的方式适当地与半导体芯片28b的正面的主电极连接。布线部件例如是键合线、引线框架、销状或带状的部件。
另外，也可以使用兼具IGBT和FWB的功能的RC(Reverse-Conducting：反向导通)-IGBT代替半导体芯片28a、28b。另外，在图1和图3中，仅示出了设置两组半导体芯片28a、28b的情况。能够不限于两组，而设置与半导体装置10的规格等相对应的组数。其中，这样的半导体芯片接合于陶瓷电路基板21中的除与应力缓和区域25a1～25a3、25b1～25b3重叠的低散热区域29a、29b以外的正面。
另外，也可以根据半导体装置10的设计、规格等，搭载例如布线部件、电子部件。该情况下的布线部件、电子部件也可以搭载于电路图案24b的与低散热区域29a、29b重叠的区域。应予说明，布线部件为例如端子、引线框架、导线。电子部件为例如电阻、电容器、热敏电阻。
将半导体芯片28a、28b与电路图案24b、24c接合的焊料使用无铅焊料。无铅焊料以多种合金中的至少任意一种合金为主成分。这样的多种合金可列举由例如锡-银-铜构成的合金、由锡-锌-铋构成的合金、由锡-铜构成的合金、由锡-银-铟-铋构成的合金。进一步地，焊料中可以含有添加物。添加物为例如镍、锗、钴或硅。对于焊料而言，通过含有添加物，从而能够使其润湿性、光泽、结合强度提高，并实现可靠性的提高。也可以代替焊料而使用金属烧结体。金属烧结体的材料以银或银合金为主成分。
金属底板30由导热性优异的金属构成。这样的金属为例如铝、铁、银、铜或至少包含它们中的一种的合金。另外，为了提高耐腐蚀性，可以对金属底板30的表面进行镀覆处理。此时，所使用的镀覆材料为例如镍、镍-磷合金、镍-硼合金。另外，金属底板30的热膨胀系数比陶瓷电路基板21的热膨胀系数大。金属底板30可以在俯视时为矩形状。另外，角部可以进行倒角。倒角可以是R倒角或C倒角。这样的金属底板30具备散热板31以及形成于散热板31的正面的突起部32a～35a、32b～35b。
散热板31是在金属底板30中呈平板状的部分。如图3所示，散热板31以背面的中心线CL1所通过的中心部为下侧而向下呈凸状翘曲。即，散热板31以中心部成为下侧，且散热板31的短边31a、31c和长边31b、31d位于比中心部靠上方的位置的方式翘曲。这是由如后所述在半导体装置10的制造过程中进行的加热所引起的。整个散热板31的平均厚度为1mm以上且10mm以下。另外，在散热板31的正面设定有接合区域36a、36b。在接合区域36a、36b如后述那样配置半导体单元20a、20b。金属底板30(散热板31)以中心部向下凸起的方式产生翘曲。因此，两个接合区域36a、36b不设定于散热板31的中心部，而设定为夹着散热板31的中心线CL1而成为线对称。具体而言，在图1的情况下，接合区域36a、36b夹着通过散热板31的中心部且与短边31a、31c平行的中心线CL1而分别设定于左右。应予说明，散热板31根据需要在角部等形成安装孔。通过对于安装孔进行螺纹止动，从而将金属底板30安装于预定的位置，另外，安装后述的冷却器。
另外，金属底板30的突起部32a～35a、32b～35b分别与散热板31的接合区域36a、36b的角部一体地形成。散热板31的接合区域36a、36b可以是与半导体单元20a、20b对置的位置。即，散热板31的接合区域36a、36b可以是与陶瓷电路基板21的金属板23的背面对置的位置。因此，突起部32a～35a、32b～35b可以是与半导体单元20a、20b的角部对置的位置。进一步而言，可以是与陶瓷电路基板21的金属板23的背面的角部对置的位置。应予说明，突起部32a～35a、32b～35b的高度相同。其高度为例如0.05mm以上且0.5mm以下。另外，突起部32a～35a、32b～35b的直径为例如50μm以上且500μm以下。另外，突起部32a～35a、32b～35b不限于图3所示那样的棒状的情况。突起部32a～35a、32b～35b也可以是例如半球体状、半椭圆球状、立方体状。或者，也可以是突起部32a、34a之间相连而沿着陶瓷电路基板21的边的凸状的形状。突起部33b、35b、突起部33a、35a、突起部32b、34b也同样地，可以是它们之间相连而沿着陶瓷电路基板21的边的凸状的形状。
应予说明，也可以在这样的金属底板30的背面介由散热片、散热脂安装冷却器(省略图示)。此时，金属底板30的安装孔与冷却器被螺纹止动。或者，也可以介由锡焊料或银焊料等进行接合。由此，能够提高金属底板30的散热性。该情况下的冷却器由导热性优异的金属构成。这样的金属为例如铝、铁、银、铜或至少包含它们中的一种的合金。另外，作为冷却器，能够应用由多个散热片构成的散热器、基于水冷的冷却装置等。另外，金属底板30也可以与这样的冷却器一体化。而且，为了提高耐腐蚀性，可以对安装于金属底板30的冷却器的表面进行镀覆处理。此时，所使用的镀覆材料为例如镍、镍-磷合金、镍-硼合金。
在金属底板30的接合区域36a、36b介由焊料25a、25b设置有半导体单元20a、20b。此时，如图3所示，在金属底板30的正面与陶瓷电路基板21的金属板23的背面之间形成有焊料25a、25b。由此，金属底板30的正面与陶瓷电路基板21的金属板23的背面接合。应予说明，在图3中，用虚线表示突起部34a、35b的位置。另外，位于远离金属底板30的中心线CL1的一侧的突起部33a、35a和突起部32b、34b的前端部与半导体单元20a、20b的背面抵接。另一方面，距该中心线CL1近的突起部32a、34a和突起部33b、35b在包括其前端部在内的所有位置与半导体单元20a、20b的背面分开。如此，陶瓷电路基板21被维持为大致水平。而且，焊料25a、25b介于陶瓷电路基板21与金属底板30的接合区域36a、36b之间。因此，焊料25a、25b的远离中心线CL1的一方的厚度与突起部33a、35a、32b、34b的高度对应。
在此，对焊料25a、25b的详细情况进行说明。应予说明，焊料25a、25b使用与将半导体芯片28a、28b和电路图案24b、24c接合的焊料(在图3中示出焊料25c)同样的焊料。另外，焊料25a、25b与已描述的焊料同样地，可以根据需要而含有添加物。
焊料25a、25b将金属底板30与金属板23之间接合。焊料25a、25b形成从金属板23的外周端部向外侧呈平滑的下摆扩展的形状的焊脚。另外，焊料25a、25b与向下凸起地翘曲的金属底板30的接合区域36a、36b和平坦的金属板23对应。即，焊料25a、25b的金属板23侧大致平坦，焊料25a、25b的金属底板30侧弯曲成弓形。另外，焊料25a、25b的厚度足够薄。而且，焊料25a、25b的厚度在中心线CL1的外侧(金属底板30的短边31a、31c侧)比中心线CL1侧薄。优选焊料25a、25b的厚度在接近中心线CL1的边缘部为0.20mm以上且0.60mm以下，在远离中心线CL1的边缘部为0.05mm以上且0.45mm以下。例如，远离中心线CL1的边缘部的厚度为0.25mm左右，接近中心线CL1的边缘部的厚度为0.40mm左右。或者，焊料25a、25b包含与金属底板30的形状相匹配地翘曲的部分。因此，焊料25a、25b也可以在从接近中心线CL1的边缘部起到远离中心线CL1的边缘部为止之间具有比接近该中心线CL1的边缘部厚的部分。
如图2所示，这样的焊料25a、25b分别包含应力缓和区域25a1～25a3、25b1～25b3。应力缓和区域25a1～25a3、25b1～25b3是焊料25a、25b所包含的空隙(缩孔CA1～CA3和/或空隙VO)的密度比其他区域的焊料25a、25b所包含的空隙的密度高的区域。应力缓和区域25a1、25b1(第一应力缓和区域)沿着焊料25a、25b的远离中心线CL1的一侧的一方的边缘部，包含于从该边缘部起预定宽度的区域。另外，应力缓和区域25a2、25a3、25b2、25b3(第二应力缓和区域)分别包含于焊料25a、25b的远离中心线CL2的边缘部。应力缓和区域25a1～25a3、25b1～25b3可以是从接合区域36a、36b的远离中心线CL1、CL2的一侧的端边起向内侧直到进入与该端边正交的端边的长度的5％以上且30％以下为止的区域。
进一步地，应力缓和区域25a1～25a3、25b1～25b3可以是与陶瓷电路基板21的各边的中央部对应的区域。这是由于在半导体装置10中，缩孔CA1～CA3是如图2所示那样以从陶瓷电路基板21的远离中心线CL1、CL2的一侧的端边的中心进入内侧的方式而产生的。应予说明，缩孔CA1示出了以从远离中心线CL1的一侧的端边的中心进入内侧的方式而产生的情况。缩孔CA2、CA3示出了以从远离中心线CL2的一侧的端边的中心进入内侧的方式而产生的情况。应力缓和区域25a1～25a3、25b1～25b3只要是至少包含这样的缩孔CA1～CA3的区域即可。应予说明，在缩孔CA1～CA3的周边容易产生空隙VO。例如，应力缓和区域25a1、25b1(第一应力缓和区域)可以形成于焊料25a、25b的远离中心线CL1的一侧的一方的边缘部且包含焊料25a、25b的中心线CL2的区域。另外，应力缓和区域25a2、25a3、25b2、25b3可以形成于焊料25a、25b的远离中心线CL2的一侧的一对边缘部且包含焊料25a、25b各自的中心线(与短边31a、31c平行且分别通过焊料25a、25b的中心部的线)的区域。鉴于缩孔CA1～CA3的产生位置和产生范围，该情况下的应力缓和区域25a1～25a3、25b1～25b3可以是以下那样的范围。即，应力缓和区域25a1～25a3、25b1～25b3可以是从接合区域36a、36b的远离中心线CL1、CL2的一侧的端边起向内侧直到进入与该端边正交的端边的长度的5％以上且30％以下为止的区域，进一步地，是从该端边的中心起到该端边的长度的5％以上且30％以下为止的区域的朝外侧的区域。
焊料25a、25b在其内部包含一些空隙。空隙例如是被焊料25a、25b包围的空隙即空隙VO、从接合区域36a、36b的边缘部向接合区域36a、36b的内部延伸并与接合区域36a、36b的外部相连的缩孔CA1～CA3。应予说明，关于半导体装置10的制造过程中的空隙(缩孔CA1～CA3、空隙VO)的形成将在后面进行描述。
在半导体装置10中，在陶瓷电路基板21的外周部和焊料25a、25b的外周部，由于陶瓷电路基板21与金属底板30的热膨胀系数之差而容易产生裂纹和/或剥离等。在本实施方式中，通过在焊料25a、25b中设置应力缓和区域25a1～25a3、25b1～25b3，从而能够在陶瓷电路基板21和焊料25a、25b中抑制裂纹、剥离等的产生。
另一方面，从半导体芯片28a、28b产生的热从陶瓷电路基板21在焊料25a、25b中进行传导从而从金属底板30向外部散热。此时，如果在焊料25a、25b的传导热的位置存在空隙，则热传导率降低(热阻增加)，导致散热性降低。特别地，焊料25a、25b所包括的应力缓和区域25a1～25a3、25b1～25b3与其他区域相比，空隙的密度高，因此热传导率的降低明显。因此，在俯视时，分别与应力缓和区域25a1～25a3、25b1～25b3重叠地在陶瓷电路基板21的正面设定有低散热区域29a、29c。而且，半导体芯片28a、28b与陶瓷电路基板21的正面的除了低散热区域29a、29c以外的电路图案24b、24c接合。因此，能够抑制半导体装置10的散热性的降低。
应予说明，在实施方式中，虽然省略了图示，但是也可以利用封装树脂将半导体装置10封装。该情况下的封装部件包含热固性树脂和热固性树脂所含有的填充剂。热固性树脂为例如环氧树脂、酚醛树脂或马来酰亚胺树脂。作为这样的封装部件的一例，有含有填充剂的环氧树脂。填充剂使用无机物。作为无机物的例子，有氧化硅、氧化铝、氮化硼或氮化铝。
接下来，使用图4～图8对半导体装置10的制造方法进行说明。图4是实施方式的半导体装置的制造方法的流程图。图5是用于对实施方式的半导体装置的制造方法所包括的搭载工序进行说明的图，图6和图7是用于对实施方式的半导体装置的制造方法所包括的加热工序进行说明的图，图8是用于对实施方式的半导体装置的制造方法所包括的冷却工序进行说明的图。应予说明，图5～图8是与图1的单点划线X-X对应的位置处的剖视图。
首先，进行准备半导体芯片28a、28b、陶瓷电路基板21、金属底板30、板焊料这样的半导体装置10的构成部件的准备工序(步骤S1)。另外，与后述的焊料接合装置一起，还准备在搭载工序中所使用的位置对齐用的夹具。
接下来，进行在焊料接合装置的载置台50依次搭载金属底板30、板焊料27a、27b、陶瓷电路基板21以及半导体芯片28a、28b的搭载工序(参照图5)(步骤S2)。应予说明，在图5中，示出了半导体芯片28b。另外，此时，金属底板30的中心线CL1所通过的中心部也可以稍微向上以凸状翘曲。即，金属底板30也可以以中心部比短边31a、31c和长边31b、31d向上方突出的方式翘曲。板焊料27a、27b以背面被形成于金属底板30的接合区域36a、36b的突起部32a～35a和突起部32b～35b支承的方式分别设置。板焊料27a、27b呈板状，并由与上述的焊料25a、25b相同的组成构成。另外，板焊料27a、27b是在俯视时角部分别被突起部32a～35a和突起部32b～35b支承的程度的尺寸。另外，板焊料27a、27b的厚度构成为与突起部32a～35a和突起部32b～35b的高度大致相同或比突起部32a～35a和突起部32b～35b的高度高出百分之几。在这样的板焊料27a、27b上设置陶瓷电路基板21。板焊料27a、27b配置于陶瓷电路基板21的金属板23的背面。另外，也可以代替板焊料27a、27b而使用焊膏。在焊膏的情况下，可以涂布于包括突起部32a～35a和突起部32b～35b的接合区域36a、36b。
应予说明，焊料接合装置具备如此载置的载置台50以及后述的加热板51和冷却板52，并包括对它们进行控制的控制装置。在焊料接合装置中，按每个步骤S2～S4，向载置台50、加热板51、冷却板52输送金属底板30等。另外，焊料接合装置所包括的控制装置适当地使加热板51加热，再停止加热。此时的加热温度、加热时间由焊料接合装置所包括的控制装置适当控制。另外，焊料接合装置所包括的控制装置适当地使冷却板52冷却，再停止冷却。此时的冷却温度、冷却时间由焊料接合装置所包括的控制装置适当控制。
进一步地，介由板焊料27c将半导体芯片28a、28b设置于陶瓷电路基板21的电路图案24b、24c。半导体芯片28b避开低散热区域29a、29b地对于电路图案24b进行搭载。应予说明，半导体芯片28a、28b之下的板焊料27c也采用与板焊料27a、27b相同的种类。另外，在步骤S2中，使用能够与金属底板30的接合区域36a、36b位置对齐的夹具。这样的夹具呈平板状，并且为在俯视时与金属底板30同样的尺寸，在与接合区域36a、36b对应的区域形成有比接合区域36a、36b的尺寸大一圈的开口部。另外，夹具由耐热性优异的材质构成。这样的材质为例如复合陶瓷材料、碳。在设置于金属底板30的夹具的开口部设置板焊料27a、27b、陶瓷电路基板21、板焊料27c、半导体芯片28a、28b。
接下来，进行使焊料接合装置驱动而对金属底板30、板焊料27a、27b、陶瓷电路基板21、板焊料27c、半导体芯片28a、28b进行加热的加热工序(步骤S3)。
在步骤S3中，在金属底板30的背面配置于焊料接合装置中的加热板51上的状态下，驱动焊料接合装置而对加热板51进行加热，从而对金属底板30、板焊料27a、27b、陶瓷电路基板21、板焊料27c、半导体芯片28a、28b进行加热。加热板51的上表面平坦，在内部具备加热用的加热器等加热机构。首先，从加热板51发出的热传导至金属底板30的背面。此时，金属底板30从背面被加热，因此背面侧急剧地热膨胀，如图6所示，以中心部向下凸起的方式产生翘曲。即，金属底板30以短边31a、31c和长边31b、31d比中心部靠上方的方式产生翘曲。因此，金属底板30被加热板51从背面的中心部加热。热沿着图6的虚线的箭头从金属底板30的背面的中心部(中心线CL1)向金属底板30(散热板31)的外边缘部传导。热经由散热板31向突起部32a～35a和突起部32b～35b传导。然后，被突起部32a～35a和突起部32b～35b支承的板焊料27a、27b被加热而熔融。
从板焊料27a、27b熔融而成的熔融焊料27a1、27b1向散热板31侧流动。进一步地，因陶瓷电路基板21和半导体芯片28a、28b的自重而被向散热板31侧按压。此时，如图7所示，陶瓷电路基板21相对于加热板51成为大致水平。因此，在该状态下从板焊料27a、27b完全熔融而成的熔融焊料27a1、27b1的、远离金属底板30的中心线CL1的边缘部的厚度比接近该中心线CL1的边缘部的厚度薄。另外，此时，半导体芯片28a、28b下的板焊料27c也熔融为熔融焊料27c1。熔融焊料27c1因半导体芯片28a、28b的自重而被向电路图案24a～24d侧按压。
应予说明，突起部32a～35a和突起部32b～35b为棒状。因此，从板焊料27a、27b熔融而成的熔融焊料27a1、27b1容易顺着突起部32a～35a和突起部32b～35b向接合区域36a、36b侧下降。另外，突起部32a～35a和突起部32b～35b为棒状，并设置在接合区域36a、36b的角部。因此，不易妨碍熔融焊料27a1、27b1在接合区域36a、36b的扩展。另外，金属底板30的位于远离中心线CL1的一侧的突起部33a、35a和突起部32b、34b至少在其前端部与半导体单元20a、20b的背面抵接。另一方面，接近该中心线CL1的突起部32a、34a和突起部33b、35b在包括其前端部在内的所有部位都与半导体单元20a、20b的背面分离。应予说明，关于加热工序中的从板焊料27a、27b向熔融焊料27a1、27b1的熔融的详细情况，将在后面进行描述。
接下来，停止焊料接合装置对加热板51的加热，进行冷却熔融焊料27a1、27b1的冷却工序(步骤S4)。如图8所示，在金属底板30的背面配置于焊料接合装置的冷却板52上的状态下，对冷却板52进行冷却。于是，金属底板30、熔融焊料27a1、27b1、陶瓷电路基板21、熔融焊料27c1、半导体芯片28a、28b被冷却。冷却板52的上表面平坦，在内部具备冷却用的水冷管等冷却机构。应予说明，加热板51和冷却板52也可以是分别兼具加热机构和冷却机构的加热冷却板。应予说明，金属底板30以短边31a、31c和长边31b、31d比中心部靠上方的方式产生翘曲。因此，金属底板30从背面的中心部起被冷却板52冷却。即，金属底板30(散热板31)沿着图8所示的虚线的箭头，从中心部(中心线CL1)朝向金属底板30(散热板31)的外边缘部被冷却。伴随于此，熔融焊料27a1、27b1也从中心线CL1侧朝向外侧被冷却。因此，如图8所示，在冷却工序的中途，熔融焊料27a1、27b1成为如下状态：从中心部(中心线CL1)开始固化，在中心部(中心线CL1)侧存在固化后的焊料25a、25b，在金属底板30的外边缘部侧存在熔融焊料27a1、27b1。然后，通过进一步进行冷却工序，成为整体被固化的焊料25a、25b。另外，熔融焊料27c1也成为整体被固化的焊料25c。应予说明，关于冷却工序的熔融焊料27a1、27b1的冷却的详细情况将在后面进行描述。
如此，从熔融焊料27a1、27b1成为固化的焊料25a、25b。同样地，从熔融焊料27c1成为固化的焊料25c。由此，半导体芯片28a、28b通过焊料25c与电路图案24b、24c接合。另外，半导体单元20a、20b通过焊料25a、25b与金属底板30接合从而制造半导体装置10。将这样的半导体装置10从焊料接合装置的冷却板52取出，得到图1和图3所示的半导体装置10。
在此，使用图9对图4～图8中的加热工序和冷却工序中的板焊料27a、27b以及熔融焊料27a1、27b2的变化进行说明。图9是用于对实施方式的半导体装置的制造方法的加热工序和冷却工序中的焊料进行说明的图。应予说明，图9示意性地示出图6～图8所示的金属底板30、板焊料27a、27b、熔融焊料27a1、27b1、陶瓷电路基板21的左侧。进一步地，以时间序列示出加热工序至冷却工序。应予说明，省略了陶瓷电路基板21的详细记载，也省略了半导体芯片28a的记载。另外，各自的厚度也以与实际的厚度不同的比例进行记载。
在步骤S2的搭载工序后，对加热板51进行加热，从金属底板30的背面开始加热。应予说明，陶瓷电路基板21也可以以正面为上，以稍微向上凸起的方式翘曲。另外，如果金属底板30被加热，则如上所述，以中心部向下凸起的方式产生翘曲。热沿着图9的(A)的虚线的箭头从金属底板30的背面的中心部(中心线CL1)向金属底板30的外边缘部传导。热向突起部32a～35a和突起部32b～35b传导。然后，被突起部32a～35a和突起部32b～35b支承的板焊料27a、27b被加热而熔融。
然后，从板焊料27a熔融而成的熔融焊料27a1被陶瓷电路基板21向金属底板30侧按压。另外，此时，陶瓷电路基板21通过被加热从而背面朝下并以向下凸起的方式产生翘曲。在该状态下从板焊料27a、27b完全熔融而成的熔融焊料27a1、27b1被陶瓷电路基板21和金属底板30夹持。进一步地，陶瓷电路基板21从背面侧被加热，背面侧开始热膨胀，并以向下凸起的方式产生翘曲。即，金属底板30和陶瓷电路基板21均以向下凸起的方式产生翘曲。因此，在金属底板30和陶瓷电路基板21的远离中心线CL1的位置向上侧倾斜。因此，如图9的(B)所示，熔融焊料27a1特别是从远离中心线CL1的边缘部向中心线CL1侧流动。因此，熔融焊料27a1的靠近中心线CL1的边缘部的厚度变厚。另一方面，熔融焊料27a1的远离中心线CL1的边缘部的厚度变薄。即，就熔融焊料27a1的体积而言，远离中心线CL1的边缘部比离中心线CL1近的边缘部小。
接下来，如果开始由焊料接合装置的冷却板52进行的冷却，则金属底板30沿着图9的(C)所示的虚线的箭头从中心部(中心线CL1)朝向金属底板30的外边缘部被冷却。伴随于此，熔融焊料27a1也从中心线CL1侧朝向外侧被冷却。因此，熔融焊料27a1从中心线CL1侧开始固化。熔融焊料27a1通过从熔融状态变化为固化状态而体积进行收缩。另外，陶瓷电路基板21通过从背面侧被冷却，从而背面侧开始热收缩，以向上凸起的方式产生翘曲。因此，远离中心线CL1的边缘部的熔融焊料27a1被引入到中心线CL1侧。因此，在远离中心线CL1的边缘部，熔融焊料27a1的体积变小。通过金属底板30的突起部35a，在熔融焊料27a1的远离中心线CL1的一侧的该位置，在金属底板30的散热板31与陶瓷电路基板21之间设置有预定的间隔。因此，在熔融焊料27a1的远离中心线CL1的一侧的边缘部，能够形成空隙和/或缩孔(在图9中示出缩孔CA1)。在该状态下包含熔融焊料27a1固化而成的焊料25a的半导体装置10如图2和图3所示，在该焊料25a的远离中心线CL1的边缘部，具备焊料25a所包含的空隙的密度比其他区域的焊料25a所包含的空隙的密度高的第一应力缓和区域25a1、25b1。
在此，使用图10～图14对相对于半导体装置10的参考例的半导体装置进行说明。图10和图12是参考例的半导体装置的俯视图。图11、图13、图14是参考例的半导体装置的剖视图。应予说明，图10示出了在金属底板30配置有两个陶瓷电路基板210的情况，图12示出了在金属底板30配置有一个陶瓷电路基板210的情况。图11的(A)和图11的(B)示出了图10的单点划线X-X处的剖视图。图11的(A)示出形成了厚度是以往的焊料的厚度且比半导体装置10的焊料的厚度厚的焊料的情况。图11的(B)示出形成了厚度比图11的(A)的情况的焊料的厚度薄，且与半导体装置10的焊料的厚度是同样的厚度的焊料的情况。图13和图14是在金属底板30没有突起部的情况下的半导体装置100b的剖视图。图13与半导体装置10中的图3对应。另外，图14是图13的虚线区域的主要部分放大图。另外，对参考例的半导体装置与半导体装置10相同的构成标注相同的符号，并省略它们的说明。
半导体装置100如图10所示，半导体单元200a、200b以关于中心线CL1线对称的方式沿着长边31b、31d通过焊料25a、25b而与金属底板30接合。应予说明，此时的焊料25a、25b的厚度构成为比半导体装置10的焊料的厚度厚。半导体单元200a、200b包括陶瓷电路基板210以及配置于陶瓷电路基板210的正面的半导体芯片28a、28b。半导体单元200a、200b沿着长边31b、31d配置于金属底板30。陶瓷电路基板210包括陶瓷基板22、形成于陶瓷基板22的背面的金属板23以及形成于陶瓷基板22的正面的电路图案24a、24d、240b、240c。其中，电路图案240b、240c与半导体装置10的电路图案不同，且呈相同的形状。另外，电路图案240b、240c分别与半导体芯片28a、28b接合。
另外，半导体装置100能够与图4所示的流程图同样地进行制造。在如此制造的半导体装置100中，在焊料25a、25b的图10所示的A1区域和A2区域中未确认到缩孔的产生。即，如图11的(A)所示，在焊料25a、25b的厚度足够厚的状态下，焊料25a、25b在远离中心线CL1的边缘部未形成缩孔等空隙的密度比其他区域的空隙的密度高的区域。
近年来，随着半导体装置100的大容量化和小型化的发展，从半导体装置100产生的热密度也在上升。因此，期望半导体装置100将半导体芯片28a、28b等产生的热高效地进行散热。在如以往那样加厚焊料25a、25b的厚度的图11的(A)的情况下，不会形成缩孔等空隙的密度比其他区域的空隙的密度高的区域。然而，由于焊料25a、25b较厚，因此担心热阻也变大。因此，由于半导体芯片28a、28b等产生的热，半导体装置100有可能过热而损坏。
作为提高半导体装置100的散热性的一点帮助，期望焊料25a、25b的薄片化。在与半导体装置10同样地形成有足够薄的焊料25a、25b的情况下，也能够与图4所示的流程图同样地进行制造。如此焊料25a、25b被薄片化而制造出的半导体装置100能够实现散热性的提高。然而，如在图9中所说明的那样，如果使焊料25a、25b的厚度变薄，则如图11的(B)所示，形成有从焊料25a、25b的远离中心线CL1的边缘部产生的缩孔CA1等空隙的密度比其他区域的空隙的密度高的区域(应力缓和区域25a1、25b1)。如果应力缓和区域25a1、25b1位于半导体芯片28a、28b的下部，则半导体芯片28a、28b中的热阻增大。
另外，在图10所示的半导体装置100中，半导体单元200a、200b关于中心线CL1线对称地沿着长边31b、31d配置于金属底板30。而且，在图10所示的A1、A2区域中也配置有半导体芯片28a、28b。在这样的半导体装置100中，在焊料25a、25b的图10所示的A1、A2区域中形成有应力缓和区域25a1、25b1。因此，在陶瓷电路基板21的正面的与应力缓和区域25a1、25b1重叠的低散热区域配置有半导体芯片28a、28b。因此，半导体芯片28a、28b的散热性降低，半导体装置100有可能过热而损坏。
另外，作为另一个例子，在图12所示的半导体装置100a中，在金属底板30的中心部介由焊料(省略图示)配置有一个半导体单元200。应予说明，半导体单元200是与半导体单元200a、200b同样的构成。在该情况下，半导体单元200的背面的焊料除了图12所示的A1、A2区域以外，在A3、A4区域中，形成有缩孔等空隙的密度比其他区域的空隙的密度高的区域(应力缓和区域)。即，在金属底板30的中心部配置有一个半导体单元200的情况下，除了金属底板30的短边31a、31c侧以外，还在长边31b、31d侧的焊料的边缘部(外周部)形成应力缓和区域。而且，在图12所示的A3、A4区域中也配置有半导体芯片28a、28b。因此，在陶瓷电路基板21的正面的与应力缓和区域重叠的低散热区域配置有半导体芯片28a、28b。因此，半导体芯片28a、28b的散热性降低，半导体装置100a有可能过热而损坏。
另外，作为另一个例子，对图13和图14所示的半导体装置100b进行说明。半导体装置100b是与半导体装置10同样地形成足够薄的焊料，且相对于半导体装置10在金属底板30没有突起部的情况。在该情况下，也能够与图4所示的流程图同样地进行制造。
如此焊料25a、25b被薄片化而制造出的半导体装置100b能够实现散热性的提高。但是，在焊料25a、25b的边缘部(外周部)未形成应力缓和区域。因此，由于陶瓷电路基板21与散热板31的热膨胀系数之差，伴随着温度变化会在陶瓷电路基板210的外周部和焊料25a、25b的外周部产生应力。特别是远离中心线CL1的一侧的边缘部的焊料厚度较薄。因此，如图14所示，有可能由于这样的应力而在陶瓷基板22和焊料25a、25b中产生裂纹CK1、CK2、其他由剥离等引起的破损。
因此，在上述的半导体装置10中，具备半导体芯片28a、28b、金属底板30以及通过焊料25a、25b而与金属底板30接合的陶瓷电路基板21。金属底板30在俯视时呈矩形状，并在正面设定有接合区域36a、36b，在与对置的一对短边31a、31c平行且被一对短边31a、31c所夹的正中央设定有中心线CL1。陶瓷电路基板21包括在俯视时为矩形状的陶瓷基板22、形成于陶瓷基板22的正面且与半导体芯片28a、28b接合的电路图案24b、以及形成于陶瓷基板22的背面且通过焊料25a、25b而与接合区域36a、36b接合的金属板23。此时，焊料25a、25b在远离中心线CL1的一侧的一方的边缘部具备焊料25a、25b所包含的空隙的密度比其他区域的焊料25a、25b所包含的空隙的密度高的应力缓和区域25a1、25b1。在这样的半导体装置10中，在陶瓷电路基板21设置有在俯视时与应力缓和区域25a1、25b1重叠的低散热区域29a、29b。因此，在半导体装置10中，能够避开低散热区域29a、29b而将半导体芯片28a、28b与陶瓷电路基板21接合。因此，半导体装置10能够降低焊料25a、25b的厚度，并且抑制散热性的降低，从而实现小型化、在高温下的稳定动作。
以下，参照图1～图8对在半导体装置中与配置于金属底板30的半导体单元20的各种配置图案相应的焊料的应力缓和区域以及与其对应的低散热区域的变形例进行说明。应予说明，在以下的变形例中，省略针对说明中不需要的构成部件的符号的图示和说明。
[变形例1]
使用图15对变形例1的半导体装置进行说明。图15是实施方式的变形例1的半导体装置的俯视图。在变形例1中，是在图1所示的半导体装置10中，沿着金属底板30的长边31b、31d，相对于中心线CL1线对称地介由焊料25a、25b(省略图示)配置有多个半导体单元20a、20b的情况。例如，图15的(A)所示的半导体装置10a对于金属底板30，相对于中心线CL1线对称地各配置有两个半导体单元20a、20b，合计配置有四个半导体单元20a、20b。另外，图15的(B)所示的半导体装置10b对于金属底板30，相对于中心线CL1线对称地各配置有三个半导体单元20a、20b，合计配置有六个半导体单元20a、20b。
在如此沿着金属底板30的长边31b、31d相对于中心线CL1成线对称地介由焊料25a、25b配置多个半导体单元20a、20b的情况下，半导体单元20a、20b的焊料与图1～图3同样地包括应力缓和区域25a1～25a3、25b1～25b3。与此相应地，在半导体单元20a、20b的正面设定低散热区域29a、29b。但是，如果沿着金属底板30的长边31b、31d相对于中心线CL1线对称地配置多个半导体单元20a、20b，则随着半导体单元20a、20b远离中心线CL1，应力缓和区域25a1、25b1的(沿着金属底板30的长边方向的)宽度变长。伴随于此，低散热区域29a、29b所包含的短边部分29a1、29b1的宽度也变长。
半导体装置10a、10b的制造如在图9中说明的那样，陶瓷电路基板21通过焊料25a、25b而与金属底板30接合。此时，金属底板30以向下凸起的方式翘曲。因此，越远离金属底板30的中心线CL1，金属底板30的倾斜越大。即，越远离金属底板30的中心线CL1，熔融焊料27a1、27b1向中心线CL1的流动越大。因此，熔融焊料27a1、27b1的远离中心线CL1的一侧的边缘部的体积随着远离中心线CL1而变小。
另外，为了使熔融焊料27a1、27b1固化，从以向下凸起的方式翘曲的金属底板30的背面的中心部起进行冷却。因此，越远离金属底板30的中心线CL1，冷却越慢。即，熔融焊料27a1、27b1越远离金属底板30的中心线CL1，则体积的收缩也产生得越慢。因此，对于远离中心线CL1的熔融焊料27a1、27b1而言，远离中心线CL1的一侧的边缘部的体积较小，并且体积的收缩也变慢。另外，如上所述，通过金属底板30的突起部35a，在熔融焊料27a1的远离中心线CL1的一侧的该位置，在金属底板30的散热板31与陶瓷电路基板21之间设置有预定的间隔。因此，越是远离中心线CL1的熔融焊料27a1、27b1，在远离中心线CL1的边缘部产生的缩孔越长。
由于这样的理由，在使多个半导体单元20a、20b介由焊料25a、25b沿着金属底板30的长边31b、31d相对于中心线CL1线对称地配置的情况下，焊料25a、25b的应力缓和区域25a1、25b1的(沿着金属底板30的长边方向的)宽度随着远离中心线CL1而变长。因此，低散热区域29a、29b的短边部分29a1、29b1的宽度也变长。
[变形例2]
使用图16对变形例2的半导体装置10c进行说明。图16是实施方式的变形例2的半导体装置的俯视图。在变形例2中，对在图1所示的半导体装置10中相对于中心线CL1、CL2分别线对称地配置有半导体单元20的情况进行说明。例如，在图16所示的半导体装置10c中，是对于金属底板30，以关于中心线CL1、CL2分别成为线对称的方式通过焊料25a、25b按两行、两列接合半导体单元20a、20b的情况。
在制造半导体装置10c时，在以两行、两列配置有半导体单元20a、20b且以向下凸起的方式翘曲的金属底板30中，由于上述的理由，在远离中心线CL1、CL2相交的中心点O的位置的焊料25a、25b产生缩孔、裂纹等空隙。因此，第一行的半导体单元20a、20b在远离中心点O的边缘部设定有低散热区域29a、29b的与应力缓和区域(省略图示)对应的短边部分29a1、29b1和长边部分29a2、29b2。第二行的半导体单元20a、20b在远离中心点O的边缘部设定有低散热区域29a、29b的与应力缓和区域(省略图示)对应的短边部分29a1、29b1和长边部分29a3、29b3。
[变形例3、4]
使用图17对变形例3、4的半导体装置10d、10e进行说明。图17是实施方式的变形例3、4的半导体装置的俯视图。应予说明，图17的(A)表示变形例3的半导体装置10d，图17的(B)表示变形例4的半导体装置10e。
在变形例3中，对在金属底板30以中心线CL1为中心配置有一个半导体单元的情况进行说明(与图11所示的参考例对应)。图17的(A)所示的半导体装置10d具有金属底板30以及介由焊料(省略图示)与金属底板30接合的半导体单元20c。
如在图12中所说明的那样，在半导体装置10d的焊料中，不仅在夹着中心线CL1的一对边缘部，而且在与该一对边缘部正交的一对边缘部也确认到缩孔、裂纹等空隙的产生。因此，半导体单元20c设定有与沿着半导体单元20c的外周部的应力缓和区域(省略图示)对应的(O字状的)低散热区域29c。低散热区域29c包括设定在半导体单元20c的外周部的短边部分29c1、29c4和长边部分29c2、29c3。
因此，半导体单元20c所包括的陶瓷电路基板21的电路图案24b、24c呈同样的形状，并分别延伸至陶瓷基板22的边缘部(与金属底板30的长边对置的一侧)，且包含与低散热区域29c的短边部分29c1、29c4重叠的区域(非搭载区域)。半导体芯片28a、28b与电路图案24b、24c的除了低散热区域29c的短边部分29c1、29c4以外的正面接合。
在变形例4中，对在金属底板30的中心部配置变形例3的半导体单元20c，在金属底板30的半导体单元20c的两侧以相对于中心线CL1成为线对称的方式介由焊料25a、25b(省略图示)配置半导体单元20a、20b的情况进行说明。
图17的(B)所示的半导体装置10e具有金属底板30、以金属底板30的中心线CL1为中心进行配置的半导体单元20c、以及介由焊料25a、25b配置于半导体单元20c的两侧且相对于中心线CL1成为线对称的相邻接合区域的半导体单元20a、20b。在这样的半导体装置10e中，半导体单元20c以金属底板30的中心线CL1成为中心的方式配置。因此，该情况下的焊料与变形例3的情况同样地，不仅在夹着中心线CL1的一对边缘部，而且在与该一对边缘部正交的一对边缘部也确认到缩孔、裂纹等空隙的产生。因此，半导体单元20c设定有与沿着半导体单元20c的外周部的应力缓和区域(省略图示)对应的(O字状的)低散热区域29c。
另外，半导体单元20a、20b的陶瓷电路基板21与变形例1的情况同样地，在焊料25a、25b的远离中心线CL1的边缘部设定有与应力缓和区域(省略图示)对应的低散热区域29a、29b。
[变形例5]
使用图18对变形例5的半导体装置进行说明。图18是实施方式的变形例5的半导体装置的俯视图。在变形例5中，对配置有两列的变形例4的半导体单元20a、20c、20b的情况进行说明。图18所示的半导体装置10f包括金属底板30以及介由焊料以两列配置于金属底板30的变形例4的半导体单元20a、20c、20b。
在这样的半导体装置10f中，与变形例2同样地，首先，在配置有两行、三列的半导体单元20a、20c、20b的金属底板30中，在远离中心线CL1、CL2相交的中心点O的位置的焊料中确认到缩孔、裂纹等空隙。因此，第一行的半导体单元20a、20c、20b在远离中心点O的边缘部设定有与应力缓和区域(省略图示)对应的低散热区域29a、29c、29b(短边部分29a1、29b1和长边部分29a2、29c2、29b2)。第二行的半导体单元20a、20c、20b在远离中心点O的边缘部设定有与应力缓和区域(省略图示)对应的低散热区域29a、29c、29b(短边部分29a1、29b1和长边部分29a3、29c3、29b3)。
进一步地，如在变形例4中所说明的那样，以金属底板30的中心线CL1成为中心的方式配置的半导体单元20c的焊料在夹着中心线CL1的一对边缘部包含应力缓和区域(省略图示)。因此，半导体单元20c的陶瓷电路基板21设定有与该应力缓和区域对应的低散热区域29c的长边部分29c2、29c3。
在上述变形例1～5的半导体装置10a～10f中，也能够避开低散热区域29a、29b、29c而将半导体芯片28a、28b与陶瓷电路基板21接合，降低焊料的厚度，并且抑制散热性的降低，从而实现小型化、在高温下的稳定动作。
以上仅示出了本发明的原理。进一步地，本领域技术人员能够进行多种变形、变更，且本发明并不限于上述示出、说明的确切的构成和应用例，对应的全部变形例及等同物被视为由附加的权利要求及其等同物所限定的本发明的范围。
权利要求书(按照条约第19条的修改)
1.一种半导体装置，其特征在于，具有：
第一半导体芯片；
金属底板，其在俯视时呈矩形状，且在正面设定有接合区域，并在与对置的一对第一边平行且被所述一对第一边所夹的正中央设定有第一中心线；以及
第一绝缘电路基板，其包括在俯视时为矩形状的第一绝缘板、形成于所述第一绝缘板的正面且接合所述第一半导体芯片的第一电路图案、以及形成于所述第一绝缘板的背面且通过第一接合部件与所述接合区域接合的第一金属板，
所述第一接合部件将所述金属底板与所述第一金属板之间进行接合，并形成有从所述第一金属板的外周端部向外侧呈下摆扩展的形状的焊脚，且在远离所述第一中心线的一侧的第一边缘部的一部分具备第一应力缓和区域，在所述第一应力缓和区域，所述第一接合部件所包含的空隙的密度比其他区域的所述第一接合部件所包含的空隙的密度高。
2.根据权利要求1所述的半导体装置，其特征在于，
所述第一半导体芯片在俯视时接合于所述第一绝缘电路基板的正面的除了与所述第一应力缓和区域重叠的区域以外的所述第一电路图案。
3.根据权利要求1或2所述的半导体装置，其特征在于，
所述第一电路图案包含在俯视时与所述第一绝缘板的所述第一应力缓和区域不重叠的区域、以及从所述不重叠的区域延伸至所述第一边缘部并与所述第一应力缓和区域重叠的区域，
所述第一半导体芯片接合于所述不重叠的区域，且不接合于所述重叠的区域。
4.根据权利要求1至3中任一项所述的半导体装置，其特征在于，
在俯视时，在所述第一绝缘板的与所述第一应力缓和区域重叠的区域形成有其他电路图案。
5.根据权利要求1至4中任一项所述的半导体装置，其特征在于，
所述金属底板还设定有第二中心线，所述第二中心线与所述一对第一边正交，并与对置的一对第二边平行且位于被所述一对第二边所夹的正中央，
所述第一接合部件在远离所述第二中心线的一侧的第二边缘部还具备第二应力缓和区域，在所述第二应力缓和区域，所述第一接合部件所包含的空隙的密度比除了所述第一应力缓和区域以外的其他区域的所述第一接合部件所包含的空隙的密度高。
6.根据权利要求5所述的半导体装置，其特征在于，
所述第一绝缘电路基板配置于所述金属底板，所述第二中心线位于所述第一绝缘电路基板的中央，
所述第一接合部件在对置的一对所述第二边缘部具备所述第二应力缓和区域，该对置的一对所述第二边缘部与所述一对第二边平行。
7.根据权利要求5或6所述的半导体装置，其特征在于，
在所述第一应力缓和区域和所述第二应力缓和区域的至少任意一方包含从所述第一接合部件的所述第一边缘部和所述第二边缘部进入内部的空隙。
8.根据权利要求1至7中任一项所述的半导体装置，其特征在于，
所述第一接合部件的所述第一边缘部侧的厚度比所述第一中心线侧的厚度薄。
9.根据权利要求1至8中任一项所述的半导体装置，其特征在于，
所述金属底板或所述第一绝缘电路基板中的至少一方翘曲，
所述金属底板的翘曲是以所述第一中心线的位置为中心，背面朝下并以向下凸起的方式的翘曲，
所述第一绝缘电路基板的翘曲是以所述第一中心线的位置为中心，正面朝上并以向上凸起的方式的翘曲。
10.根据权利要求1至4中任一项所述的半导体装置，其特征在于，
所述金属底板沿着与所述一对第一边正交且对置的一对第二边相对于所述第一中心线成线对称地设定有多列所述接合区域，
所述第一绝缘电路基板通过所述第一接合部件分别与所述多列接合区域接合，
在相邻的所述第一绝缘电路基板中，所述第一应力缓和区域的与所述第二边平行的宽度，在远离所述第一中心线的所述第一绝缘电路基板这一方比接近所述第一中心线的所述第一绝缘电路基板这一方宽。
11.根据权利要求10所述的半导体装置，其特征在于，
所述第一接合部件在接近所述第一中心线的一侧的边缘部，不包含所述第一应力缓和区域。
12.根据权利要求10或11所述的半导体装置，其特征在于，
所述金属底板还设定有第二中心线，所述第二中心线与所述一对第一边正交，并与所述一对第二边平行且位于被所述一对第二边所夹的正中央，所述多列接合区域沿着所述一对第一边相对于所述第二中心线成线对称地设定有多行，
所述第一绝缘电路基板通过所述第一接合部件分别与所述多行的接合区域接合，
所述第一接合部件在远离所述第二中心线的一侧的一个边缘部具备第二应力缓和区域，在所述第二应力缓和区域，所述第一接合部件所包含的空隙的密度比除了所述第一应力缓和区域以外的其他区域的所述第一接合部件所包含的空隙的密度高。
13.根据权利要求1至4中任一项所述的半导体装置，其特征在于，
在所述金属底板的中心部设定有一个所述接合区域，所述第一接合部件在包含一个边缘部的整周边缘部包含所述第一应力缓和区域，
接合有第二半导体芯片的第二绝缘电路基板夹着所述金属底板的所述接合区域，通过第二接合部件接合于相邻接合区域，所述相邻接合区域沿着与所述一对第一边正交且对置的一对第二边相对于所述第一中心线成线对称地设定，
所述第二绝缘电路基板包括：
第二绝缘板，其在俯视时为矩形状；第二电路图案，其形成于所述第二绝缘板的正面且接合所述第二半导体芯片；第二金属板，其形成于所述第二绝缘板的背面，并通过第二接合部件与所述相邻接合区域接合，
所述第二接合部件将所述金属底板与所述第二金属板之间进行接合，并形成有从所述第二金属板的外周端部向外侧呈下摆扩展的形状的焊脚，在所述第二绝缘板的远离所述第一中心线的一侧的一个边缘部的一部分具备第二应力缓和区域，在所述第二应力缓和区域，所述第二接合部件所包含的空隙的密度比其他区域的所述第二接合部件所包含的空隙的密度高。
14.根据权利要求1至4中任一项所述的半导体装置，其特征在于，
所述金属底板还设定有第二中心线，所述第二中心线与所述一对第一边正交，并与对置的一对第二边平行且位于被所述一对第二边所夹的正中央，
在所述金属底板的中心部设定有一个所述接合区域，夹着所述接合区域，沿着所述一对第二边相对于所述第一中心线成线对称地设定有相邻接合区域，沿着所述一对第一边相对于所述第二中心线成线对称地各设定有一行的所述接合区域和所述相邻接合区域，
所述第一绝缘电路基板通过所述第一接合部件分别接合于多行的接合区域，所述第一接合部件在夹着所述第一中心线对置的一对边缘部和远离所述第二中心线的一侧的一个边缘部具备所述第一应力缓和区域，
接合有第二半导体芯片的第二绝缘电路基板通过第二接合部件分别接合于多行的所述相邻接合区域，
所述第二绝缘电路基板包括：
第二绝缘板，其在俯视时为矩形状；第二电路图案，其形成于所述第二绝缘板的正面且接合所述第二半导体芯片；第二金属板，其形成于所述第二绝缘板的背面，并通过第二接合部件与所述相邻接合区域接合，
所述第二接合部件将所述金属底板与所述第二金属板之间进行接合，并形成有从所述第二金属板的外周端部向外侧呈下摆扩展的形状的焊脚，且在远离所述第一中心线的一侧的一个边缘部的一部分以及远离所述第二中心线的一侧的一个边缘部的一部分具备第二应力缓和区域，在所述第二应力缓和区域，所述第二接合部件所包含的空隙的密度比其他区域的所述第二接合部件所包含的空隙的密度高。
15.根据权利要求1至14中任一项所述的半导体装置，其特征在于，
所述第一接合部件是焊料。
16.根据权利要求1至15中任一项所述的半导体装置，其特征在于，
在所述金属底板的所述接合区域的角部分别形成有与所述金属底板一体形成的突起部。
17.一种半导体装置的制造方法，其特征在于，包括：
准备工序，准备金属底板、半导体芯片以及绝缘电路基板，所述金属底板在俯视时呈矩形状，且在正面设定有接合区域，并在与对置的一对第一边平行且被所述一对第一边所夹的正中央设定有第一中心线，所述绝缘电路基板包括在俯视时为矩形状的绝缘板、形成于所述绝缘板的正面的电路图案以及形成于所述绝缘板的背面的金属板；
搭载工序，在所述金属底板的所述接合区域介由接合板部件搭载所述绝缘电路基板，并沿着所述绝缘电路基板的远离所述第一中心线的一侧的一个边缘部，在除了从所述一个边缘部起预定范围的区域以外的正面的所述电路图案搭载所述半导体芯片；
加热工序，对所述金属底板、所述接合板部件、所述绝缘电路基板以及所述半导体芯片进行加热，将所述接合板部件熔融为熔融接合部件；以及
冷却工序，对所述金属底板、所述熔融接合部件、所述绝缘电路基板以及所述半导体芯片进行冷却，利用所述熔融接合部件固化而成的接合部件使所述绝缘电路基板与所述金属底板接合，所述接合部件将所述金属底板与所述金属板之间进行接合，并形成有从所述金属板的外周端部向外侧呈下摆扩展的形状的焊脚，且在所述接合部件的俯视时与所述预定范围的区域重叠的区域的一部分，产生所述接合部件所包含的空隙的密度比其他区域的所述接合部件所包含的空隙的密度高的应力缓和区域。
18.根据权利要求17所述的半导体装置的制造方法，其特征在于，
在所述准备工序中所准备的所述金属底板，背面朝下侧且以所述背面的中心部向下凸起的方式翘曲，
在通过所述加热工序使所述接合板部件熔融时，所述金属底板随着从所述中心部离开而位于比所述中心部高的位置。
19.根据权利要求18所述的半导体装置的制造方法，其特征在于，
在所述冷却工序中，在所述加热工序后，将层叠有所述绝缘电路基板和所述半导体芯片的所述金属底板配置于平坦的冷却板，从所述金属底板的所述中心部起进行冷却。

Claims (18)

1.一种半导体装置，其特征在于，具有：
第一半导体芯片；
金属底板，其在俯视时呈矩形状，且在正面设定有接合区域，并在与对置的一对第一边平行且被所述一对第一边所夹的正中央设定有第一中心线；以及
第一绝缘电路基板，其包括在俯视时为矩形状的第一绝缘板、形成于所述第一绝缘板的正面且接合所述第一半导体芯片的第一电路图案、以及形成于所述第一绝缘板的背面且通过第一接合部件与所述接合区域接合的金属板，
所述第一接合部件在远离所述第一中心线的一侧的第一边缘部具备第一应力缓和区域，在所述第一应力缓和区域，所述第一接合部件所包含的空隙的密度比其他区域的所述第一接合部件所包含的空隙的密度高。
2.根据权利要求1所述的半导体装置，其特征在于，
所述第一半导体芯片在俯视时接合于所述第一绝缘电路基板的正面的除了与所述第一应力缓和区域重叠的区域以外的所述第一电路图案。
3.根据权利要求1或2所述的半导体装置，其特征在于，
所述第一电路图案包含在俯视时与所述第一绝缘板的所述第一应力缓和区域不重叠的区域、以及从所述不重叠的区域延伸至所述第一边缘部并与所述第一应力缓和区域重叠的区域，
所述第一半导体芯片接合于所述不重叠的区域，且不接合于所述重叠的区域。
4.根据权利要求1至3中任一项所述的半导体装置，其特征在于，
在俯视时，在所述第一绝缘板的与所述第一应力缓和区域重叠的区域形成有其他电路图案。
5.根据权利要求1至4中任一项所述的半导体装置，其特征在于，
所述金属底板还设定有第二中心线，所述第二中心线与所述一对第一边正交，并与对置的一对第二边平行且位于被所述一对第二边所夹的正中央，
所述第一接合部件在远离所述第二中心线的一侧的第二边缘部还具备第二应力缓和区域，在所述第二应力缓和区域，所述第一接合部件所包含的空隙的密度比除了所述第一应力缓和区域以外的其他区域的所述第一接合部件所包含的空隙的密度高。
6.根据权利要求5所述的半导体装置，其特征在于，
所述第一绝缘电路基板配置于所述金属底板，所述第二中心线位于所述第一绝缘电路基板的中央，
所述第一接合部件在对置的一对所述第二边缘部具备所述第二应力缓和区域，该对置的一对所述第二边缘部与所述一对第二边平行。
7.根据权利要求5或6所述的半导体装置，其特征在于，
在所述第一应力缓和区域和所述第二应力缓和区域的至少任意一方包含从所述第一接合部件的所述第一边缘部和所述第二边缘部进入内部的空隙。
8.根据权利要求1至7中任一项所述的半导体装置，其特征在于，
所述第一接合部件的所述第一边缘部侧的厚度比所述第一中心线侧的厚度薄。
9.根据权利要求1至8中任一项所述的半导体装置，其特征在于，
所述金属底板以所述第一中心线的位置为中心，背面朝下并以向下凸起的方式翘曲。
10.根据权利要求1至4中任一项所述的半导体装置，其特征在于，
所述金属底板沿着与所述一对第一边正交且对置的一对第二边相对于所述第一中心线成线对称地设定有多列所述接合区域，
所述第一绝缘电路基板通过所述第一接合部件分别与所述多列接合区域接合。
11.根据权利要求10所述的半导体装置，其特征在于，
随着所述接合区域远离所述第一中心线，在俯视时，所述第一应力缓和区域的所述一对第二边的方向上的宽度扩展。
12.根据权利要求10或11所述的半导体装置，其特征在于，
所述金属底板还设定有第二中心线，所述第二中心线与所述一对第一边正交，并与所述一对第二边平行且位于被所述一对第二边所夹的正中央，所述多列接合区域沿着所述一对第一边相对于所述第二中心线成线对称地设定有多行，
所述第一绝缘电路基板通过所述第一接合部件分别与所述多行的接合区域接合，
所述第一接合部件在远离所述第二中心线的一侧的一个边缘部具备第二应力缓和区域，在所述第二应力缓和区域，所述第一接合部件所包含的空隙的密度比除了所述第一应力缓和区域以外的其他区域的所述第一接合部件所包含的空隙的密度高。
13.根据权利要求1至4中任一项所述的半导体装置，其特征在于，
在所述金属底板的中心部设定有一个所述接合区域，所述第一接合部件在包含一个边缘部的整周边缘部包含所述第一应力缓和区域，
接合有第二半导体芯片的第二绝缘电路基板夹着所述金属底板的所述接合区域，通过第二接合部件接合于相邻接合区域，所述相邻接合区域沿着所述一对第二边相对于所述第一中心线成线对称地设定，
所述第二绝缘电路基板包括：
第二绝缘板，其在俯视时为矩形状；第二电路图案，其形成于所述第二绝缘板的正面且接合所述第二半导体芯片；第二金属板，其形成于所述第二绝缘板的背面，并通过第二接合部件与所述相邻接合区域接合，
所述第二接合部件在所述第二绝缘板的远离所述第一中心线的一侧的一个边缘部具备第二应力缓和区域，在所述第二应力缓和区域，所述第二接合部件所包含的空隙的密度比其他区域的所述第二接合部件所包含的空隙的密度高。
14.根据权利要求1至4中任一项所述的半导体装置，其特征在于，
所述金属底板还设定有第二中心线，所述第二中心线与所述一对第一边正交，并与对置的一对第二边平行且位于被所述一对第二边所夹的正中央，
在所述金属底板的中心部设定有一个所述接合区域，夹着所述接合区域，沿着所述一对第二边相对于所述第一中心线成线对称地设定有相邻接合区域，沿着所述一对第一边相对于所述第二中心线成线对称地各设定有一行的所述接合区域和所述相邻接合区域，
所述第一绝缘电路基板通过所述第一接合部件分别接合于多行的接合区域，所述第一接合部件在夹着所述第一中心线对置的一对边缘部和远离所述第二中心线的一侧的一个边缘部具备所述第一应力缓和区域，
接合有第二半导体芯片的第二绝缘电路基板通过第二接合部件分别接合于所述多行的所述相邻接合区域，
所述第二绝缘电路基板包括：
第二绝缘板，其在俯视时为矩形状；第二电路图案，其形成于所述第二绝缘板的正面且接合所述第二半导体芯片；第二金属板，其形成于所述第二绝缘板的背面，并通过第二接合部件与所述相邻接合区域接合，
所述第二接合部件在远离所述第一中心线的一侧的一个边缘部以及远离所述第二中心线的一侧的一个边缘部具备第二应力缓和区域，在所述第二应力缓和区域，所述第二接合部件所包含的空隙的密度比其他区域的所述第二接合部件所包含的空隙的密度高。
15.根据权利要求1至14中任一项所述的半导体装置，其特征在于，
所述第一接合部件是焊料。
16.一种半导体装置的制造方法，其特征在于，包括：
准备工序，准备金属底板、半导体芯片以及绝缘电路基板，所述金属底板在俯视时呈矩形状，且在正面设定有接合区域，并在与对置的一对第一边平行且被所述一对第一边所夹的正中央设定有第一中心线，所述绝缘电路基板包括在俯视时为矩形状的绝缘板、以及形成于所述绝缘板的正面的电路图案；
搭载工序，在所述金属底板的所述接合区域介由接合板部件搭载所述绝缘电路基板，并沿着所述绝缘电路基板的远离所述第一中心线的一侧的一个边缘部，在除了从所述一个边缘部起预定范围的区域以外的正面的所述电路图案搭载所述半导体芯片；
加热工序，对所述金属底板、所述接合板部件、所述绝缘电路基板以及所述半导体芯片进行加热，将所述接合板部件熔融为熔融接合部件；以及
冷却工序，对所述金属底板、所述熔融接合部件、所述绝缘电路基板以及所述半导体芯片进行冷却，利用所述熔融接合部件固化而成的接合部件使所述绝缘电路基板与所述金属底板接合，且在所述接合部件的俯视时与所述预定范围的区域重叠的区域，产生所述接合部件所包含的空隙的密度比其他区域的所述接合部件所包含的空隙的密度高的应力缓和区域。
17.根据权利要求16所述的半导体装置的制造方法，其特征在于，
在所述准备工序中所准备的所述金属底板，背面朝下侧且以所述背面的中心部向下凸起的方式翘曲，
在通过所述加热工序使所述接合板部件熔融时，所述金属底板随着从所述中心部离开而位于比所述中心部高的位置。
18.根据权利要求17所述的半导体装置的制造方法，其特征在于，
在所述冷却工序中，在所述加热工序后，将层叠有所述绝缘电路基板和所述半导体芯片的所述金属底板配置于平坦的冷却板，从所述金属底板的所述中心部起进行冷却。
CN202180031064.6A 2020-11-16 2021-09-22 半导体装置及半导体装置的制造方法 Pending CN115485831A (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2020190052 2020-11-16
JP2020-190052 2020-11-16
PCT/JP2021/034829 WO2022102253A1 (ja) 2020-11-16 2021-09-22 半導体装置及び半導体装置の製造方法

Publications (1)

Publication Number Publication Date
CN115485831A true CN115485831A (zh) 2022-12-16

Family

ID=81601864

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202180031064.6A Pending CN115485831A (zh) 2020-11-16 2021-09-22 半导体装置及半导体装置的制造方法

Country Status (5)

Country Link
US (1) US20230051389A1 (zh)
JP (1) JPWO2022102253A1 (zh)
CN (1) CN115485831A (zh)
DE (1) DE112021001324T5 (zh)
WO (1) WO2022102253A1 (zh)

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4560644B2 (ja) * 2005-08-12 2010-10-13 Ｄｏｗａメタルテック株式会社 はんだ引けを改善した半導体基板用放熱板
JP5665786B2 (ja) * 2012-03-26 2015-02-04 三菱電機株式会社 半導体装置
JP2014146644A (ja) * 2013-01-28 2014-08-14 Mitsubishi Electric Corp 半導体装置およびその製造方法
JP2014175454A (ja) * 2013-03-08 2014-09-22 Mitsubishi Electric Corp 電力用半導体装置および電力用半導体装置の製造方法
JP6201828B2 (ja) 2014-03-10 2017-09-27 三菱マテリアル株式会社 放熱板付パワーモジュール用基板の製造方法
JP6500567B2 (ja) * 2015-04-01 2019-04-17 富士電機株式会社 半導体装置

Also Published As

Publication number Publication date
WO2022102253A1 (ja) 2022-05-19
DE112021001324T5 (de) 2022-12-22
US20230051389A1 (en) 2023-02-16
JPWO2022102253A1 (zh) 2022-05-19

Similar Documents

Publication Publication Date Title
US9917031B2 (en) Semiconductor device, and method for assembling semiconductor device
JP6234630B2 (ja) パワーモジュール
US6448645B1 (en) Semiconductor device
CN109314063B (zh) 电力用半导体装置
JP7238277B2 (ja) 半導体装置、リードフレーム及び半導体装置の製造方法
US8050054B2 (en) Electronic device with a base plate
JP2020188152A (ja) 半導体モジュール、半導体モジュールの製造方法および段差冶具
JP7215206B2 (ja) 半導体装置の製造方法
JP6972174B2 (ja) 半導体装置および半導体装置の製造方法
JP2009147123A (ja) 半導体装置及びその製造方法
US11637052B2 (en) Semiconductor device and semiconductor device manufacturing method
CN115485831A (zh) 半导体装置及半导体装置的制造方法
JP7490974B2 (ja) 半導体モジュール及び半導体モジュールの製造方法
US11552065B2 (en) Semiconductor device
JP7390826B2 (ja) 半導体装置および半導体装置の製造方法
US11552021B2 (en) Semiconductor device, semiconductor manufacturing apparatus and method of manufacturing semiconductor device having printed circuit board and insulating board with complementary warps
JP2024076763A (ja) 電子装置及び電子装置の製造方法
US11450623B2 (en) Semiconductor device
JP7480715B2 (ja) 半導体装置
CN108735679A (zh) 半导体装置
WO2023136264A1 (ja) 樹脂封止型半導体装置
JP7322467B2 (ja) 半導体装置
JP6741135B1 (ja) 半導体モジュール及び半導体モジュールの製造方法
JP2022132808A (ja) 半導体装置及び半導体装置の製造方法
JP2024048689A (ja) 半導体装置、及び、半導体装置の製造方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination