DE112021001324T5 - Halbleitervorrichtung und verfahren zum herstellen einer halbleitervorrichtung - Google Patents

Halbleitervorrichtung und verfahren zum herstellen einer halbleitervorrichtung Download PDF

Info

Publication number
DE112021001324T5
DE112021001324T5 DE112021001324.6T DE112021001324T DE112021001324T5 DE 112021001324 T5 DE112021001324 T5 DE 112021001324T5 DE 112021001324 T DE112021001324 T DE 112021001324T DE 112021001324 T5 DE112021001324 T5 DE 112021001324T5
Authority
DE
Germany
Prior art keywords
joining
base plate
semiconductor device
metal base
center line
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
DE112021001324.6T
Other languages
English (en)
Inventor
Naoki Takizawa
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fuji Electric Co Ltd
Original Assignee
Fuji Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fuji Electric Co Ltd filed Critical Fuji Electric Co Ltd
Publication of DE112021001324T5 publication Critical patent/DE112021001324T5/de
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/492—Bases or plates or solder therefor
    • H01L23/4924—Bases or plates or solder therefor characterised by the materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/373—Cooling facilitated by selection of materials for the device or materials for thermal expansion adaptation, e.g. carbon
    • H01L23/3735—Laminates or multilayers, e.g. direct bond copper ceramic substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4871—Bases, plates or heatsinks
    • H01L21/4875—Connection or disconnection of other leads to or from bases or plates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4871—Bases, plates or heatsinks
    • H01L21/4882—Assembly of heatsink parts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H01L23/13—Mountings, e.g. non-detachable insulating substrates characterised by the shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/367—Cooling facilitated by shape of device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/373—Cooling facilitated by selection of materials for the device or materials for thermal expansion adaptation, e.g. carbon
    • H01L23/3736—Metallic materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49833—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers the chip support structure consisting of a plurality of insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/562—Protection against mechanical damage
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies
    • H01L24/75—Apparatus for connecting with bump connectors or layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/07—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00
    • H01L25/072—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/50—Multistep manufacturing processes of assemblies consisting of devices, each device being of a type provided for in group H01L27/00 or H01L29/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
    • H01L2224/75—Apparatus for connecting with bump connectors or layer connectors
    • H01L2224/757—Means for aligning
    • H01L2224/75701—Means for aligning in the lower part of the bonding apparatus, e.g. in the apparatus chuck
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/83009—Pre-treatment of the layer connector or the bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/83801—Soldering or alloying
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/83909—Post-treatment of the layer connector or bonding area
    • H01L2224/83948—Thermal treatments, e.g. annealing, controlled cooling
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L24/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/18—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different subgroups of the same main group of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H01L2924/13055—Insulated gate bipolar transistor [IGBT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H01L2924/13091—Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/35—Mechanical effects
    • H01L2924/351—Thermal stress
    • H01L2924/3511—Warping
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/35—Mechanical effects
    • H01L2924/351—Thermal stress
    • H01L2924/3512—Cracking
    • H01L2924/35121—Peeling or delaminating
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/03—Use of materials for the substrate
    • H05K1/0306—Inorganic insulating substrates, e.g. ceramic, glass
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09009—Substrate related
    • H05K2201/09136—Means for correcting warpage
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/0058—Laminating printed circuit boards onto other substrates, e.g. metallic substrates
    • H05K3/0061—Laminating printed circuit boards onto other substrates, e.g. metallic substrates onto a metallic substrate, e.g. a heat sink

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)

Abstract

Es ist möglich, eine Beschädigung einer keramischen Leiterplatte und des Lots zu verhindern, indem die Dicke des Lots reduziert wird.Eine Metallgrundplatte (30) ist in Draufsicht rechteckig, hat einen Fügebereich auf einer Frontfläche und eine Mittellinie CL1, die parallel zu einem Paar kurzer Seiten (31a, 31c) verläuft, die einander gegenüberliegen und in einer Mitte zwischen dem Paar kurzer Seiten (31a, 31c) angeordnet sind. Eine keramische Leiterplatte (21) umfasst eine in Draufsicht rechteckige Keramikkarte, ein auf der Frontfläche der Keramikkarte ausgebildetes Schaltungsmuster, und hat ein damit verbundenen Halbleiterchip und eine auf der Rückfläche der Keramikkarte (22) ausgebildete Metallplatte (23), die durch Lot (25a, 25b) mit dem Fügebereich verbunden ist. Hier weist das Lot (25a, 25b) an einem von der Mittellinie CL1 entfernten Kantenabschnitt Spannungsabbaubereiche (25a1, 25b1) auf, in denen die Dichte der im Lot (25a, 25b) enthaltenen Hohlräume höher ist als in anderen Bereichen.

Description

  • Technisches Gebiet
  • Die hier diskutierten Ausführungsformen betreffen eine Halbleitervorrichtung und ein Verfahren zum Herstellen einer Halbleitervorrichtung.
  • Stand der Technik
  • Eine Halbleitervorrichtung umfasst eine Vielzahl keramischer Leiterplatten, auf den jeweiligen keramischen Leiterplatten montierte Halbleiterchips und eine Metallgrundplatte, auf deren Frontfläche die Vielzahl keramischer Leiterplatten befestigt ist. Die keramischen Leiterplatten umfassen jeweils eine Keramikkarte, eine auf einer Rückfläche der Keramikkarte angeordnete Metallplatte und ein auf einer Frontfläche der Keramikkarte angeordnetes Schaltungsmuster. Die Halbleiterchips sind auf den Schaltungsmustern der keramischen Leiterplatten angeordnet. Die Halbleiterchips enthalten Leistungsvorrichtungen. Beispielsweise können die Leistungsvorrichtungen Bipolartransistoren mit isolierter Gatterelektrode (IGBT) und Leistungs-Metall-Oxid-Halbleiter-Feldeffekttransistoren (MOSFET) sein. Die Vielzahl keramischer Leiterplatten, auf denen die Halbleiterchips angeordnet sind, sind mittels Lot auf der Frontfläche der Metallgrundplatte angeordnet. in einer Halbleitervorrichtung wird Hitze von aufgewärmten Halbleiterchips von den keramischen Leiterplatten zur Metallgrundplatte geleitet und abgeführt. Eine Möglichkeit zum Verbessern der Wärmeableitung durch eine Halbleitervorrichtung besteht beispielsweise darin, das Lot zwischen den keramischen Leiterplatten und der Metallgrundplatte dünner zu machen.
  • Zitationsliste
  • Patentliteratur
  • PTL1: Japanische Offenlegungsschrift Nr. 2015-170826
  • Kurzbeschreibung der Erfindung
  • Technische Aufgabe
  • Bei einer Halbleitervorrichtung, bei der das Lot zu dünn ist, besteht jedoch die Tendenz, dass aufgrund von Faktoren wie der unterschiedlichen Wärmeausdehnung zwischen der Metallgrundplatte und den keramischen Leiterplatten übermäßige Spannungen auf die keramischen Leiterplatten und/oder das Lot einwirken. Dies bedeutet, dass die Gefahr besteht, dass sich die keramischen Leiterplatten und/oder das Lot ablösen und/oder Risse bekommen, was die Halbleitervorrichtung beschädigen würde.
  • Die vorliegende Offenlegung erfolgt im Hinblick auf das oben beschriebene Problem und hat zum Ziel, eine Halbleitervorrichtung und ein Verfahren zum Herstellen einer Halbleitervorrichtung bereitzustellen, die in der Lage sind, das Brechen einer keramischen Leiterplatte und eines Lots zu unterdrücken und gleichzeitig die Dicke des Lots zu reduzieren.
  • Lösung der Aufgabe
  • Gemäß einem Gesichtspunkt der vorliegenden Ausführungen wird eine Halbleitervorrichtung bereitgestellt, umfassend: einen ersten Halbleiterchip: eine in Draufsicht auf die Halbleitervorrichtung rechteckige Metallgrundplatte mit einem Fügebereich auf dessen Frontfläche und einer ersten Mittellinie, die parallel zu einem Paar einander zugewandter erster Seiten und in einer Mitte angeordnet ist, so dass sie zwischen dem Paar ersten Seiten eingefügt ist; und eine erste isolierte Leiterplatte mit einer in Draufsicht rechteckigen ersten isolierten Karte, einem ersten auf einer Frontfläche der ersten isolierten Karte ausgebildeten Schaltungsmuster und dem damit verbundenen ersten Halbleiterchip und einer Metallplatte, die auf einer Rückfläche der ersten isolierten Karte ausgebildet ist und durch ein erstes Fügeelement mit dem Fügebereich verbunden ist, wobei das erste Fügeelement an einem ersten Kantenabschnitt, der weit von der ersten Mittellinie entfernt ist, einen ersten Spannungsabbaubereich aufweist, wo eine Dichte von im ersten Fügeelement enthaltenen Hohlräumen größer als in anderen Bereichen ist.
  • Gemäß einem anderen Gesichtspunkt der vorliegenden Ausführungen wird ein Verfahren zum Herstellen der oben beschriebenen Halbleitervorrichtung bereitgestellt.
  • Vorteilhafte Wirkungen der Erfindung
  • Gemäß der vorliegenden Offenbarung ist es möglich, eine Beschädigung einer keramischen Leiterplatte und des Lots zu unterdrücken, während die Wärmeableitung durch Reduzieren der Dicke des Lots verbessert wird, wodurch es möglich wird, die Kapazität der Halbleitervorrichtung zu erhöhen und die Zuverlässigkeit zu verbessern.
  • Diese und andere Ziele, Merkmale und Vorteile der vorliegenden Ausführungsbeispiele sollten aus der folgenden Beschreibung und den beigefügten Zeichnungen deutlich werden, die beispielhaft und erläuternd sind.
  • Figurenliste
    • 1 ist eine Draufsicht einer Halbleitervorrichtung gemäß den vorliegenden Ausführungsbeispielen.
    • 2 ist eine Draufsicht auf Lot in der Halbleitervorrichtung gemäß den vorliegenden Ausführungsbeispielen.
    • 3 ist eine Schnittansicht der Halbleitervorrichtung gemäß den vorliegenden Ausführungsbeispielen.
    • 4 ist ein Flussdiagramm eines Verfahrens zum Herstellen einer Halbleitervorrichtung gemäß den vorliegenden Ausführungsbeispielen.
    • 5 zeigt einen Befestigungsvorgang, der Teil des Verfahrens zum Herstellen einer Halbleitervorrichtung gemäß den vorliegenden Ausführungsbeispielen ist.
    • 6 ist ein erstes Schaubild, das einen Aufheizvorgang abbildet, der im Verfahren zum Herstellen einer Halbleitervorrichtung gemäß den vorliegenden Ausführungsbeispielen enthalten ist.
    • 7 ist ein zweites Schaubild, das einen Aufheizvorgang abbildet, der im Verfahren zum Herstellen einer Halbleitervorrichtung gemäß den vorliegenden Ausführungsbeispielen enthalten ist.
    • 8 zeigt einen Abkühlvorgang, der Teil des Verfahrens zum Herstellen einer Halbleitervorrichtung gemäß den vorliegenden Ausführungsbeispielen ist.
    • 9 zeigt Lot im Aufheizvorgang und Abkühlvorgang beim Verfahren zum Herstellen einer Halbleitervorrichtung gemäß den vorliegenden Ausführungsbeispielen.
    • 10 ist eine erste Draufsicht einer Halbleitervorrichtung gemäß einem Vergleichsbeispiel.
    • 11 ist eine erste Schnittansicht einer Halbleitervorrichtung gemäß einem Vergleichsbeispiel.
    • 12 ist eine zweite Draufsicht einer Halbleitervorrichtung gemäß einem Vergleichsbeispiel.
    • 13 ist eine zweite Schnittansicht einer Halbleitervorrichtung gemäß einem Vergleichsbeispiel.
    • 14 ist eine dritte Schnittansicht einer Halbleitervorrichtung gemäß einem Vergleichsbeispiel.
    • 15 zeigt Draufsichten von Halbleitervorrichtungen, die eine erste Abwandlung der vorliegenden Ausführungsbeispiele darstellen.
    • 16 ist eine Draufsicht einer Halbleitervorrichtung, die eine zweite Abwandlung der vorliegenden Ausführungsbeispiele ist.
    • 17 zeigt Draufsichten von Halbleitervorrichtungen, die dritte und vierte Abwandlungen der vorliegenden Ausführungsbeispiele sind.
    • 18 ist eine Draufsicht einer Halbleitervorrichtung, die eine fünfte Abwandlung der vorliegenden Ausführungsbeispiele ist.
  • Beschreibung der Ausführungsformen
  • Verschiedene Ausführungsformen werden im Folgenden unter Bezugnahme auf die beigefügten Zeichnungen beschrieben. in der folgenden Beschreibung beziehen sich die Ausdrücke „Frontfläche“ und „obere Oberfläche“ auf eine nach oben zeigende Oberfläche einer in 1 und 3 dargestellten Halbleitervorrichtung 10. in gleicher Weise bezieht sich der Ausdruck „oben“ auf die Aufwärtsrichtung der Halbleitervorrichtung 10 in 1 und 3. Die Begriffe „Rückfläche“ und „untere Oberfläche“ beziehen sich auf eine nach unten zeigende Oberfläche der in 1 und 3 dargestellten Halbleitervorrichtung 10. in gleicher Weise bezieht sich der Ausdruck „unten“ auf die Abwärtsrichtung der Halbleitervorrichtung 10 in 1 und 3. Diese Ausdrücke werden wie benötigt verwendet, um dieselben Richtungen in den anderen Zeichnungen zu bezeichnen. Die Ausdrücke „Frontfläche“, „obere Oberfläche“, „oben“, „Rückfläche“, „untere Oberfläche“, „unten“ und „Seitenfläche“ sind lediglich zweckdienliche Ausdrücke, die verwendet werden, um Positionsbeziehungen anzugeben, und nicht gedacht, um den technischen Umfang der vorliegenden Ausführungsformen einzuschränken. Beispielsweise bezieht sich „oben“ und „unten“ nicht notwendigerweise auf Richtungen, die senkrecht zum Boden verlaufen. Das heißt, dass die „oben“ und „unten“ -Richtungen sind auf die Richtung der Schwerkraft beschränkt sind. in der folgenden Beschreibung bezieht sich der Ausdruck „Hauptbestandteil“ außerdem auf einen Bestandteil, der 80% oder mehr des Volumens aller Bestandteile ausmacht.
  • Eine Halbleitervorrichtung gemäß den vorliegenden Ausführungsbeispielen wird nun unter Bezugnahme auf 1 bis 3 beschrieben. 1 ist eine Draufsicht der Halbleitervorrichtung gemäß den vorliegenden Ausführungsbeispielen, 2 ist eine Draufsicht auf Lot in der Halbleitervorrichtung gemäß den vorliegenden Ausführungsbeispielen, und 3 ist eine Schnittansicht der Halbleitervorrichtung gemäß den vorliegenden Ausführungsbeispielen. Eine in 1 und 2 dargestellte Mittellinie CL1 ist parallel zu einem Paar einander zugewandter kurzer Seiten 31a und 31c einer Metallgrundplatte 30 und geht durch die Mitte zwischen dem Paar kurzer Seite 31a und 31c. Eine Mittellinie CL2 ist parallel zu einem Paar einander zugewandter langer Seiten 31b und 31d der Metallgrundplatte 30 und geht durch die Mitte zwischen dem Paar kurzer Seite 31b und 31d. Das heißt, ein Schnittpunkt der Mittellinien CL1 und CL2 ist in Draufsicht ein Mittelpunkt der Halbleitervorrichtung 10. Die Mittellinie CL1 wird durch eine gestrichelte Linie dargestellt und die Mittellinie CL@ wird durch eine gestrichpunktete Linie dargestellt. 2 ist eine Draufsicht des Lots 25a und 25b, wenn die in 1 abgebildeten Halbleitereinheiten 20a und 20b entfernt wurden. 3 ist eine Schnittansicht entlang einer gestrichpunkteten Linie X-X in 1.
  • Die Halbleitervorrichtung 10 umfasst die zwei Halbleitereinheiten 20a und 20b und die Metallgrundplatte 30, auf der die Halbleitereinheiten 20a und 20b über das Lot 25a und 25b angeordnet sind. Die Halbleitereinheiten 20a und 20b sind entlang der langen Seiten 31b und 31d der Metallgrundplatte 30 angeordnet. Das heißt, die Mittellinie CL2 durchquert die Mitten der Halbleitereinheiten 20a und 20b. Außerdem sind die Halbleitereinheiten 20a und 20b so auf der Metallgrundplatte 30 angeordnet, dass sie eine Liniensymmetrie in Bezug auf die Mittellinie CL1 aufweisen. Die auf diese Weise angeordneten Halbleitereinheiten 20a und 20b sind in rechten Winkeln zu und parallel zur Metallgrundplatte 30 angeordnet. Das heißt, die jeweiligen Seiten der Halbleitereinheiten 20a und 20b sind parallel zu den kurzen Seiten 31a und 31c und den langen Seiten 31b und 31d der Metallgrundplatte 30. Wenn keine besondere Unterscheidung zwischen den Halbleitereinheiten 20a und 20b gemacht wird, bezieht sich die folgende Beschreibung auf die „Halbleitereinheiten 20“.
  • Die Halbleitereinheiten 20a und 20b umfassen jeweils eine keramische Leiterplatte 21 und Halbleiterchips 28a und 28b, die über Lot (nicht dargestellt) auf der keramischen Leiterplatte 21 angeordnet sind. Das heißt, die Halbleitereinheiten 20a und 20b sind beide aus ähnlichen Bestandteilen ausgebildet. Die keramischen Leiterplatten 21 sind in Draufsicht rechteckig. Die keramischen Leiterplatten 21 umfassen jeweils eine Keramikkarte 22, eine auf einer Rückfläche der Keramikkarte 22 angeordnete Metallplatte 23 und auf einer Frontfläche der Keramikkarte 22 angeordnete Schaltungsmuster 24a bis 24d. Die Halbleiterchips 28a und 28b sind durch Lot mechanisch und elektrisch mit den Schaltungsmustern 24a bis 24d verbunden.
  • Die Keramikkarten 22 sind in Draufsicht rechteckig. Die Ecken der Keramikkarten 22 können auch abgefast sein. Beispielsweise können die Ecken in einer abgerundeten oder abgeschrägten Form abgefast sein. Die Keramikkarten 22 sind aus Keramiken mit günstiger Wärmeleitfähigkeit gefertigt. Die Keramik ist beispielsweise aus Aluminiumoxid, Aluminiumnitrid oder einem Material gefertigt, das Siliziumnitrid als Hauptbestandteil enthält. Die Dicke der Keramikkarten 22 beträgt mindestens 0,5 mm und höchstens 2,0 mm.
  • Die Metallplatten 23 sind in Draufsicht rechteckig. Die Ecken der Metallplatten 23 können auch abgefast sein. Beispielsweise können die Ecken in einer abgerundeten oder abgeschrägten Form abgefast sein. Die Metallplatten 23 sind kleiner in ihrer Größe als die Keramikkarten 22 und sind auf der gesamten Oberfläche der Keramikkarte 22 mit Ausnahme von Kantenabschnitten der Keramikkarten 22 ausgebildet. Die Metallplatten 23 sind aus einem Metall mit günstiger Wärmeleitfähigkeit als deren Hauptbestandteil gefertigt. Beispielsweise ist das Metall Kupfer, Aluminium oder eine Legierung, die Kupfer und/oder Aluminium enthält. Die Dicke der Metallplatten 23 beträgt mindestens 0,1 mm und nicht mehr als 2,0 mm. Um die Korrosionsbeständigkeit zu verbessern, können die Metallplatten 23 einem Beschichtungsverfahren unterzogen werden. Bei diesem Vorgehen umfassen Beispiele des verwendeten Beschichtungsmaterials Nickel, Nickel-Phosphor-Legierung oder Nickel-Bor-Legierung.
  • Die Schaltungsmuster 24a bis 24d sind über der gesamten Oberfläche der Keramikkarten 22 ausgebildet mit Ausnahme der Kantenabschnitte der Keramikkarten 22. Für die Endabschnitte der Schaltungsmuster 24a bis 24d am äußeren Umfang der Keramikkarten 22 wird bevorzugt, dass sie über Endabschnitten der Metallplatten 23 am äußeren Umfang der Keramikkarten 22 positioniert sind. Die Schaltungsmuster 24a und 24d, mit denen die Halbleiterchips 28a und 28b nicht verbunden sind, sind auf der Keramikkarte 22 ausgebildet, so dass sie sich nahe bei den langen Seiten 31d und 31b der Metallgrundplatte 30 befinden. Die Schaltungsmuster 24b und 24c, mit denen die Halbleiterchips 28a und 28b verbunden sind, sind zwischen den Schaltungsmustern 24a und 24d auf der Keramikkarte 22 ausgebildet. Die Schaltungsmuster 24c sind nahe bei der Mittellinie CL1 ausgebildet und die Schaltungsmuster 24b sind weit von der Mittellinie CL1 entfernt ausgebildet und befinden sich neben den Schaltungsmustern 24c und sind so ausgebildet, dass sie sich zu den kurzen Seiten 31a und 31c der Metallgrundplatte 30 erstrecken.
  • In einer hypothetischen Ausgestaltung, bei der die Schaltungsmuster 24b nicht in einem Bereich ausgebildet sind, der über der später beschriebenen ersten Spannungsabbaubereiche 25a1 und 25b1 liegt, würde in Draufsicht die Spannung zwischen den keramischen Leiterplatten 21 und den Metallplatten 23 auf den Rückseiten der Keramikplatten 22 unausgeglichen werden. Dadurch würde die Gefahr bestehen, dass die Keramikkarten 22 beschädigt werden, z.B. durch übermäßiges Verbiegen und Einreißen. in den vorliegenden Ausführungsbeispielen wird eine Ausgestaltung dargestellt, bei der sich die Schaltungsmuster 23b bis zu Bereichen erstrecken, die über den ersten Spannungsabbaubereichen 25a1 und 25b1 liegen. Das heißt, die Schaltungsmuster 24b umfassen jeweils einen nicht montierten Bereich, der ein Bereich ist, der über den ersten Spannungsabbaubereichen 25a1 und 25b1 liegt, wo jedoch die Halbleiterchips 28a und 28b nicht montiert sind. Die vorliegenden Ausführungsbeispiele sind nicht auf diese Ausgestaltung beschränkt, und es ist auch möglich, die Schaltungsmuster 24b in Bereichen auszubilden, die nicht über den ersten Spannungsabbaubereichen 25a1 und 25b1 angeordnet sind, und andere Schaltungsmuster in Bereichen auszubilden, die über den ersten Spannungsabbaubereichen 25a1 und 25b1 angeordnet sind. Beispielsweise ist es möglich, die Schaltungsmuster 24a und 24b bis zu Bereichen zu erweitern, die über den ersten Spannungsabbaubereichen 25a1 und 25b1 liegen.
  • Die Dicke der Schaltungsmuster 24a bis 24d beträgt mindestens 0,5 mm aber nicht mehr als 1,5 mm. Die Schaltungsmuster 24a bis 24d sind aus einem Metall mit überlegener elektrischer Leitfähigkeit gefertigt. Beispiele solcher Metalle umfassen Kupfer, Aluminium und eine Legierung, die mindestens eines dieser Elemente enthält. Um die Korrosionsbeständigkeit zu verbessern, können Oberflächen der Schaltungsmuster 24a bis 24d einem Beschichtungsverfahren unterzogen werden. Bei diesem Vorgehen umfassen Beispiele des verwendeten Beschichtungsmaterials Nickel, Nickel-Phosphor-Legierung oder Nickel-Bor-Legierung. Die Schaltungsmuster 24a bis 24d werden auf den Keramikkarten 22 durch Ausbilden einer Metallplatte auf den Frontflächen der Keramikkarten 22 und Durchführen eines Vorgangs wie beispielsweise Ätzen an dieser Metallplatte ausgebildet. Ersatzweise können die Schaltungsmuster 24a bis 24d, die vorab aus einer Metallplatte ausgeschnitten wurden, auf die Frontfläche der Keramikkarten 22 gepresst werden. Man beachte, dass die Schaltungsmuster 24a bis 24d lediglich Beispiele sind. Angemessene Anzahlen, Formen, Größen und dergleichen der Schaltungsmuster können wie benötigt gewählt werden. Beispielsweise können „Direct Copper Bonding“ (DCB)-Substrate oder „Active Metal Brazed“ (AMD)-Substrate als die keramischen Leiterplatten 21 verwendet werden.
  • Wie in 1 dargestellt, sind außerdem Bereiche mit geringer Wärmeableitung 29a und 29b in Draufsicht entlang drei Seiten auf der Frontfläche der keramischen Leiterplatten 21 der Halbleitereinheiten 20a und 20b eingerichtet. Das heißt, die Bereiche mit geringer Wärmeableitung 29a und 29b umfassen kurze Seitenteile 29a1 und 29b1 und lange Seitenteile 29a2, 29a3, 29b2 und 29b3. Die kurzen Seitenteile 29a1 und 29b1 sind auf den Frontflächen der keramischen Leiterplatten 21 an den kurzen Seiten 31c und 31a, die weit von der Mittellinie CL1 der Metallgrundplatte 30 (oder „Wärmeableitungsplatte 31“) entfernt sind, eingerichtet. Die langen Seitenteile 29a2, 29a3, 29b2 und 29b3 sind auf den Frontflächen der keramischen Leiterplatten 21 an den langen Seiten 31d und 31b auf beiden Seiten der Mittellinie CL2 der Metallgrundplatte 30 eingerichtet. Wie zudem in 2 dargestellt sind im Lot 25a und 25b der Halbleitereinheiten 20a und 20b Spannungsabbaubereiche 25a1 bis 25a3 und 25b1 bis 25b3 an Positionen eingerichtet, die in Draufsicht über den Bereichen mit geringer Wärmeableitung 29a und 29b angeordnet sind. Man beachte, dass die Bereiche mit geringer Wärmeableitung 29a und 29b und die Spannungsabbaubereiche 25a1 bis 25a3 und 25b1 bis 25b3 weiter unten in dieser Beschreibung beschrieben werden.
  • Die Halbleiterchips 28a enthalten ein Schaltelement. Beispielsweise ist das Schaltelement ein IGBT oder ein Leistungs-MOSFET. Wenn ein Halbleiterchip 28a ein IGBT ist, ist auf der Rückfläche die Kollektorelektrode als Hauptelektrode angeordnet und auf der Frontfläche sind die Gatterelektrode als Steuerelektrode und die Emitterelektrode als Hauptelektrode angeordnet. Wenn ein Halbleiterchip 28a ein Leistungs-MOSFET ist, ist auf der Rückfläche eine Drainelektrode als Hauptelektrode angeordnet und auf der Frontfläche sind eine Gatterelektrode als Steuerelektrode und eine Sourceelektrode als Hauptelektrode angeordnet. Die Rückflächen der oben beschriebenen Halbleiterchips 24a2 und 24b2 sind mittels Lot (nicht darstellt) mit den Schaltungsmustern 24c verbunden. Verdrahtungselemente sind in angemessener Weise elektrisch und mechanisch mit der Hauptelektrode und der Gatterelektrode auf den Frontflächen der Halbleiterchips 24a1 und 24b1 verbunden. Beispielsweise sind die Verdrahtungselemente Bondierdrähte, Leiterrahmen oder stiftförmige oder bandförmige Elemente.
  • Die Halbleiterchips 28b enthalten Dioden. Beispielsweise sind die Dioden Freilaufdioden (FWD) wie z.B. eine Schottky-Barrierediode (SBD) oder eine PiN („P-instrinsic-N“) -Diode. Die Halbleiterchips 28b dieser Art haben jeweils eine Ausgangselektrode (oder „Kathodenelektrode“) als Hauptelektrode auf der Rückfläche und eine Eingangselektrode (oder „Anodenelektrode“) als Hauptelektrode auf der Frontfläche. Die Rückflächen der oben beschriebenen Halbleiterchips 28b sind mittels Lot (nicht darstellt) mit den Schaltungsmustern 24b verbunden. Die Halbleiterchips 28b sind mit einem Bereich der Schaltungsmuster 24b neben Bereichen angeordnet, die über den Bereichen mit geringer Wärmeableitung 29a und 29b angeordnet sind. Verdrahtungselemente sind ebenfalls in angemessener Weise elektrisch und mechanisch mit den Hauptelektroden auf den Frontflächen der Halbleiterchips 28b verbunden. Beispielsweise sind die Verdrahtungselemente Bondierdrähte, Leiterrahmen oder stiftförmige oder bandförmige Elemente.
  • Rückwärtsleitende („Reverse Conducting“, RC)-IGBT mit den Funktionen sowohl eines IGBT als auch einer FWB können auch anstelle der Halbleiterchips 28a und 28b verwendet werden. Man beachte, dass 1 und 3 lediglich einen Fall illustrieren, in dem zwei Sätze von Halbleiterchips 28a und 28b angeordnet sind. Die vorliegenden Ausführungsformen sind nicht zwei Sätze beschränkt und die Anzahl von Sätzen kann gemäß der Ausgestaltung und dergleichen der Halbleitervorrichtung 10 eingestellt werden. Solche Halbleiterchips sind mit der Frontfläche der keramischen Leiterplatte 21 an Bereichen neben den Bereichen mit geringer Wärmeableitung 29a und 29b, die über den Spannungsabbaubereichen 25a1 bis 25a3 und 25b1 bis 25b3 angeordnet sind, verbunden.
  • Verdrahtungselemente und elektronische Bauteile können beispielsweise auch montiert sein in Abhängigkeit des Entwurfs, der Ausführung und dergleichen der Halbleitervorrichtung 10. in solch einem Fall können die Verdrahtungselemente und elektronischen Bauteile in Bereichen der Schaltungsmuster 24b angeordnet sein, die über den Bereichen mit geringer Wärmeableitung 29a und 29b angeordnet sind. Die Verdrahtungselemente können beispielsweise Anschlussklemmen, Leiterrahmen oder Drähte sein. Beispielhafte elektronische Bauteile umfassen Widerstände, Kondensatoren und Thermistoren.
  • Bleifreies Lot wird als das Lot zum Verbinden der Halbleiterchips 28a und 28b und der Schaltungsmuster 24b und 24c verwendet. Bleifreies Lot enthält als Hauptbestandteil mindestens eines aus einer Vielzahl von Legierungen. Beispiele dieser Vielzahl von Legierungen umfassen eine Legierung aus Zinn, Silber und Kupfer, eine Legierung aus Zinn, Zink und Wismut, eine Legierung aus Zinn und Kupfer und eine Legierung aus Zinn, Silber, Indium und Wismut. Das Lot kann außerdem Zusatzstoffe enthalten. Beispielhafte Zusatzstoffe umfassen Nickel, Germanium, Kobalt und Silizium. Lot mit Zusatzstoffen hat verbesserte Benetzbarkeit, Glanz und Bindungsfestigkeit, was die Zuverlässigkeit verbessern kann. Ein gesintertes Metall kann anstelle des Lots verwendet werden. Das Material des gesinterten Metalls hat Silber oder eine Silberlegierung als Hauptbestandteil.
  • Die Metallgrundplatte 30 ist aus einem Metall mit überlegener Wärmeleitfähigkeit gefertigt. Beispiele solcher Metalle umfassen Aluminium, Eisen, Silber, Kupfer und eine Legierung, die mindestens eines dieser Metalle enthält. Um die Korrosionsbeständigkeit zu verbessern kann die Oberfläche der Metallgrundplatte 30 einem Beschichtungsverfahren unterzogen werden. Bei diesem Vorgehen umfassen Beispiele des verwendeten Beschichtungsmaterials Nickel, Nickel-Phosphor-Legierung oder Nickel-Bor-Legierung. Die Metallgrundplatte 30 hat einen größeren Wärmeausdehnungskoeffizienten als die keramische Leiterplatte 21. Die Metallgrundplatte 30 kann in Draufsicht rechteckig sein. Die Ecken der Metallgrundplatte 30 können auch abgefast sein. Beispielsweise können die Ecken in einer abgerundeten oder abgeschrägten Form abgefast sein. Die hier beschriebene Metallgrundplatte 30 umfasst eine Wärmeableitungsplatte 31 und abstehende Abschnitte 32a bis 35a und 32a bis 35b, die auf einer Frontfläche der Wärmeableitungsplatte 31 ausgebildet sind.
  • Die Wärmeableitungsplatte 31 ist ein flacher, plattenförmiger Teil der Metallgrundplatte 30. Wenn ein Mittenabschnitt einer Rückfläche, durch den die Mittellinie CL1 geht, als unten angesehen wird, wird die Wärmeableitungsplatte 31 wie in 3 dargestellt in eine nach unten konvexe Form verbogen. Das heißt, die Wärmeableitungsplatte 31 wird so verbogen, dass der Mittenabschnitt der Wärmeableitungsplatte 31 den Boden bildet und die kurzen Seiten 31a und 31c und die langen Seiten 31b und 31d über dem Mittenabschnitt angeordnet werden. Wie später beschrieben tritt dies aufgrund des während dem Herstellungsverfahren durchgeführten Aufheizens der Halbleitervorrichtung 10 auf. Die mittlere Gesamtdicke der Wärmeableitungsplatte 31 beträgt mindestens 1 mm und nicht mehr als 10 mm. Fügebereiche 36a und 36b sind auch auf der Frontfläche der Wärmeableitungsplatte 31 angeordnet. Die Halbleitereinheiten 20a und 20b sind wie später beschrieben in den Fügebereichen 36a und 36b angeordnet. Die Metallgrundplatte 30 (Wärmeableitungsplatte 31) ist verbogen, so dass der Mittenabschnitt nach unten konvex ist. Aus diesem Grund sind die beiden Fügebereiche 36a und 36b nicht im Mittenabschnitt der Wärmeableitungsplatte 31 angeordnet, sondern so angeordnet, dass sie auf beiden Seiten der Mittellinie CL1 der Wärmeableitungsplatte 31 Liniensymmetrie aufweisen. Bei der Ausgestaltung in 1 sind die Fügebereiche 36a und 36b auf der linken und rechten Seite der Mittellinie CL1 angeordnet, die durch den Mittenabschnitt der Wärmeableitungsplatte 31 verläuft und parallel zu den kurzen Seiten 31a und 31c ist. Man beachte, dass die Wärmeableitungsplatte 31 ja nach Anforderung Befestigungslöcher aufweist, die an Eckenabschnitten und dergleichen ausgebildet sind. Die Metallgrundplatte 30 ist an einer vorgegebenen Position befestigt und ein später beschriebener Kühler ist auch durch Festschrauben in die Befestigungslöcher montiert.
  • Außerdem sind auf der Metallgrundplatte 30 die abstehenden Abschnitte 32a bis 35a und 32b bis 35b jeweils einstückig an Eckenabschnitten der Fügebereiche 36a und 36b der Wärmeableitungsplatte 31 ausgebildet. Die Fügebereiche 36a und 36b der Wärmeableitungsplatte 31 können an Positionen angeordnet sein, welche den Halbleitereinheiten 20a und 20b zugewandt sind. Das heißt, die Fügebereiche 36a und 36b der Wärmeableitungsplatte 31 können an Positionen angeordnet sein, welche die Rückflächen der Metallplatten 23 der keramischen Leiterplatten 21 zugewandt sind. Entsprechend können die abstehenden Abschnitte 32a bis 35a und 32b bis 35b an Positionen angeordnet sein, welche Eckenabschnitten der Halbleitereinheiten 20a und 20b zugewandt sind. Zusätzlich können die abstehenden Abschnitte 32a bis 35a und 32b bis 35b an Positionen angeordnet sein, welche Eckenabschnitten der Rückflächen der Metallplatte 23 der keramischen Leiterplatte 21 zugewandt sind. Die Höhen der abstehenden Abschnitte 32a bis 35a und 32b bis 35b sind identisch. Beispielsweise beträgt die Höhe mindestens 0,05 mm und höchstens 0,5 mm. Beispielsweise beträgt der Durchmesser der abstehenden Abschnitte 32a bis 35a und 32b bis 35b mindestens 50 µm aber nicht mehr als 500 µm. Außerdem sind die abstehenden Abschnitte 32a bis 35a und 32b bis 35b nicht darauf beschränkt, dass sie wie in 3 stabförmig sind. Beispielsweise können die abstehenden Abschnitte 32a bis 35a und 32b bis 35b halbkugelförmig, halbelliptisch oder würfelförmig sein. Ersatzweise können die abstehenden Abschnitte 32a und 34a kontinuierlich sein und eine konvexe Form entlang der Seite der keramischen Leiterplatte 21 aufweisen. Auf dieselbe Weise können die abstehenden Abschnitte 33b und 35b, die abstehenden Abschnitte 33a und 35a und die abstehenden Abschnitte 32b und 34b kontinuierlich sein und konvexe Formen entlang der Seiten der keramischen Leiterplatte 21 aufweisen.
  • Ein Kühler (nicht dargestellt) kann über ein Wärmeableitungsblech oder Wärmeleitpaste an der Rückfläche der Metallgrundplatte 30 befestigt sein. Wenn ein Kühler befestigt ist, sind die Anbringungslöcher der Metallgrundplatte 30 und der Kühler zusammen geschraubt. Ersatzweise kann der Kühler über Lot, Silber-Hartlöten oder dergleichen verbunden sein. Dadurch ist es möglich, die Ableitung von Wärme durch die Metallgrundplatte 30 zu verbessern. Der hier verwendete Kühler ist aus einem Metall mit überragender Wärmeleitfähigkeit gefertigt. Beispielhafte Metalle umfassen Aluminium, Eisen, Silber, Kupfer oder eine Legierung, die mindestens eines dieser Metalle enthält. Es ist auch möglich, einen Kühlkörper aus einer Vielzahl von Lamellen, eine Kühlvorrichtung, die Wasserkühlung verwendet oder dergleichen als Kühler zu verwenden. Die Metallgrundplatte 30 kann mit einem Kühler dieser Art integriert sein. Um die Korrosionsbeständigkeit zu verbessern kann die Oberfläche des an der Metallgrundplatte 30 befestigten Kühlers einem Beschichtungsvorgang unterzogen werden. Beispiele des dabei verwendeten Beschichtungsmaterials sind Nickel, Nickel-Phosphor-Legierung und Nickel-Bor-Legierung.
  • Die Halbleitereinheiten 20a und 20b sind über das Lot 25a und 25b in den Fügebereichen 36a und 36b der Metallgrundplatte 30 angeordnet. Dabei bildet sich, wie in 3 dargestellt, das Lot 25a und 25b zwischen der Frontfläche der Metallgrundplatte 30 und den Rückflächen der Metallplatten 23 der keramischen Leiterplatten 21. Dadurch werden die Frontfläche der Metallgrundplatte 30 und die Rückfläche der Metallplatte 23 der keramischen Leiterplatte 21 zusammengefügt. Die Positionen der abstehenden Abschnitte 34a und 35b in 3 werden durch gestrichelte Linien angezeigt. Spitzenabschnitte der abstehenden Abschnitte Teile 33a und 35a und die abstehenden Abschnitte 32b und 34b, die weit von der Mittellinie CL1 der Metallgrundplatte 30 entfernt sind, berühren die Rückflächen der Halbleitereinheiten 20a und 20b. Andererseits sind alle Teile, einschließlich der Spitzenabschnitte der abstehenden Abschnitte 32a und 34a und die abstehenden Abschnitte 33b und 35b nah bei der Mittellinie CL1 von der Rückfläche der Halbleitereinheiten 20a und 20b getrennt. Dadurch werden die keramischen Leiterplatten 21 im Wesentlichen horizontal gehalten. Das Lot 25a und 25b ist auch zwischen den keramischen Leiterplatten 21 und den Fügebereichen 36a und 36b der Metallgrundplatte 30 eingefügt. Demnach entspricht die Dicke des Lots 25a und 25b an weit von der Mittellinie CL1 entfernten Stellen den Höhen der abstehenden Abschnitte 33a, 35a, 32b und 34b.
  • Das Lot 25a und 25b wird nun im Detail beschrieben. Man beachte, dass als das Lot 25a und 25b dasselbe Lot wie das Lot zum Fügen der Halbleiterchips 28a und 28b und der Schaltungsmuster 24b und 24c (das in 3 als das Lot 25c bezeichnet ist) verwendet wird. Wie das früher beschriebene Lot, kann das Lot 25a und 25b je nach Anforderung Zusatzstoff enthalten.
  • Das Lot 25a und 25b verbindet die Metallgrundplatte 30 und die Metallplatten 23. Das Lot 25a und 25b ist als Hohlkehlen ausgebildet, das so geformt ist, dass es sanft von äußeren umfänglichen Endabschnitten der Metallplatten 23 aufweitet. Das Lot 25a und 25b ist so ausgebildet, dass es den Fügebereichen 36a und 36b der Metallgrundplatte 30, welche konvex nach unten gebogen ist, und den flachen Metallplatten 23 entspricht. D.h. das Lot 25a und 25b seitens der Metallplatte 23 ist im Wesentlichen flach und seitens der Metallgrundplatte 30 ist das Lot 25a und 25b in einer Bogenform gekrümmt. Die Dicke des Lots 25a und 25b wird ausreichend dünn ausgebildet. Die Dicke des Lots 25a und 25b ist an der Außenseite entfernt von der Mittellinie CL1 (d.h. nahe bei den kurzen Seiten 31a und 31c der Metallgrundplatte 30) dünner als an Positionen nahe bei der Mittellinie CL1. Es ist bevorzugt, dass die Dicke des Lots 25a und 25b an Kantenabschnitten nahe bei der Mittellinie CL1 mindestens 0,20 mm aber nicht mehr als 0,60 mm beträgt und an Kantenabschnitten weit entfernt von der Mittellinie CL1 mindestens 0,05 mm aber nicht mehr als 0,45 mm beträgt. Als ein Beispiel beträgt die Dicke an einem Kantenabschnitt, der von der Mittellinie CL1 entfernt ist, ungefähr 0,25 mm und die Dicke an einem Kantenabschnitt nahe bei der Mittellinie CL1 beträgt ungefähr 0,40 mm. Ersatzweise umfasst das Lot 25a und 25b einen Teil, der entsprechend der Form der Metallgrundplatte 30 verbogen ist. Zu diesem Zweck kann das Lot 25a und 25b einen Teil aufweisen, der dicker ist als die Kantenabschnitte nahe der Mittellinie CL1 und sich von den Kantenabschnitten nahe der Mittellinie CL1 bis zu den von der Mittellinie CL1 entfernten Kantenabschnitten erstreckt.
  • Wie in 2 dargestellt umfasst, das Lot 25a und 25b jeweils die Spannungsabbaubereiche 25a1 bis 25a3 und 25b1 bis 25b3. Die Spannungsabbaubereiche 25a1 bis 25a3 und 25b1 bis 25b3 sind Bereiche, wo die Dichte von im Lot 25a und 25b enthaltenen Hohlräumen (d.h. Lunker CA1 bis CA3 und Hohlräume VO) höher als in anderen Bereichen ist. Die Spannungsabbaubereiche 25a1 und 25b1 (oder „erste Spannungsabbaubereiche“) sind in Bereichen des Lots 25a und 25b einer vorgegebenen Breite entlang Kantenabschnitten, die weit von der Mittellinie CL1 entfernt sind, enthalten. Die Spannungsabbaubereiche 25a2, 25a3, 25b2 und 25b3 (oder „zweite Spannungsabbaubereiche“) sind jeweils an Kantenabschnitten des Lots 25a und 25b enthalten, die weit von der Mittellinie CL2 entfernt sind. Die Spannungsabbaubereiche 25a1 bis 25a3 und 25b1 bis 25b3 können Bereiche von einer Seite der Fügebereiche 36a und 36b, die weit von der Mittellinie CL1 oder CL2 entfernt ist, bis zu einer Position, die um mindestens 5%, aber nicht mehr als 30% einer Länge einer zu dieser Seite senkrechten Seite nach innen liegt, sein.
  • Außerdem können die Spannungsabbaubereiche 25a1 bis 25a3 und 25b1 bis 25b3 Bereiche sein, die mittigen Positionen jeweiliger Seiten der keramischen Leiterplatten 21 entsprechen. Dies liegt daran, dass in der Halbleitervorrichtung 10, wie in 2 dargestellt, die Lunker CA1 bis CA3 so hergestellt werden, dass sie sich von den Mittelpunkten der Seiten, die weit von der Mittellinie CL1 oder CL2 der keramischen Leiterplatten 21 entfernt sind, nach innen erstrecken. Der Lunker CA1 zeigt einen Fall, dass ein Lunker so hergestellt wird, dass er sich von der Mitte einer Seite, die weit von der Mittellinie CL1 entfernt ist, nach innen erstreckt. Die Lunker CA2 und CA3 zeigen einen Fall, dass Lunker so hergestellt werden, dass sie sich von den Mitten, die weit von der Mittellinie CL2 entfernt ist, nach innen erstrecken. Die Spannungsabbaubereiche 25a1 bis 25a3 und 25b1 bis 25b3 können Bereiche sein, die mindestens die Lunker CA1 bis CA3 enthalten. Man beachte, dass die Hohlräume V0 mit hoher Wahrscheinlichkeit in der Umgebung der Lunker CA1 bis CA3 auftreten. Beispielsweise können die Spannungsabbaubereiche 25a1 und 25b1 (oder „erste Spannungsabbaubereiche“) in Bereichen des Lots 25a und 25b ausgebildet sein, welche die Mittellinie CL2 an Seiten enthalten, die weit von der Mittellinie CL1 des Lots 25a und 25b entfernt sind. Außerdem können die Spannungsabbaubereiche 25a2, 25a3, 25b2 und 25b3 in Bereichen ausgebildet werden, die jeweilige Mittellinien des Lots 25a und 25b (d.h. Linien, die parallel zu den kurzen Seiten 31a und 31c verlaufen und durch die jeweiligen Mittenabschnitte des Lots 25a und 25b gehen) an einem Paar von Kantenabschnitten umfassen, die weit von der Mittellinie CL2 des Lots 25a und 25b entfernt sind. in diesem Fall können die Spannungsabbaubereich 25a1 bis 25a3 und 25b1 bis 25b3 die folgenden Bereiche unter Berücksichtigung der Orte und Bereiche, wo die Lunker CA1 bis CA3 auftreten, aufweisen. Das heißt, die Spannungsabbaubereiche 25a1 bis 25a3 und 25b1 bis 25b3 können Bereiche sein, die sich von einer Seite der Fügebereiche 36a und 36b, die weit von der Mittellinie CL1 oder CL2 entfernt ist, bis zu einer Position erstrecken, die um mindestens 5%, aber nicht mehr als 30% einer Länge einer zu dieser Seite senkrechten Seite nach innen liegt, und auch Bereiche, die sich von der Mitte dieser Seite um mindestens 5%, aber nicht mehr als 30% einer Länge dieser Seite nach außen erstrecken.
  • Das Lot 25a und 25b enthält im Inneren eines Anzahl von Hohlräumen. Als Beispiele seien hier die vom Lot 25a und 25b umgebenen Hohlräume VO und die Lunker CA1 bis CA3 genannt, die sich von Kantenabschnitten der Fügebereiche 36a und 36b in Richtung der Innenseiten der Fügebereiche 36a und 36b erstrecken und mit den Außenseiten der Fügebereiche 36a und 36b verbunden sind. Das Ausbilden von Hohlräumen (d.h. die Lunker CA1 bis CA3 und die Hohlräume VO) während des Herstellungsvorgangs der Halbleitervorrichtung 10 wird später beschrieben.
  • In der Halbleitervorrichtung 10 können Risse, Ablösungen und dergleichen an den äußeren umfänglichen Abschnitten der keramischen Leiterplatten 21 und den äußeren umfänglichen Abschnitten des Lots 25a und 25b aufgrund der Unterschiede im Wärmeausdehnungskoeffizienten zwischen der keramischen Leiterplatte 21 und der Metallgrundplatte 30 auftreten. in den vorliegenden Ausführungsbeispielen ist es durch das Anordnen der Spannungsabbaubereiche 25a1 bis 25a3 und 25b1 bis 25b3 im Lot 25a und 25b möglich, das Auftreten von Rissen, Ablösungen und dergleichen in den keramischen Leiterplatten 21 und dem Lot 25a und 25b zu unterdrücken.
  • Andererseits wird die von den Halbleiterchips 28a und 28b erzeugte Wärme von den keramischen Leiterplatten 21 auf das Lot 25a und 25b übertragen und von der Metallgrundplatte 30 nach außen abgeleitet. Dabei verursachen Hohlräume an den Stellen des Lots 25a und 25b, die Wärme übertragen, eine Verringerung der Wärmeleitfähigkeit (d.h. einen Anstieg des Wärmewiderstands), wodurch die Wärmeabgabe verringert wird. Da insbesondere die im Lot 25a und 25b enthaltenen Spannungsabbaubereiche 25a1 bis 25a3 und 25b1 bis 25b3 eine höhere Dichte an Hohlräumen aufweisen als andere Bereiche, kommt es zu einem starken Abfall der Wärmeleitfähigkeit. Aus diesem Grund befinden sich in Draufsicht die Bereiche mit geringer Wärmeableitung 29a und 29c auf der Frontfläche der keramischen Leiterplatten 21, da diese Bereiche über den Spannungsabbaubereichen 25a1 bis 25a3 bzw. 25b1 bis 25b3 angeordnet sind. Die Halbleiterchips 28a und 28b sind mit den Schaltungsmustern 24b und 24c auf der Frontfläche in Bereichen der keramischen Leiterplatten 21 verbunden, die von den Bereichen mit geringer Wärmeableitung 29a und 29c entfernt sind. Dies ermöglicht es, eine Abnahme der Wärmeableitung durch die Halbleitervorrichtung 10 zu unterdrücken.
  • Obwohl nicht dargestellt kann die Halbleitervorrichtung 10 in den vorliegenden Ausführungsbeispielen in einem Versiegelungsharz versiegelt sein. Das in diesem Fall verwendete Verkapselungselement enthält ein wärmehärtbares Harz und einen Füllstoff, der im wärmehärtbaren Harz enthalten ist. Beispielsweise ist das wärmehärtbare Harz Epoxidharz, Phenolharz oder Maleimidharz. Ein Beispiel des Verkapselungselements ist Epoxidharz, das ein Füllmittel enthält. Ein anorganischer Stoff wird als Füllmittel verwendet. Beispielsweise ist der anorganische Stoff Siliziumoxid, Aluminiumoxid, Bornitrid oder Aluminiumnitrid.
  • Folgend wird ein Herstellungsverfahren der Halbleitervorrichtung 10 unter Bezugnahme auf 4 bis 8 beschrieben. 4 ist ein Flussdiagramm eines Verfahrens zum Herstellen einer Halbleitervorrichtung gemäß den vorliegenden Ausführungsbeispielen. 5 zeigt einen Befestigungsvorgang, der Teil des Verfahrens zum Herstellen einer Halbleitervorrichtung gemäß den vorliegenden Ausführungsbeispielen ist, 6 und 7 zeigen einen Aufheizvorgang, der im Verfahren zum Herstellen einer Halbleitervorrichtung gemäß den vorliegenden Ausführungsbeispielen enthalten ist, und 8 zeigt einen Abkühlvorgang, der Teil des Verfahrens zum Herstellen einer Halbleitervorrichtung gemäß den vorliegenden Ausführungsbeispielen ist. 5 bis 8 sind Schnittansichten an einer Position, die der gestrichpunkteten Linie X-X in 1 entspricht.
  • Zunächst wird ein Vorbereitungsvorgang für die Bestandteile der Halbleitervorrichtung 10, nämlich die Halbleiterchips 28a und 28b, die keramischen Leiterplatten 21, die Metallgrundplatte 30 und die Lötplatte, durchgeführt (Schritt S1). Eine später beschriebene Lötverbindungsvorrichtung und eine im Anbringvorgang verwendete Positionierlehre werden ebenfalls vorbereitet.
  • Als nächstes wird der Anbringvorgang durchgeführt, bei dem die Metallgrundplatte 30, die Lötplatten 27a und 27b, die keramischen Leiterplatten 21 und die Halbleiterchips 28a und 28b in dieser Reihenfolge auf einem Aufbautisch 50 einer Lötverbindungsvorrichtung angebracht werden (siehe 5) (Schritt S2). Die Halbleiterchips 28b sind in 5 abgebildet. Zu diesem Zeitpunkt kann ein Mittenabschnitt der Metallgrundplatte 30, durch den die Mittellinie CL1 geht, leicht in einer nach konvexen Form nach oben verbogen werden. Das heißt, die Metallgrundplatte 30 kann so verbogen werden, dass der Mittenabschnitt über die kurzen Seiten 31a und 31c und die langen Seiten 31b und 31d hinaus nach oben auskragt. Die Lötplatten 27a und 27b sind so angeordnet, dass ihre Rückflächen von den abstehenden Abschnitten 32a bis 35a und den abstehenden Abschnitten 32b bis 35b, die in den Fügebereichen 36a bzw. 36b der Metallgrundplatte 30 ausgebildet sind, getragen werden. Die Lötplatten 27a und 27b sind plattenförmig und haben dieselbe Zusammensetzung wie das oben beschriebene Lot 25a und 25b. Die Lötplatten 27a und 27b haben eine ausreichende Größe, so dass Eckenabschnitte der Lötplatten 27a und 27b in Draufsicht von den abstehenden Abschnitten 32a bis 35a und den abstehenden Abschnitten 32b bis 35b getragen werden. Die Dicken der Lötplatten 27a und 27b sind so gestaltet, dass sie im Wesentlichen gleich oder einige Prozent höher sind als die Höhen der abstehenden Abschnitte 32a bis 35a und der abstehenden Abschnitte 32b bis 35b. Die keramischen Leiterplatten 21 sind auf den Lötplatten 27a und 27b angeordnet. Die Lötplatten 27a und 27b sind auf den Rückflächen der Metallplatten 23 der keramischen Leiterplatten 21 angeordnet. Es ist auch möglich, Lotpaste anstelle der Lötplatten 27a und 27b zu verwenden. Wenn Lotpaste verwendet wird, können die Fügebereiche 36a und 36b einschließlich der abstehenden Abschnitte 32a bis 35a und der abstehenden Abschnitte 32b bis 35b beschichtet sein.
  • Es ist zu beachten, dass die Lötverbindungsvorrichtung einen Aufbautisch 50, auf dem die Bestandteil zusammengesetzt werden, sowie mit eine Heizplatte 51 und eine Kühlplatte 52, die später beschrieben werden, aufweist und ferner eine Steuervorrichtung zur Steuern des Aufbautischs 50, der Heizplatte 51 und der Kühlplatte 52 umfasst. in der Lötverbindungsvorrichtung werden die Metallgrundplatte 30 und dergleichen in den Schritten S2 bis S4 jeweils zum Aufbautisch 50, zur Heizplatte 51 und zur Kühlplatte 52 befördert. Die in der Lötverbindungsvorrichtung enthaltene Steuervorrichtung verursacht die Heizplatte 51 aufzuheizen und beendet das Aufheizen wie angemessen. Die Aufheiztemperatur und die Aufheizzeit während dem Aufheizen werden in angemessener Weise durch die in der Lötverbindungsvorrichtung enthaltene Steuervorrichtung geregelt. Die in der Lötverbindungsvorrichtung enthaltene Steuervorrichtung verursacht auch die Kühlplatte 52 abzukühlen und beendet das Abkühlen wie angemessen. Die Abkühltemperatur und die Abkühlzeit während dem Abkühlen werden in angemessener Weise durch die in der Lötverbindungsvorrichtung enthaltene Steuervorrichtung geregelt.
  • Außerdem sind die Halbleiterchips 28a und 28b über Lötplatten 27c auf Schaltungsmustern 24b und 24c auf der keramischen Leiterplatte 21 angeordnet. Die Halbleiterchips 28b sind auf den Schaltungsmustern 24b montiert, so dass die Bereiche mit geringer Wärmeableitung 29a und 29b vermieden werden. Es wird angenommen, dass die Lötplatten 27c unter den Halbleiterchips 28a und 28b von derselben Art sind wie die Lötplatten 27a und 27b. in Schritt S2 wird eine Lehre verwendet, die relativ zu den Fügebereichen 36a und 36b der Metallgrundplatte 30 positioniert werden kann. Die Lehre ist als flache Platte ausgebildet, hat in der Draufsicht dieselbe Größe wie die Metallgrundplatte 30 und weist Öffnungen auf, die etwas größer sind als die Größen der Fügebereiche 36a und 36b, die in den Fügebereichen 36a und 36b entsprechenden Bereichen ausgebildet sind. Die Lehre ist aus einem Material mit überlegener Hitzebeständigkeit gefertigt. Beispielhafte Materialien umfassen einen keramischen Verbundwerkstoff und Kohlenstoff. Die Lötplatten 27a und 27b, die keramischen Leiterplatten 21, die Lötplatten 27c und die Halbleiterchips 28a und 28b werden in die Öffnungen der Lehre auf der Metallgrundplatte 30 eingesetzt.
  • Als nächstes wird die Lötverbindungsvorrichtung angetrieben, um einen Aufheizvorgang durchzuführen, der die Metallgrundplatte 30, die Lötplatten 27a und 27b, die keramischen Leiterplatten 21, die Lötplatten 27c und die Halbleiterchips 28a und 28b erwärmt (Schritt S3).
  • In Schritt S3 wird in einem Zustand, in dem die Rückfläche der Metallgrundplatte 30 auf der Heizplatte 51 in der Lötverbindungsvorrichtung angeordnet wurde, die Lötverbindungsvorrichtung angesteuert, um die Heizplatte 51 zu erhitzen, was dazu führt, dass die Metallgrundplatte 30, die Lötplatten 27a und 27b, die keramischen Leiterplatten 21, die Lötplatten 27c und die Halbleiterchips 28a und 28b erwärmt werden. Die Heizplatte 51 umfasst eine flache obere Oberfläche und weist im Inneren einen Heizmechanismus, wie z.B. eine Heizeinrichtung zum Aufheizen auf. Zunächst wird die durch die Heizplatte 51 erzeugte Wärme zur Rückfläche der Metallgrundplatte 30 übertragen. Wenn dies geschieht, da die Metallgrundplatte 30 von der Rückseite erwärmt wird, erfährt die Rückfläche eine schnelle Wärmeausdehnung, so dass, wie in 6 dargestellt, eine Verformung auftritt, so dass der Mittenabschnitt der Metallgrundplatte 30 nach unten konvex wird. Das heißt, die Metallgrundplatte 30 wird so verbogen, dass die kurzen Seiten 31a und 31c und die langen Seiten 31b und 31d über dem Mittenabschnitt angeordnet werden. Das bedeutet, dass die Metallgrundplatte 30 durch die Heizplatte 51 von einem Mittenabschnitt der Rückfläche der Metallgrundplatte 30 aufgeheizt wird. Die Wärme wird vom Mittenabschnitt (der Mittellinie CL1) der Rückfläche der Metallgrundplatte 30 zu den äußeren Kantenabschnitten der Metallgrundplatte 30 (der Wärmeableitungsplatte 31) entlang der in 6 mit gestrichelten Linien gezeichneten Pfeile übertragen. Die Wärme wird über die Wärmeableitungsplatte 31 zu den abstehenden Abschnitten 32a bis 35a und den abstehenden Abschnitten 32b bis 35b übertragen. Danach werden die durch die abstehenden Abschnitte 32a bis 35a und die abstehenden Abschnitte 32b bis 35b getragenen Lötplatten 27a und 27b aufgeheizt und schmilzen.
  • Durch die Lötplatten 27a und 27b produziertes geschmolzenes Lot 27a1 und 27b1 fließt geschmolzen zur Wärmeableitungsplatte 31. Außerdem werden die keramischen Leiterplatten 21 und die Halbleiterchips 28a und 28b durch ihr eigenes Gewicht gegen die Wärmeableitungsplatte 31 gedrückt. Zu diesem Zeitpunkt werden die keramischen Leiterplatten 21, wie in 7 dargestellt, im Wesentlichen horizontal in Bezug auf die Heizplatte 51. Dementsprechend wird in diesem Zustand die Dicke des geschmolzenen Lots 27a1 und 27b1, das durch das vollständige Schmelzen der Lötplatten 27a und 27b erzeugt wird, an den von der Mittellinie CL1 der Metallgrundplatte 30 entfernten Kantenabschnitten dünner als die Dicke an den Kantenabschnitten nahe der Mittellinie CL1. Zu diesem Zeitpunkt schmilzen die Lötplatten 27c unter den Halbleiterchips 28a und 28b auch zu geschmolzenem Lot 27c1. Das geschmolzene Lot 27c1 wird durch das Gewicht der Halbleiterchips 28a und 28b zu den Schaltungsmustern 24a bis 24d gedrückt.
  • Die abstehenden Abschnitte 32a bis 35a und die abstehenden Abschnitte 32b bis 35b sind stabförmig. Das bedeutet, dass das geschmolzene Lot 27a1 und 27b1, das von den Lötplatten 27a und 27b geschmolzen ist, dazu neigt, sich entlang der abstehenden Abschnitte 32a bis 35a und der abstehenden Abschnitte 32b bis 35b nach unten zu den Fügebereichen 36a und 36b zu bewegen. Die abstehenden Abschnitten 32a bis 35a und die abstehenden Abschnitten 32b bis 35b sind stabförmig und an den Eckenabschnitten der Fügebereiche 36a und 36b angeordnet. Das bedeutet, dass die abstehenden Abschnitte 32a bis 35a und die abstehenden Abschnitte 32b bis 35b mit geringer Wahrscheinlichkeit das Ausbreiten des geschmolzenen Lots 27a1 und 27b1 in den Fügebereichen 36a und 36b behindern. Zumindest die Spitzenabschnitte der abstehenden Abschnitte Teile 33a und 35a und die abstehenden Abschnitte 32b und 34b, die von der Mittellinie CL1 der Metallgrundplatte 30 entfernt sind, berühren die Rückflächen der Halbleitereinheiten 20a und 20b. Andererseits sind alle Teile, einschließlich der Spitzenabschnitte der abstehenden Abschnitte 32a und 34a und die abstehenden Abschnitte 33b und 35b nah bei der Mittellinie CL1 von der Rückfläche der Halbleitereinheiten 20a und 20b getrennt. Das Schmilzen der Lötplatten 27a und 27b zum geschmolzenen Lot 27a1 und 27b1 beim Aufheizvorgang wird später genauer beschrieben.
  • Als nächstes wird das Aufheizen der Heizplatte 51 durch die Lötverbindungsvorrichtung angehalten und es wird ein Abkühlvorgang des Abkühlens des geschmolzenen Lots 27a1 und 27b1 durchgeführt (Schritt S4). Wie in 8 dargestellt wird die Kühlplatte 52 in einem Zustand, in dem die Rückfläche der Metallgrundplatte 30 auf der Kühlplatte 52 der Lötverbindungsvorrichtung angeordnet wurde, gekühlt. Wenn alles auf diese Weise aufgebaut ist, werden die Metallgrundplatte 30, das geschmolzene Lot 27a1 und 27b1, die keramischen Leiterplatten 21, das geschmolzene Lot 27c1 und die Halbleiterchips 28a und 28b gekühlt. Die Kühlplatte 52 hat eine flache obere Oberfläche und weist im Inneren einen Kühlmechanismus, wie z.B. Wasserkühlleitungen auf, der das Abkühlen verursacht. Die Heizplatte 51 und die Kühlplatte 52 können eine Heiz/Kühlplatte sein, die sowohl einen Heizmechanismus als auch einen Kühlmechanismus aufweist. Das Verbiegen der Metallgrundplatte 30 erfolgt derart, dass die kurzen Seiten 31a und 31c und die langen Seiten 31b und 31d über dem Mittenabschnitt angeordnet werden. Das bedeutet, dass die Metallgrundplatte 30 durch die Kühlplatte 52 vom Mittenabschnitt der Rückfläche abgekühlt wird. Das heißt, die Metallgrundplatte 30 (die Wärmeableitungsplatte 31) wird vom Mittenabschnitt (der Mittellinie CL1) zu den äußeren Kantenabschnitten der Metallgrundplatte 30 (der Wärmeableitungsplatte 31) entlang der in 8 mit gestrichelten Linien angedeuteten Pfeile allmählich abgekühlt. Zusammen damit wird auch das geschmolzene Lot 27a1 und 27b1 von der Mittellinie CL1 nach außen abgekühlt. Aus diesem Grund erstarrt das geschmolzene Lot 27a1 und 27b1 während des Abkühlvorgangs, wie in 8 dargestellt, allmählich vom Mittenabschnitt (der Mittellinie CL1) aus, um einen Zustand zu erzeugen, in dem das erstarrte Lot 25a und 25b im Mittenabschnitt (der Mittellinie CL1) und das geschmolzene Lot 27a1 und 27b1 an den äußeren Kantenabschnitten der Metallgrundplatte 30 vorhanden ist. Anschließend geht das geschmolzene Lot aufgrund des weiter fortschreitenden Abkühlvorgangs komplett in das ausgehärtete Lot 25c über. Das geschmolzene Lot 27c1 geht ebenfalls komplett in das ausgehärtete Lot 25c über. Das Abkühlen des geschmolzenen Lots 27a1 und 27b1 beim Abkühlvorgang wird später beschrieben.
  • Auf diese Weise wird das geschmolzene Lot 27a1 und 27b1 zum ausgehärteten Lot 25a und 25b. Auf dieselbe Weise wird das geschmolzene Lot 27c1 zum ausgehärteten Lot 25c. Infolgedessen werden die Halbleiterchips 28a und 28b durch das Lot 25c mit den Schaltungsmustern 24b und 24c verbunden. Die Halbleitereinheiten 20a und 20b werden auch durch das Lot 25a und 25b mit der Metallgrundplatte 30 verbunden, wodurch die Halbleitervorrichtung 10 gefertigt wird. Die Halbleitervorrichtung 10 wird von der Kühlplatte 52 der Lötverbindungsvorrichtung entfernt, wodurch sich die in 1 und 3 dargestellte Halbleitervorrichtung 10 ergibt.
  • Die Änderungen in den Lötplatten 27a und 27b und des geschmolzenen Lots 27a1 und 27b2 beim Aufheizvorgang und beim Abkühlvorgang in 4 bis 8 wird nun unter Bezugnahme auf 9 beschrieben. 9 zeigt Lot im Aufheizvorgang und Abkühlvorgang beim Verfahren zum Herstellen einer Halbleitervorrichtung gemäß den vorliegenden Ausführungsbeispielen. in 9 sind schematisch die linke Seite der Metallgrundplatte 30, die Lötplatten 27a und 27b, das geschmolzene Lot 27a1 und 27b1 und die in den 6 bis 8 dargestellten keramischen Leiterplatten 21 dargestellt. Zusätzlich werden der Aufheizvorgang bis zum Abkühlvorgang in chronologischer Reihenfolge abgebildet. Detaillierte Merkmale der keramischen Leiterplatten 21 wurden in der Zeichnung weggelassen und detaillierte Merkmale der Halbleiterchips 28a wurden ebenfalls weggelassen. Außerdem wurden die jeweiligen Dicken auch unter Verwendung eines anderen Verhältnisses zur tatsächlichen Dicke abgebildet.
  • Nach dem Anbringvorgang in Schritt S2 wird die Heizplatte 51 erhitzt, so dass das Aufheizen von der Rückfläche der Metallgrundplatte 30 beginnt. Wenn die Frontfläche der keramischen Leiterplatte 21 als „oben“ angesehen wird, kann die keramische Leiterplatte 21 etwas verbogen werden, so dass sie nach oben konvex wird. Wenn die Metallgrundplatte 30 wie zuvor beschrieben aufgeheizt wird, erfolgt das Verbiegen, so dass der Mittenabschnitt nach unten konvex wird. Die Wärme wird vom Mittenabschnitt (der Mittellinie CL1) der Rückfläche der Metallgrundplatte 30 zu den äußeren Kantenabschnitten der Metallgrundplatte 30 entlang der in 9 mit gestrichelten Linien angedeuteten Pfeile übertragen. Die Wärme wird zu den abstehenden Abschnitten 32a bis 35a und den abstehenden Abschnitten 32b bis 35b übertragen. Dies führt dazu, dass die durch die abstehenden Abschnitte 32a bis 35a und die abstehenden Abschnitte 32b bis 35b getragenen Lötplatten 27a und 27b aufgeheizt werden und schmilzen.
  • Das geschmolzene Lot 27a1, das aus der Lötplatte 27a geschmolzen ist, wird durch die keramischen Leiterplatten 21 zur Metallgrundplatte 30 gedrückt. Auch zu diesem Zeitpunkt kommt es aufgrund der Erwärmung der keramischen Leiterplatten 21 zu einem Verbiegen der keramischen Leiterplatten 21, so dass, wenn die Rückfläche als „unten“ betrachtet wird, die Rückfläche nach unten konvex wird. in diesem Zustand wird das geschmolzene Lot 27a1 und 27b1, das durch das vollständige Schmelzen der Lötplatten 27a und 27b entsteht, zwischen den keramischen Leiterplatten 21 und der Metallgrundplatte 30 eingeschlossen. Darüber hinaus werden die keramischen Leiterplatten 21 von der Rückfläche her erwärmt, so dass die Wärmeausdehnung auf der Rückfläche fortschreitet und eine nach unten konvexe Verformung auftritt. Das heißt, das konvexe Verbiegen nach unten tritt sowohl für die Metallgrundplatte 30 und die keramischen Leiterplatten 21 auf. Das heißt, dass die Metallgrundplatte 30 und die keramischen Leiterplatten 21 an Stellen, die weit von der Mittellinie CL1 entfernt sind, nach oben geneigt werden. Entsprechend fließt das geschmolzene Lot 27a1 wie in 9(B) dargestellt zur Mittellinie CL1, insbesondere von Kantenabschnitten, die von der Mittellinie CL1 entfernt sind. Das führt dazu, dass die Dicke des geschmolzenen Lots 27a1 an Kantenabschnitten, die nah bei der Mittellinie CL1 liegen, dicker wird. Andererseits wird die Dicke des geschmolzenen Lots 27a1 an Kantenabschnitten weit weg von der Mittellinie CL1 dünner. Das heißt, das Volumen des geschmolzenen Lots 27a1 ist and den Kantenabschnitten weit weg von der Mittellinie CL1 kleiner als an Kantenabschnitten nahe bei der Mittellinie CL1.
  • Wenn dann das Abkühlen durch die Kühlplatte 52 der Lötverbindungsvorrichtung beginnt, wird die Metallgrundplatte 30 schrittweise vom Mittenabschnitt (der Mittellinie CL1) zu den äußeren Kantenabschnitten der Metallgrundplatte 30 entlang der Pfeile, die mit gestrichelten Linien in 9(C) dargestellt sind, abgekühlt. Zusammen damit wird das geschmolzene Lot 27a1 von der Mittellinie CL1 nach außen abgekühlt. Entsprechend härtet das geschmolzene Lot 27a1 von der Mittellinie CL1 fortschreitend aus. Das Volumen des geschmolzenen Lots 27a1 schrumpft, während das Lot vom geschmolzenen Zustand in den festen Zustand übergeht. Da die keramischen Leiterplatten 21 auch von der Rückseite her gekühlt werden, schrumpfen sie auf der Rückseite, und es kommt zu einer konvexen Verformung der keramischen Leiterplatten 21 nach oben. Aus diesem Grund wird das geschmolzene Lot 27a1 an den weit von der Mittellinie CL1 entfernten Kantenabschnitten zur Mittellinie CL1 hingezogen. Infolgedessen ist das Volumen des geschmolzenen Lots 27a1 an Kantenabschnitten weit weg von der Mittellinie CL1 klein. Durch den abstehenden Abschnitt 35a auf der Metallgrundplatte 30A wird ein vorgegebener Abstand zwischen der Wärmeableitungsplatte 31 der Metallgrundplatte 30 und der keramischen Leiterplatte 21 an einer Position geschaffen, die weit von der Mittellinie CL1 des geschmolzenen Lots 27a1 entfernt ist. Entsprechend können sich an Kantenabschnitten, die weit von der Mittellinie CL1 des geschmolzenen Lots 27a1 entfernt sind, Hohlräume und Lunker bilden (in 9 ist der Lunker CA1 dargestellt). Wie in 2 und 3 dargestellt, weist die Halbleitervorrichtung 10, die das Lot 25a umfasst, das aufgrund des geschmolzenen Lots 27a1, das in diesem Zustand erstarrt ist, hergestellt wurde, erste Spannungsabbaubereichen 25a1 und 25b1 auf, in denen die Dichte der im Lot 25a enthaltenen Hohlräume höher ist als in anderen Bereichen, und zwar an Kantenabschnitten, die weit von der Mittellinie CL1 des Lots 25a entfernt sind.
  • Hier werden Halbleitervorrichtungen als Vergleichsbeispiele der Halbleitervorrichtung 10 unter Bezugnahme auf 10 bis 14 beschrieben. 10 und 12 sind Draufsichten der als Vergleichsbeispiele verwendeten Halbleitervorrichtungen. 11, 13 und 14 sind Schnittansichten der als Vergleichsbeispiele verwendeten Halbleitervorrichtungen. Man beachte, dass 10 einen Fall zeigt, bei dem zwei keramische Leiterplatten 210 auf der Metallgrundplatte 30 angeordnet sind und 12 zeigt einen Fall, bei dem eine keramische Leiterplatte 210 auf der Metallgrundplatte 30 angeordnet ist. 11(A) und 11(B) sind Schnittansichten entlang einer gestrichpunkteten Linie X-X in 10. 11(A) zeigt einen Fall, bei dem Lot mit der herkömmlichen Dicke ausgebildet wird, die dicker als in der Halbleitervorrichtung 10 ist. 11(B) zeigt einen Fall, bei dem das Lot dünner ausgebildet ist als im Fall der 11(A) und mit derselben Dicke wie in der Halbleitervorrichtung 10. 13 und 14 sind Schnittansichten einer Halbleitervorrichtung 100, bei der die Metallgrundplatte 30 keine abstehenden Abschnitte aufweist. 13 entspricht 3 in Bezug auf die Halbleitervorrichtung 10. 14 ist eine vergrößerte Ansicht eines Hauptteils eines Bereichs, der in 13 mit einer gestrichelten Linie umgeben ist. Bestandteile der als Vergleichsbeispiele verwendeten Halbleitervorrichtungen, die identisch mit der Halbleitervorrichtung 10 sind, wurden mit denselben Bezugszeichen versehen und deren Beschreibung wird weggelassen.
  • Wie in 10 dargestellt, sind in der Halbleitervorrichtung 100 die Halbleitereinheiten 200a und 200b mit der Metallgrundplatte 30 durch das Lot 25a und 25b entlang der langen Seiten 31b und 31d mit Liniensymmetrie in Bezug auf die Mittellinie CL1 verbunden. Die Dicke des Lots 25a und 25b ist in dieser Ausführung dicker als in der Halbleitervorrichtung 10. Die Halbleitereinheiten 200a und 200b umfassen jeweils eine keramische Leiterplatte 210 und die Halbleiterchips 28a und 28b, die auf einer Frontfläche der keramischen Leiterplatte 210 angeordnet sind. Die Halbleitereinheiten 200a und 200b sind entlang der langen Seiten 31b und 31d auf der Metallgrundplatte 30 angeordnet. Jede keramische Leiterplatte 210 umfasst jeweils die Keramikkarte 22, die auf der Rückfläche der Keramikkarte 22 ausgebildete Metallplatte 23 und auf der Frontfläche der Keramikkarte 22 ausgebildete Schaltungsmuster 24a, 24d, 240b und 240c. Die Schaltungsmuster 240b und 240c unterscheiden sich von der Halbleitervorrichtung 10 und haben dieselbe Form. Die Halbleiterchips 28a und 28b sind jeweils mit den Schaltungsmustern 240b und 240c verbunden.
  • Es ist möglich, die Halbleitervorrichtung 100 auf dieselbe Weise herzustellen, wie es im Flussdiagramm in 4 dargestellt ist. in der auf diese Weise hergestellten Halbleitervorrichtung 100 wurden keine Lunker im A1 Bereich und im A2 Bereich des in 10 dargestellten Lots 25a und 25b festgestellt. Mit anderen Worten, wie in 11(A) dargestellt, werden bei einer ausreichenden Dicke des Lots 25a und 25b im Lot 25a und 25b an den weit von der Mittellinie CL1 entfernten Kantenabschnitten keine Bereiche gebildet, in denen die Dichte von Hohlräumen, wie z.B. Lunker, höher ist als in anderen Bereichen.
  • In den letzten Jahren sind Kapazitätssteigerung und Miniaturisierung der Halbleitervorrichtung 100 mit einer Zunahme der Dichte der von der Halbleitervorrichtung 100 erzeugten Wärme einhergegangen. Das bedeutet, dass es wünschenswert ist, dass die Halbleitervorrichtung 100 die von den Halbleiterchips 28a, 28b und dergleichen erzeugte Wärme effizient ableitet. im Fall von 11(A), wo die Dicke des Lots 25a und 25b wie bei einer herkömmlichen Ausgestaltung dicker ist, bilden sich keine Bereiche mit einer höheren Dichte an Hohlräumen, wie Lunker, als in anderen Bereichen. Da das Lot 25a und 25b jedoch dick ist, muss auch eine Zunahme des thermischen Widerstands berücksichtigt werden. Das bedeutet, es besteht das Risiko, dass die Halbleitervorrichtung 100 aufgrund der durch die Halbleiterchips 28a, 28b erzeugten Wärme überhitzt und beschädigt wird.
  • Es wird bevorzugt, dass das Lot 25a und 25b dünner gemacht wird, um die Wärmeableitung durch die Halbleitervorrichtung 100 zu verbessern. Selbst wenn ausreichend dünnes Lot 25a und 25b auf die gleiche Weise wie in der Halbleitervorrichtung 10 gebildet wird, ist es möglich, die Herstellung auf die gleiche Weise wie in dem in 4 dargestellten Flussdiagramm durchzuführen. Eine Halbleitervorrichtung 100, die mit dem auf diese Weise dünner ausgebildeten Lot 25a und 25b hergestellt wird, hat eine verbesserte Wärmeableitung. Wie jedoch anhand von 9 beschrieben, wurden, wenn die Dicke des Lots 25a und 25b reduziert wurde, wie in 11(B) dargestellt, Bereiche (d.h. die „Spannungsabbaubereiche 25a1 und 25b1“) gebildet, in denen die Dichte von Lunkern, wie z.B. die Lunker CA1, die an Kantenabschnitten weit von der Mittellinie CL1 des Lots 25a und 25b auftreten, höher ist als in anderen Bereichen. Wenn Spannungsabbaubereiche 25a1 und 25b1 unter den Halbleiterchips 28a und 28b angeordnet sind, wird der thermische Widerstand an den Halbleiterchips 28a und 28b erhöht.
  • Außerdem sind die Halbleitereinheiten 200a und 200b in der in 10 dargestellten Halbleitervorrichtung 100 entlang der langen Seiten 31b und 31d mit Liniensymmetrie in Bezug auf die Mittellinie CL1 auf der Metallgrundplatte 30 angeordnet. Die Halbleiterchips 28a und 28b sind auch in den in 10 abgebildeten A1 und A2 Bereichen angeordnet. in der Halbleitervorrichtung 100 sind die Spannungsabbaubereiche 25a1 und 25b1 in den in 10 dargestellten Bereichen A1 und A2 des Lots 25a und 25b ausgebildet. Das bedeutet, dass die Halbleiterchips 28a und 28b in Bereichen mit geringer Wärmeableitung auf der Frontfläche der keramischen Leiterplatten 21 angeordnet sind, die sich über den Spannungsabbaubereichen 25a1 und 25b1 befinden. Entsprechend gibt es einen Abfall der Wärmeableitung in den Halbleiterchips 28a und 28b, was dazu führt, dass die Halbleitervorrichtung 100 überhitzen kann und beschädigt wird.
  • Als weiteres Beispiel ist in einer in 12 dargestellten Halbleitervorrichtung 100a eine Halbleitereinheit 200 über Lot (nicht dargestellt) in einem Mittenabschnitt der Metallgrundplatte 30 angeordnet. Die Halbleitereinheit 200 hat dieselbe Ausgestaltung wie die Halbleitereinheiten 200a und 200b. Auch hier werden in den Bereichen A3 und A4 zusätzlich zu den in 12 dargestellten Bereichen A1 und A2 im Lot auf der Rückseite der Halbleitereinheit 200 Bereiche (oder „Spannungsabbaubereiche“) gebildet, in denen die Dichte von Hohlräumen, wie z.B. Lunkern, höher ist als in anderen Bereichen. Das heißt, wenn eine Halbleitereinheit 200 im Mittenabschnitt der Metallgrundplatte 30 angeordnet ist, werden in den Kantenabschnitten (oder „äußeren umfänglichen Abschnitten“) des Lots an den langen Seiten 31b und 31d zusätzlich zu den kurzen Seiten 31a und 31c der Metallgrundplatte 30 Spannungsabbaubereiche gebildet. Die Halbleiterchips 28a und 28b sind auch in den in 12 dargestellten Bereichen A3 und A4 angeordnet. Das bedeutet, dass die Halbleiterchips 28a und 28b in Bereichen mit geringer Wärmeableitung auf der Frontfläche der keramischen Leiterplatte 21 angeordnet sind, die sich über den Spannungsabbaubereichen befinden. Entsprechend gibt es einen Abfall der Wärmeableitung in den Halbleiterchips 28a und 28b, was dazu führt, dass die Halbleitervorrichtung 100a überhitzen kann und beschädigt wird.
  • Als weiteres Beispiel wird nun eine in 13 und 14 dargestellte Halbleitervorrichtung 100b beschrieben. in der Halbleitervorrichtung 100b ist das Lot wie in der Halbleitervorrichtung 10 ausreichend dünn ausgebildet, aber im Gegensatz zur Halbleitervorrichtung 10 hat die Metallgrundplatte 30 keine abstehenden Abschnitte. Die Halbleitervorrichtung 100 dieser Ausführung kann auch auf dieselbe Weise wie im Flussdiagramm der 4 hergestellt werden.
  • Die auf diese Weise hergestellte Halbleitervorrichtung 100 mit dünnerem Lot 25a und 25b weist eine verbesserte Wärmeableitung auf. Es sind jedoch keine Spannungsabbaubereich an den Kantenabschnitten (äußere Randabschnitt) des Lots 25a und 26b ausgebildet. Dies bedeutet, dass aufgrund der unterschiedlichen Wärmeausdehnungskoeffizienten zwischen den keramischen Leiterplatten 21 und der Wärmeableitungsplatte 31 bei Temperaturänderungen Spannungen an den äußeren umfänglichen Abschnitten der keramischen Leiterplatten 210 und den äußeren umfänglichen Abschnitten des Lots 25a und 25b entstehen. Die Lotdicke ist an den weit von der Mittellinie CL1 entfernten Kantenabschnitten besonders dünn. Das bedeutet, dass, wie in 14 dargestellt, die Gefahr besteht, dass diese Beanspruchung zu einer Beschädigung der Keramikkarte 22 und des Lots 25a und 25b durch Risse CK1 und CK2, Ablösungen und dergleichen führt.
  • Aus diesem Grund umfasst die oben beschriebene Halbleitervorrichtung 10 die Halbleiterchips 28a und 28b, die Metallgrundplatte 30 und die keramischen Leiterplatten 21, die durch das Lot 25a und 25b mit der Metallgrundplatte 30 verbunden sind. Die Metallgrundplatte 30 ist in Draufsicht rechteckig, hat einen Fügebereiche 36a und 36b, die auf der Frontfläche angeordnet sind, und die Mittellinie CL1, die parallel zum Paar kurzer Seiten 31a und 31c verläuft, die einander gegenüberliegen und in der Mitte zwischen dem Paar kurzer Seiten 31a und 31c liegt. Jede keramische Leiterplatte 21 umfasst die in Draufsicht rechteckige Keramikkarte 22, das auf der Frontfläche der Keramikkarte 22 ausgebildete Schaltungsmuster 24b, mit dem die Halbleiterchips 28a und 28b verbunden sind, und die auf der Rückfläche der Keramikkarte 22 ausgebildete Metallplatte 23, die mit einem Fügebereich 36a oder 36b durch das Lot 25a oder 25b verbunden ist. Hier weist das Lot 25a und 25b an von der Mittellinie CL1 entfernten Kantenabschnitten die Spannungsabbaubereiche 25a1 und 25b1 auf, wo die Dichte der im Lot 25a und 25b enthaltenen Hohlräume höher als in anderen Bereichen ist. in dieser Halbleitervorrichtung 10 weist jede keramische Leiterplatte 21 die Bereiche mit geringer Wärmeableitung 29a und 29b auf, die in Draufsicht über den Spannungsabbaubereichen 25a1 und 25b1 liegen. Dies bedeutet, dass es in der Halbleitervorrichtung 10 möglich ist, die Halbleiterchips 28a und 28b mit der keramischen Leiterplatte 21 zu verbinden und dabei die Bereiche mit geringer Wärmeableitung 29a und 29b zu vermeiden. Dementsprechend ist es mit der Halbleitervorrichtung 10 möglich, die Dicke des Lots 25a und 25b zu reduzieren und gleichzeitig einen Abfall der Wärmeableitung zu unterdrücken, was eine Miniaturisierung und einen stabilen Betrieb bei hohen Temperaturen ermöglicht.
  • Für die oben beschriebene Halbleitervorrichtung werden nun Änderungen der Spannungsabbaubereich im Lot für verschiedene Layoutmuster der auf der Metallgrundplatte 30 angeordneten Halbleitereinheiten 20 und diesen Spannungsabbaubereichen entsprechende Bereiche mit geringer Wärmeableitung unter Bezugnahme auf 1 bis 8 beschrieben. Es ist zu beachten, dass bei den nachstehend beschriebenen Abwandlungen nicht beschreibungswürdige Bestandteile keine Bezugszeichen erhalten haben und in der Beschreibung weggelassen werden.
  • Erste Abwandlung
  • Eine Halbleitervorrichtung gemäß einer ersten Abwandlung wird nun unter Bezugnahme auf 15 beschrieben. 15 zeigt Draufsichten der Halbleitervorrichtung gemäß der ersten Abwandlung der vorliegenden Ausführungsbeispiele. Bei der ersten Abwandlung ist in der in 1 dargestellten Halbleitervorrichtung 10 die Vielzahl von Halbleitereinheiten 20a und 20b über das Lot 25a und 25b (nicht dargestellt) entlang der langen Seiten 31b und 31d der Metallgrundplatte 30 mit Liniensymmetrie in Bezug auf die Mittellinie CL1 angeordnet. Die in 15(A) dargestellte Halbleitervorrichtung 10a umfasst beispielsweise Paare der Halbleitereinheiten 20a und 20b, d.h. insgesamt vier Halbleitereinheiten 20a und 20b, die mit Liniensymmetrie zur Mittellinie CL1 auf der Metallgrundplatte 30 angeordnet sind. Die in 15(B) dargestellte Halbleitervorrichtung 10b umfasst Sätze von drei der Halbleitereinheiten 20a und 20b, d.h. insgesamt sechs Halbleitereinheiten 20a und 20b, die mit Liniensymmetrie zur Mittellinie CL1 auf der Metallgrundplatte 30 angeordnet sind.
  • Wenn mehrere Halbleitereinheiten 20a und 20b auf diese Weise mit Liniensymmetrie zur Mittellinie CL1 entlang der langen Seiten 31b und 31d der Metallgrundplatte 30 über das Lot angeordnet sind, umfasst das Lot der Halbleitereinheiten 20a und 20b die Spannungsabbaubereiche 25a1 bis 25a3 und 25b1 bis 25b3 in gleicher Weise wie in 1 bis 3. Aus diesem Grund sind Bereiche mit geringer Wärmeableitung 29a und 29b auf den Frontflächen der Halbleitereinheiten 20a und 20b angeordnet. Wenn jedoch mehrere Halbleitereinheiten 20a und 20b mit Liniensymmetrie in Bezug auf die Mittellinie CL1 entlang der langen Seiten 31b und 31d der Metallgrundplatte 30 angeordnet sind, nimmt die Breite der Spannungsabbaubereiche 25a1 und 25b1 (in Längsrichtung der Metallgrundplatte 30) mit zunehmendem Abstand der Halbleitereinheiten 20a und 20b zur Mittellinie CL1 zu. Zusammen damit nehmen die Breiten der kurzen Seitenteile 29a1 und 29b1, die in den Bereichen mit geringer Wärmeableitung 29a und 29b enthalten sind, ebenfalls zu.
  • Bei der Herstellung der Halbleitervorrichtungen 10a und 10b, wie in 9 beschrieben, werden die keramischen Leiterplatten 21 durch das Lot 25a und 25b mit der Metallgrundplatte 30 verbunden. Während diesem Vorgang wird die Metallgrundplatte 30 nach unten verbogen. Das bedeutet, dass die Neigung der Metallgrundplatte 30 mit zunehmendem Abstand von der Mittellinie CL1 der Metallgrundplatte 30 zunimmt. Das heißt, je länger der Abstand von der Mittellinie CL1 der Metallgrundplatte 30, desto größer der Fluss des geschmolzenen Lots 27a1 und 27b1 zur Mittellinie CL1. Entsprechend nimmt das Volumen des geschmolzenen Lots 27a1 und 27b1 an Kantenabschnitten weit entfernt von der Mittellinie CL1 mit zunehmendem Abstand von der Mittellinie CL1 ab.
  • Um das geschmolzene Lot 27a1 und 27b1 zu verfestigen, wird das geschmolzene Lot 27a1 und 27b1 vom Mittenabschnitt der Rückfläche der Metallgrundplatte 30 abgekühlt, die so verbogen ist, dass sie nach unten konvex ist. Entsprechend wird das Abkühlen mit zunehmendem Abstand von der Mittellinie CL1 der Metallgrundplatte 30 verzögert. Das heißt, das Volumen des geschmolzenen Lots 27a1 und 27b1 schrumpft mit zunehmendem Abstand von der Mittellinie CL1 der Metallgrundplatte 30 langsamer. Das bedeutet, dass für das geschmolzene Lot 27a1 und 27b1, das von der Mittellinie CL1 entfernt ist, das Volumen an den Kantenabschnitten, die weit von der Mittellinie CL1 entfernt sind, klein ist und das Schrumpfen des Volumens sich ebenfalls verlangsamt. Wie auch vorher beschrieben wird durch den abstehenden Abschnitt 35a auf der Metallgrundplatte 30 eine vorgegebene Lücke zwischen der Wärmeableitungsplatte 31 der Metallgrundplatte 30 und der keramischen Leiterplatte 21 an Stellen geschaffen, die weit von der Mittellinie CL1 des geschmolzenen Lots 27a1 entfernt sind. Das heißt, je weiter das geschmolzene Lot 27a1 und 27b1 von der Mittellinie CL1 entfernt ist, desto länger sind die Lunker, die in den von der Mittellinie CL1 entfernten Kantenabschnitten entstehen.
  • Wenn daher mehrere Halbleitereinheiten 20a und 20b über das Lot 25a und 25b mit Liniensymmetrie in Bezug auf die Mittellinie CL1 entlang der langen Seiten 31b und 31d der Metallgrundplatte 30 angeordnet sind, nehmen die Breiten (in Längsrichtung der Metallgrundplatte 30) der Spannungsabbaubereiche 25a1 und 25b1 im Lot 25a und 25b mit zunehmendem Abstand von der Mittellinie CL1 zu. Entsprechend nehmen die Breiten der kurzen Seitenteile 29a1 und 29b1 der Bereiche mit geringer Wärmeableitung 29a und 29b ebenfalls zu.
  • Zweite Abwandlung
  • Eine Halbleitervorrichtung 10c gemäß einer zweiten Abwandlung wird nun unter Bezugnahme auf 16 beschrieben. 16 ist eine Draufsicht der Halbleitervorrichtung gemäß der zweiten Abwandlung der vorliegenden Ausführungsbeispiele. Bei der zweiten Abwandlung wird eine Ausgestaltung beschrieben, bei der die in 1 dargestellte Halbleitervorrichtung 10 die mit Liniensymmetrie in Bezug auf die Mittellinien CL1 und CL2 angeordneten Halbleitereinheiten 20 aufweist. Als ein Beispiel ist die in 16 dargestellte Halbleitervorrichtung 10c so konfiguriert, dass die Halbleitereinheiten 20a und 20b durch das Lot 25a und 25b mit der Metallgrundplatte 30 in zwei Zeilen und zwei Spalten verbunden sind, so dass sie eine Liniensymmetrie in Bezug auf die Mittellinien CL1 und CL2 aufweisen.
  • Beim Herstellen der Halbleitervorrichtung 10c auf der Metallgrundplatte 30, auf der die Halbleitereinheiten 20a und 20b in zwei Zeilen und zwei Spalten angeordnet sind und die so verbogen ist, dass sie nach unten konvex ist, entstehen aus den zuvor beschriebenen Gründen Hohlräume wie Lunker und Risse im Lot 25a und 25 an Positionen, die von einem Mittelpunkt 0, an dem sich die Mittellinien CL1 und CL2 schneiden, entfernt sind. Aus diesem Grund werden für die Halbleitereinheiten 20a und 20b in der ersten Zeile die kurzen Seitenteile 29a1 und 29b1 und die langen Seitenteile 29a2 und 29b2 der Bereiche mit geringer Wärmeableitung 29a und 29b, die den Spannungsabbaubereichen (nicht dargestellt) entsprechen, an Kantenabschnitten angeordnet, die weit vom Mittelpunkt O entfernt sind. Für die Halbleitereinheiten 20a und 20b in der zweiten Zeile werden die kurzen Seitenteile 29a1 und 29b1 und die langen Seitenteile 29a3 und 29b3 der Bereiche mit geringer Wärmeableitung 29a und 29b, die den Spannungsabbaubereichen (nicht dargestellt) entsprechen, an Kantenabschnitten angeordnet, die weit vom Mittelpunkt O entfernt sind.
  • Dritte und vierte Abwandlungen
  • Halbleitervorrichtungen 10d und 10e gemäß dritter und vierter Abwandlungen werden nun unter Bezugnahme auf 17 beschrieben. 17 zeigt Draufsichten der Halbleitervorrichtungen gemäß den dritten und vierten Abwandlungen. 17(A) zeigt die Halbleitervorrichtung 10d gemäß der dritten Abwandlung und 17(B) zeigt die Halbleitervorrichtung 10e gemäß der vierten Abwandlung.
  • In der dritten Abwandlung wird ein Fall beschrieben, in dem eine Halbleitereinheit mittig auf der Mittellinie CL1 der Metallgrundplatte 30 (entsprechend dem in 11 dargestellten Vergleichsbeispiel) angeordnet ist. Die in 17(A) dargestellte Halbleitervorrichtung 10d umfasst die Metallgrundplatte 30 und eine Halbleitereinheit 20c, die über Lot (nicht dargestellt) auf der Metallgrundplatte 30 befestigt ist.
  • Wie unter Bezugnahme auf 12 beschrieben wurde, wurde das Auftreten von Hohlräumen wie Lunker und Risse im Lot der Halbleitervorrichtung 10d nicht nur an einem Paar von Kantenabschnitten auf beiden Seiten der Mittellinie CL1, sondern auch an einem Paar von Kantenabschnitten, die senkrecht zu diesen Kantenabschnitten sind, beobachtet. Aus diesem Grund wird für die Halbleitereinheit 20c ein (O-förmiger) Bereich mit geringer Wärmeableitung 29c eingerichtet, der einem Spannungsabbaubereich (nicht dargestellt) um einen äußeren Randabschnitt der Halbleitereinheit 20c entspricht. Der Bereich mit geringer Wärmeableitung 29c enthält kurze Seitenteile 29c1 und 29c4 und lange Seitenteile 29c2 und 29c3, die an einem äußeren Randabschnitt der Halbleitereinheit 20c eingerichtet sind.
  • Aus diesem Grund umfassen die Schaltungsmuster 24b und 24c der in der Halbleitereinheit 20c enthaltenen keramischen Leiterplatte 21 Bereiche (Nichtmontagebereiche), die die gleiche Form haben und sich bis zu den Kantenabschnitten der keramischen Leiterplatte 22 (den Seiten, die den langen Seiten der Metallgrundplatte 30 zugewandt sind) erstrecken und über den kurzen Seitenteilen 29c1 und 29c4 des Bereichs mit geringer Wärmeableitung 29c angeordnet sind. Die Halbleiterchips 28a und 28b sind an Positionen neben den kurzen Seitenteilen 29c1 und 29c4 des Bereichs mit geringer Wärmeableitung 29c mit den Frontflächen der Schaltungsmuster 24b und 24c verbunden.
  • In der vierten Abwandlung wird ein Fall beschrieben, in dem die Halbleitereinheit 20c der dritten Abwandlung in einem Mittenabschnitt der Metallgrundplatte 30 angeordnet ist und die Halbleitereinheiten 20a und 20b über das Lot 25a und 25b (nicht dargestellt) auf der Metallgrundplatte 30 so angeordnet sind, dass sie eine Liniensymmetrie in Bezug auf die Mittellinie CL1 auf beiden Seiten der Halbleitereinheit 20c aufweisen.
  • Eine in 17(B) dargestellte Halbleitervorrichtung 10e umfasst die Metallgrundplatte 30, die Halbleitereinheit 20c, die so angeordnet ist, dass sie auf der Mittellinie CL1 der Metallgrundplatte 30 zentriert ist, und die Halbleitereinheiten 20a und 20b, die über das Lot 25a und 25b in benachbarten Fügebereichen angeordnet sind, die sich auf beiden Seiten der Halbleitereinheit 20c mit Liniensymmetrie in Bezug auf die Mittellinie CL1 befinden. in dieser Halbleitervorrichtung 10e ist die Halbleitereinheit 20c mittig auf der Mittellinie CL1 der Metallgrundplatte 30 angeordnet. Entsprechend wurden in gleicher Weise wie bei der dritten Abwandlung Hohlräume wie Lunker und Risse nicht nur an einem Paar von Kantenabschnitten auf beiden Seiten der Mittellinie CL1, sondern auch an einem Paar von Kantenabschnitten, die senkrecht zu diesen Kantenabschnitten sind, beobachtet. Aus diesem Grund wird für die Halbleitereinheit 20c ein (O-förmiger) Bereich mit geringer Wärmeableitung 29c eingerichtet, der einem Spannungsabbaubereich (nicht dargestellt) um einen äußeren Randabschnitt der Halbleitereinheit 20c entspricht.
  • Für die keramischen Leiterplatten 21 der Halbleitereinheiten 20a und 20b werden in gleicher Weise wie bei der ersten Abwandlung an den von der Mittellinie CL1 weit entfernten Kantenabschnitten des Lots 25a und 25b Bereiche mit geringer Wärmeableitung 29a und 29b eingerichtet, die Spannungsabbaubereichen (nicht dargestellt) entsprechen.
  • Fünfte Abwandlung
  • Eine Halbleitervorrichtung gemäß einer fünften Abwandlung wird nun unter Bezugnahme auf 18 beschrieben. 18 ist eine Draufsicht einer Halbleitervorrichtung gemäß der fünften Abwandlung der vorliegenden Ausführungsbeispiele. in dieser fünften Abwandlung wird ein Fall beschrieben, bei dem die Halbleitereinheiten 20a, 20c und 20b der vierten Abwandlung in zwei Zeilen angeordnet sind. Die in 18 dargestellte Halbleitervorrichtung 10f umfasst die Metallgrundplatte 30 und die Halbleitereinheiten 20a, 20c und 20b, die über Lot in zwei Zeilen auf der Metallgrundplatte 30 angeordnet wurden.
  • In der Halbleitervorrichtung 10f wurden in der gleichen Weise wie bei der zweiten Abwandlung, erstens, auf einer Metallgrundplatte 30, auf der die Halbleitereinheiten 20a, 20c und 20b in zwei Zeilen und drei Spalten angeordnet sind, Hohlräume, wie Lunker und Risse, im Lot an Positionen beobachtet, die vom Mittelpunkt 0, wo sich die Mittellinien CL1 und CL2 schneiden, entfernt sind. Aus diesem Grund werden in den Halbleitereinheiten 20a, 20c und 20b in der ersten Zeile die Bereiche mit geringer Wärmeableitung 29a, 29c und 29b (die kurzen Seitenteile 29a1 und 29b1 und die langen Seitenteile 29a2, 29c2 und 29b2) entsprechend den Spannungsabbaubereichen (nicht dargestellt) an den Kantenabschnitten, die weit vom Mittelpunkt O entfernt sind, eingerichtet. in den Halbleitereinheiten 20a, 20c und 20b werden in der zweiten Zeile die Bereiche mit geringer Wärmeableitung 29a, 29c und 29b (die kurzen Seitenteile 29a1 und 29b1 und die langen Seitenteile 29a3, 29c3 und 29b3) entsprechend den Spannungsabbaubereichen (nicht dargestellt) an den Kantenabschnitten, die weit vom Mittelpunkt O entfernt sind, eingerichtet.
  • Wie in der vierten Abwandlung beschrieben, umfasst das Lot der Halbleitereinheiten 20c, die so angeordnet sind, dass sie auf der Mittellinie CL1 der Metallgrundplatte 30 zentriert sind, Spannungsabbaubereiche (nicht dargestellt) an einem Paar von Kantenabschnitten auf beiden Seiten der Mittellinie CL1. Entsprechend werden auf den keramischen Leiterplatten 21 der Halbleitereinheiten 20c die langen Seitenteile 29c2 und 29c3 der Bereiche mit geringer Wärmeableitung 29c entsprechend dieser Spannungsabbaubereiche eingerichtet.
  • Die Halbleitervorrichtungen 10a bis 10f der oben beschriebenen ersten bis fünften Abwandlung verbinden die Halbleiterchips 28a und 28b mit den keramischen Leiterplatten 21, so dass die Bereiche mit geringer Wärmeableitung 29a, 29b und 29c vermieden werden und es möglich ist, die Dicke des Lots zu reduzieren, während ein Abfall der Wärmeableitung unterdrückt wird, was eine Verkleinerung und einen stabilen Betrieb bei hohen Temperaturen ermöglicht.
  • Die obige Beschreibung gibt lediglich die Prinzipien der vorliegenden Ausführungsbeispiele wieder. Eine Vielzahl von Änderungen und Abwandlungen können von einem Fachmann vorgenommen werden, so dass die vorliegende Erfindung nicht auf die hier beschriebenen Ausgestaltungen und Anwendungsbeispiele beschränkt ist. Alle derartigen Abwandlungen und ihre Äquivalente sind als im Umfang der Erfindung enthalten zu betrachten, wie er durch die beigefügten Patentansprüche und ihre Äquivalente definiert ist.
  • Bezugszeichenliste
    • 10
    Halbleitervorrichtung
    20, 20a, 20b, 20c
    Halbleitereinheit
    21
    keramische Leiterplatte
    22
    Keramikkarte
    23
    Metallplatte
    24a, 24b, 24c, 24d
    Schaltungsmuster
    25a, 25b, 25c
    Lot
    25a1 bis 25a3, 25b1 bis 25b3
    Spannungsabbaubereich
    27a, 27b, 27c
    Lötplatte
    27a1, 27b1, 27c1
    geschmolzenes Lot
    28a, 28b
    Halbleiterchip
    29a, 29b, 29c
    Bereich mit geringer Wärmeableitung
    29a1, 29b1, 29c1, 29c4
    kurzes Seitenteil
    29a2, 29a3, 29b2, 29b3, 29c2, 29c3
    langes Seitenteil
    30
    Metallgrundplatte
    31
    Wärmeableitungsplatte
    31a, 31c
    kurze Seite
    31b, 31d
    lange Seite
    32a bis 35a, 32b bis 35b
    abstehender Abschnitt
    36a, 36b
    Fügebereich
    50
    Aufbautisch
    51
    Heizplatte
    52
    Kühlplatte
  • ZITATE ENTHALTEN IN DER BESCHREIBUNG
  • Diese Liste der vom Anmelder aufgeführten Dokumente wurde automatisiert erzeugt und ist ausschließlich zur besseren Information des Lesers aufgenommen. Die Liste ist nicht Bestandteil der deutschen Patent- bzw. Gebrauchsmusteranmeldung. Das DPMA übernimmt keinerlei Haftung für etwaige Fehler oder Auslassungen.
  • Zitierte Patentliteratur
    • JP 2015170826 [0003]

Claims (18)

  1. Halbleitervorrichtung, umfassend: einen ersten Halbleiterchip: eine in Draufsicht auf die Halbleitervorrichtung rechteckige Metallgrundplatte mit einem Fügebereich auf dessen Frontfläche und einer ersten Mittellinie, die parallel zu einem Paar einander zugewandter erster Seiten und in einer Mitte angeordnet ist, so dass sie zwischen dem Paar ersten Seiten eingefügt ist; und eine erste isolierte Leiterplatte mit einer in Draufsicht rechteckigen ersten isolierten Karte, einem ersten auf einer Frontfläche der ersten isolierten Karte ausgebildeten Schaltungsmuster und dem damit verbundenen ersten Halbleiterchip und einer Metallplatte, die auf einer Rückfläche der ersten isolierten Karte ausgebildet ist und durch ein erstes Fügeelement mit dem Fügebereich verbunden ist, wobei das erste Fügeelement an einem ersten Kantenabschnitt, der weit von der ersten Mittellinie entfernt ist, einen ersten Spannungsabbaubereich aufweist, wo eine Dichte von im ersten Fügeelement enthaltenen Hohlräumen größer als in anderen Bereichen ist.
  2. Halbleitervorrichtung nach Anspruch 1, wobei der erste Halbleiterchip in Draufsicht in einem Bereich der ersten isolierten Leiterplatte, der kein über dem ersten Spannungsabbaubereich angeordneter Bereich ist, auf einer Frontfläche mit dem ersten Schaltungsmuster verbunden ist.
  3. Halbleitervorrichtung nach Anspruch 1 oder 2, wobei das erste Schaltungsmuster in Draufsicht einen nichtüberlappenden Bereich, der nicht über dem ersten Spannungsabbaubereich der ersten isolierten Karte angeordnet ist, und einen überlappenden Bereich, der über dem ersten Spannungsabbaubereich angeordnet ist und sich vom nichtüberlappenden Bereich bis zum ersten Kantenabschnitt erstreckt, umfasst, und der erste Halbleiterchip mit dem nichtüberlappenden Bereich verbunden ist und nicht mit dem überlappenden Bereich verbunden ist.
  4. Halbleitervorrichtung nach einem der Ansprüche 1 bis 3, wobei in Draufsicht ein anderes Schaltungsmuster in einem Bereich der ersten isolierten Karte ausgebildet ist, der über dem ersten Spannungsabbaubereich angeordnet ist.
  5. Halbleitervorrichtung nach einem der Ansprüche 1 bis 4, wobei eine zweite Mittellinie auch auf der Metallgrundplatte angeordnet ist, wobei die zweite Mittellinie senkrecht zum Paar erster Seiten, parallel zu einem Paar zweiter Seiten, die einander zugewandt sind, und in einer Mitte zwischen dem Paar zweiten Seiten eingefügt ist, und das erste Fügeelement ferner an einem zweiten Kantenabschnitt angeordnet ist, der weit von der zweiten Mittellinie entfernt ist, mit einem zweiten Spannungsabbaubereich, wo eine Dichte von Hohlräumen, die im ersten Fügeelement enthalten sind, höher ist als in anderen Bereichen mit Ausnahme des ersten Spannungsabbaubereichs.
  6. Halbleitervorrichtung nach Anspruch 5, wobei die erste isolierte Leiterplatte auf der Metallgrundplatte angeordnet ist, so dass sie mittig auf der zweiten Mittellinie ausgerichtet ist, und das erste Fügeelement an einem Paar der zweiten Kantenabschnitte, die einander zugewandt und parallel zum Paar zweiter Seiten sind, den zweiten Spannungsabbaubereich aufweist.
  7. Halbleitervorrichtung nach Anspruch 5 oder 6, wobei der erste Spannungsabbaubereich und/oder der zweite Spannungsabbaubereich einen Hohlraum aufweisen, der sich vom ersten Kantenabschnitt und zweiten Kantenabschnitt des ersten Fügeelements nach innen erstreckt.
  8. Halbleitervorrichtung nach einem der Ansprüche 1 bis 7, wobei eine Dicke des ersten Fügeelements am ersten Kantenabschnitt dünner als an der ersten Mittellinie ist.
  9. Halbleitervorrichtung nach einem der Ansprüche 1 bis 8, wobei, wenn eine Rückfläche als unten betrachtet wird, die Metallgrundplatte so verbogen ist, dass sie mittig auf einer Stelle der ersten Mittellinien nach unten konvex ist.
  10. Halbleitervorrichtung nach einem der Ansprüche 1 bis 4, wobei die Metallgrundplatte die Fügebereiche in einer Vielzahl von Spalten entlang eines Paares zweiter Seiten, welche einander zugewandt und senkrecht zum Paar erster Seiten sind, angeordnet aufweist, so dass sie in Bezug auf die erste Mittellinie symmetrisch sind, und die ersten isolierten Leiterplatten durch das erste Fügeelement mit den Fügebereichen in der Vielzahl von Spalten verbunden sind.
  11. Halbleitervorrichtung nach Anspruch 10, wobei sich der erste Spannungsabbaubereich jedes Fügebereichs in Draufsicht in einer Richtung des Paares zweiter Seiten erstreckt mit einer Breite, die mit einem Abstand von der ersten Mittellinie zunimmt.
  12. Halbleitervorrichtung nach Anspruch 10 oder 11, wobei eine zweite Mittellinie auch auf der Metallgrundplatte angeordnet ist, so dass sie parallel zum Paar zweiter Seiten, die senkrecht zum Paar erster Seiten sind, und in einer Mitte zwischen dem Paar zweiten Seiten eingefügt ist, und die Vielzahl von Fügebereichen in den Spalten in einer Vielzahl von Zeilen entlang dem Paar erster Seiten und mit Liniensymmetrie in Bezug auf die zweite Mittellinie angeordnet sind, die ersten isolierten Leiterplatten jeweils durch das erste Fügeelement mit den Fügebereichen in der Vielzahl von Zeilen verbunden sind, und das erste Fügeelement an Kantenabschnitten, die weit von der zweiten Mittellinie entfernt sind, einen zweiten Spannungsabbaubereich aufweist, wo die Dichte von im ersten Fügeelement enthaltenen Hohlräumen größer als in anderen Bereichen ist mit Ausnahme des ersten Spannungsabbaubereichs.
  13. Halbleitervorrichtung nach einem der Ansprüche 1 bis 4, wobei ein Fügebereich in einem Mittenabschnitt der Metallgrundplatte angeordnet ist und das erste Fügeelement den ersten Spannungsabbaubereich in einem gesamten Randkantenabschnitt einschließlich einem Kantenabschnitt umfasst, zweite isolierte Leiterplatten, die damit verbundene zweite Halbleiterchips aufweisen, durch ein zweites Fügeelement mit benachbarten Fügebereichen befestigt, die auf beiden Seiten des Fügebereichs der Metallgrundplatte entlang dem Paar zweiter Seiten angeordnet sind, so dass sie in Bezug auf die erste Mittellinie Liniensymmetrie aufweisen, jede zweite isolierte Leiterplatte jeweils eine in Draufsicht rechteckige zweite isolierte Karte, ein zweites auf einer Frontfläche der zweiten isolierten Karte ausgebildetes Schaltungsmuster und die damit verbundenen zweiten Halbleiterchips und eine zweite Metallplatte, die auf einer Rückfläche der zweiten isolierten Karte ausgebildet ist und durch das zweite Fügeelement mit einem benachbarten Fügebereich verbunden ist, aufweist, und das zweite Fügeelement an einem Kantenabschnitt, der weit von der ersten Mittellinie der zweiten isolierten Karte entfernt ist, einen zweiten Spannungsabbaubereich aufweist, wo eine Dichte von im zweiten Fügeelement enthaltenen Hohlräumen größer als in anderen Bereichen ist.
  14. Halbleitervorrichtung nach einem der Ansprüche 1 bis 4, wobei eine zweite Mittellinie auch auf der Metallgrundplatte angeordnet ist, so dass sie parallel zu einem Paar zweiter Seiten, die einander zugewandt sind und senkrecht zum Paar erster Seiten sind, und in einer Mitte zwischen dem Paar zweiten Seiten eingefügt ist, ein Fügebereich in einem Mittenabschnitt der Metallgrundplatte angeordnet ist, benachbarte Fügebereiche auf beiden Seiten des Fügebereichs entlang des Paares zweiter Seiten mit Liniensymmetrie in Bezug auf die erste Mittellinie angeordnet sind und der Fügebereich und die benachbarten Fügebereiche in einzelnen Zeilen entlang des Paares erster Seiten mit Liniensymmetrie in Bezug auf die zweite Mittellinie angeordnet sind, die ersten isolierten Leiterplatten jeweils durch das erste Fügeelement mit den Fügebereichen in der Vielzahl von Zeilen verbunden sind, und das erste Fügeelement mit den ersten Spannungsabbaubereichen an einem Paar von Kantenabschnitten, die einander auf beiden Seiten der ersten Mittellinie gegenüberliegen, und an einem Kantenabschnitt, der weit von der zweiten Mittellinie entfernt ist, angeordnet ist, die zweiten isolierten Leiterplatten, mit denen die zweiten Halbleiterchips verbunden sind, jeweils durch ein zweites Fügeelement mit den benachbarten Fügebereichen in der Vielzahl von Zeilen verbunden sind, die zweiten isolierten Leiterplatten jeweils eine in Draufsicht rechteckige zweite isolierte Karte, ein zweites auf einer Frontfläche der zweiten isolierten Karte ausgebildetes Schaltungsmuster und die damit verbundenen zweiten Halbleiterchips und eine zweite Metallplatte, die auf einer Rückfläche der zweiten isolierten Karte ausgebildet ist und durch ein zweites Fügeelement mit einem benachbarten Fügebereich verbunden ist, aufweisen, und das zweite Fügeelement an einem Kantenabschnitt des zweiten Fügeelements, der weit von der ersten Mittellinie entfernt ist, und einem Kantenabschnitt des zweiten Fügeelements, der weit von der zweiten Mittellinie entfernt ist, einen zweiten Spannungsabbaubereich aufweist, wo eine Dichte von im zweiten Fügeelement enthaltenen Hohlräumen größer als in anderen Bereichen ist.
  15. Halbleitervorrichtung nach einem der Ansprüche 1 bis 14, wobei das erste Fügeelement Lot ist.
  16. Verfahren zum Herstellen einer Halbleitervorrichtung, umfassend: einen Vorbereitungsschritt des Vorbereitens einer in Draufsicht auf die Halbleitervorrichtung rechteckigen Metallgrundplatte mit einem Fügebereich auf dessen Frontfläche und einer ersten Mittellinie, die parallel zu einem Paar einander zugewandter erster Seiten und in einer Mitte angeordnet ist, so dass sie zwischen dem Paar ersten Seiten eingefügt ist, eines Halbleiterchips, und eine isolierte Leiterplatte mit einer Isolierplatte, die in Draufsicht rechteckig ist, und einem Schaltungsmuster, das auf einer Vorderseite der Isolierplatte ausgebildet ist, einen Montierschritt des Anbringens der isolierten Leiterplatte über ein Fügeplattenelement auf den Fügebereich der Metallgrundplatte und des Anbringens des Halbleiterchips auf dem Schaltungsmuster auf der Frontfläche, um einen Bereich zu vermeiden, der entlang eines Kantenabschnitts der isolierten Leiterplatte angeordnet ist, der weit von der ersten Mittellinie entfernt ist und der sich in einem bestimmten Bereich von dem einen Kantenabschnitt befindet; einen Aufheizschritt des Aufheizens der Metallgrundplatte, des Fügeplattenelements, der isolierten Leiterplatte und des Halbleiterchips, um das Fügeplattenelement zu einem geschmolzenen Fügeelement zu schmelzen; und einen Abkühlschritt des Abkühlens der Metallgrundplatte, des geschmolzenen Fügeelements, der isolierten Leiterplatte und des Halbleiterchips, um die isolierte Leiterplatte mit einem Fügeelement, das durch das Aushärten des geschmolzenen Fügeelement ausgebildet wird, an der Metallgrundplatte zu befestigen, wobei ein Spannungsabbaubereich, in dem die Dichte der in dem Fügeelement enthaltenen Hohlräume höher ist als in anderen Bereichen, in einem Bereich des Fügeelements erzeugt wird, der in der Draufsicht über dem Bereich des bestimmten Bereichs angeordnet ist.
  17. Verfahren zum Herstellen einer Halbleitervorrichtung nach Anspruch 16, wobei, wenn eine Rückfläche einer im Vorbereitungsschritt vorbereiteten Metallgrundplatte als Unterseite betrachtet wird, ein Mittelteil der Rückfläche so verformt wird, dass er nach unten konvex ist, und wenn das Fügeplattenelement im Aufheizschritt schmilzt, sich die Positionen auf der Metallgrundplatte mit zunehmendem Abstand vom Mittelteil zunehmend höher befinden.
  18. Verfahren zum Herstellen einer Halbleitervorrichtung nach Anspruch 17, wobei im Abkühlschritt nach dem Aufheizschritt die Metallgrundplatte, auf die die isolierte Leiterplatte und der Halbleiterchip laminiert worden sind, auf eine flache Kühlplatte gelegt wird und die Metallgrundplatte von ihrem Mittelteil aus abgekühlt wird.
DE112021001324.6T 2020-11-16 2021-09-22 Halbleitervorrichtung und verfahren zum herstellen einer halbleitervorrichtung Pending DE112021001324T5 (de)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2020-190052 2020-11-16
JP2020190052 2020-11-16
PCT/JP2021/034829 WO2022102253A1 (ja) 2020-11-16 2021-09-22 半導体装置及び半導体装置の製造方法

Publications (1)

Publication Number Publication Date
DE112021001324T5 true DE112021001324T5 (de) 2022-12-22

Family

ID=81601864

Family Applications (1)

Application Number Title Priority Date Filing Date
DE112021001324.6T Pending DE112021001324T5 (de) 2020-11-16 2021-09-22 Halbleitervorrichtung und verfahren zum herstellen einer halbleitervorrichtung

Country Status (5)

Country Link
US (1) US20230051389A1 (de)
JP (1) JP7529038B2 (de)
CN (1) CN115485831A (de)
DE (1) DE112021001324T5 (de)
WO (1) WO2022102253A1 (de)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN115070157B (zh) * 2022-05-27 2024-06-04 浙江萃锦半导体有限公司 一种有利于改善热阻的底板结构

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2015170826A (ja) 2014-03-10 2015-09-28 三菱マテリアル株式会社 放熱板付パワーモジュール用基板の製造方法

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4560644B2 (ja) * 2005-08-12 2010-10-13 Ｄｏｗａメタルテック株式会社 はんだ引けを改善した半導体基板用放熱板
JP2010232545A (ja) 2009-03-27 2010-10-14 Honda Motor Co Ltd 半導体装置
EP2709148A4 (de) 2011-05-13 2015-07-15 Fuji Electric Co Ltd Halbleiterbauelement und herstellungsverfahren dafür
JP5665786B2 (ja) * 2012-03-26 2015-02-04 三菱電機株式会社 半導体装置
JP2014146644A (ja) * 2013-01-28 2014-08-14 Mitsubishi Electric Corp 半導体装置およびその製造方法
JP2014175454A (ja) * 2013-03-08 2014-09-22 Mitsubishi Electric Corp 電力用半導体装置および電力用半導体装置の製造方法
JP6500567B2 (ja) 2015-04-01 2019-04-17 富士電機株式会社 半導体装置

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2015170826A (ja) 2014-03-10 2015-09-28 三菱マテリアル株式会社 放熱板付パワーモジュール用基板の製造方法

Also Published As

Publication number Publication date
US20230051389A1 (en) 2023-02-16
WO2022102253A1 (ja) 2022-05-19
JPWO2022102253A1 (de) 2022-05-19
CN115485831A (zh) 2022-12-16
JP7529038B2 (ja) 2024-08-06

Similar Documents

Publication Publication Date Title
DE102006002452B4 (de) Halbleitervorrichtung und Verfahren zu ihrer Herstellung
DE112015006049B4 (de) Halbleiterbauteil und Verfahren zum Herstellen eines Halbleiterbauteils
DE102007025950B4 (de) Halbleitervorrichtung und ihr Herstellungsverfahren
EP0931346B1 (de) Mikroelektronisches bauteil in sandwich-bauweise
DE102008025705B4 (de) Leistungshalbleitervorrichtung
DE102005008491B4 (de) Leistungs-Halbleitervorrichtung und Verfahren zu ihrer Herstellung
DE102009002065B4 (de) Lot mit intermetallische Phase aufweisenden Teilchen, Verfahrenzur Herstellung eines solchen Lots, Leistungshalbleitermodulmit stabiler Lötverbindung und Verfahren zur Herstellungeines solchen Leistungshalbleitermoduls
DE2442159A1 (de) Verfahren zum verbinden von flachseiten miteinander und durch das verfahren hergestellte bauteile
DE10003671A1 (de) Halbleiter-Bauelement
DE102009033321A1 (de) Leistungshalbleitervorrichtung
DE102004052653A1 (de) Halbleitervorrichtung mit Metallplatten und Halbleiterchip
DE112019005234B4 (de) Leistungshalbleitervorrichtung
EP3794641B1 (de) Entwärmungsanordnung für ein halbleiterleistungsmodul
DE112016007464B4 (de) Halbleitervorrichtung
DE102018217231A1 (de) Halbleitervorrichtung und Verfahren zur Fertigung derselben
DE112017002198T5 (de) Halbleitereinrichtung
DE102013219959A1 (de) Halbleitervorrichtung und Verfahren zum Herstellen derselben
DE102020204406A1 (de) Halbleitervorrichtung und Verfahren zum Herstellen einer Halbleitervorrichtung
DE112008000743B4 (de) Leistungsmodul und Wechselrichter für Fahrzeuge
DE112021001324T5 (de) Halbleitervorrichtung und verfahren zum herstellen einer halbleitervorrichtung
DE102015220639B4 (de) Halbleitervorrichtung und Verfahren zum Herstellen derselben
DE102018201872A1 (de) Leistungsmodul
DE112020002845T5 (de) Halbleitervorrichtung
DE112018006382T5 (de) Halbleitereinheit und Verfahren zur Herstellung einer Halbleitereinheit
DE102016103967B4 (de) Halbleitervorrichtung und Herstellungsverfahren hierfür

Legal Events

Date Code Title Description
R012 Request for examination validly filed