JPWO2021257312A5 - - Google Patents

Download PDF

Info

Publication number
JPWO2021257312A5
JPWO2021257312A5 JP2022578584A JP2022578584A JPWO2021257312A5 JP WO2021257312 A5 JPWO2021257312 A5 JP WO2021257312A5 JP 2022578584 A JP2022578584 A JP 2022578584A JP 2022578584 A JP2022578584 A JP 2022578584A JP WO2021257312 A5 JPWO2021257312 A5 JP WO2021257312A5
Authority
JP
Japan
Prior art keywords
semiconductor die
leads
inner lead
lead finger
molding
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2022578584A
Other languages
English (en)
Other versions
JP2023531440A (ja
Publication date
Priority claimed from US16/904,193 external-priority patent/US11562949B2/en
Application filed filed Critical
Publication of JP2023531440A publication Critical patent/JP2023531440A/ja
Publication of JPWO2021257312A5 publication Critical patent/JPWO2021257312A5/ja
Pending legal-status Critical Current

Links

Claims (26)

  1. 半導体パッケージであって、
    活性面不活性面を備える第1の半導体ダイであって、前記活性面が前記第1の半導体ダイの機能回路要素に対する電気的接続を提供する金属ピラーを含む、前記第1の半導体ダイと
    前記不活性面上の裏側金属層と
    複数のリードであって、前記複数のリードの各々が、内部リードフィンガー部分と、ボンディング部分を含む露出部分とを含み、前記内部リードフィンガー部分が前記金属ピラーのに接して電気的に結合される、前記複数のリードと、
    前記第1の半導体ダイと反対の前記内部リードフィンガー部分に搭載される受動構成要素と、
    前記内部リードフィンガー部分を覆い、前記第1の半導体ダイと前記受動構成要素とを部分的に覆うモールド化合物と、
    前記裏側金属層が、前記半導体パッケージの外側面上に露出され、
    前記受動構成要素が、露出表面を含み、
    前記ボンディング部分前記裏側金属層互いに対してほぼ平面である、半導体パッケージ。
  2. 請求項1に記載の半導体パッケージであって、
    前記複数のリードが、集合的にリードフレームアップセットを形成する屈曲部を含み、前記第1の半導体ダイが、前記リードフレームアップセットによって形成されキャビティ内にある、半導体パッケージ。
  3. 請求項に記載の半導体パッケージであって、
    前記裏側金属層が前記半導体パッケージのX-Y面上に露出され、
    前記複数のリードが、前記X-Y面のY次元に延在する2列のリードを形成し、
    前記Y次元における前記モールド化合物の長さが約1ミリメートル(mm)~約6.5mmであり、
    前記X-Y面のX次元における前記モールド化合物の幅が約0.6mm~約3.5mmであり、
    前記X-Y面に対して概して直交するZ次元における前記モールド化合物の高さが約0.2mm~約1.8mmである、半導体パッケージ。
  4. 請求項に記載の半導体パッケージであって、
    前記Y次元における前記モールド化合物の長さが約2.8mm~約3mmであり、
    前記Z次元における前記モールド化合物の幅が約1.2mm~約1.4mmである、半導体パッケージ。
  5. 請求項に記載の半導体パッケージであって、
    前記Z次元における前記モールド化合物の高さが約0.3mm~約0.4mmである、半導体パッケージ。
  6. 請求項に記載の半導体パッケージであって、
    前記モールド化合物によって覆われる前記複数のリードの一部分が、前記ボンディング部分を含む末端脚部を形成する屈曲部を含む、半導体パッケージ。
  7. 請求項に記載の半導体パッケージであって、
    前記第1の半導体ダイが前記内部リードフィンガー部分を介して前記受動構成要素に電気的に結合される、半導体パッケージ。
  8. 請求項1に記載の半導体パッケージであって、
    前記第1の半導体ダイの反対側の前記内部リードフィンガー部分に搭載され第2の半導体ダイを更に含む、半導体パッケージ。
  9. 請求項に記載の半導体パッケージであって、
    前記第1の半導体ダイが、前記内部リードフィンガー部分を介して前記第2の半導体ダイに電気的に結合される、半導体パッケージ。
  10. 請求項1に記載の半導体パッケージであって、
    前記複数のリードのボンディング部分前記裏側金属層金属めっきを含む、半導体パッケージ。
  11. 半導体パッケージであって、
    活性面と非活性面とを備える第1の半導体ダイであって、前記活性面が前記第1の半導体ダイの機能回路要素への電気的接続を提供する金属ピラーを含む、前記第1の半導体ダイと、
    前記第1の半導体ダイの非活性面上の裏側金属層と、
    複数のリードであって、前記複数のリードの各々が、内部リードフィンガー部分と、ボンディング部分を含む露出部分とを含み、前記内部リードフィンガー部分が前記金属ピラーの末端に接して電気的に結合され、前記ボンディング部分が前記裏側金属層とおおよそ共面である、前記複数のリードと、
    前記第1の半導体ダイと反対側の前記内部リードフィンガー部分に搭載される第2の半導体ダイと、
    前記複数のリードの内部リードフィンガー部分を覆い前記第1の半導体ダイ前記第2の半導体ダイを部分的に覆うモールド化合物と、
    を含み、
    前記裏側金属層が、前記半導体パッケージの外側面上に露出され、
    前記第2の半導体ダイが、露出表面を含む、半導体パッケージ。
  12. 半導体パッケージを製造する方法であって、
    複数のリードの内部リードフィンガー部分と反対側の第1の半導体ダイの活性面から延在する金属ピラーを複数のリードの内部リードフィンガー部分に対して配置することであって、前記金属ピラーが前記第1の半導体ダイの機能回路要素への電気的接続を提供する、前記配置することと、
    前記金属ピラーの端を前記複数のリードの内部リードフィンガー部分に電気的に結合することと、
    前記複数のリードの内部リードフィンガー部分を覆い、前記第1の半導体ダイを部分的に覆うように、モールド化合物モールドすることと、
    前記複数のリードの各々の露出部分のボンディング部分を前記第1の半導体ダイの不活性面の上に裏側金属層とほぼ平面になるように配置することと、
    前記半導体パッケージの外側面上に前記第1の半導体ダイの不活性面を露出させるように前記モールド化合物を除去することと、
    を含む、方法。
  13. 請求項12に記載の方法であって、
    前記複数のリードが、リードフレームアップセットを集合的に形成する屈曲部を含み、
    前記第1の半導体ダイの活性面から延在する金属ピラーを前記内部リードフィンガー部分に対して配置することが、前記第1の半導体ダイを前記リードフレームアップセットによって形成されキャビティ内に配置することを含む、方法。
  14. 請求項12に記載の方法であって、
    前記モールドすることの前に、前記第1の半導体ダイの不活性面を前記モールド化合物から遮蔽するためにテープを適用することを更に含む、方法。
  15. 請求項12に記載の方法であって、
    前記モールドすることの後に、前記複数のリードのボンディング部分と前記裏側金属層とを金属めっきすることを更に含む、方法。
  16. 請求項12に記載の方法であって、
    前記金属ピラーの端を前記複数のリードの内部リードフィンガー部分に電気的に結合することが、前記金属ピラーの端が前記複数のリードの内部リードフィンガー部分に電気的に結合されるように前記金属ピラーをリフローすることを含む、方法。
  17. 請求項12に記載の方法であって、
    前記モールドすることの前に、前記第1の半導体ダイの反対側の前記内部リードフィンガー部分に受動構成要素を搭載することを更に含み、
    前記成形することが、前記受動構成要素を少なくとも部分的に覆う、方法。
  18. 請求項12に記載の方法であって、
    前記モールドすることの前に、第2の半導体ダイを前記第1の半導体ダイの反対側の前記内部リードフィンガー部分に搭載することを更に含み、
    前記モールドすることが、前記第2の半導体ダイを少なくとも部分的に覆う、方法。
  19. 請求項12に記載の方法であって、
    前記モールドすることの前に、前記ボンディング部分を含む部を形成するように前記複数のリードの各々の露出部分を曲げることを更に含む、方法。
  20. 半導体パッケージを形成する方法であって、
    複数のリードの内部リードフィンガー部分と反対側の第1の半導体ダイの活性面から延在する第1の金属ピラーを配置することであって、前記第1の金属ピラーが前記第1の半導体ダイの機能回路要素に対する電気的接続を提供する、前記第1の金属ピラーを配置することと、
    前記複数のリードの内部リードフィンガー部分の反対側と反対の第2の半導体ダイの活性面から延在する第2の金属ピラーを配置することであって、前記第2の金属ピラーが前記第2の半導体ダイの機能回路要素に対する電気的接続を提供する、前記第2の金属ピラーを配置することと、
    前記第1及び第2の金属ピラーの末端を前記複数のリードの内部リードフィンガー部分に電気的に結合することと、
    前記複数のリードの内部リードフィンガー部分を覆い、前記第1の半導体ダイと前記第2の半導体ダイとを部分的に覆うために、モールド化合物をモールドすることであって、前記第2の半導体ダイが露出表面を含む、前記モールドすることと、
    前記第1の半導体ダイの非活性面の上の裏側金属層とほぼ共面となるように前記複数のリードの各々の露出部分のボンディング部分を配置することと、
    を含む、方法。
  21. 請求項20に記載の方法であって、
    前記第2の半導体ダイが、受動構成要素である、方法。
  22. 請求項20に記載の方法であって、
    前記複数のリードが、リードフレームアップセットを集合的に形成する屈曲部を含み、
    前記複数のリードの内部リードフィンガー部分と反対側の第1の半導体ダイの活性面から延在する第1の金属ピラーを配置することが、前記リードフレームアップセットによって形成されるキャビティ内に前記第1の半導体ダイを配置することを含む、方法。
  23. 請求項20に記載の方法であって、
    前記モールドすることの前に、前記第1の半導体ダイの非活性面を前記モールド化合物から遮蔽するためにテープを適用することを更に含む、方法。
  24. 請求項20に記載の方法であって、
    前記モールドすることの後に、前記複数のリードのボンディング部分と前記裏側金属層とを金属めっきすることを更に含む、方法。
  25. 請求項20に記載の方法であって、
    前記第1及び第2の金属ピラーの末端を前記複数のリードの内部リードフィンガー部分に電気的に結合することが、前記第1及び第2の金属ピラーの末端が前記複数のリードの内部リードフィンガー部分に電気的に結合されるように前記第1及び第2の金属ピラーをリフローすることを含む、方法。
  26. 請求項20に記載の方法であって、
    前記モールドすることの前に、前記ボンディング部分を含む脚部を形成するために前記複数のリードの各々の露出部分を曲げることを更に含む、方法。
JP2022578584A 2020-06-17 2021-06-07 裏側金属が露出されたアンダーマウントされたダイを含む半導体パッケージ Pending JP2023531440A (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US16/904,193 US11562949B2 (en) 2020-06-17 2020-06-17 Semiconductor package including undermounted die with exposed backside metal
US16/904,193 2020-06-17
PCT/US2021/036200 WO2021257312A1 (en) 2020-06-17 2021-06-07 Semiconductor package including undermounted die with exposed backside metal

Publications (2)

Publication Number Publication Date
JP2023531440A JP2023531440A (ja) 2023-07-24
JPWO2021257312A5 true JPWO2021257312A5 (ja) 2024-06-07

Family

ID=79021987

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2022578584A Pending JP2023531440A (ja) 2020-06-17 2021-06-07 裏側金属が露出されたアンダーマウントされたダイを含む半導体パッケージ

Country Status (5)

Country Link
US (1) US11562949B2 (ja)
EP (1) EP4169067A4 (ja)
JP (1) JP2023531440A (ja)
CN (1) CN115605991A (ja)
WO (1) WO2021257312A1 (ja)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11088055B2 (en) * 2018-12-14 2021-08-10 Texas Instruments Incorporated Package with dies mounted on opposing surfaces of a leadframe
JP2022074290A (ja) * 2020-11-04 2022-05-18 ローム株式会社 半導体装置
US11942384B2 (en) * 2021-10-29 2024-03-26 Texas Instruments Incorporated Semiconductor package having an interdigitated mold arrangement
US12068228B2 (en) * 2021-12-15 2024-08-20 Nxp Usa, Inc. Leadless semiconductor package with shielded die-to-pad contacts
US20240030115A1 (en) * 2022-07-22 2024-01-25 Stmicroelectronics Pte Ltd Power package with copper plating and molding structure

Family Cites Families (52)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3915729A (en) 1974-04-09 1975-10-28 Du Pont High temperature solder pastes
US5965936A (en) 1997-12-31 1999-10-12 Micron Technology, Inc. Multi-layer lead frame for a semiconductor device
KR100372153B1 (ko) 1995-04-05 2003-06-19 내셔널 세미콘덕터 코포레이션 다층리드프레임
US6072228A (en) 1996-10-25 2000-06-06 Micron Technology, Inc. Multi-part lead frame with dissimilar materials and method of manufacturing
US6462404B1 (en) 1997-02-28 2002-10-08 Micron Technology, Inc. Multilevel leadframe for a packaged integrated circuit
FR2764114B1 (fr) 1997-06-02 2003-04-25 Sgs Thomson Microelectronics Dispositif semi-conducteur muni d'un dissipateur thermique
US5926695A (en) 1997-06-10 1999-07-20 National Semiconductor Corporation Lead frame incorporating material flow diverters
US6061251A (en) 1997-09-08 2000-05-09 Hewlett-Packard Company Lead-frame based vertical interconnect package
US6078102A (en) 1998-03-03 2000-06-20 Silicon Bandwidth, Inc. Semiconductor die package for mounting in horizontal and upright configurations
US6372579B1 (en) 1999-03-04 2002-04-16 United Microelectronics Corp. Producing laterally diffused metal-oxide semiconductor
TW463346B (en) 1999-05-04 2001-11-11 Sitron Prec Co Ltd Dual-leadframe package structure and its manufacturing method
US6483180B1 (en) 1999-12-23 2002-11-19 National Semiconductor Corporation Lead frame design for burr-free singulation of molded array packages
US6448107B1 (en) 2000-11-28 2002-09-10 National Semiconductor Corporation Pin indicator for leadless leadframe packages
US7122884B2 (en) * 2002-04-16 2006-10-17 Fairchild Semiconductor Corporation Robust leaded molded packages and methods for forming the same
JP2004022601A (ja) 2002-06-12 2004-01-22 Mitsubishi Electric Corp 半導体装置
JP4173751B2 (ja) * 2003-02-28 2008-10-29 株式会社ルネサステクノロジ 半導体装置
US6984878B2 (en) 2004-05-24 2006-01-10 Advanced Semiconductor Engineering, Inc. Leadless leadframe with an improved die pad for mold locking
US7256479B2 (en) * 2005-01-13 2007-08-14 Fairchild Semiconductor Corporation Method to manufacture a universal footprint for a package with exposed chip
TWI292617B (en) 2006-02-03 2008-01-11 Siliconware Precision Industries Co Ltd Stacked semiconductor structure and fabrication method thereof
TWI343103B (en) * 2007-06-13 2011-06-01 Siliconware Precision Industries Co Ltd Heat dissipation type package structure and fabrication method thereof
RU2351037C1 (ru) 2007-07-23 2009-03-27 Федеральное государственное унитарное предприятие "Научно-производственное предприятие "Исток" (ФГУП НПП "Исток") Корпус для полупроводникового прибора свч и способ его изготовления
US7705476B2 (en) * 2007-11-06 2010-04-27 National Semiconductor Corporation Integrated circuit package
US20090160039A1 (en) * 2007-12-20 2009-06-25 National Semiconductor Corporation Method and leadframe for packaging integrated circuits
US8273602B2 (en) * 2008-03-11 2012-09-25 Stats Chippac Ltd. Integrated circuit package system with integration port
RU89283U1 (ru) 2008-04-23 2009-11-27 Общество с ограниченной ответственностью "Интелсоб" (ООО "Интелсоб") Корпус полупроводниковых приборов
US7842541B1 (en) 2008-09-24 2010-11-30 Amkor Technology, Inc. Ultra thin package and fabrication method
US8026589B1 (en) 2009-02-23 2011-09-27 Amkor Technology, Inc. Reduced profile stackable semiconductor package
KR101058621B1 (ko) 2009-07-23 2011-08-22 삼성전기주식회사 반도체 패키지 및 이의 제조 방법
US8450149B2 (en) 2009-10-16 2013-05-28 Texas Instruments Incorporated Stacked leadframe implementation for DC/DC convertor power module incorporating a stacked controller and stacked leadframe construction methodology
US8222716B2 (en) 2009-10-16 2012-07-17 National Semiconductor Corporation Multiple leadframe package
US20120326287A1 (en) 2011-06-27 2012-12-27 National Semiconductor Corporation Dc/dc convertor power module package incorporating a stacked controller and construction methodology
US8203199B2 (en) 2009-12-10 2012-06-19 National Semiconductor Corporation Tie bar and mold cavity bar arrangements for multiple leadframe stack package
CN102194774A (zh) 2010-03-19 2011-09-21 立锜科技股份有限公司 散热型覆晶封装结构及其应用
US8338945B2 (en) * 2010-10-26 2012-12-25 Taiwan Semiconductor Manufacturing Company, Ltd. Molded chip interposer structure and methods
TWI496254B (zh) 2010-11-01 2015-08-11 Unimicron Technology Corp 嵌埋半導體元件之封裝結構及其製法
DE102011008952A1 (de) 2011-01-19 2012-07-19 Texas Instruments Deutschland Gmbh Mehrchipmodul, Verfahren zum Betreiben desselben und DC/DC-Wandler
US20120228696A1 (en) 2011-03-07 2012-09-13 Texas Instruments Incorporated Stacked die power converter
US8304871B2 (en) 2011-04-05 2012-11-06 Texas Instruments Incorporated Exposed die package for direct surface mounting
US8546925B2 (en) 2011-09-28 2013-10-01 Texas Instruments Incorporated Synchronous buck converter having coplanar array of contact bumps of equal volume
US9412717B2 (en) 2011-11-04 2016-08-09 Taiwan Semiconductor Manufacturing Company, Ltd. Apparatus and methods for molded underfills in flip chip packaging
US20130127029A1 (en) 2011-11-18 2013-05-23 Texas Instruments Incorporated Two level leadframe with upset ball bonding surface and device package
US8951847B2 (en) * 2012-01-18 2015-02-10 Intersil Americas LLC Package leadframe for dual side assembly
US20140063744A1 (en) 2012-09-05 2014-03-06 Texas Instruments Incorporated Vertically Stacked Power FETS and Synchronous Buck Converter Having Low On-Resistance
US9966330B2 (en) 2013-03-14 2018-05-08 Vishay-Siliconix Stack die package
US9589929B2 (en) 2013-03-14 2017-03-07 Vishay-Siliconix Method for fabricating stack die package
US9184121B2 (en) 2014-02-05 2015-11-10 Texas Instruments Incorporated Stacked synchronous buck converter having chip embedded in outside recess of leadframe
CN107006123A (zh) 2014-12-10 2017-08-01 德克萨斯仪器股份有限公司 功率场效应晶体管(fet)、预驱动器、控制器和感测电阻器的集成
US11233031B2 (en) 2015-12-09 2022-01-25 Texas Instruments Incorporated Flip-chip on leadframe having partially etched landing sites
US9496208B1 (en) 2016-02-25 2016-11-15 Texas Instruments Incorporated Semiconductor device having compliant and crack-arresting interconnect structure
US11158595B2 (en) 2017-07-07 2021-10-26 Texas Instruments Incorporated Embedded die package multichip module
US11088055B2 (en) 2018-12-14 2021-08-10 Texas Instruments Incorporated Package with dies mounted on opposing surfaces of a leadframe
US20200194390A1 (en) 2018-12-17 2020-06-18 Texas Instruments Incorporated Package with dual layer routing including ground return path

Similar Documents

Publication Publication Date Title
US9209081B2 (en) Semiconductor grid array package
US9130064B2 (en) Method for fabricating leadframe-based semiconductor package with connecting pads top and bottom surfaces of carrier
US11842948B2 (en) SMDs integration on QFN by 3D stacked solution
JP2009514241A (ja) 半導体ダイの実装方法およびダイパッケージ
US9129975B2 (en) Method of forming a thin substrate chip scale package device and structure
US20090072334A1 (en) Semiconductor device, pre-mold package, and manufacturing method therefor
US20080296781A1 (en) Reduced-dimension microelectronic component assemblies with wire bonds and methods of making same
US8537567B2 (en) Method of manufacturing electronic device and electronic device
TW200304693A (en) Semiconductor device and method of manufacturing the same
KR20040014178A (ko) 반도체장치 및 그 제조방법
JPWO2021257312A5 (ja)
CN110277368A (zh) 半导体装置及其制造方法
CN211125635U (zh) 半导体设备和电子设备
JP2004363365A (ja) 半導体装置及びその製造方法
KR101753416B1 (ko) Ic 패키지용 리드프레임 및 제조방법
US20220139846A1 (en) Region shielding within a package of a microelectronic device
CN210575932U (zh) 一种引线框架及封装结构
JP2000349222A (ja) リードフレーム及び半導体パッケージ
US20150243623A1 (en) Semiconductor device grid array package
US7199455B2 (en) Molded resin semiconductor device having exposed semiconductor chip electrodes
JP3565454B2 (ja) 樹脂封止型半導体装置
JP2001135767A (ja) 半導体装置およびその製造方法
JP2009231322A (ja) 半導体装置の製造方法
JP3747991B2 (ja) 半導体装置の製造方法
CN110610919A (zh) 一种引线框架、制作方法及封装结构