CN115605991A - 包含具有暴露背侧金属的下安装式裸片的半导体封装 - Google Patents

包含具有暴露背侧金属的下安装式裸片的半导体封装 Download PDF

Info

Publication number
CN115605991A
CN115605991A CN202180035254.5A CN202180035254A CN115605991A CN 115605991 A CN115605991 A CN 115605991A CN 202180035254 A CN202180035254 A CN 202180035254A CN 115605991 A CN115605991 A CN 115605991A
Authority
CN
China
Prior art keywords
semiconductor die
package
leads
inner lead
semiconductor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202180035254.5A
Other languages
English (en)
Inventor
P·F·汤普森
C·D·马纳克
M·P·科齐奥尔
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Texas Instruments Inc
Original Assignee
Texas Instruments Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Texas Instruments Inc filed Critical Texas Instruments Inc
Publication of CN115605991A publication Critical patent/CN115605991A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49503—Lead-frames or other flat leads characterised by the die pad
    • H01L23/4951—Chip-on-leads or leads-on-chip techniques, i.e. inner lead fingers being used as die pad
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49517—Additional leads
    • H01L23/4952—Additional leads the additional leads being a bump or a wire
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H01L23/49548—Cross section geometry
    • H01L23/49551—Cross section geometry characterised by bent parts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49575—Assemblies of semiconductor devices on lead frames
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49838—Geometry or layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/17—Structure, shape, material or disposition of the bump connectors after the connecting process of a plurality of bump connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16245—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49572—Lead-frames or other flat leads consisting of thin flexible metallic tape with or without a film carrier
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49579—Lead-frames or other flat leads characterised by the materials of the lead frames or layers thereon
    • H01L23/49582—Metallic layers on lead frames
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H01L2924/1815—Shape
    • H01L2924/1816—Exposing the passive side of the semiconductor or solid-state body
    • H01L2924/18161—Exposing the passive side of the semiconductor or solid-state body of a flip chip

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Geometry (AREA)
  • Manufacturing & Machinery (AREA)
  • Lead Frames For Integrated Circuits (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)

Abstract

一种半导体封装(100)包含：半导体裸片(112)，其具有有源表面(113)及非有源表面(114)，所述有源表面包含提供到所述半导体裸片的功能电路系统的电连接的金属柱(116)；及背侧金属层(118)，其在所述非有源表面上。所述背侧金属层附接到所述非有源表面。所述半导体封装进一步包含多个引线(122)，其中所述引线中的每一者包含内部引线指部分(125)及包含接合部分(127)的暴露部分。所述金属柱的远端与所述内部引线指部分接触且电耦合到所述内部引线指部分。所述背侧金属层暴露于所述半导体封装的外表面上。所述接合部分及所述背侧金属层彼此大致成平面。

Description

包含具有暴露背侧金属的下安装式裸片的半导体封装
技术领域
本公开涉及半导体封装。
背景技术
电子封装技术继续小型化、集成及速度的趋势。针对其中包含至少一个半导体裸片的半导体封装，尤其针对集成电路(IC)，散热是一重要问题。
半导体封装对集成电路芯片或半导体裸片及相关联接合线或其它互连件提供支撑，提供免受环境的保护，且实现裸片表面安装到印刷电路板(PCB)及与PCB互连。引线框半导体封装是众所周知的且在电子工业中广泛用于收容、安装及互连各种IC。
常规引线框通常由扁材金属片模压，且包含在封装制造期间通过矩形框一起临时保持呈围绕中心区的平面布置的多个金属引线。半导体裸片的安装垫通过附接到框的“系杆”支撑于中心区中。引线从与框成整体的第一端延伸到邻近于裸片垫但与裸片垫间隔开的相对第二端。
一种常规封装配置包含具有裸片垫及线接合垫的引线框。线接合电连接裸片接合垫与引线框的线接合垫。
线接合的替代是引线框封装上的覆晶。在放置步骤中，将在其输入/输出(IO)或接合垫上具有焊料凸块的裸片倒装到包含裸片垫及/或多个引线(包含有时称为接合指的内部引线指)的引线框上。焊料凸块回流工艺接着导致裸片接合到裸片垫且接合垫上的凸块电耦合到引线指。针对覆晶小外形晶体管(SOT)封装，覆晶裸片无需裸片垫而直接安装于引线指上，接着进行焊料凸块回流。
发明内容
本文中公开的封装包含半导体裸片，其下安装于内部引线指上，内部引线指具有促成从半导体裸片到工件(例如印刷店路板(PCB))的直接热路径的暴露背侧表面。所公开封装进一步包含下安装式半导体裸片的有源表面与引线框之间的铜柱连接。铜柱连接在半导体裸片与内部引线指之间提供改进导热性，从而进一步支持封装散热。
通过下安装半导体裸片，整体封装厚度可比常规安装式覆晶裸片减小。替代地，额外组件(例如无源或有源组件)可安装到内部引线指的顶部，借此促进标准SOT封装大小内的进一步集成。
在一个实例中，一种半导体封装包含：半导体裸片，其具有有源表面及非有源表面，所述有源表面包含提供到所述半导体裸片的功能电路系统的电连接的金属柱；及背侧金属层，其在所述非有源表面上。所述背侧金属层附接到所述非有源表面。所述半导体封装进一步包含多个引线，其中所述引线中的每一者包含内部引线指部分及包含接合部分的暴露部分。所述金属柱的远端与所述内部引线指部分接触且电耦合到所述内部引线指部分。所述背侧金属层暴露于所述半导体封装的外表面上。所述接合部分及所述背侧金属层彼此大致成平面。
在另一实例中，一种形成封装的方法包含：定位抵靠多个引线的内部引线指部分从半导体裸片的有源表面延伸的金属柱，所述金属柱提供到所述半导体裸片的功能电路系统的电连接；使所述金属柱回流，使得所述金属柱的远端变成电耦合到所述多个引线的所述内部引线指部分；模制塑封料以覆盖所述引线的所述内部引线指部分且部分覆盖所述半导体裸片；及将所述多个引线中的每一者的暴露部分的接合部分定位成与所述半导体裸片的非有源表面之上的背侧金属层大致成平面。
附图说明
图1A到1D说明具有含暴露背侧金属的下安装式半导体裸片的薄SOT封装。
图2A到2H说明用于制造图1A到1D的封装的概念工艺步骤。
图3是制造具有含暴露背侧金属的下安装式半导体裸片的薄SOT封装(例如图1A到1D的封装)的方法的流程图。
图4A及4B说明在标准SOT封装大小内具有顶侧覆晶安装式半导体裸片及下安装式半导体裸片的封装。
图5说明在标准SOT封装大小内具有顶侧线接合式半导体裸片及具有暴露背侧金属的下安装式半导体裸片的封装。
图6说明在标准SOT封装大小内具有包含促进传导冷却的暴露背侧金属的顶侧半导体裸片及具有暴露背侧金属的下安装式半导体裸片的封装。
图7说明具有顶侧无源组件及下安装式半导体裸片的封装，下安装式半导体裸片具有下模但无上模以促进改进对流冷却。
具体实施方式
图1A到1D说明封装100。明确来说，图1A及1B说明封装100的透视图，图1C说明其中隐藏塑封料132的封装100的俯视图，且图1D说明封装100的横截面图。
封装100包含引线122；引线122可统称为封装100的引线框。引线122中的每一者包含将引线分离成以下三个区段的两个弯曲：内部引线指125，其为常规安装式覆晶裸片及下安装式覆晶裸片或其它电路组件提供安装表面；外部脚126；及锥形区段124，其在内部引线指125与外部脚126之间。外部脚包含暴露部分，其包含用于固定到衬底的接合部分127。内部引线指125与外部脚126大致平行，而锥形区段124相对于内部引线指125及外部脚126成小于90度角以促进通过冲压来使引线框塑形。引线122的下侧形成空腔130用于下安装半导体裸片或其它电路组件。
虽然内部引线指125包含用于常规安装式覆晶裸片的上安装表面及用于下安装式覆晶裸片的下安装表面两者，但封装100仅包含下安装式半导体裸片，半导体裸片110。在此下安装式配置中，半导体裸片110的背侧金属层118沿着封装100的底面暴露于相同于接合部分127的平面中以用于直接表面安装。
半导体裸片110包括：衬底112(例如硅或硅/锗)，其具有包含功能电路系统的有源表面113及非有源表面114；及至少一个背侧金属层118，其在衬底112的非有源表面114上。半导体裸片110的功能电路系统在单切半导体裸片110之前形成于半导体晶片上且包含电路元件(例如晶体管、二极管、电容器及电阻器)以及使各种电路元件互连的信号线及其它电导体。作为非限制性实例，此功能电路系统可包含专用集成电路(ASIC)、数字信号处理器、射频芯片、存储器、微控制器及单芯片系统或其组合。功能电路系统通常为实现及实施封装的期望功能性(例如数字IC(例如数字信号处理器)或模拟IC(例如放大器或功率转换器)(例如BiMOS IC)的功能性)的集成电路系统。功能电路系统的能力可在从简单装置到复杂装置的范围内变化。
铜柱116从半导体裸片110的功能电路系统延伸。明确来说，铜柱116延伸穿过半导体裸片110的电介质层中的接合垫开口且接合到包含半导体衬底112中的功能电路系统(未展示)的金属化层。铜柱116包含焊料接头117，其将铜柱116电连接到覆晶配置中的内部引线指部分125的下安装表面。焊料接头117在铜柱116的顶部上。在一些实例中，焊料接头117可包含无引线焊料，例如锡或锡-银合金，例如具有0到2.5重量％的银的锡。铜柱116包括铜或铜合金；然而，在其它实例中，可使用不同金属柱或其它导电柱。另外，铜柱116或其它金属柱可使用热压型接合而非焊料接头117来直接接合到内引线指125。
为了将半导体裸片110覆晶附接到内部引线指部分125的非有源表面，半导体裸片110通过焊料帽217(图2D)定位成与内部引线指部分125接触。加热组合件以使焊料帽217回流以形成焊料接头117，借此物理且电耦合铜柱116与引线122。以此方式，铜柱116表示半导体裸片110的裸片触点或接合垫。还可使用其它裸片触点，例如焊料球。然而，与焊料球相比，铜柱116可在引线122与半导体裸片110之间提供改进导热性，借此促进封装100改进散热。
背侧金属层118直接附接到半导体裸片110的衬底112的非有源表面114。如本文中使用，“直接附接”指代不包含任何中介层的连接。
背侧金属层118的区域匹配半导体裸片110的非有源表面114的区域。在一些实例中，匹配半导体裸片110的非有源表面114的区域的背侧金属层118由金属镀层及衬底112的非有源表面114的暴露表面提供。此镀层可与衬底112的非有源表面114同时覆盖脚126的暴露接合部分127。在此类实例中，脚126的镀层128包含相同于背侧金属层118的金属。
在其它实例中，匹配半导体裸片110的非有源表面114的区域的的背侧金属层118由在单切之前位于半导体裸片110的非有源表面114上的背侧金属层118提供(例如，当半导体裸片110呈晶片形式时，背侧金属层118沉积于衬底112的非有源表面114上)，使得单切工艺将晶片切割成各自具有在通过背侧金属层118及衬底112两者进行切割工艺期间恒定的面积的多个半导体裸片。
可使用各种背侧金属层118。背侧金属层118提供与Si的粘附、对非期望扩散的屏障及焊料可润湿外表面。在一个实例中，背侧金属层118是粘附/屏障层加单个金属层，例如铜。铜层的厚度通常为3μm到6μm，但可比此范围更薄或更厚。一个实例工艺涉及在形成铜层之前形成薄籽晶层。在另一实例中，背侧金属层包括半导体裸片110的非有源表面114上的第一金属层及在第一金属层上包括不同于第一金属层的至少一第二金属层的多层金属堆叠。举例来说，第一金属层可包括钛。已知钛提供与硅及其它半导体的良好粘附且借此创建有效“粘附层”。其它实例可包括钽、钯、钒或钼作为与半导体裸片110的非有源表面114接触的第一层。如同钛，这些金属提供与硅的良好粘附，因为其可在相对低温与硅形成中间金属硅化物。特定多层背侧金属堆叠的一些实例包含Ti上Cu、Ti上Ag、Ti上Cu及包含第一、第二及第三金属层的堆叠，例如Ti上Ni上Au及Ti上Ni上Ag。镍层可保护底层金属层免受机械刮擦及腐蚀。
在其它实例中，第二金属层包含镍。举例来说，Ti上Ni上Ag或Ti上Ni上Pd。钛可用作屏障层以停止金属扩散到衬底中，提供应力缓冲层，且还用于防止由于其高断裂强度而在金属堆叠内部断裂。多层金属堆叠的典型厚度可包括第一金属层的1到
Figure BDA0003940921540000051
第二金属层的2到
Figure BDA0003940921540000052
及第三金属层的10到
Figure BDA0003940921540000053
在用于第三金属层的Au的情况中，Au厚度可显著厚于
Figure BDA0003940921540000054
然而，相应金属层厚度可薄于或厚于这些范围。
引线框(例如包含引线122的引线框)如通过冲压或蚀刻来形成于单个薄金属片上。多个互连引线框可形成于单个引线框片上，互连引线框称为引线框条。片上的引线框可布置成行及列。系杆使引线框的引线及其它元件彼此连接以及连接到引线框条中邻近引线框的元件。侧轨可包围引线框阵列以提供刚性且在引线框条的周边上支撑引线框元件。侧轨还可包含辅助制造的对准特征。
通常发生用于覆盖引线框及裸片的至少部分的裸片安装、裸片到引线附接(例如焊料回流或线接合)及模制，同时引线框仍整体地连接为引线框条。在此类工艺完成之后，用切割工具(例如锯或激光)切断(“单切”或“分割”)引线框及有时封装的塑封料。这些单切切割将引线框条分离成单独IC封装，每一IC封装包含单切引线框、至少一个裸片、裸片与引线框之间的电连接(例如金或铜接合线)及覆盖这些结构的至少部分的塑封料。
系杆及侧轨可在封装的单切期间移除。术语“引线框”表示在单切之后留在封装内的引线框条的部分。关于封装100，其引线框包含引线122，但所述元件在封装100单切之后未互连。
引线122形成提供空腔130的引线框锻粗。空腔130具有一深度，使得背侧金属层118相对于引线122的接合部分127至少大致共面。如本文中使用，术语“大致”用于意味着功能等效于精确布置。举例来说，关于接合部分127及背侧金属层118，不负面影响到衬底的物理、电或热附接的失准被视为在大致共面的定义内。
引线122及裸片110的配置可在其它实例中变化。举例来说，引线122可形成更深凹部，使得裸片110相对于脚126凹进。在此实例中，可将金属镀层添加到背侧金属层118以累积背侧金属层118，使得背侧金属层118相对于引线122的接合部分127大致共面。
塑封料132提供覆盖封装100的电子器件(包含裸片110、铜柱116及引线122的内部引线指部分125)的保护层。由塑封料132覆盖的引线122的部分包含使内部引线指125、锥形区段124及外部脚126分离的两个弯曲。
在所展示的实例中，引线122的外部脚126与裸片110的背侧金属层118大致共面。此配置促进在模制工艺期间在平坦表面上支撑引线122及裸片110。同样，包围背侧金属层118的塑封料132与背侧金属层118及脚126的接合部分127大致成平面。
塑封料132可由非导电塑料或树脂材料形成。在一些实例中，塑封料132在模制工艺(例如传递模制工艺或压缩模制工艺)中模制于封装100的电子器件之上。适于用作塑封料132的塑封料包含例如热固性化合物，其包含与填料(例如氧化铝)及使化合物适于模制的其它材料(例如催速剂、固化剂、滤剂及脱模剂)组合的环氧酚醛树脂或类似材料。
塑封料132仅部分覆盖裸片110，从而使裸片110的背侧金属层118与在封装100的表面上的塑封料132齐平。虽然可选择塑封料132来促进在封装100的操作期间散热，但背侧金属层118的暴露表面通过允许裸片110与空气或散热器之间直接接触来进一步促进散热。
背侧金属层118允许封装100直接焊接到封装衬底，例如PCB。将封装100的背侧金属层118直接焊接到封装衬底提供从半导体裸片110到封装衬底的良好传热。在此直接焊接布置中，散热路径具有最小数目个接口，包含从半导体裸片110的有源表面113上的功能电路系统通过衬底112的厚度及跨背侧金属层118的微小贡献，使得封装100到底层工件的散热通常由半导体裸片110的衬底112的导热性设置或针对硅衬底为约140W/m·K。在各个实例中，半导体裸片110是减薄裸片(例如厚度40到200μm)以进一步增强从封装半导体装置到工件的传热且促进将半导体裸片110下安装于空腔130内。
另外，由封装100提供的直接可焊性比常规组装降低组装成本，例如因无需热油脂及散热器及额外处理(例如附接到散热器)。此外，直接焊接减小用于PCB组合件的板空间，且因能够对SOT封装使用表面安装装置(SMD)规则而减轻PCB布局。
封装100符合标准SOT封装，但具有本文中描述的更薄轮廓。SOT封装符合常用于消费性电子器件中的标准表面安装大小。虽然最初用于离散表面安装晶体管，但此类封装可包含具有各种集成电路的半导体裸片。如本文中关于封装300、400、500、600公开，除了下安装式半导体裸片之外，SOT封装还可进一步并入数个组件，无源及有源两者。
下文表1中展示实例SOT封装及基本主体尺寸的图表。除非说明为无引线，否则每一封装的表面安装引线延伸超过表1中展示的主体尺寸。下表针对上下文展示，且SOT封装存在其它变化且可进一步开发。举例来说，薄小外形晶体管(TSOT)封装具有比表1中展示的标准SOT封装尺寸减小的最大高度。
表1——SOT标准尺寸
Figure BDA0003940921540000061
Figure BDA0003940921540000071
虽然本公开的技术可应用于其它封装，但相对小尺寸的SOT封装给下安装式半导体裸片带来显著挑战。下安装半导体裸片包含将裸片定位于相同于引线接合区域的引线框的侧上的引线框锻粗的空腔内。此引线框锻粗包含锥形侧，因为引线框在压制或冲压中塑形之前从扁材材料切割。针对一组给定封装尺寸，引线框锻粗的锥形侧意味着比通常安装于引线框锻粗的顶部上的半导体裸片更少的面积用于定位下安装式半导体裸片。虽然常规安装式组件的电触点在引线框锻粗的上表面上非常邻近于接合区域，但只要组件本身保持在封装模具组件的边界内部，那么其延伸到超过接合区域。相比来说，任何下安装式组件必须适应由锻粗形成的空腔。
限制引线框锻粗的深度通过减小由引线框锻粗的锥形部分占据的宽度来允许X方向上的更多空间。然而，当引线框锻粗具有更短深度时，需要更薄半导体裸片来适应引线框锻粗的空腔。针对给定集成电路设计，较薄半导体裸片通常将比较厚半导体裸片更易碎且更多遭受翘曲。
图1D包含用于定义本文中公开的封装在X-Z平面中的实例配置的数个尺寸的符号。参考背侧金属层118暴露于封装100的X-Y表面上且引线122形成在X-Y表面的Y维度上延伸的两行引线。
封装宽度150表示由对应SOT标准定义的塑封料的总宽度。
锻粗高度151表示由引线框锻粗形成的空腔130的高度，如本文中描述。
锻粗宽度152表示内部引线指部分125的总宽度，其提供内部引线指部分125及顶侧裸片附接区域(顶侧区域未用于封装100中)的下安装表面的总可接合宽度。
可接合区域153是锻粗宽度152内的单个内部引线指部分125的长度。可接合区域153表示可用于安装于单个引线上的总距离，但在空腔130内的下安装式组件与内部引线指部分125的锥形部分之间需要某间隙。
间隙159分离X方向上邻近引线的可接合区域153，间隙159可经选择以确保内部引线指部分125之间隔离，例如在约50μm到500μm之间，例如约125μm。
裸片宽度154是空腔130内裸片的最大宽度。裸片宽度154小于锻粗宽度152以在引线122的锥形部分与半导体裸片110之间提供间隙及电隔离。
铜柱116及焊料接头117在半导体裸片110的有源表面113与引线指部分125的底部安装部分之间提供间隙162。铜柱宽度163表示铜柱116在X维度上的厚度，例如在约25μm到400μm之间，例如约100μm。此厚度可经选择以在裸片110与引线指部分125之间提供低电阻以及支持裸片110与引线指部分125之间的导热性。铜柱116在Y维度上的厚度可类似于X维度上的铜柱宽度163，例如在约25μm到400μm之间，例如约100μm。铜柱116在X及Y维度上的最大大小受限于在铜柱116之间需要电隔离及在引线指部分125的底部安装部分上需要可用空间。
锻粗高度151是空腔130在Z维度上的高度。背研厚度155表示允许半导体裸片110适应空腔130的最大裸片高度，其中背侧金属层118大致平行于引线122的接合部分127。
封装厚度156表示相对于其它选定尺寸的SOT封装的最小封装厚度。在封装厚度156中包含锻粗高度151、引线框厚度157及内部引线框部分125之上的塑封料132的最小厚度158。
塑封料厚度158根据封装100的材料、当前及其它参数来变化；塑封料厚度158的实例包含在约25μm到150μm之间，例如约50μm。
引线框厚度157对应于用于在弯曲之前形成引线122的材料的厚度；引线框厚度157的实例包含在约50μm到500μm之间，例如约125μm。
在一些特定实例中，根据各种SOT标准尺寸，塑封料132在Y维度上的长度在约1毫米(mm)到约6.5mm之间，例如在约2.8mm到约3mm之间。在相同或不同实例中，塑封料132在X-Y表面的X维度上的宽度150在约0.6mm到约3.5mm之间，例如在约1.2mm到约1.4mm之间。在相同或不同实例中，塑封料132在大体上垂直于X-Y表面的Z维度上的厚度156在约0.2mm到约1.8mm之间，例如在约0.3mm到约0.4mm之间。然而，在其中第二组件顶侧安装于引线122的内部引线指部分125上的实例中，例如关于封装300、400、500、600，塑封料在Z维度上的高度可更大，例如在约0.5mm到约1.3mm之间。
表2列出用于在SOT23-6封装内实施的四个引线框锻粗尺寸。这些实例尺寸同样适用于具有1.3mm宽度的任何封装。举例来说，如由表2的实例1表示，150μm的引线框锻粗允许0.923mm的最大裸片宽度，比0.938mm的锻粗长度(其表示常规安装式裸片或其它组件的接合区域的宽度)减小。实例2到4的更大引线框锻粗允许逐渐减小最大裸片宽度。
表2——实例尺寸
Figure BDA0003940921540000091
图2A到2H说明用于制造半导体封装100的概念工艺步骤的横截面图。图3是制造具有含暴露背侧金属的下安装式半导体裸片的薄SOT封装的方法的流程图。为清楚起见，图3的技术关于封装100及图1A到1D描述；然而，所描述技术还可容易地适应替代封装配置，包含关于图4A到7描述的封装300、400、500、600。
图2A说明通过冲压或蚀刻且在弯曲以使引线122塑形之前从单个薄金属片切割的引线框120。引线框120与单个封装相关联，但可为布置于引线框片上的多个引线框中的一者，如先前描述。
如由图2B表示，引线框120经弯曲以用引线122形成引线框锻粗，例如通过冲压整个引线框片(步骤202)。在弯曲之后，引线122中的每一者包含内部引线指部分125、锥形部分及具有接合部分127的外部脚126。弯曲引线122组合形成引线框锻粗以为半导体裸片110的下安装提供空腔130。半导体裸片110的厚度经选择以匹配空腔130，使得引线122的接合部分127与非有源表面114大致成平面，非有源表面114可包含背侧金属层118。
如由图2C及2D表示，半导体裸片110定位于空腔130内。明确来说，抵靠引线122的内部引线指部分125定位具有从半导体裸片110的有源表面114延伸的焊料帽217的铜柱116(步骤204)。半导体裸片110的非有源表面114可定位成与接合部分127大致成平面或相对于接合部分127部分凹进以接收金属镀层。
如图2E中展示，使铜柱116回流以将铜柱116的远端电耦合到引线122的内部引线指部分125(步骤206)。明确来说，焊料帽217在与内部引线指部分125接触时熔化以形成焊料接头117。在其它实例中，铜柱116或其它金属柱可使用热压型接合而非使焊料帽217回流来直接接合到内引线指125以形成焊料接头117。
如图2F中展示，模制塑封料132以覆盖引线122的内部引线指部分125且部分覆盖半导体裸片110(步骤208)。在一些实例中，可施加胶带(未展示)以在模制之前屏蔽半导体裸片110的非有源表面114免受塑封料132。在相同或不同实例中，无源组件或第二半导体裸片可在模制之前相对于半导体裸片110安装到内部引线指部分125。此类实例关于图4A到7中说明的封装300、400、500、600描述。
如由图2G表示，暴露半导体裸片110的非有源表面114。在其中在模制之前将胶带施加到非有源表面114的实例中，暴露半导体裸片110的非有源表面114包含移除胶带。在其它实例中，激光器270可用于烧蚀覆盖非有源表面114的塑封料132且暴露封装的外表面上的非有源表面114(步骤210)。从封装的模制部分暴露非有源表面114实现直接附接到衬底(例如PCB)，借此改进从半导体裸片110到衬底的热传导。
如由图2H表示，在一些实例中，后电镀封装100的暴露金属(包含非有源表面114上的背侧金属层118及脚126上的镀层128)以提供易焊接表面(步骤212)。此共同后电镀步骤帮助确保引线122的接合部分127与背侧金属层118大致成平面。在其它实例中，可跳过电镀步骤。在此类实例中，应预电镀引线框120且可在从硅晶片单切半导体裸片110之前施加背侧金属层118。即使具有后电镀设置，但可使用预电镀引线框，且非有源表面114还可包含背侧金属层，使得后镀层覆盖这些已存在的金属层。
在一些实例中，封装100可为制造于互连引线框阵列上的封装阵列中的一者。在此类实例中，方法进一步包含单切模制封装阵列以形成个别封装100。单切可包含用锯或其它切割工具切穿连结互连引线框的任何系杆。
图4A展示半导体封装300的俯视图，且图4B说明封装300的横截面图。如同封装100，封装300符合标准SOT封装大小且包含下安装于空腔130内的引线122上的半导体裸片110。除封装100的组件之外，封装300进一步包含与相对于半导体裸片110安装到内部引线指部分125的第二半导体裸片310。
封装300基本上类似于半导体封装100，其中添加半导体裸片310及塑封料332来取代塑封料132。具有相同于封装100的元件符号的封装300的元件相同或基本上类似于封装100中的那些元件。为简洁起见，此类元件关于封装300有限或不详细描述。
半导体裸片310相对于半导体裸片110安装到内部引线指部分125。明确来说，半导体裸片310包含从半导体裸片310的有源表面延伸的铜柱316。半导体裸片310经由铜柱316及焊料接头317电耦合到内部引线指部分125。在封装300的变体中，一或多个无源组件(例如电阻器、电容器、二极管或其它无源组件)可取代封装300内的半导体裸片310。如同半导体裸片310，此类无源组件可用焊料连接来电耦合到内部引线指部分125。
如图4A中展示，半导体裸片310可在X-Y平面中具有比半导体裸片110更大的轮廓，因为半导体裸片310仅需适应封装300的塑封料332的长度及宽度而非空腔130。然而，半导体裸片110及半导体裸片310两者可提供相对薄轮廓以便适应标准SOT封装的高度。
塑封料332可具有比塑封料132更大的高度以便覆盖半导体裸片310。在其它方面中，塑封料332相同于塑封料132。以此方式，封装100可提供标准SOT封装的更薄版本，而封装300通常限于标准SOT封装的最大高度。
图5说明封装400的横截面图。如同封装100，封装400符合标准SOT封装大小且包含下安装于空腔130内的引线122上的半导体裸片110。除封装100的组件之外，封装400进一步包含相对于半导体裸片110安装到内部引线指部分125的第二半导体裸片410，其中顶侧线接合416将半导体裸片410电连接到引线122。
封装400基本上类似于半导体封装100，其中添加半导体裸片410及塑封料432来取代塑封料132。具有相同于封装100的元件符号的封装400的元件相同或基本上类似于封装100中的那些元件。为简洁起见，此类元件关于封装400有限或不详细描述。
线接合416将半导体裸片410的有源表面413上的接合垫电耦合到引线122。裸片附接418将裸片410的非有源表面414固定到内部引线指部分125相对于裸片110的相对表面。裸片附接418是非导电裸片附接材料，例如非导电裸片附接膏。裸片附接418还用作裸片110的底部填料。相对于裸片110施加的裸片附接418围绕引线122流动以填充内部引线指部分125与裸片410之间的空间。
如同封装300，半导体裸片410可在X-Y平面中具有比半导体裸片110更大的轮廓，因为半导体裸片410仅需要适应封装400的塑封料432的长度及宽度而非空腔130。然而，半导体裸片110及半导体裸片410两者可提供相对薄轮廓以便适应标准SOT封装的高度。
塑封料432可具有比塑封料132更大的高度以便覆盖半导体裸片410及线接合416。在其它方面中，塑封料432相同于塑封料132。以此方式，封装100可提供标准SOT封装的更薄版本，而封装400通常限于标准SOT封装的最大高度。
图6说明封装500的横截面图。如同封装100，封装500符合标准SOT封装大小且包含下安装于空腔130内的引线122上的半导体裸片110。除封装100的组件之外，封装500进一步包含相对于半导体裸片110安装到内部引线指部分125的第二半导体裸片510，其中半导体裸片510的背侧金属层518暴露于封装500的外表面上。
半导体裸片510包括：衬底(例如硅或硅/锗)，其具有包含功能电路系统的有源表面513及非有源表面514；及至少一个背侧金属层518，其在衬底的非有源表面514上。铜柱516从半导体裸片510的功能电路系统延伸。明确来说，铜柱516延伸穿过半导体裸片510的电介质层中的接合垫开口且接合到包含半导体层中的功能电路系统(未展示)的金属化层。
半导体裸片510相对于半导体裸片110安装到内部引线指部分125。明确来说，半导体裸片510包含从半导体裸片510的有源表面513延伸的铜柱516。半导体裸片510经由铜柱516及焊料接头517电耦合到内部引线指部分125。在封装500的变体中，一或多个无源组件(例如电阻器、电容器、二极管或其它无源组件)可取代封装500内的半导体裸片510。如同半导体裸片510，此类无源组件可用焊料连接来电耦合到内部引线指部分125。
背侧金属层518直接附接到半导体裸片510的衬底的非有源表面514。背侧金属层518可如关于背侧金属层118描述那样暴露，例如通过在模制之前贴胶或通过在模制之后激光烧蚀。
背侧金属层518的区域匹配半导体裸片510的非有源表面514的区域。在一些实例中，背侧金属层518由金属镀层及非有源表面514的暴露表面提供。在其它实例中，匹配半导体裸片510的非有源表面514的区域的背侧金属层518由在单切之前位于半导体裸片510的非有源表面514上的背侧金属层518提供(例如，当半导体裸片510呈晶片形式时，背侧金属层518沉积于衬底的非有源表面514上)。在任一情况中，背侧金属层518提供从硅层到封装500的外表面的直接热路径，从而改进封装500的热部分。
在一些实例中，夹子或散热器可附接到背侧金属层518以进一步改进传导冷却。否则，背侧金属层518可在最终产品中直接暴露于空气以促进封装500对流冷却。
塑封料532可具有比塑封料132更大的高度以便部分覆盖半导体裸片510。在一些实例中，背侧金属层518可与封装500的外表面上的塑封料532的包围部分共面。在其它方面中，塑封料532相同于塑封料132。以此方式，封装100可提供标准SOT封装的更薄版本，而封装500通常限于标准SOT封装的最大高度。
如同封装300，半导体裸片510可在X-Y平面中具有比半导体裸片110更大的轮廓，因为半导体裸片510仅需适应封装500的塑封料532的长度及宽度而非空腔130。然而，半导体裸片110及半导体裸片510两者可提供相对薄轮廓以便适应标准SOT封装的高度内。
图7说明封装600。如同封装100，封装600符合标准SOT封装大小且包含下安装于空腔130内的引线122上的半导体裸片110。除封装100的组件之外，封装600进一步包含相对于半导体裸片110安装到内部引线指部分125的顶侧无源组件610。在封装600中，塑封料633下模制于无源组件610上，从而通过为顶部安装式组件提供比封装300、400、500增大的暴露表面积来促进改进对流冷却。
无源组件610经由焊料接头617电耦合到内部引线指部分125。在封装600的变体中，第二半导体裸片(例如半导体裸片510)可取代封装600内的无源组件610。如同半导体裸片310、510，此半导体裸片可用覆晶焊料连接来电耦合到内部引线指部分125。
塑封料633可具有比塑封料132更大的高度以便覆盖邻近于内部引线指部分125的无源组件610的表面。在其它方面中，塑封料633相同于塑封料132。以此方式，封装100可提供标准SOT封装的更薄版本，而封装600通常限于标准SOT封装的最大高度。
如同封装300，无源组件610可在X-Y平面中具有比半导体裸片110更大的轮廓，因为无源组件610仅需适应封装600的塑封料633的长度及宽度而非空腔130。然而，半导体裸片110及无源组件610两者可提供相对薄轮廓以便适应标准SOT封装的高度。
用于具有下安装于具有暴露背侧表面的引线框上的半导体裸片的封装的特定技术(包含关于封装100、300、400、500、600描述的技术)仅说明包含于由所附权利要求书定义的本公开中的一般发明概念。

Claims (25)

1.一种半导体封装，其包括：
半导体裸片，其具有有源表面及非有源表面，所述有源表面包含提供到所述半导体裸片的功能电路系统的电连接的金属柱；
背侧金属层，其在所述非有源表面上，
其中所述背侧金属层附接到所述非有源表面；及
多个引线，其中所述引线中的每一者包含内部引线指部分及包含接合部分的暴露部分，
其中所述金属柱的远端与所述内部引线指部分接触且电耦合到所述内部引线指部分，
其中所述背侧金属层暴露于所述半导体封装的外表面上，且
其中所述接合部分及所述背侧金属层彼此大致成平面。
2.根据权利要求1所述的半导体封装，其中所述多个引线包含共同形成引线框锻粗的弯曲，其中所述半导体裸片在由所述引线框锻粗形成的空腔内。
3.根据权利要求1所述的半导体封装，其进一步包括覆盖所述引线的所述内部引线指部分且部分覆盖所述半导体裸片的塑封料。
4.根据权利要求3所述的半导体封装，其中包围所述背侧金属层的所述塑封料与所述背侧金属层及所述接合部分大致成平面。
5.根据权利要求3所述的半导体封装，
其中所述背侧金属层暴露于所述半导体封装的X-Y表面上，
其中所述多个引线形成在所述X-Y表面的Y维度上延伸的两行引线，
其中所述塑封料在所述Y维度上的长度在约1毫米(mm)到约6.5mm之间，
其中所述塑封料在所述X-Y表面的X维度上的宽度在约0.6mm到约3.5mm之间，且
其中所述塑封料在大体上垂直于所述X-Y表面的Z维度上的高度在约0.2mm到约1.8mm之间。
6.根据权利要求5所述的半导体封装，
其中所述塑封料在所述Y维度上的所述长度在约2.8mm到约3mm之间，且
其中所述塑封料在所述Z维度上的所述宽度在约1.2mm到约1.4mm之间。
7.根据权利要求6所述的半导体封装，其中所述塑封料在所述Z维度上的所述高度在约0.3mm到约0.4mm之间。
8.根据权利要求6所述的半导体封装，
其进一步包括相对于所述半导体裸片安装到所述内部引线指部分的无源组件，
其中所述无源组件与所述内部引线指部分接触且电耦合到所述内部引线指部分，
其中所述无源组件至少部分由所述塑封料覆盖，且
其中所述塑封料在所述Z维度上的所述高度在约0.5mm到约1.3mm之间。
9.根据权利要求3所述的半导体封装，其中所述多个引线的部分由所述塑封料覆盖且包含弯曲，所述弯曲形成包含所述接合部分的远端脚。
10.根据权利要求1所述的半导体封装，其进一步包括相对于所述半导体裸片安装到所述内部引线指部分的无源组件。
11.根据权利要求10所述的半导体封装，其中所述半导体裸片经由所述内部引线指部分电耦合到所述无源组件。
12.根据权利要求10所述的半导体封装，其进一步包括覆盖所述引线的所述内部引线指部分且部分覆盖所述半导体裸片及所述无源组件的塑封料，
其中所述无源组件包含暴露表面。
13.根据权利要求1所述的半导体封装，
其中所述半导体裸片是第一半导体裸片，
所述封装进一步包括相对于所述第一半导体裸片安装到所述内部引线指部分的第二半导体裸片。
14.根据权利要求13所述的半导体封装，其中所述第一半导体裸片经由所述内部引线指部分电耦合到所述第二半导体裸片。
15.根据权利要求13所述的半导体封装，其进一步包括覆盖所述引线的所述内部引线指部分且部分覆盖所述第一半导体裸片及所述第二半导体裸片的塑封料，
其中所述第二半导体裸片包含暴露表面。
16.根据权利要求1所述的半导体封装，其中所述多个引线的所述接合部分及所述背侧金属层包含金属镀层。
17.一种形成半导体封装的方法，其包括：
定位抵靠多个引线的内部引线指部分从半导体裸片的有源表面延伸的金属柱，所述金属柱提供到所述半导体裸片的功能电路系统的电连接；
将所述金属柱的远端电耦合到所述多个引线的所述内部引线指部分；
模制塑封料以覆盖所述引线的所述内部引线指部分且部分覆盖所述半导体裸片；及
将所述多个引线中的每一者的暴露部分的接合部分定位成与所述半导体裸片的非有源表面之上的背侧金属层大致成平面。
18.根据权利要求17所述的方法，
其中所述多个引线包含共同形成引线框锻粗的弯曲，且
其中定位抵靠所述内部引线指部分从所述半导体裸片的所述有源表面延伸的金属柱包含将所述半导体裸片定位于由所述引线框锻粗形成的空腔内。
19.根据权利要求17所述的方法，其进一步包括在所述模制之前施加胶带以屏蔽所述半导体裸片的所述非有源表面免受所述塑封料。
20.根据权利要求17所述的方法，其进一步包括在所述模制之后，烧蚀所述塑封料以暴露所述封装的外表面上的所述半导体裸片的所述非有源表面。
21.根据权利要求17所述的方法，其进一步包括在所述模制之后金属电镀所述多个引线的所述接合部分及所述背侧金属层。
22.根据权利要求17所述的方法，其中将所述金属柱的所述远端电耦合到所述多个引线的所述内部引线指部分包含使所述金属柱回流，使得所述金属柱的远端变成电耦合到所述多个引线的所述内部引线指部分。
23.根据权利要求17所述的方法，其进一步包括在所述模制之前使无源组件相对于所述半导体裸片安装到所述内部引线指部分，
其中所述模制至少部分覆盖所述无源组件。
24.根据权利要求17所述的方法，
其中所述半导体裸片是第一半导体裸片，
所述方法进一步包括在所述模制之前使第二半导体裸片相对于所述第一半导体裸片安装到所述内部引线指部分，
其中所述模制至少部分覆盖所述第二半导体裸片。
25.根据权利要求17所述的方法，其进一步包括在所述模制之前弯曲所述多个引线中的每一者的所述暴露部分以形成包含所述接合部分的脚。
CN202180035254.5A 2020-06-17 2021-06-07 包含具有暴露背侧金属的下安装式裸片的半导体封装 Pending CN115605991A (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US16/904,193 2020-06-17
US16/904,193 US11562949B2 (en) 2020-06-17 2020-06-17 Semiconductor package including undermounted die with exposed backside metal
PCT/US2021/036200 WO2021257312A1 (en) 2020-06-17 2021-06-07 Semiconductor package including undermounted die with exposed backside metal

Publications (1)

Publication Number Publication Date
CN115605991A true CN115605991A (zh) 2023-01-13

Family

ID=79021987

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202180035254.5A Pending CN115605991A (zh) 2020-06-17 2021-06-07 包含具有暴露背侧金属的下安装式裸片的半导体封装

Country Status (5)

Country Link
US (1) US11562949B2 (zh)
EP (1) EP4169067A4 (zh)
JP (1) JP2023531440A (zh)
CN (1) CN115605991A (zh)
WO (1) WO2021257312A1 (zh)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11088055B2 (en) * 2018-12-14 2021-08-10 Texas Instruments Incorporated Package with dies mounted on opposing surfaces of a leadframe
JP2022074290A (ja) * 2020-11-04 2022-05-18 ローム株式会社 半導体装置
US11942384B2 (en) * 2021-10-29 2024-03-26 Texas Instruments Incorporated Semiconductor package having an interdigitated mold arrangement
US20230178457A1 (en) * 2021-12-08 2023-06-08 Nxp B.V. Semiconductor package having lead frame with semiconductor die and component module mounted on opposite surfaces of the lead frame and methods of manufacture thereof
US20230187321A1 (en) * 2021-12-15 2023-06-15 Nxp Usa, Inc. Leadless semiconductor package with shielded die-to-pad contacts
US20240030115A1 (en) * 2022-07-22 2024-01-25 Stmicroelectronics Pte Ltd Power package with copper plating and molding structure

Family Cites Families (52)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3915729A (en) 1974-04-09 1975-10-28 Du Pont High temperature solder pastes
US5965936A (en) 1997-12-31 1999-10-12 Micron Technology, Inc. Multi-layer lead frame for a semiconductor device
KR100372153B1 (ko) 1995-04-05 2003-06-19 내셔널 세미콘덕터 코포레이션 다층리드프레임
US6072228A (en) 1996-10-25 2000-06-06 Micron Technology, Inc. Multi-part lead frame with dissimilar materials and method of manufacturing
US6462404B1 (en) 1997-02-28 2002-10-08 Micron Technology, Inc. Multilevel leadframe for a packaged integrated circuit
FR2764114B1 (fr) 1997-06-02 2003-04-25 Sgs Thomson Microelectronics Dispositif semi-conducteur muni d'un dissipateur thermique
US5926695A (en) 1997-06-10 1999-07-20 National Semiconductor Corporation Lead frame incorporating material flow diverters
US6061251A (en) 1997-09-08 2000-05-09 Hewlett-Packard Company Lead-frame based vertical interconnect package
US6078102A (en) 1998-03-03 2000-06-20 Silicon Bandwidth, Inc. Semiconductor die package for mounting in horizontal and upright configurations
US6372579B1 (en) 1999-03-04 2002-04-16 United Microelectronics Corp. Producing laterally diffused metal-oxide semiconductor
TW463346B (en) 1999-05-04 2001-11-11 Sitron Prec Co Ltd Dual-leadframe package structure and its manufacturing method
US6483180B1 (en) 1999-12-23 2002-11-19 National Semiconductor Corporation Lead frame design for burr-free singulation of molded array packages
US6448107B1 (en) 2000-11-28 2002-09-10 National Semiconductor Corporation Pin indicator for leadless leadframe packages
US7122884B2 (en) * 2002-04-16 2006-10-17 Fairchild Semiconductor Corporation Robust leaded molded packages and methods for forming the same
JP2004022601A (ja) 2002-06-12 2004-01-22 Mitsubishi Electric Corp 半導体装置
JP4173751B2 (ja) * 2003-02-28 2008-10-29 株式会社ルネサステクノロジ 半導体装置
US6984878B2 (en) 2004-05-24 2006-01-10 Advanced Semiconductor Engineering, Inc. Leadless leadframe with an improved die pad for mold locking
US7256479B2 (en) * 2005-01-13 2007-08-14 Fairchild Semiconductor Corporation Method to manufacture a universal footprint for a package with exposed chip
TWI292617B (en) 2006-02-03 2008-01-11 Siliconware Precision Industries Co Ltd Stacked semiconductor structure and fabrication method thereof
TWI343103B (en) * 2007-06-13 2011-06-01 Siliconware Precision Industries Co Ltd Heat dissipation type package structure and fabrication method thereof
RU2351037C1 (ru) 2007-07-23 2009-03-27 Федеральное государственное унитарное предприятие "Научно-производственное предприятие "Исток" (ФГУП НПП "Исток") Корпус для полупроводникового прибора свч и способ его изготовления
US7705476B2 (en) * 2007-11-06 2010-04-27 National Semiconductor Corporation Integrated circuit package
US20090160039A1 (en) * 2007-12-20 2009-06-25 National Semiconductor Corporation Method and leadframe for packaging integrated circuits
US8273602B2 (en) * 2008-03-11 2012-09-25 Stats Chippac Ltd. Integrated circuit package system with integration port
RU89283U1 (ru) 2008-04-23 2009-11-27 Общество с ограниченной ответственностью "Интелсоб" (ООО "Интелсоб") Корпус полупроводниковых приборов
US7842541B1 (en) 2008-09-24 2010-11-30 Amkor Technology, Inc. Ultra thin package and fabrication method
US8026589B1 (en) 2009-02-23 2011-09-27 Amkor Technology, Inc. Reduced profile stackable semiconductor package
KR101058621B1 (ko) 2009-07-23 2011-08-22 삼성전기주식회사 반도체 패키지 및 이의 제조 방법
US20120326287A1 (en) 2011-06-27 2012-12-27 National Semiconductor Corporation Dc/dc convertor power module package incorporating a stacked controller and construction methodology
US8450149B2 (en) 2009-10-16 2013-05-28 Texas Instruments Incorporated Stacked leadframe implementation for DC/DC convertor power module incorporating a stacked controller and stacked leadframe construction methodology
US8222716B2 (en) 2009-10-16 2012-07-17 National Semiconductor Corporation Multiple leadframe package
US8203199B2 (en) 2009-12-10 2012-06-19 National Semiconductor Corporation Tie bar and mold cavity bar arrangements for multiple leadframe stack package
CN102194774A (zh) * 2010-03-19 2011-09-21 立锜科技股份有限公司 散热型覆晶封装结构及其应用
US8338945B2 (en) * 2010-10-26 2012-12-25 Taiwan Semiconductor Manufacturing Company, Ltd. Molded chip interposer structure and methods
TWI496254B (zh) 2010-11-01 2015-08-11 Unimicron Technology Corp 嵌埋半導體元件之封裝結構及其製法
DE102011008952A1 (de) 2011-01-19 2012-07-19 Texas Instruments Deutschland Gmbh Mehrchipmodul, Verfahren zum Betreiben desselben und DC/DC-Wandler
US20120228696A1 (en) 2011-03-07 2012-09-13 Texas Instruments Incorporated Stacked die power converter
US8304871B2 (en) 2011-04-05 2012-11-06 Texas Instruments Incorporated Exposed die package for direct surface mounting
US8546925B2 (en) 2011-09-28 2013-10-01 Texas Instruments Incorporated Synchronous buck converter having coplanar array of contact bumps of equal volume
US9412717B2 (en) 2011-11-04 2016-08-09 Taiwan Semiconductor Manufacturing Company, Ltd. Apparatus and methods for molded underfills in flip chip packaging
US20130127029A1 (en) 2011-11-18 2013-05-23 Texas Instruments Incorporated Two level leadframe with upset ball bonding surface and device package
US8951847B2 (en) * 2012-01-18 2015-02-10 Intersil Americas LLC Package leadframe for dual side assembly
US20140063744A1 (en) 2012-09-05 2014-03-06 Texas Instruments Incorporated Vertically Stacked Power FETS and Synchronous Buck Converter Having Low On-Resistance
US9966330B2 (en) 2013-03-14 2018-05-08 Vishay-Siliconix Stack die package
US9589929B2 (en) 2013-03-14 2017-03-07 Vishay-Siliconix Method for fabricating stack die package
US9184121B2 (en) 2014-02-05 2015-11-10 Texas Instruments Incorporated Stacked synchronous buck converter having chip embedded in outside recess of leadframe
CN107006123A (zh) 2014-12-10 2017-08-01 德克萨斯仪器股份有限公司 功率场效应晶体管(fet)、预驱动器、控制器和感测电阻器的集成
US11233031B2 (en) 2015-12-09 2022-01-25 Texas Instruments Incorporated Flip-chip on leadframe having partially etched landing sites
US9496208B1 (en) 2016-02-25 2016-11-15 Texas Instruments Incorporated Semiconductor device having compliant and crack-arresting interconnect structure
US11158595B2 (en) 2017-07-07 2021-10-26 Texas Instruments Incorporated Embedded die package multichip module
US11088055B2 (en) 2018-12-14 2021-08-10 Texas Instruments Incorporated Package with dies mounted on opposing surfaces of a leadframe
US20200194390A1 (en) 2018-12-17 2020-06-18 Texas Instruments Incorporated Package with dual layer routing including ground return path

Also Published As

Publication number Publication date
WO2021257312A1 (en) 2021-12-23
US20210398882A1 (en) 2021-12-23
JP2023531440A (ja) 2023-07-24
US11562949B2 (en) 2023-01-24
EP4169067A1 (en) 2023-04-26
EP4169067A4 (en) 2023-12-27

Similar Documents

Publication Publication Date Title
US11562949B2 (en) Semiconductor package including undermounted die with exposed backside metal
US9589869B2 (en) Packaging solutions for devices and systems comprising lateral GaN power transistors
US9824949B2 (en) Packaging solutions for devices and systems comprising lateral GaN power transistors
US7541681B2 (en) Interconnection structure, electronic component and method of manufacturing the same
US7663211B2 (en) Dual side cooling integrated power device package and module with a clip attached to a leadframe in the package and the module and methods of manufacture
KR101561684B1 (ko) 반도체 다이 패키지 및 그의 제조 방법
US7208818B2 (en) Power semiconductor package
KR101493866B1 (ko) 전력 소자 패키지 및 그 제조 방법
KR101539250B1 (ko) 열적으로 강화된 박형 반도체 패키지
US20100164078A1 (en) Package assembly for semiconductor devices
US8283758B2 (en) Microelectronic packages with enhanced heat dissipation and methods of manufacturing
US7482679B2 (en) Leadframe for a semiconductor device
US7656048B2 (en) Encapsulated chip scale package having flip-chip on lead frame structure
US20100109135A1 (en) Semiconductor die package including lead with end portion
US20090127677A1 (en) Multi-Terminal Package Assembly For Semiconductor Devices
US5299091A (en) Packaged semiconductor device having heat dissipation/electrical connection bumps and method of manufacturing same
KR20140032923A (ko) 와이어리스 모듈
US20230402350A1 (en) Concealed gate terminal semiconductor packages and related methods
US7361995B2 (en) Molded high density electronic packaging structure for high performance applications
US8072051B2 (en) Folded lands and vias for multichip semiconductor packages
KR101753416B1 (ko) Ｉｃ 패키지용 리드프레임 및 제조방법
EP4303918A1 (en) Semiconductor device with lead-on-chip interconnect and method therefor
JP3995661B2 (ja) パワーｍｏｓｆｅｔの製造方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination