JPWO2021088576A5

JPWO2021088576A5 -

Info

Publication number: JPWO2021088576A5
Application number: JP2021564585A
Authority: JP
Publication date: 2023-10-04

Description

本開示は、表示基板及びその表示装置に関するものである。

ＡＭＯＬＥＤ（ＡｃｔｉｖｅＭａｔｒｉｘＯｒｇａｎｉｃＬｉｇｈｔＥｍｉｔｔｉｎｇＤｉｏｄｅ、アクティブマトリックス有機発光ダイオード）の急速な発展に伴い、携帯電話などのスマート端末の発展は、フルスクリーンと狭額縁の時代に入った。ユーザーにより優れた使用体験を提供するために、フルスクリーン、狭額縁、高解像度、カール着用および／または折り畳みなどの特徴は、今後のＡＭＯＬＥＤの重要な発展方向となるだろう。

関連技術において、今後の折り畳みやカール製品に適応するように表示パネルをより軽く、より薄くするために、タッチセンサー技術が開発された。例えば、当該タッチセンサー技術は、ＦＭＬＯＣ（ＦｌｅｘｉｂｌｅＭｕｌｔｉＯｎＣｅｌｌ）技術であってもよい。

本開示の実施例の一態様によると、第１境界、第２境界、第３境界、及び第４境界を含む表示領域と前記表示領域を囲む周辺領域とを含むベース基板と、前記表示領域に配置され、且つ少なくとも１つが、前記ベース基板に配置された第１電極と、前記第１電極の前記ベース基板から離れた側に配置された発光層と、前記発光層の前記ベース基板から離れた側に配置された第２電極とを有する発光素子を含む複数の副画素と、前記表示領域に配置され、前記複数の副画素の前記第１電極に電気的に接続された複数の第１電源線と、前記第１境界の前記表示領域から離れた側の周辺領域に配置され、前記複数の第１電源線に電気的に接続された第１電源バスと、前記周辺領域に配置され且つ前記第２電極に電気的に接続され、前記表示領域の前記第２境界、前記第３境界、及び前記第４境界を囲む第１部分と前記第１電源バスの前記表示領域から離れた側に配置された第２部分とを含む第２電源線と、を含み、ここで、前記第１電源バスと前記第２電源線の前記第２部分との間には隙間があり、前記隙間の前記ベース基板上への正射影は、前記第２電極の前記ベース基板上への正射影と少なくとも部分的に重なっている表示基板に関する。

いくつかの実施例において、前記第２部分は、第１サブ部分と第２サブ部分とを含み、前記第１サブ部分と前記第２サブ部分とは、間隔をあけて対向して設けられ、前記第１サブ部分と前記第１電源バスとの間には第１隙間があり、前記第２サブ部分と前記第１電源バスとの間には第２隙間があり、前記第１隙間と前記第２隙間のうちの少なくとも１つの前記ベース基板上への正射影は、前記第２電極の前記ベース基板上への正射影と少なくとも部分的に重なっている。

いくつかの実施例において、前記第１サブ部分は、前記第２境界に近く、前記第２サブ部分は、前記第４境界に近い。

いくつかの実施例において、前記第１隙間および前記第２隙間の前記ベース基板上への正射影は、前記第２電極の前記ベース基板上への正射影の内部に位置する。

いくつかの実施例において、前記表示基板は、前記周辺領域に配置された複数のタッチ電極線をさらに含み、前記複数のタッチ電極線の前記ベース基板上への正射影は、前記隙間の前記ベース基板上への正射影と少なくとも部分的に重なっている。

いくつかの実施例において、前記複数のタッチ電極線は、複数の第１タッチ電極線と複数の第２タッチ電極線とを含み、前記第１タッチ電極線は、前記表示領域の前記第１境界の一部、前記第２境界、及び前記第３境界を囲み、前記第２タッチ電極線は、前記表示領域の前記第１境界の他の部分と前記第４境界を囲む。

いくつかの実施例において、前記第１タッチ電極線は、送信信号線であり、前記第２タッチ電極線は、受信信号線である。

いくつかの実施例において、前記表示基板は、前記複数のタッチ電極線、前記第１電源バス、および前記第２電源線に電気的に接続されたフレキシブル回路板をさらに含み、前記フレキシブル回路板は、前記複数のタッチ電極線、前記第１電源バス、および前記第２電源線に電気信号を提供するように構成される。

いくつかの実施例において、前記第１電源バスは、第１電圧信号を受信するために使用され、前記第２電源線は、第２電圧信号を受信するために使用され、ここで、前記第１電圧信号は、前記第２電圧信号より高い。

いくつかの実施例において、前記複数の副画素のうちの少なくとも１つは、薄膜トランジスタと接続電極とをさらに含み、前記薄膜トランジスタは、前記ベース基板に配置されたアクティブ層と、前記アクティブ層の前記ベース基板から離れた側に配置されたゲートと、前記ゲートの前記ベース基板から離れた側に配置されたソースおよびドレインと、を含み、前記接続電極は、前記薄膜トランジスタの前記ベース基板から離れた側に配置され、ここで、前記ソース又は前記ドレインは、前記接続電極に電気的に接続され、前記接続電極は、前記第１電極に電気的に接続される。

いくつかの実施例において、前記第１電源バスは、第１サブ電極と第２サブ電極とを含み、前記第１サブ電極および前記第２サブ電極の前記ベース基板上への正射影は、少なくとも部分的に重なり、前記第１サブ電極と前記ソースまたは前記ドレインは、同一層に配置され、前記第２サブ電極と前記接続電極は、同一層に配置される。

いくつかの実施例において、前記第１部分は、第１導電部分、第２導電部分、および第３導電部分を含み、前記第２導電部分は、前記第１導電部分の前記ベース基板から離れた側に配置され、前記第３導電部分は、前記第２導電部分の前記ベース基板から離れた側に配置され、前記第１導電部分、前記第２導電部分および前記第３導電部分は、電気的に接続され、前記第１導電部分と前記ソースまたは前記ドレインは、同一層に配置され、前記第２導電部分と前記接続電極は、同一層に配置され、前記第３導電部分と前記第１電極は、同一層に配置される。

いくつかの実施例において、前記第２部分は、第４導電部分を含み、前記第４導電部分は、前記ソースまたは前記ドレインと同一層に配置され、且つ前記第１導電部分と一体的に形成された構造層である。

いくつかの実施例において、前記表示基板は、前記第２電源線を覆う保護層をさらに含み、ここで、前記保護層の少なくとも一部は、前記第２電源線と前記第２電極との間にある。

いくつかの実施例において、前記表示基板は、前記ベース基板に配置されたバッファ層と、前記バッファ層の前記ベース基板から離れた側に配置された第１絶縁層と、前記第１絶縁層の前記ベース基板から離れた側に配置された複数の第１信号線及び複数の第２信号線と、をさらに含み、ここで、前記複数の第１信号線の前記ベース基板上への正射影と前記複数の第２信号線の前記ベース基板上への正射影は、交互に並べ、且つ前記複数の第１信号線と前記複数の第２信号線は、異なる層に配置され、前記複数の第１信号線の一部及び前記複数の第２信号線の一部のベース基板上への正射影は、前記隙間の前記ベース基板上への正射影と少なくとも部分的に重なっている。

いくつかの実施例において、前記表示基板は、前記複数の第１信号線と前記複数の第２信号線との間に配置された第２絶縁層と、前記複数の第２信号線を覆う層間誘電体層と、をさらに含み、ここで、前記第２絶縁層と前記層間誘電体層は、前記ゲートと前記ソース又は前記ドレインとの間に配置される。

いくつかの実施例において、前記表示基板は、前記層間誘電体層と前記ベース基板との間に配置されたコンデンサをさらに含み、前記コンデンサは、前記第１絶縁層の前記ベース基板から離れた側に配置された第１コンデンサ電極と、前記第２絶縁層の前記第１コンデンサ電極から離れた側に配置された第２コンデンサ電極と、を含み、前記第１コンデンサ電極は、前記ゲートと同一層に配置され、且つ前記ゲートから分離され、前記第２コンデンサ電極と前記第２信号線は、同一層に配置される。

いくつかの実施例において、前記表示基板は、前記第１電源バスと前記第２電極との間に配置された第２平坦化層と、前記第２平坦化層と前記第２電極との間に配置された画素定義層と、をさらに含む。

いくつかの実施例において、前記表示基板は、前記隙間と前記第２電極との間に配置された第１平坦化層をさらに含み、前記第１平坦化層は、前記保護層を覆い、ここで、前記第２平坦化層、画素定義層及び前記保護層の一部も、前記隙間と前記第２電極との間に配置され、且つ前記第２平坦化層は、前記第１平坦化層を覆う。

本開示の実施例の別の態様によると、前述のような表示基板を含む表示装置に関する。
以下、図面を参照して本開示の例示的な実施例をより詳細に説明することにより、本開示の他の特徴および利点をより明確にする。

明細書の一部を構成する図面は、本開示の実施例を説明し、明細書とともに本開示の原理を説明するためのものである。

図面を参照して、以下の詳細な説明により、本開示をより明確に理解することができる。

本開示の一実施例による表示基板を示す上面図である。図１の第１破線フレーム１４１内の部分構造を示す拡大概略図である。図１の第２破線フレーム１４２内の部分構造を示す拡大概略図である。タッチ電極線４１０および第２電極１２２を省略した図３の構造を示す平面図である。第２電極１２２を追加した図４の構造を示す上面図である。図３の線Ｃ－Ｃ’に沿った構造を示す概略断面図である。図２の線Ｂ－Ｂ’に沿った構造を示す概略断面図である。図１の線Ａ－Ａ’に沿った構造を示す概略断面図である。

図面に示した各部の寸法は、実際の比例関係に基づいて描かれていないことを理解すべきである。また、同一又は類似の符号は、同一又は類似の構成要素を示す。

図面を参照して、本開示の様々な例示的な実施例を詳細に説明する。例示的な実施例に対する説明は、単に例示的なものであり、本開示およびその適用または使用を限定するものではない。本開示は、本明細書に記載の実施例に限定されず、多くの異なる形態で実施することができる。これらの実施例は、本開示を徹底的かつ完全にし、本開示の範囲を当業者に十分に表現するために提供される。特に明記しない限り、これらの実施例に記載された部品およびステップの相対的な配置、材料成分、数式、および数値は、限定的なものではなく、単なる例示的なものとして解釈されるべきであることに留意されたい。

本開示で使用される「第１」、「第２」および類似語は、順序、数、または重要度を表すものではなく、単に異なる部分を区別するために使用される。「含む」または「含有する」などの類似語は、この用語の前の要素がこの用語の後に列挙された要素をカバーすることを意味し、他の要素もカバーする可能性を排除するものではない。「上」、「下」、「左」、「右」等は、相対的な位置関係のみを表すものであり、説明されたオブジェクトの絶対位置が変更されると、相対的な位置関係もそれに応じて変更される可能性がある。

本開示において、特定のデバイスが第１デバイスと第２デバイスとの間に配置されることが記載された場合、当該特定のデバイスと第１デバイスまたは第２デバイスとの間には、中間デバイスが存在してもよいし、存在しなくてもよい。特定のデバイスが他のデバイスに接続されることが記載された場合、当該特定のデバイスは、中間デバイスなしで前記他のデバイスに直接接続されてもよいし、中間デバイスありで前記他のデバイスに直接接続されなくてもよい。

本開示で使用されるすべての用語（技術用語または科学用語を含む）は、特に定義されない限り、本開示の属する分野の当業者が理解するものと同じ意味である。汎用辞書で定義された用語は、本明細書で明示的に定義されない限り、関連技術の文脈における意味と一致する意味を有するものとして解釈されるべきであり、理想化または極端に形式化された意味で解釈されるべきではないことも理解されたい。

関連分野の当業者に知られた技術、方法、および装置については詳細に説明しない場合があるが、適切な場合には、前記技術、方法、および装置が明細書の一部と見なされるべきである。

ＦＭＬＯＣ（ＦｌｅｘｉｂｌｅＭｕｌｔｉＯｎＣｅｌｌ）技術は、タッチセンサー技術である。ＦＭＬＯＣ技術では、タッチ電極は、封止層上に作製された。ＦＭＬＯＣ技術では、タッチ電極線とバックプレートの他の配線との間の信号クロストークを防止するために、タッチ電極線が共通の接地線を介して信号遮断を行うことができる。しかしながら、本開示の発明者は、関連技術では、表示基板のコーナー領域において、電源電圧線と共通の接地線との間に隙間が存在することを発見した。タッチ電極線の一部は、当該隙間の上にあり、当該隙間の下には、他の信号線（例えば、データ回線および／またはＧＯＡ回路（ＧａｔｅＤｒｉｖｅｒｏｎＡｒｒａｙ、アレイ基板行駆動信号回路、すなわちゲート駆動回路）など）が存在する。タッチ電極線、データ回線、及びＧＯＡ信号線の信号は、いずれも交流信号であってもよい。タッチ電極線とデータ回線またはＧＯＡ信号線との間に寄生容量が存在する。これらの信号線のうちの一方で信号が変動すると、他方の信号線の信号に影響を与える。したがって、タッチ電極線とデータ回線またはＧＯＡ信号線との間で信号干渉が発生する可能性があり、表示不良またはタッチ（Ｔｏｕｃｈ）不良のおそれがある。

本発明は上述のような課題に鑑みてなされたものであり、本開示の実施例は、信号干渉を低減するための表示基板を提供する。以下、図面を参照して本開示の一実施例による表示基板の構造を詳細に説明する。

図１は、本開示の一実施例による表示基板を示す上面図である。図２は、図１の第１破線フレーム１４１内の部分構造を示す拡大概略図である。図７は、図２の線Ｂ－Ｂ’に沿った構造を示す概略断面図である。以下、図１、図２及び図７を参照して当該表示基板を詳細に説明する。

図１、図２及び図７に示されたように、当該表示基板は、ベース基板１００、複数の副画素２００、複数の第１電源線３１１、第１電源バス３１０、及び第２電源線３２０を含む。

ベース基板１００は、表示領域１１０と当該表示領域１１０を囲む周辺領域１２０とを含むことができる。表示領域１１０は、第１境界１１１、第２境界１１２、第３境界１１３、及び第４境界１１４を含む。ここで、第１境界１１１は、第３境界１１３に対向し、第２境界１１２は、第４境界１１４に対向する。

前記複数の副画素２００は、表示領域１１０に配置される。図７に示されたように、前記複数の副画素２００のうちの少なくとも１つは、発光素子２２０を含む。当該発光素子２２０は、ベース基板１００に配置された第１電極２２１と、第１電極２２１の当該ベース基板１００から離れた側に配置された発光層２２３と、当該発光層２２３の当該ベース基板１００から離れた側に配置された第２電極２２２とを有することができる。例えば、当該第１電極２２１は、アノードであり、当該第２電極２２２は、カソードである。例えば、当該第２電極２２２は、共通接地端電圧信号Ｖｓｓを受信することができる。

なお、本開示の実施例において、一方の構造が他方の構造上にあることが記載された場合、当該一方の構造は、当該他方の構造に直接接触してもよいし、当該他方の構造に直接接触しなくてもよい。例えば、第１電極２２１がベース基板１００に配置されたことが記載された場合、当該第１電極２２１は、当該ベース基板に直接接触することなく、ベース基板１００の上方に配置されることができる。

図１に示されたように、複数の第１電源線３１１は、表示領域１１０に配置される。複数の第１電源線３１１は、複数の副画素の第１電極２２１に電気的に接続される。なお、特定のデバイスが他のデバイスに電気的に接続されたことが記載された場合、当該特定のデバイス中間デバイスなしで前記他のデバイスに直接に電気的に接続されてもよいし、中間デバイスありで前記他のデバイスに直接に電気的に接続されなくてもよい。例えば、第１電源線３１１は、いくつかの薄膜トランジスタを介して副画素の第１電極２２１に電気的に接続されてもよい。

図１に示されたように、第１電源バス３１０は、第１境界１１１の表示領域１１０から離れた側の周辺領域１２０に配置される。当該第１電源バス３１０は、他の表示領域の境界よりも当該第１境界１１１に近い。第１電源バス３１０は、前記複数の第１電源線３１１に電気的に接続される。

第２電源線３２０は、周辺領域１２０に配置され且つ第２電極２２２に電気的に接続される。当該第２電源線３２０は、第１部分３２１と第２部分３２２とを含んでもよい。当該第１部分３２１は、表示領域１１０の第２境界１１２、第３境界１１３、及び第４境界１１４を囲む。当該第２部分３２２は、第１電源バス３１０の表示領域１１０から離れた側に配置される。

いくつかの実施例において、第１電源バス３１０は、第１電圧信号を受信するために使用され、第２電源線３２０は、第２電圧信号を受信するために使用される。第１電圧信号は、第２電圧信号より高い。例えば、第１電源バスは、電源電圧信号Ｖｄｄを受信するために使用され、第２電源線は、共通接地端電圧信号Ｖｓｓを受信するために使用される。

第１電源バス３１０と第２電源線３２０の第２部分３２２との間には隙間３３１または隙間３３２がある。当該隙間３３１または隙間３３２のベース基板１００上へ的正射影は、第２電極２２２のベース基板１００上へ的正射影と少なくとも部分的に重なっている。

ここで、本開示のいくつかの実施例による表示基板を提供する。当該表示基板において、ベース基板は、表示領域と表示領域を囲む周辺領域とを含む。複数の副画素は、表示領域に配置される。前記複数の副画素のうちの少なくとも１つは、発光素子を含む。当該発光素子は、ベース基板に配置された第１電極と、第１電極のベース基板から離れた側に配置された発光層と、発光層のベース基板から離れた側に配置された第２電極とを有する。複数の第１電源線は、表示領域に配置され、前記複数の副画素の第１電極に電気的に接続される。第１電源バスは、第１境界の表示領域から離れた側の周辺領域に配置される。第１電源バスは、前記複数の第１電源線に電気的に接続される。第２電源線は、周辺領域に配置され且つ第２電極に電気的に接続される。第２電源線は、第１部分第１部分と第２部分とを含む。第１部分は、表示領域の第２境界、第３境界、及び第４境界を囲む。第２部分は、第１電源バスの表示領域から離れた側に配置される。第１電源バスと第２電源線の第２部分との間には隙間がある。当該隙間のベース基板上への正射影は、発光素子の第２電極のベース基板上への正射影と少なくとも部分的に重なっている。即ち、発光素子の第２電極は、隙間の上方に覆う。このようにすると、当該発光素子の第２電極は、信号遮蔽の役割を果たすことができ、この結果、隙間の上方にある信号線と隙間の下方にある信号線との間の信号干渉を低減することができ、さらに表示基板の表示効果を向上させることができる。

いくつかの実施例において、図１に示されたように、第２電源線３２０の第２部分３２２は、第１サブ部分３２２１と第２サブ部分３２２２とを含んでもよい。当該第１サブ部分３２２１と当該第２サブ部分３２２２とは、間隔をあけて対向して設けられる。例えば、当該第１サブ部分３２２１は、第２境界１１２に近く、当該第２サブ部分３２２２は、第４境界１１４に近い。当該第１サブ部分３２２１と第１電源バス３１０との間には第１隙間３３１がある。当該第２サブ部分３２２２と第１電源バス３１０との間には第２隙間３３２がある。当該第１隙間３３１と当該第２隙間３３２のうちの少なくとも１つのベース基板１００上へ的正射影は、第２電極２２２のベース基板１００上へ的正射影と少なくとも部分的に重なっている。

いくつかの実施例において、第１隙間３３１および第２隙間３３２のベース基板１００上へ的正射影は、第２電極２２２のベース基板１００上へ的正射影の内部に位置する。このようにすると、第２電極は、この２つの隙間を完全に覆って、この結果、異なる信号線間の信号干渉をさらに低減し、表示基板の表示効果を向上させる。

いくつかの実施例において、図１に示されたように、表示基板は、周辺領域１２０に配置された複数のタッチ電極線４１０をさらに含んでもよい。当該複数のタッチ電極線４１０のベース基板１００上への正射影は、隙間３３１または隙間３３２のベース基板１００上への正射影と少なくとも部分的に重なっている。したがって、発光素子の第２電極２２２が隙間３３１または隙間３３２を覆わない場合、当該タッチ電極線４１０は、他の信号線と干渉する可能性がある。このことから分かるように、上記の第２電極が良好な信号遮蔽の役割を果たすことができる。

いくつかの実施例において、図１に示されたように、複数のタッチ電極線４１０は、複数の第１タッチ電極線４１１と複数の第２タッチ電極線４１２とを含んでもよい。当該第１タッチ電極線４１１は、表示領域１１０の第１境界１１１の一部、第２境界１１２、及び第３境界１１３を囲む。当該第２タッチ電極線４１２は、表示領域１１０の第１境界１１１の他の部分と第４境界１１４を囲む。例えば、第１タッチ電極線４１１は、送信信号線であってもよく、第２タッチ電極線４１２は、受信信号線であってもよく、または、第１タッチ電極線４１１は、受信信号線であってもよく、第２タッチ電極線４１２は、送信信号線であってもよい。

いくつかの実施例において、図１に示されたように、表示基板は、複数のタッチ電極線４１０、第１電源バス３１０、及び第２電源線３２０に電気的に接続されたフレキシブル回路板４２１をさらに含んでもよい。当該フレキシブル回路板４２１は、複数のタッチ電極線４１０、第１電源バス３１０、及び第２電源線３２０に電気信号を提供するように構成される。

いくつかの実施例において、図１に示されたように、表示基板は、信号接続領域４２２と集積回路領域４２３とをさらに含んでもよい。集積回路領域４２３は、信号接続領域４２２を介して表示領域１１０に電気的に接続される。複数のデータ回線リードは、信号接続領域４２２に配置される。

いくつかの実施例において、図１と図２に示されたように、表示基板は、表示領域に配置された第１タッチ電極３４１と第２タッチ電極３４２を含んでもよい。第１タッチ電極３４１は、第１タッチ電極線４１１に電気的に接続され、第２タッチ電極３４２は、第２タッチ電極線４１２に電気的に接続される。図２に示されたように、当該第１タッチ電極３４１と当該第２タッチ電極３４２との間のタッチ信号は、異なっている。なお、図２には副画素の開口２１１も示されている。

図３は、図１の第２破線フレーム１４２内の部分構造を示す拡大概略図である。図４は、タッチ電極線４１０および第２電極１２２を省略した図３の構造を示す平面図である。図４の構造は、隙間３３１をより明確に示すために、タッチ電極線４１０および第２電極２２２を省略している（図４の破線フレームで示されたようになる）。図５は、第２電極１２２を追加した図４の構造を示す上面図である。

図３、図４及び図５に示されたように、第１電源バス３１０と第２電源線３２０の第２部分３２２との間には隙間（例えば第１隙間）３３１がある。当該第１隙間３３１のベース基板１００上への正射影は、第２電極２２２のベース基板１００上への正射影と少なくとも部分的に重なっている。このようにすると、タッチ電極線４１０と他の信号線（図３～図５には図示せず）との間の信号干渉を低減することができる。

いくつかの実施例において、第２電極の位置合わせ精度及びシャドウ効果を考慮した場合には、第２電極が隙間の上方にあることを保証することができる。例えば、位置合わせ精度及びシャドウ構造の寸法範囲が－８０μｍ～－６０μｍ、または６０μｍ～８０μｍであることを考慮すると、第２電極は、隙間を覆った後、隙間を６０μｍ～８０μｍ超えることができる。もちろん、当業者は、ここでの第２電極の設計寸法範囲が単に例示的なものであり、本開示の実施例の範囲がこれに限定されないことを理解すべきである。

いくつかの実施例において、上記第２電極は、全層構造であってもよい。別のいくつかの実施例において、上記第２電極は、ブロック分割して設けられた層構造であってもよい。例えば、カソード信号を第２電極のこれらのブロックにそれぞれ供給することができる。

図６は、図３の線Ｃ－Ｃ’に沿った構造を示す概略断面図である。ここで、断面図の観点から表示基板の部分構造を説明する。

図６に示されたように、当該表示基板は、ベース基板１００と、ベース基板１００に配置されたバッファ層１５１と、当該バッファ層１５１のベース基板１００から離れた側に配置された第１絶縁層２３１とを含んでもよい。例えば、当該第１絶縁層２３１の材料としては、二酸化ケイ素や窒化ケイ素などが挙げられる。

図６に示されたように、当該表示基板は、第１絶縁層２３１のベース基板１００から離れた側に配置された第１信号線５０１及び複数の第２信号線５０２をさらに含んでもよい。例えば、当該第１信号線５０１及び当該第２信号線５０２は、データ信号線であってもよい。複数の第１信号線５０１のベース基板１００上への正射影と複数の第２信号線５０２のベース基板１００上への正射影は、交互に並べ、複数の第１信号線５０１と複数の第２信号線５０２は、異なる層に配置される。このように信号線５０１、５０２を配置すると、スペースを節約することができる。

前記複数の第１信号線５０１の一部及び前記複数の第２信号線５０２の一部のベース基板上への正射影は、隙間３３１または隙間３３２のベース基板上への正射影と少なくとも部分的に重なっているので、上記第２電極２２２は、信号線５０１または信号線５０２とタッチ電極線４１０との間の信号干渉を低減させることができる。

図６に示されたように、当該表示基板は、複数の第１信号線５０１と複数の第２信号線５０２との間に配置された第２絶縁層２４２をさらに含んでもよい。例えば、当該第２絶縁層２４２の材料としては、二酸化ケイ素や窒化ケイ素などが挙げられる。

図６に示されたように、当該表示基板は、複数の第２信号線５０２を覆う層間誘電体層２４３をさらに含んでもよい。第１電源バス３１０と第２電源線３２０は、当該層間誘電体層２４３のベース基板１００から離れた側に配置される。

いくつかの実施例において、図６に示されたように、第１電源バス３１０は、第１サブ電極３１０１と第２サブ電極３１０２とを含んでもよい。当該第１サブ電極３１０１のベース基板１００上への正射影は、当該第２サブ電極３１０２のベース基板１００上への正射影と少なくとも部分的に重なっている。例えば、第１サブ電極３１０１と副画素の薄膜トランジスタのソース又はドレイン（後述する）は、同一層に配置され、第２サブ電極３１０２と接続電極（後述する）は、同一層に配置される。

なお、「同一層」とは、同一成膜プロセスで特定のパターンを形成するためのフィルム層を形成し、次に同一マスクテンプレートを使用して一次パターニングプロセスによって当該フィルム層をパターニングすることにより形成された層構造を指す。特定のパターンによっては、一次パターニングプロセスは、複数回の露光、現像、またはエッチングプロセスを含むことができ、形成された層構造における特定のパターンは、連続であっても不連続であってもよい。これらの特定のパターンは、異なる高さにあるか、あるいは異なる厚さを持つかもしれない。

いくつかの実施例において、図６に示されたように、第２電源線３２０の第２部分３２２は、第４導電部分３２２４を含む。当該第４導電部分３２２４は、薄膜トランジスタのソース又はドレインと同一層に配置される。当該第４導電部分３２２４は、第１部分の第１導電部分（後述する）と一体的に形成された構造層である。即ち、図６に示された第２電源線３２０の当該第２部分３２２は、第４導電部分３２２４として機能することができ、当該第４導電部分３２２４と薄膜トランジスタのソース又はドレインは、同一層に配置される。図６に示されたように、第２電源線３２０と第１電源バス３１０との間には隙間３３１（又は隙間３３２）がある。

いくつかの実施例において、図６に示されたように、表示基板は、第２電源線３２０を覆う保護層５１１をさらに含んでもよい。当該保護層５１１の少なくとも一部は、第２電源線３２０と第２電極２２２との間にある。例えば、当該保護層５１１の材料は、絶縁材料（例えば窒化ケイ素など）を含む。前記保護層５１１は、無機保護層または有機保護層を含む。

第２電源線３２０と第２電極２２２との間に当該保護層を設けることにより、第２電源線３２０は、周辺領域の位置で第２電極２２２に直接接触しない。保護層の親水性が第２電源線の親水性より小さいので、第２電極（例えばカソード）のシャドウ構造（ここで、第２電極は蒸着時にマスクによって遮蔽されたエッジ領域にシャドウ構造が生じる）の割れにより水蒸気が第２電源線に侵入するのを防ぐことができ、さらに、水蒸気が第２電源線の側面に形成された水チャネルを通って表示領域に侵入するのを防ぐことができる。この結果、表示領域における水蒸気による有機材料の劣化を防止することができ、さらに表示基板の故障を防止することができる。

いくつかの実施例において、図６に示されたように、表示基板は、保護層５１１を覆う第１平坦化層５２１と、第１電源バス３１０及び第１平坦化層５２１を覆う第２平坦化層５２２とを、さらに含んでもよい。例えば、第１平坦化層５２１と第２平坦化層５２２の材料は、それぞれ、絶縁材料（例えば、ポリイミドなどの有機絶縁材料）を含み得る。当該表示基板は、第２平坦化層５２２のベース基板１００から離れた側に配置された画素定義層５２３をさらに含んでもよい。図６に示されたように、上記第２電極２２２は、画素定義層５２３、第２平坦化層５２２、第１平坦化層５２１、及び保護層５１１を覆う。

いくつかの実施例において、図６に示されたように、表示基板は、第２電極２２２のベース基板１００から離れた側に配置された封止層５３０をさらに含んでもよい。例えば、当該封止層５３０は、第２電極２２２のベース基板１００から離れた側に配置された第１無機封止層５３１と、第１無機封止層５３１のベース基板１００から離れた側に配置された有機封止層５３２と、有機封止層５３２のベース基板１００から離れた側に配置された第２無機封止層５３３と、を含んでもよい。例えば、第１無機封止層５３１の材料としては、窒化ケイ素などが挙げられ、有機封止層５３２の材料としては、ＰＭＭＡ（ｐｏｌｙ（ｍｅｔｈｙｌｍｅｔｈａｃｒｙｌａｔｅ）、メタクリル酸メチル、アクリルとも呼ばれ）などが挙げられ、第２無機封止層５３３の材料としては、窒化ケイ素などが挙げられる。

例えば、ＣＶＤ（ＣｈｅｍｉｃａｌＶａｐｏｒＤｅｐｏｓｉｔｉｏｎ、化学蒸着）プロセスによって第２電極２２２上に第１無機封止層５３１を形成し、この後インクジェット印刷プロセスによって当該第１無機封止層５３１上に有機封止層５３２を形成し、この後ＣＶＤプロセスによって当該有機封止層５３２上に第２無機封止層５３３を形成することができる。

いくつかの実施例において、図６に示されたように、表示基板は、封止層５３０のベース基板１００から離れた側に配置されたバリア層５３５をさらに含んでもよい。例えば、当該バリア層５３５の材料としては、無機絶縁材料が挙げられる。

図６に示されたように、複数のタッチ電極線４１０は、バリア層５３５のベース基板１００から離れた側に配置される。いくつかの実施例において、図６に示されたように、各タッチ電極線４１０は、バリア層５３５に配置された第１ワイヤ５４１と第１ワイヤ５４１のバリア層５３５から離れた側に配置された第２ワイヤ５４２とを含んでもよい。例えば、第１ワイヤ５４１は、Ｔｉ／Ａｌ／Ｔｉ（チタン／アルミニウム／チタン）３層構造を含んでもよく、第２ワイヤ５４２は、Ｔｉ／Ａｌ／Ｔｉ（チタン／アルミニウム／チタン）３層構造を含んでもよい。

図６に示されたように、当該表示基板は、第１ワイヤ５４１と第２ワイヤ５４２との間に配置された第３絶縁層５３６をさらに含んでもよい。例えば、当該第３絶縁層５３６の材料としては、窒化ケイ素、酸化ケイ素または酸窒化ケイ素などが挙げられる。各タッチ電極線４１０において、第１ワイヤ５４１は、第１導電性ビア（図６には図示せず、図８に示す）を介して第２ワイヤ５４２に電気的に接続され、複数のタッチ電極線４１０の抵抗を低減することができる。

いくつかの実施例において、図６に示されたように、表示基板は、前記複数のタッチ電極線４１０を覆う被覆層５５０をさらに含んでもよい。例えば、当該被覆層５５０の材料としては、有機絶縁材料又は無機絶縁材料が挙げられる。

図７は、図２の線Ｂ－Ｂ’に沿った構造を示す概略断面図である。

図７に示されたように、前記複数の副画素２００のうちの少なくとも１つは、発光素子２２０に加えて、薄膜トランジスタ２３０と接続電極２６０とを含むことができる。

薄膜トランジスタ２３０は、ベース基板１００に配置されたアクティブ層２３２と、アクティブ層２３２のベース基板１００から離れた側に配置されたゲート２３３と、ゲート２３３のベース基板１００から離れた側に配置されたソース２３４及びドレイン２３５と、を含むことができる。例えば、アクティブ層２３２は、バッファ層１５１に配置されてもよい。第１絶縁層２３１は、アクティブ層２３２とゲート２３３との間に配置される。第２絶縁層２４２と層間誘電体層２４３は、ゲートとソース２３４／ドレイン２３５との間に配置される。当該ソース２３４は、第２導電性ビアを介してアクティブ層２３２に電気的に接続される。当該第２導電性ビアは、層間誘電体層２４３、第２絶縁層２４２及び第１絶縁層２３１を通過する。当該ドレイン２３５は、第３導電性ビアを介してアクティブ層２３２に電気的に接続される。当該第３導電性ビアは、層間誘電体層２４３、第２絶縁層２４２及び第１絶縁層２３１を通過する。

図７に示されたように、接続電極２６０は、薄膜トランジスタ２３０のベース基板１００から離れた側に配置される。ソース２３４又はドレイン２３５は、接続電極２６０に電気的に接続される。当該接続電極２６０は、第１電極２２１に電気的に接続される。例えば、当該接続電極は、第４導電性ビアを介してドレイン２３５に電気的に接続される。当該第４導電性ビアは、第１平坦化層５２１及び保護層５１１を通過する。第１電極２２１は、第五導電性ビアを介して接続電極２６０に電気的に接続される。当該第五導電性ビアは、第２平坦化層５２２を通過する。

いくつかの実施例において、図７に示されたように、当該表示基板は、層間誘電体層２４３とベース基板１００との間に配置されたコンデンサをさらに含んでもよい。当該コンデンサは、第１絶縁層２３１のベース基板１００から離れた側に配置された第１コンデンサ電極６１１と、第２絶縁層２４２の第１コンデンサ電極６１１から離れた側に配置された第２コンデンサ電極６１２と、を含む。当該第１コンデンサ電極６１１は、ゲート２３３と同一層に配置され、且つ当該ゲート２３３とから分離される。当該第２コンデンサ電極６１２は、第２信号線５０２と同一層に配置され、当該第２信号線とともに同一パターニングプロセスによって作製することができる。第２絶縁層２４２は、第１コンデンサ電極６１１を覆って、層間誘電体層２４３は、第２コンデンサ電極６１２を覆う。

ここで、同一パターニングプロセスとは、同一成膜プロセスで特定のパターンを形成するためのフィルム層を形成し、次に同一マスクテンプレートを使用して一次パターニングプロセスによって層構造を形成することを意味する。なお、特定のパターンによっては、一次パターニングプロセスは、複数回の露光、現像、またはエッチングプロセスを含むことができ、形成された層構造における特定のパターンは、連続であっても不連続であってもよい、これらの特定のパターンは、異なる高さにあるか、あるいは異なる厚さを持つかもしれない。

いくつかの実施例において、図７に示されたように、表示基板は、画素定義層５２３のベース基板１００から離れた側に配置されたスペーサー層６３０をさらに含んでもよい。第２電極２２２は、当該スペーサー層６３０を覆う。例えば、当該スペーサー層６３０の材料としては、無機絶縁材料又は有機絶縁材料などが挙げられる。

いくつかの実施例において、図７に示されたように、第１タッチ電極３４１及び第２タッチ電極３４２は、第３絶縁層５３６のベース基板１００から離れた側に配置される。被覆層５５０は、当該第１タッチ電極３４１及び当該第２タッチ電極３４２を覆う。

図８は、図１の線Ａ－Ａ’に沿った構造を示す概略断面図である。

いくつかの実施例において、図８に示されたように、第２電源線３２０の第１部分３２１は、第１導電部分７１１、第２導電部分７１２、及び第３導電部分７１３を含む。第２導電部分７１２は、第１導電部分７１１のベース基板１００から離れた側に配置される。第３導電部分７１３は、第２導電部分７１２のベース基板１００から離れた側に配置される。第１導電部分７１１、第２導電部分７１２、及び第３導電部分７１３は、電気的に接続される。第１導電部分７１１とソース２３４又はドレイン２３５は、同一層に配置される。第２導電部分７１２と接続電極２６０は、同一層に配置される。第３導電部分７１３と第１電極２２１は、同一層に配置される。当該第１部分３２１の第１導電部分７１１は、第２電源線３２０の第２部分３２２の第４導電部分と一体的に形成された構造層である。第１導電部分７１１の材料は、ソース２３４又はドレイン２３５の材料と同じであり、且つソース及びドレインと同一パターニングプロセスによって形成される。第２導電部分７１２の材料は、接続電極２６０の材料と同じであり、且つ当該接続電極と同一パターニングプロセスによって形成される。第３導電部分７１３の材料は、第１電極２２１の材料と同じであり、且つ当該第１電極２２１と同一パターニングプロセスによって形成される。図８に示されたように、当該第３導電部分７１３は、第２電極２２２に電気的に接続される。

いくつかの実施例において、図８に示されたように、当該表示基板は、第１ダム（ｄａｍ）８１０をさらに含んでもよい。当該第１ダム８１０は、第２平坦化層５２２と同一層に配置された部分８１１と、画素定義層５２３と同一層に配置された部分８１２と、をさらに含んでもよい。当該表示基板は、第２ダム８２０をさらに含んでもよい。当該第２ダム８２０は、第２平坦化層５２２と同一層に配置された部分８２１と、画素定義層５２３と同一層に配置された部分８２２と、スペーサー層６３０と同一層に配置された部分８２３と、をさらに含んでもよい。

なお、図８に示されたように、第１ワイヤ５４１は、第１導電性ビアを介して第２ワイヤ５４２に電気的に接続される。

これまで、本開示のいくつかの実施例による表示基板を詳細に説明した。

本開示のいくつかの実施例において、表示装置をさらに提供する。当該表示装置は、前述のような表示基板（例えば図１に示された表示基板）を含むことができる。例えば、当該表示装置は、表示パネル、携帯電話、タブレットコンピュータ、テレビ、ディスプレイ、ノートパソコン、デジタルフォトフレーム、ナビゲーションなど、表示機能を備えたあらゆる製品または部品であってもよい。

これまで、本開示の各実施例を詳細に説明した。本開示の構想を隠すことを避けるために、当技術分野で知られているいくつかの詳細を記載しない。本明細書で開示される技術案がどのように実現されるかは、上記の説明から当業者には十分に理解できる。

本開示のいくつかの特定の実施例は、例によって詳細に説明されたが、上記の例が単に説明のためのものであり、本開示の範囲を限定するためのものではないことを当業者は理解すべきである。上記の実施形態が本開示の範囲および精神から逸脱することなく修正され、または技術的特徴の一部が等効に置換され得ることを当業者は理解すべきである。本開示の範囲は、添付の特許請求の範囲によって限定される。

１００ベース基板
１１０表示領域
１１１第１境界
１１２第２境界
１１３第３境界
１１４第４境界
１２０周辺領域
１２２第２電極
１４１第１破線フレーム
１４２第２破線フレーム
１５１バッファ層
２００副画素
２１１開口
２２０発光素子
２２１第１電極
２２２第２電極
２２３発光層
２３０薄膜トランジスタ
２３１第１絶縁層
２３２アクティブ層
２３３ゲート
２３４ソース
２３５ドレイン
２４２第２絶縁層
２４３層間誘電体層
２６０接続電極
３１０第１電源バス
３１１第１電源線
３２０第２電源線
３２１第１部分
３２２第２部分
３３１第１隙間
３３２第２隙間
３４１第１タッチ電極
３４２第２タッチ電極
４１０タッチ電極線
４１１第１タッチ電極線
４１２第２タッチ電極線
４２１フレキシブル回路板
４２２信号接続領域
４２３集積回路領域
５０１第１信号線
５０２第２信号線
５１１保護層
５２１第１平坦化層
５２２第２平坦化層
５２３画素定義層
５３０封止層
５３１第１無機封止層
５３２有機封止層
５３３第２無機封止層
５３５バリア層
５３６第３絶縁層
５４１第１ワイヤ
５４２第２ワイヤ
５５０被覆層
６１１第１コンデンサ電極
６１２第２コンデンサ電極
６３０スペーサー層
７１１第１導電部分
７１２第２導電部分
７１３第３導電部分
８１０第１ダム
８２０第２ダム

Claims

第１境界、第２境界、第３境界、及び第４境界を含む表示領域と前記表示領域を囲む周辺領域とを含むベース基板と、
前記表示領域に配置され、且つ少なくとも１つが、前記ベース基板に配置された第１電極と、前記第１電極の前記ベース基板から離れた側に配置された発光層と、前記発光層の前記ベース基板から離れた側に配置された第２電極とを有する発光素子を含む複数の副画素と、
前記表示領域に配置され、前記複数の副画素の前記第１電極に電気的に接続された複数の第１電源線と、
前記第１境界の前記表示領域から離れた側の周辺領域に配置され、前記複数の第１電源線に電気的に接続された第１電源バスと、
前記周辺領域に配置され且つ前記第２電極に電気的に接続され、前記表示領域の前記第２境界、前記第３境界、及び前記第４境界を囲む第１部分と前記第１電源バスの前記表示領域から離れた側に配置された第２部分とを含む第２電源線と、
を含み、
ここで、前記第１電源バスと前記第２電源線の前記第２部分との間には隙間があり、前記隙間の前記ベース基板上への正射影は、前記第２電極の前記ベース基板上への正射影と少なくとも部分的に重なっている、表示基板。
前記第２部分は、第１サブ部分と第２サブ部分とを含み、前記第１サブ部分と前記第２サブ部分とは、間隔をあけて対向して設けられ、
前記第１サブ部分と前記第１電源バスとの間には第１隙間があり、前記第２サブ部分と前記第１電源バスとの間には第２隙間があり、前記第１隙間と前記第２隙間のうちの少なくとも１つの前記ベース基板上への正射影は、前記第２電極の前記ベース基板上への正射影と少なくとも部分的に重なっている、請求項１に記載の表示基板。
前記第１サブ部分は、前記第２境界に近く、前記第２サブ部分は、前記第４境界に近い、請求項２に記載の表示基板。
前記第１隙間および前記第２隙間の前記ベース基板上への正射影は、前記第２電極の前記ベース基板上への正射影の内部に位置する、請求項２に記載の表示基板。
前記周辺領域に配置された複数のタッチ電極線をさらに含み、前記複数のタッチ電極線の前記ベース基板上への正射影は、前記隙間の前記ベース基板上への正射影と少なくとも部分的に重なっている、請求項１に記載の表示基板。
前記複数のタッチ電極線は、複数の第１タッチ電極線と複数の第２タッチ電極線とを含み、前記第１タッチ電極線は、前記表示領域の前記第１境界の一部、前記第２境界、及び前記第３境界を囲み、
前記第２タッチ電極線は、前記表示領域の前記第１境界の他の部分と前記第４境界を囲む、請求項５に記載の表示基板。
前記第１タッチ電極線は、送信信号線であり、前記第２タッチ電極線は、受信信号線である、請求項６に記載の表示基板。
前記複数のタッチ電極線、前記第１電源バス、および前記第２電源線に電気的に接続されたフレキシブル回路板をさらに含み、前記フレキシブル回路板は、前記複数のタッチ電極線、前記第１電源バス、および前記第２電源線に電気信号を提供するように構成される、
請求項５に記載の表示基板。
前記第１電源バスは、第１電圧信号を受信するために使用され、
前記第２電源線は、第２電圧信号を受信するために使用され、
ここで、前記第１電圧信号は、前記第２電圧信号より高い、請求項１から８のいずれか１項に記載の表示基板。
前記複数の副画素のうちの少なくとも１つは、薄膜トランジスタと接続電極とをさらに含み、
前記薄膜トランジスタは、前記ベース基板に配置されたアクティブ層と、前記アクティブ層の前記ベース基板から離れた側に配置されたゲートと、前記ゲートの前記ベース基板から離れた側に配置されたソースおよびドレインと、を含み、
前記接続電極は、前記薄膜トランジスタの前記ベース基板から離れた側に配置され、
ここで、前記ソース又は前記ドレインは、前記接続電極に電気的に接続され、前記接続電極は、前記第１電極に電気的に接続される、請求項９に記載の表示基板。
前記第１電源バスは、第１サブ電極と第２サブ電極とを含み、前記第１サブ電極および前記第２サブ電極の前記ベース基板上への正射影は、少なくとも部分的に重なり、
前記第１サブ電極と前記ソースまたは前記ドレインは、同一層に配置され、
前記第２サブ電極と前記接続電極は、同一層に配置される、請求項１０に記載の表示基板。
前記第１部分は、第１導電部分、第２導電部分、および第３導電部分を含み、
前記第２導電部分は、前記第１導電部分の前記ベース基板から離れた側に配置され、前記第３導電部分は、前記第２導電部分の前記ベース基板から離れた側に配置され、前記第１導電部分、前記第２導電部分および前記第３導電部分は、電気的に接続され、
前記第１導電部分と前記ソースまたは前記ドレインは、同一層に配置され、
前記第２導電部分と前記接続電極は、同一層に配置され、
前記第３導電部分と前記第１電極は、同一層に配置される、請求項１０に記載の表示基板。
前記第２部分は、第４導電部分を含み、前記第４導電部分は、前記ソースまたは前記ドレインと同一層に配置され、且つ前記第１導電部分と一体的に形成された構造層である、請求項１２に記載の表示基板。
前記第２電源線を覆う保護層をさらに含み、
ここで、前記保護層の少なくとも一部は、前記第２電源線と前記第２電極との間にある、請求項１に記載の表示基板。
前記ベース基板に配置されたバッファ層と、
前記バッファ層の前記ベース基板から離れた側に配置された第１絶縁層と、
前記第１絶縁層の前記ベース基板から離れた側に配置された複数の第１信号線及び複数の第２信号線と、
をさらに含み、
ここで、前記複数の第１信号線の前記ベース基板上への正射影と前記複数の第２信号線の前記ベース基板上への正射影は、交互に並べ、且つ前記複数の第１信号線と前記複数の第２信号線は、異なる層に配置され、前記複数の第１信号線の一部及び前記複数の第２信号線の一部のベース基板上への正射影は、前記隙間の前記ベース基板上への正射影と少なくとも部分的に重なっている、請求項１０に記載の表示基板。
前記複数の第１信号線と前記複数の第２信号線との間に配置された第２絶縁層と、
前記複数の第２信号線を覆う層間誘電体層と、
をさらに含み、
ここで、前記第２絶縁層と前記層間誘電体層は、前記ゲートと前記ソース又は前記ドレインとの間に配置される、請求項１５に記載の表示基板。
前記層間誘電体層と前記ベース基板との間に配置されたコンデンサをさらに含み、前記コンデンサは、前記第１絶縁層の前記ベース基板から離れた側に配置された第１コンデンサ電極と、前記第２絶縁層の前記第１コンデンサ電極から離れた側に配置された第２コンデンサ電極と、を含み、前記第１コンデンサ電極は、前記ゲートと同一層に配置され、且つ前記ゲートから分離され、前記第２コンデンサ電極と前記第２信号線は、同一層に配置される、請求項１６に記載の表示基板。
請求項に記載の表示基板を含む表示装置。
前記第１電源バスと前記第２電極との間に配置された第２平坦化層と、
前記第２平坦化層と前記第２電極との間に配置された画素定義層と、
をさらに含む、請求項１４に記載の表示基板。
前記隙間と前記第２電極との間に配置された第１平坦化層をさらに含み、前記第１平坦化層は、前記保護層を覆い、
ここで、前記第２平坦化層、画素定義層及び前記保護層の一部も、前記隙間と前記第２電極との間に配置され、且つ前記第２平坦化層は、前記第１平坦化層を覆う、請求項１９に記載の表示基板。