CN117441128A - 显示基板 - Google Patents
显示基板 Download PDFInfo
- Publication number
- CN117441128A CN117441128A CN202280001321.6A CN202280001321A CN117441128A CN 117441128 A CN117441128 A CN 117441128A CN 202280001321 A CN202280001321 A CN 202280001321A CN 117441128 A CN117441128 A CN 117441128A
- Authority
- CN
- China
- Prior art keywords
- power signal
- layer
- substrate
- electrode
- signal bus
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000000758 substrate Substances 0.000 title claims abstract description 168
- 230000002093 peripheral effect Effects 0.000 claims abstract description 37
- 239000000463 material Substances 0.000 claims description 43
- 239000010409 thin film Substances 0.000 claims description 11
- 230000000694 effects Effects 0.000 abstract description 15
- 239000010410 layer Substances 0.000 description 230
- 239000003990 capacitor Substances 0.000 description 41
- 238000000034 method Methods 0.000 description 28
- 238000003860 storage Methods 0.000 description 18
- 238000001514 detection method Methods 0.000 description 14
- 238000005538 encapsulation Methods 0.000 description 13
- 238000002161 passivation Methods 0.000 description 13
- 239000011229 interlayer Substances 0.000 description 11
- 239000002346 layers by function Substances 0.000 description 10
- 238000004519 manufacturing process Methods 0.000 description 9
- 239000010949 copper Substances 0.000 description 8
- 239000011777 magnesium Substances 0.000 description 8
- 238000000206 photolithography Methods 0.000 description 8
- 238000002360 preparation method Methods 0.000 description 8
- 101001117317 Homo sapiens Programmed cell death 1 ligand 1 Proteins 0.000 description 7
- 101001117312 Homo sapiens Programmed cell death 1 ligand 2 Proteins 0.000 description 7
- 102100024216 Programmed cell death 1 ligand 1 Human genes 0.000 description 7
- 102100024213 Programmed cell death 1 ligand 2 Human genes 0.000 description 7
- 239000004065 semiconductor Substances 0.000 description 7
- 238000010586 diagram Methods 0.000 description 6
- 238000004544 sputter deposition Methods 0.000 description 6
- 239000010936 titanium Substances 0.000 description 6
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 5
- 239000004642 Polyimide Substances 0.000 description 5
- 229910052802 copper Inorganic materials 0.000 description 5
- 238000005530 etching Methods 0.000 description 5
- 229920001721 polyimide Polymers 0.000 description 5
- FYYHWMGAXLPEAU-UHFFFAOYSA-N Magnesium Chemical compound [Mg] FYYHWMGAXLPEAU-UHFFFAOYSA-N 0.000 description 4
- 239000000956 alloy Substances 0.000 description 4
- 229910052782 aluminium Inorganic materials 0.000 description 4
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 4
- 238000005137 deposition process Methods 0.000 description 4
- 229910052749 magnesium Inorganic materials 0.000 description 4
- 239000007769 metal material Substances 0.000 description 4
- 230000000149 penetrating effect Effects 0.000 description 4
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N silicon dioxide Inorganic materials O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 4
- ZOKXTWBITQBERF-UHFFFAOYSA-N Molybdenum Chemical compound [Mo] ZOKXTWBITQBERF-UHFFFAOYSA-N 0.000 description 3
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 description 3
- 238000000576 coating method Methods 0.000 description 3
- 229910052751 metal Inorganic materials 0.000 description 3
- 239000002184 metal Substances 0.000 description 3
- 229910044991 metal oxide Inorganic materials 0.000 description 3
- 150000004706 metal oxides Chemical class 0.000 description 3
- 229910052750 molybdenum Inorganic materials 0.000 description 3
- 239000011733 molybdenum Substances 0.000 description 3
- 229920002120 photoresistant polymer Polymers 0.000 description 3
- 230000008054 signal transmission Effects 0.000 description 3
- 229910052814 silicon oxide Inorganic materials 0.000 description 3
- 239000002356 single layer Substances 0.000 description 3
- 229910052719 titanium Inorganic materials 0.000 description 3
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 description 3
- 229910052721 tungsten Inorganic materials 0.000 description 3
- 239000010937 tungsten Substances 0.000 description 3
- 229910004205 SiNX Inorganic materials 0.000 description 2
- 229910001069 Ti alloy Inorganic materials 0.000 description 2
- 229910021417 amorphous silicon Inorganic materials 0.000 description 2
- 239000011248 coating agent Substances 0.000 description 2
- 238000000151 deposition Methods 0.000 description 2
- 230000008021 deposition Effects 0.000 description 2
- 238000001312 dry etching Methods 0.000 description 2
- 239000011521 glass Substances 0.000 description 2
- 239000011810 insulating material Substances 0.000 description 2
- ZPZCREMGFMRIRR-UHFFFAOYSA-N molybdenum titanium Chemical compound [Ti].[Mo] ZPZCREMGFMRIRR-UHFFFAOYSA-N 0.000 description 2
- 239000003960 organic solvent Substances 0.000 description 2
- 230000003071 parasitic effect Effects 0.000 description 2
- 238000000059 patterning Methods 0.000 description 2
- 229920003229 poly(methyl methacrylate) Polymers 0.000 description 2
- 239000004926 polymethyl methacrylate Substances 0.000 description 2
- 239000002096 quantum dot Substances 0.000 description 2
- 229920006395 saturated elastomer Polymers 0.000 description 2
- XLYOFNOQVPJJNP-UHFFFAOYSA-N water Substances O XLYOFNOQVPJJNP-UHFFFAOYSA-N 0.000 description 2
- NIXOWILDQLNWCW-UHFFFAOYSA-M Acrylate Chemical compound [O-]C(=O)C=C NIXOWILDQLNWCW-UHFFFAOYSA-M 0.000 description 1
- 101100463133 Caenorhabditis elegans pdl-1 gene Proteins 0.000 description 1
- 239000004593 Epoxy Substances 0.000 description 1
- -1 ITO Chemical class 0.000 description 1
- WHXSMMKQMYFTQS-UHFFFAOYSA-N Lithium Chemical compound [Li] WHXSMMKQMYFTQS-UHFFFAOYSA-N 0.000 description 1
- 229910052581 Si3N4 Inorganic materials 0.000 description 1
- 229910004304 SiNy Inorganic materials 0.000 description 1
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 1
- BQCADISMDOOEFD-UHFFFAOYSA-N Silver Chemical compound [Ag] BQCADISMDOOEFD-UHFFFAOYSA-N 0.000 description 1
- 230000002411 adverse Effects 0.000 description 1
- 230000004888 barrier function Effects 0.000 description 1
- 230000005540 biological transmission Effects 0.000 description 1
- 239000002131 composite material Substances 0.000 description 1
- 238000005265 energy consumption Methods 0.000 description 1
- 239000010408 film Substances 0.000 description 1
- 239000012535 impurity Substances 0.000 description 1
- 238000007641 inkjet printing Methods 0.000 description 1
- 229910052744 lithium Inorganic materials 0.000 description 1
- 238000004020 luminiscence type Methods 0.000 description 1
- 239000011368 organic material Substances 0.000 description 1
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 1
- 229920005591 polysilicon Polymers 0.000 description 1
- 229920000123 polythiophene Polymers 0.000 description 1
- 230000002265 prevention Effects 0.000 description 1
- 239000010453 quartz Substances 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- LIVNPJMFVYWSIS-UHFFFAOYSA-N silicon monoxide Chemical compound [Si-]#[O+] LIVNPJMFVYWSIS-UHFFFAOYSA-N 0.000 description 1
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 1
- 239000002210 silicon-based material Substances 0.000 description 1
- 229910052709 silver Inorganic materials 0.000 description 1
- 239000004332 silver Substances 0.000 description 1
- 229910052715 tantalum Inorganic materials 0.000 description 1
Classifications
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
Landscapes
- Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Nonlinear Science (AREA)
- General Physics & Mathematics (AREA)
- Power Engineering (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Computer Hardware Design (AREA)
- Mathematical Physics (AREA)
- Chemical & Material Sciences (AREA)
- Crystallography & Structural Chemistry (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Optics & Photonics (AREA)
- Electroluminescent Light Sources (AREA)
- Devices For Indicating Variable Information By Combining Individual Elements (AREA)
Abstract
一种显示基板，该显示基板具有显示区域(AA)和周边区域(NA)，且包括衬底基板(101)以及位于衬底基板(101)上的多个子像素(SP)、第一电源信号线(VDD)、第二电源信号线(VSS)、第一电源信号总线(VDB)和第二电源信号总线(VSB)，多个子像素(SP)位于显示区域(AA)，第一电源信号线(VDD)和第二电源信号线(VSS)至少部分位于显示区域(AA)，第一电源信号线(VDD)配置为向至少部分子像素(SP)传输第一电源信号，第二电源信号线(VSS)配置为向至少部分子像素(SP)传输第二电源信号；第一电源信号总线(VDB)和第二电源信号总线(VSB)位于周边区域(NA)，第一电源信号线(VDD)与第一电源信号总线(VDB)电连接，第二电源信号线(VSS)与第二电源信号总线(VSB)电连接，第二电源信号总线(VSB)包括设置在第一电源信号总线(VDB)靠近显示区域(AA)一侧的第一部分(VSB1)以及设置在第一电源信号总线(VDB)远离显示区域(AA)一侧的第二部分(VSB2)，以至少部分围绕第一电源信号总线(VDB)。该显示基板具有更好的显示效果。
Description
本公开的实施例涉及一种显示基板。
在显示领域，有机发光二极管(OLED)显示面板具有自发光、对比度高、能耗低、视角广、响应速度快、可用于挠曲性面板、使用温度范围广、制造简单等特点，具有广阔的发展前景。
发明内容
本公开至少一实施例提供一种显示基板，该显示基板具有显示区域以及至少部分围绕所述显示区域的周边区域，且包括衬底基板、多个子像素、第一电源信号线、第二电源信号线、第一电源信号总线和第二电源信号总线，多个子像素设置在所述衬底基板上且位于所述显示区域，第一电源信号线和第二电源信号线设置在所述衬底基板上且至少部分位于所述显示区域，其中，所述第一电源信号线配置为向所述多个子像素中的至少部分传输第一电源信号，所述第二电源信号线配置为向所述多个子像素中的至少部分传输不同于所述第一电源信号的第二电源信号；第一电源信号总线和第二电源信号总线设置在所述衬底基板上且位于所述周边区域，其中，所述第一电源信号线与所述第一电源信号总线电连接，所述第二电源信号线与所述第二电源信号总线电连接，所述第二电源信号总线包括设置在所述第一电源信号总线靠近所述显示区域一侧的第一部分以及设置在所述第一电源信号总线远离所述显示区域一侧的第二部分，以至少部分围绕所述第一电源信号总线。
例如，本公开至少一实施例提供的显示基板还包括：遮光层，设置在所述衬底基板上，其中，所述多个子像素的每个包括发光器件以及驱动所述发光器件的像素驱动电路，所述像素驱动电路设置在所述遮光层的远离所述衬底基板的一侧，所述第一电源信号总线与所述遮光层同层设置。
例如，本公开至少一实施例提供的显示基板中，所述像素驱动电路包括薄膜晶体管，所述薄膜晶体管包括设置在所述遮光层的远离所述衬底基板一侧的栅极和位于所述栅极远离所述衬底基板一侧的源漏电极，所述第一部分与所述源漏电极同层设置。
例如，本公开至少一实施例提供的显示基板中，所述第二部分与所述栅极同层设置。
例如，本公开至少一实施例提供的显示基板中，所述第二电源信号总线还包括电连接所述第一部分和所述第二部分的第三部分和第四部分，所述第三部分和所述第四部分位于所述第一电源信号总线的相对两侧，所述第一部分、所述第二部分、所述第三部分和所述第四部分一起共同围绕所述第一电源信号总线。
例如，本公开至少一实施例提供的显示基板中，所述第三部分和所述第四部分与所述第一部分同层设置，且与所述第一部分一体连接。
例如，本公开至少一实施例提供的显示基板中，所述第三部分和所述第四部分的结构对称。
例如，本公开至少一实施例提供的显示基板还包括：第一电源连接线，与所述第一电源信号总线同层设置，电连接所述第一电源信号总线与所述第一电源信号线。
例如，本公开至少一实施例提供的显示基板中，所述第一电源信号线与所述源漏电极同层设置，并通过转接过孔与所述第一电源连接线电连接。
例如，本公开至少一实施例提供的显示基板中，所述第二电源信号线与所述源漏电极同层设置。
例如，本公开至少一实施例提供的显示基板中，所述第二电源信号线从所述显示区域延伸至所述周边区域并与所述第一部分电连接。
例如，本公开至少一实施例提供的显示基板中，所述第一电源信号的电位高于所述第二电源信号的电位。
例如，本公开至少一实施例提供的显示基板还包括平坦化层以及第一电极层；平坦化层设置在所述源漏电极的远离所述衬底基板的一侧，包括设置在所述周边区域的暴露所述第一部分的第一过孔以及设置在所述显示区域的暴露所述源漏电极的第二过孔，第一电极层设置在所述 平坦化层的远离所述衬底基板的一侧，包括设置在所述显示区域的第一电极以及设置在所述周边区域的连接电极，所述第一电极通过所述第二过孔与所述源漏电极电连接，所述连接电极通过所述第一过孔与所述第一部分电连接。
例如，本公开至少一实施例提供的显示基板还包括：像素界定层，设置在所述第一电极层的远离所述衬底基板一侧，包括设置在所述周边区域的连接开口以及设置在所述显示区域的子像素开口，所述连接开口暴露所述连接电极，所述子像素开口暴露所述第一电极。
例如，本公开至少一实施例提供的显示基板还包括发光材料层以及第二电极层；发光材料层至少部分设置在所述子像素开口中，第二电极层设置在所述发光材料层的远离所述衬底基板的一侧，并从所述显示区域延伸至所述周边区域，且通过所述连接开口与所述连接电极电连接。
例如，本公开至少一实施例提供的显示基板中，所述第二电极层终止于所述第一电源信号总线的靠近所述显示区域的一侧，且与所述第一电源信号总线具有间隔。
例如，本公开至少一实施例提供的显示基板中，在垂直于所述衬底基板的方向上，所述第一部分与所述第一电源连接线至少部分交叠，且所述第一部分包括在垂直于所述衬底基板的方向上与所述第一电源连接线交叠的第一镂空部分。
例如，本公开至少一实施例提供的显示基板中，所述第一部分还包括在垂直于所述衬底基板的方向上与所述第一电源连接线不交叠的第二镂空部分。
例如，本公开至少一实施例提供的显示基板中，在垂直于所述衬底基板的方向上，所述第三部分和所述第四部分中的至少一个与所述第一电源连接线至少部分交叠，且所述第三部分和所述第四部分中的至少一个包括在垂直于所述衬底基板的方向上与所述第一电源连接线交叠的第三镂空部分。
例如，本公开至少一实施例提供的显示基板中，所述第一电源连接线包括沿第一方向延伸的第一走线部分以及沿第二方向延伸的第二走线部分，所述第一方向不同于所述第二方向，在垂直于所述衬底基板的方向上，所述第一走线部分与所述第一部分至少部分交叠且与所述第一 镂空部分交叠，所述第二走线部分与所述第三部分和所述第四部分中的至少一个交叠，且与所述第三镂空部分交叠。
为了更清楚地说明本公开实施例的技术方案，下面将对实施例的附图作简单地介绍，显而易见地，下面描述中的附图仅仅涉及本公开的一些实施例，而非对本公开的限制。
图1为本公开至少一实施例提供的显示基板的像素电路图；
图2A-图2C为本公开至少一实施例提供的像素电路的驱动方法的信号时序图；
图3为本公开至少一实施例提供的显示基板的平面示意图；
图4为图3中的显示基板在虚线框区域的部分平面示意图；
图5为图4中的显示基板在虚线框区域的部分平面放大示意图；
图6为本公开至少一实施例提供的显示基板的子像素的部分截面示意图；以及
图7-图13B为本公开至少一实施例提供的显示基板的各个功能层的部分平面示意图以及各个功能层依次叠层的部分平面示意图。
为使本公开实施例的目的、技术方案和优点更加清楚，下面将结合本公开实施例的附图，对本公开实施例的技术方案进行清楚、完整地描述。显然，所描述的实施例是本公开的一部分实施例，而不是全部的实施例。基于所描述的本公开的实施例，本领域普通技术人员在无需创造性劳动的前提下所获得的所有其他实施例，都属于本公开保护的范围。
除非另外定义，本公开使用的技术术语或者科学术语应当为本公开所属领域内具有一般技能的人士所理解的通常意义。本公开中使用的“第一”、“第二”以及类似的词语并不表示任何顺序、数量或者重要性，而只是用来区分不同的组成部分。“包括”或者“包含”等类似的词语意指出现该词前面的元件或者物件涵盖出现在该词后面列举的元件或者物件及其等同，而不排除其他元件或者物件。“连接”或者“相连”等类似的词语并非限定于物理的或者机械的连接，而是可以包括电性的连接，不管是直接的还是间接的。“上”、“下”、 “左”、“右”等仅用于表示相对位置关系，当被描述对象的绝对位置改变后，则该相对位置关系也可能相应地改变。
显示基板通常包括显示区域以及围绕显示区域的周边区域，显示区域具有多个子像素，用于显示。多个子像素中的至少部分子像素包括发光器件和驱动发光器件发光的像素驱动电路。周边区域包括向像素驱动电路提供控制信号的控制电路以及电源总线等结构。
在显示装置大屏化以及窄边框的发展趋势下，显示基板的周边区域的上述控制电路以及电源总线等结构的排布空间需要尽可能的小，此时，电路排布过于紧凑容易信号串扰等问题，因此，如何合理利用有限的排布空间布局上述电路结构是优化显示基板结构的重要方向。
在显示基板的多个子像素中，像素驱动电路通常实现为3T1C(三个薄膜晶体管和一个存储电容)、7T1C(七个薄膜晶体管和一个存储电容)、8T1C(八个薄膜晶体管和一个存储电容)或者8T2C(八个薄膜晶体管和两个存储电容)等结构，以实现驱动发光器件的效果。例如，下面以3T1C结构的像素驱动电路为例进行介绍，但是本公开的实施例对于像素驱动电路的具体结构不做限制。
例如，该3T1C结构的像素驱动电路包括用于驱动发光器件发光的驱动子电路和用于检测该子像素电特性以实现外部补偿的检测子电路。例如，图1示出了本公开至少一实施例提供的一种3T1C像素驱动电路的示意图。
参照图1，该像素驱动电路包括第一晶体管T1、第二晶体管T2、第三晶体管T3和存储电容Cst。第一晶体管T1例如为驱动晶体管，第二晶体管T2例如为数据写入晶体管。第二晶体管T2的第一源漏电极与存储电容Cst的第一电容电极Ca和第一晶体管T1的栅极电连接，第二晶体管T2的第二源漏电极配置为接收数据信号DT，第二晶体管T2配置为响应于第一控制信号G1将该数据信号DT写入第一晶体管T1的栅极和存储电容Cst；第一晶体管T1的第一源漏电极与存储电容Cst的第二电容电极Cb电连接，并配置为与发光器件EM的第一电极电连接，第一晶体管T1的第二源漏电极配置为接收第一电源电压V1(例如通过电源信号线VDD接受高电源电压)，第一晶体管T1配置为在第一晶体管T1的栅极的电压的控制下控制用于驱动发光器件的电流；第三晶体管T3的第一源漏电极与第一晶体管T1的第一源漏电极以及存储电容Cst的第二电容电极Cb电连接，第三晶体管T3的第二源 漏电极配置为与检测线SEN连接以连到外部检测电路，第三晶体管T3配置为响应于第二控制信号G2检测所属的子像素的电特性以实现外部补偿；该电特性例如包括第一晶体管T1的阈值电压和/或载流子迁移率，或者发光器件EM的阈值电压、驱动电流等。该外部检测电路例如为包括数模转换器(DAC)和模数转换器(ADC)等的常规电路，本公开的实施例对此不作赘述。
例如，图1所示的存储电容Cst还包括第三电容电极Cc，该第三电容电极Cc位于第一电容电极Ca远离第二电容电极Cb的一侧且与第二电容电极Cb电连接从而形成并联电容的结构，增大存储电容Cst的电容值。例如，发光器件EM的第二电极与电源信号线VSS电连接，以接收低电源电压。
本公开的实施例中采用的晶体管均可以为薄膜晶体管或其他特性相同的开关器件。这里采用的晶体管的源极、漏极在结构上可以是对称的，所以其源极、漏极在结构上可以是没有区别的。在本公开的实施例中，为了区分晶体管除栅极之外的两个电极，直接描述了其中一个电极为第一源漏电极，另一个电极为第二源漏电极。此外，按照晶体管的特性区分可以将晶体管分为N型和P型晶体管。当晶体管为P型晶体管时，开启电压为低电平电压(例如，0V、-5V、-10V或其他合适的电压)，关闭电压为高电平电压(例如，5V、10V或其他合适的电压)；当晶体管为N型晶体管时，开启电压为高电平电压(例如，5V、10V或其他合适的电压)，关闭电压为低电平电压(例如，0V、-5V、-10V或其他合适的电压)。需要说明的是，在下面的描述中均以图1中的晶体管为N型晶体管为例进行说明，然而该描述不作为对本公开的限制。
下面结合图2A-图2C所示的信号时序图对图1所示的像素驱动电路的工作原理进行说明，其中图2A示出了该像素驱动电路在显示过程的信号时序图，图2B和图2C示出了该像素驱动电路在检测过程的信号时序图。
例如，如图2A所示，每一帧图像的显示过程包括数据写入和复位阶段1以及发光阶段2。图2A示出了每个阶段中各个信号的时序波形。该3T1C像素驱动电路的一种工作过程包括：在数据写入和复位阶段1，第一控制信号G1和第二控制信号G2均为开启信号，第二晶体管T2和第三晶体管T3导通，数据信号DT经第二晶体管T2传输至第一晶体管T1的栅极，第一开关K1关闭，模数转换器通过检测线SEN及第三晶体管T3向发光器件EM 的第一电极(例如阳极)写入复位信号，第一晶体管T1导通并产生驱动电流将发光器件的第一电极充电至工作电压；在发光阶段2，第一控制信号G1和第二控制信号G2均为关闭信号，由于存储电容Cst的自举效应，存储电容Cst两端的电压保持不变，第一晶体管T1工作在饱和状态且电流不变，并驱动发光器件发光。
例如，图2B示出了该像素驱动电路在进行阈值电压的检测时的信号时序图。该3T1C像素驱动电路的一种工作过程包括：第一控制信号G1和第二控制信号G2均为开启信号，第二晶体管T2和第三晶体管T3导通，数据信号DT经第二晶体管T2传输至第一晶体管T1的栅极；模数转换器通过检测线SEN及第三晶体管T3向发光器件EM的第一电极(节点S)写入复位信号，第一晶体管T1导通并对节点S进行充电直至第一晶体管T1截止，数模转换器对检测线SEN上的电压取样即可得到第一晶体管T1的阈值电压。该过程例如可以在显示装置关机时进行。
例如，图2C示出了该像素驱动电路在进行载流子迁移率的检测时的信号时序图。该3T1C像素驱动电路的一种工作过程包括：在第一阶段，第一控制信号G1和第二控制信号G2均为开启信号，第二晶体管T2和第三晶体管T3导通，数据信号DT经第二晶体管T2传输至第一晶体管T1的栅极；模数转换器通过检测线SEN及第三晶体管T3向发光器件EM的第一电极(节点S)写入复位信号；在第二阶段，第一控制信号G1为关闭信号，第二控制信号G1为开启信号，第二晶体管T2关断，第三晶体管T3导通，并将检测线SEN浮置；由于存储电容Cst的自举效应，存储电容Cst两端的电压保持不变，第一晶体管T1工作在饱和状态且电流不变并驱动发光器件发光，然后数模转换器对检测线SEN上的电压取样，并结合发光电流的大小和持续时间可以计算出第一晶体管T1中的载流子迁移率。例如，该过程可以在显示阶段之间的消隐阶段进行。
通过上述检测可以得到第一晶体管T1的电特性并实现相应的补偿算法。
例如，显示基板的周边区域包括分别为电源信号线VDD以及电源信号线VSS提供电源信号的电源总线，由于电源信号线VDD用于传输高电平信号，该高电平信号容易与显示基板上传输的其他信号产生串扰，因此需要对电源总线的排布进行优化设计。
本公开至少一实施例提供一种显示基板，该显示基板具有显示区域以及至少部分围绕显示区域的周边区域，且包括衬底基板、多个子像素、第一电源信号线、第二电源信号线、第一电源信号总线和第二电源信号总线；多个子像素设置在衬底基板上且位于显示区域，第一电源信号线和第二电源信号线设置在衬底基板上且至少部分位于显示区域，第一电源信号线配置为向多个子像素中的至少部分传输第一电源信号，第二电源信号线配置为向多个子像素中的至少部分传输不同于第一电源信号的第二电源信号；第一电源信号总线和第二电源信号总线设置在衬底基板上且位于周边区域，第一电源信号线与第一电源信号总线电连接，第二电源信号线与第二电源信号总线电连接，第二电源信号总线包括设置在第一电源信号总线靠近显示区域一侧的第一部分以及设置在第一电源信号总线远离显示区域一侧的第二部分，以至少部分围绕第一电源信号总线。
在本公开实施例提供的上述显示基板中，在周边区域，第二电源信号总线至少部分围绕第一电源信号总线，从而可以达到为第一电源信号总线屏蔽电磁干扰的作用，使第一电源信号总线的信号传输更准确，提高显示基板的显示效果。
下面，通过几个具体的实施例来详细介绍本公开实施例提供的显示基板。
本公开至少一实施例提供一种显示基板，图3示出了该显示基板的平面示意图，图4示出了图3中的显示基板在虚线框区域的放大示意图，图5示出了图4中的显示基板在虚线框区域的放大示意图，图6示出了显示基板的子像素的部分截面示意图。
如图3所示，该显示基板具有显示区域AA以及至少部分围绕显示区域AA的周边区域NA。结合图3-图6，该显示基板还包括衬底基板101、多个子像素SP、第一电源信号线VDD、第二电源信号线VSS、第一电源信号总线VDB和第二电源信号总线VSB等结构。
多个子像素SP设置在衬底基板101上且位于显示区域AA，用于实现显示效果。第一电源信号线VDD和第二电源信号线VSS设置在衬底基板101上且至少部分位于显示区域AA。第一电源信号线VDD配置为向多个子像素SP中的至少部分传输第一电源信号，第二电源信号线VSS配置为向多个子像素SP中的至少部分传输不同于第一电源信号 的第二电源信号。
例如，在一些实施例中，第一电源信号的电位高于第二电源信号的电位，也即，第一电源信号线VDD用于传输高电源电压，第二电源信号线VSS用于传输低电源电压。例如，在一些实施例中，第二电源信号总线VSB可以接地。
第一电源信号总线VDB和第二电源信号总线VSB设置在衬底基板101上且位于周边区域NA，第一电源信号线VDD与第一电源信号总线VDB电连接，以从第一电源信号总线VDB获取第一电源信号。例如，在一些实施例中，第一电源信号线VDD可以从显示区域AA延伸至周边区域NA，以与第一电源信号总线VDB电连接。第二电源信号线VSS与第二电源信号总线VSV电连接，以从第二电源信号总线VSB获取第二电源信号。例如，在一些实施例中，第二电源信号线VSS可以从显示区域AA延伸至周边区域NA，以与第二电源信号总线VSV电连接。
例如，如图4和图5所示，第二电源信号总线VSB包括设置在第一电源信号总线VDB靠近显示区域AA一侧(图中的下侧)的第一部分VSB1以及设置在第一电源信号总线VDB远离显示区域AA一侧(图中的上侧)的第二部分VSB2，以使得第二电源信号总线VSB至少部分围绕第一电源信号总线VDB。由此，第二电源信号总线VSB至少可以达到在第一电源信号总线VDB的相对两侧(图中的上下两侧)为第一电源信号总线VDB屏蔽电磁干扰的作用，使第一电源信号总线VDB的信号传输更准确，提高显示基板的显示效果。
例如，在一些实施例中，如图6所示，显示基板还包括遮光层SH，遮光层SH设置在衬底基板101上，例如，多个子像素的每个包括发光器件EM以及驱动发光器件的像素驱动电路，像素驱动电路设置在遮光层SH的远离衬底基板101的一侧。例如，像素驱动电路包括薄膜晶体管(图6中示出为驱动晶体管)和存储电容等结构。薄膜晶体管包括设置在遮光层SH的远离衬底基板101一侧的有源层Ta、设置在有源层Ta的远离衬底基板101一侧的栅极Tg和设置在栅极Tg远离衬底基板101一侧的源漏电极Td和Ts，源漏电极Td和Ts分别通过过孔与有源层Ta电连接。
例如，在垂直于衬底基板101的方向上，也即图6中的竖直方向上， 遮光层SH与有源层Ta至少部分交叠，从而达到为有源层Ta遮光的效果，避免外界光照射到有源层Ta而影响薄膜晶体管的正常工作。
例如，如图6所示，存储电容包括第一电容电极Ca、第二电容电极Cb以及第三电容电极Cc，在垂直于衬底基板101的方向上，第一电容电极Ca和第二电容电极Cb彼此交叠以构成第一电容C1，第一电容电极Ca和第三电容电极Cc彼此交叠以构成第一电容C2，第一电容C1和第一电容C2并联，由此可以增大存储电容的电容量。
例如，如图6所示，第一电容电极Ca与有源层Ta同层设置，第二电容电极Cb与源漏电极Td和Ts同层设置，第三电容电极Cc与遮光层SH同层设置，以简化显示基板的制备工艺，并避免显示基板具有过多的功能层而增加显示基板的厚度，由此利于显示基板的薄型化设计。
需要注意的是，在本公开的实施例中，“同层设置”为两个或多个功能层或结构层在显示基板的层级结构中同层且同材料形成，即在制备工艺中，该两个功能层或结构层可以由同一个材料层形成，且可以通过同一构图工艺形成所需要的图案和结构，由此可简化显示基板的制备工艺。
例如，在一些实施例中，第一电源信号总线VDB与遮光层SH同层设置。例如，第二电源信号总线VSB的第一部分VSB1与源漏电极Td和Ts同层设置。例如，第二电源信号总线VSB的第二部分VSB2与栅极Tg同层设置，由此可进一步简化显示基板的制备工艺，并避免显示基板具有过多的结构层，使显示基板薄型化；另外，第一电源信号总线VDB、第二电源信号总线VSB的第一部分VSB1和第二部分VSB2分别采用不同的金属层的制作，可以增大第一电源信号总线VDB与第二电源信号总线VSB的距离，因此可以避免信号线过近产生短路等不良现象。
例如，在一些实施例中，如图4所示，第二电源信号总线VSB还包括电连接第一部分VSB1和第二部分VSB3的第三部分VSB3和第四部分VSB4，第三部分VSB3和第四部分VSB4位于第一电源信号总线VDS的相对两侧，例如图4中的左右两侧，此时，第一部分VSB1、第二部分VSB、第三部分VSB3和第四部分VSB4一起共同围绕第一电源信号总线VDB。例如，如图4所示，第一部分VSB1、第二部分VSB、 第三部分VSB3和第四部分VSB4完全围绕第一电源信号总线VDB，以充分为第一电源信号总线VDB实现防信号串扰的作用。
例如，在一些实施例中，如图4所示，第三部分VSB3和第四部分VSB4可以与第一部分VSB1同层设置，且与第一部分VSB一体连接，第三部分VSB3和第四部分VSB4通过过孔与第二部分VSB2电连接，从而第二电源信号总线VSB的第一部分VSB1、第二部分VSB、第三部分VSB3和第四部分VSB4形成一个整体，用于传输相同的低电源信号，并且可以降低第二电源信号总线VSB的压降。
例如，在一些实施例中，如图4所示，第三部分VSB3和第四部分VSB4的结构对称，也即具有基本相同的形状、尺寸以及布局等，从而可以保持显示基板左右两侧的信号传输性能基本一致，提高显示基板的显示均匀性。
例如，在一些实施例中，如图5所示，显示基板还包括第一电源连接线DL，第一电源连接线DL可以与第一电源信号总线VDB同层设置，也即与遮光层SH同层设置，第一电源连接线DL用于电连接第一电源信号总线VDB与第一电源信号线VDD。
例如，在一些实施例中，第一电源连接线DL可以与第一电源信号总线VDB同层设置且一体连接。
例如，在一些实施例中，如图5所示，第一电源信号线VDD可以与源漏电极Td和Ts同层设置，并通过转接过孔V与第一电源连接线DL电连接。例如，在一些实施例中，第二电源信号线VSS与源漏电极Td和Ts同层设置，且与第二电源信号总线VSB的第一部分VSB1一体连接。
例如，如图5所示，第二电源信号线VSS从显示区域AA延伸至周边区域NA并与第二电源信号总线VSB的第一部分VSB1电连接，例如一体连接。
例如，在一些实施例中，如图5所示，在垂直于衬底基板101的方向上，第二电源信号总线VSB的第一部分VSB1与第一电源连接线DL至少部分交叠，且第一部分VSB1包括在垂直于衬底基板101的方向上与第一电源连接线DL交叠的第一镂空部分H1，由此可以减小第一电源连接线DL与第一部分VSB1的交叠面积，避免第一电源连接线DL 与第一部分VSB1形成寄生电容等结构影响电信号的正常传输。
例如，在一些实施例中，如图5所示，第二电源信号总线VSB的第一部分VSB1还包括在垂直于衬底基板101的方向上与第一电源连接线DL不交叠的第二镂空部分H2。第二镂空部分H2的设置可以增加区域透明度，并减小大面积设置的第一部分VSB1在不同区域的刻蚀差异，提高大面积设置的第一部分VSB1的刻蚀均匀性。
例如，在一些实施例中，如图4和图5所示，在垂直于衬底基板101的方向上，第二电源信号总线VSB的第三部分VSB3和第四部分VSB4中的至少一个(例如第三部分VSB3和第四部分VSB4二者)与第一电源连接线DL至少部分交叠，且第三部分VSB3和第四部分VSB4中的至少一个(例如第三部分VSB3和第四部分VSB4二者)包括在垂直于衬底基板101的方向上与第一电源连接线DL交叠的第三镂空部分H3，由此可以减小第一电源连接线DL与第三部分VSB3和第四部分VSB4的交叠面积。
例如，在其他实施例中，第三部分VSB3和第四部分VSB4还可以包括在垂直于衬底基板101的方向上与第一电源连接线DL不交叠的镂空部(图中未示出)，以提高第三部分VSB3和第四部分VSB4的刻蚀均匀性。
例如，在一些实施例中，如图5所示，第一电源连接线DL可以包括沿第一方向(图中的竖直方向)延伸的第一走线部分DL1以及沿第二方向(图中的水平方向)延伸的第二走线部分DL2，第一方向不同于第二方向，例如，第一方向垂直于第二方向。例如，结合图4和图5，第一走线部分DL1包括多条第一走线，多条第一走线相互平行；第二走线部分DL2包括相对设置的两条第二走线，该两条第二走线设置在同一直线上。例如，部分第一走线直接与第一电源信号总线VDB连接，部分第一走线与第二走线连接，并通过第二走线与第一电源信号总线VDB电连接。
例如，在垂直于衬底基板101的方向上，第一走线部分DL1与第二电源信号总线VSB的第一部分VSB1至少部分交叠且与第一镂空部分H1交叠，第二走线部分DL2与第二电源信号总线VSB的第三部分VSB3和第四部分VSB4中的至少一个(例如第三部分VSB3和第四部 分VSB4二者)交叠，且与第三镂空部分H3交叠。
例如，在一些实施例中，如图6所示，显示基板还包括平坦化层PLN以及第一电极层。平坦化层PLN设置在源漏电极Td和Ts的远离衬底基板101的一侧，从而平坦化像素驱动电路，提供平坦的表面，以利于第一电极层的设置。结合图4和图6，平坦化层PLN包括设置在周边区域NA的暴露第二电源信号总线VSB的第一部分VSB1的第一过孔V1以及设置在显示区域AA的暴露源漏电极Ts的第二过孔V2。
例如，如图6所示，第一电极层设置在平坦化层PLN的远离衬底基板101的一侧，结合图5和图6，第一电极层包括设置在显示区域AA的第一电极E1以及设置在周边区域NA的连接电极EL，第一电极E1通过第二过孔V2与源漏电极Ts电连接，连接电极EL通过第一过孔V1与第二电源信号总线VSB的第一部分VSB1电连接。例如，第一电极E1可以作为发光器件EM的阳极。
例如，在一些实施例中，如图6所示，显示基板还包括像素界定层PDL，像素界定层PDL设置在第一电极层的远离衬底基板101一侧，结合图5和图6，像素界定层PDL包括设置在周边区域NA的连接开口PDL1以及设置在显示区域AA的子像素开口PDL2，连接开口PDL1暴露连接电极EL，子像素开口PDL2暴露第一电极E1，从而限定出发光器件EM的有效发光区域。
例如，在一些实施例中，如图6所示，显示基板还包括发光材料层E2以及第二电极层E3。发光材料层E2至少部分设置在子像素开口PDL2中，从而可以被子像素开口PDL2暴露的第一电极E1驱动而发光。第二电极层E3设置在发光材料层E2的远离衬底基板101的一侧。例如，第二电极层E3可以作为发光器件EM的阴极。例如，在一些实施例中，第二电极层E3可以为整面形成的电极层，也即在衬底基板上连续设置为片状，并从显示区域AA延伸至周边区域NA，且通过连接开口PLN1与连接电极EL电连接，从而第二电极层E3可以与第二电源信号总线VSB的第一部分VSB1电连接，以接收低电源信号。
例如，在一些实施例中，如图5所示，第二电极层E3终止于第一电源信号总线VDS的靠近显示区域AA的一侧，例如第二电极层E3的终止边界线为E3D，由此，第二电极层E3与第一电源信号总线VDB 具有间隔，也即边界线为E3D与第一电源信号总线VDB具有间隔，例如间隔距离大于1.0微米，例如为1.20微米、1.30微米、1.35微米、1.40微米、1.45微米或者1.50微米等。由此可以降低第二电极层E3与第一电源信号总线VDB发生短路的风险，提高显示基板的制备良率。
例如，在一些实施例中，显示基板还可以包括设置在衬底基板101上的阻挡层和缓冲层(图中未示出)等结构，以防止杂质从衬底基板101进入到衬底基板101上的各个功能层中。例如，如图6所示，显示基板还可以包括设置在遮光层SH上的绝缘层102、设置在有源层Ta上的栅绝缘层GI、设置在栅极Tg上的层间绝缘层IDL、设置在源漏电极Td和Ts上的钝化层PVX以及设置在第二电极层上的封装层(图中未示出)等结构。
例如，钝化层PVX具有与平坦化层PLN的第二过孔V2贯穿的过孔PVX1，从而第一电极E1通过第二过孔V2和过孔PVX1与源漏电极Ts电连接。例如，钝化层PVX还包括与第一过孔V1贯穿的过孔PVX2(参见图11A，稍后详述)，从而连接电极EL通过第一过孔V1以及过孔PVX2与第二电源信号总线VSB的第一部分VSB1电连接。
例如，封装层可以为复合封装层，包括多个无机封装层与有机封装层的叠层，例如无机封装层/有机封装层/无机封装层的三层叠层结构，以具有更好封装效果。例如，显示基板还可以包括设置在封装层上的盖板(例如玻璃透明盖板)等结构，本公开的实施例对显示基板上的其他结构不做具体限定。
例如，本公开的实施例中，衬底基板101可以采用玻璃、石英等刚性基板或者聚酰亚胺(PI)等柔性基板。有源层Ta以及第一电容电极Ca的材料包括但不限于硅基材料(非晶硅a-Si，多晶硅p-Si等)、金属氧化物半导体(IGZO，ZnO，AZO，IZTO等)以及有机物材料(六噻吩，聚噻吩等)。在制备过过程中，第一电容电极Ca的半导体材料被导体化，以具有良好的导电性。遮光层SH、第三电容电极Cc以及第一电源信号总线VDD可以采用铜(Cu)、铝(Al)、钼(Mo)、镁(Mg)、钛(Ti)、钨(W)等金属材料或者合金材料。例如，栅极Tg以及第二电源信号总线VSB的第二部分VSB2可以采用铜(Cu)、铝(Al)、钼(Mo)、镁(Mg)、钛(Ti)、钨(W)等金属材料或 者合金材料。例如，栅极Tg以及第二电源信号总线VSB的第二部分VSB2可以为单层或者多层结构，例如钼钛合金与铜的叠层结构等。例如，源漏电极Td和Ts、第二电容电极Cb以及第二电源信号总线VSB的第一部分VSB1、第三部分VSB3和第四部分VSB4可以采用铜(Cu)、铝(Al)、钼(Mo)、镁(Mg)、钛(Ti)、钨(W)等金属材料或者合金材料，例如也可以形成为单层或者多层结构，例如钼钛合金与铜的叠层结构等。
例如，绝缘层102、栅绝缘层GI、层间绝缘层IDL、钝化层PVX以及无机封装层可以为无机绝缘层，例如采用氧化硅(SiOx)、氮化硅(SiNy)或者氮氧化硅(SiOxNy)等无机绝缘材料制作。例如，平坦化层PLN、像素界定层PDL以及有机封装层可以为有机绝缘层，例如可以采用聚酰亚胺(PI)、丙烯酸酯、环氧树脂、聚甲基丙烯酸甲酯(PMMA)等有机绝缘材料制作。
例如，第一电极E1以及连接电极EL可以采用具有高功函数的材料，例如透明金属氧化物，例如ITO、IZO等，例如，第一电极E1还可以包括Ag等金属层，从而形成透明金属氧化物/金属层的多层结构。例如，发光材料层E2可以包括有机发光材料，从而发光器件EM形成为有机发光器件(OLED)；或者，在另一些实施例中，发光材料层E2也可以包括量子点发光材料，从而发光器件EM形成为量子点器件(QLED)。例如，第二电极层E3可以采用镁(Mg)、锂(Li)、铝(Al)、银(Ag)等金属材料或者合金材料等。本公开的实施例对各个功能层的材料不做限制。
例如，图7-图13B示出了显示基板的各个功能层的部分平面示意图以及各个功能层依次叠层的部分平面示意图。下面，以图7-图13B示出的结构为例对显示基板的各个功能层及其相对位置关系进行介绍。
例如，图7示出了遮光层SH所在的第一导电层的部分平面示意图，如图7所示，第一导电层包括遮光层SH、第一电源信号总线VDB、第一电源信号连接线DL等结构。
例如，在制备过程中，可以采用溅射工艺在衬底基板101上形成第一导电层的材料，并经过光刻工艺对第一导电层的材料进行图案化，以得到遮光层SH、第一电源信号总线VDB、第一电源信号连接线DL等 结构的图案。
例如，光刻工艺可以包括光刻胶的涂覆、曝光、显影以及刻蚀等工艺，具体可以参见相关技术，在此不再赘述。
例如，参考图6，第一导电层上可以形成绝缘层102，在制备过程中，可以采用沉积工艺形成绝缘层102的材料，绝缘层102的材料可以包括SiNx、SiOx或SiOxNy的一种或多种，厚度可以为150nm-500nm，例如200nm、300nm或者400nm等。
例如，在制备过程中，可以采用溅射工艺在绝缘层102上形成半导体氧化物，例如IGZO、ZnON、ITZO等非晶氧化物形成半导体材料层，并经过光刻工艺对半导体材料层进行图案化，形成有源层Ta以及第一电容电极Ca的图案，例如，后续可以对第一电容电极Ca的图案以及部分有源层Ta的图案进行导体化处理，例如掺杂处理，以具有良好的导电性。
例如，在制备过程中，可以采用沉积工艺形成栅绝缘层GI的材料，再用溅射工艺在栅绝缘层GI的材料上形成第二导电层的材料，第二导电层的材料的沉积厚度可以为200nm-1000nm，例如400nm、600nm或者800nm等，并经过光刻工艺形成栅极Tg以及第二电源信号总线VSB的第二部分VSB2，如图8A所示。例如，上述光刻工艺中使用的光刻胶图案可以不剥离，该光刻胶图案可以作为掩模，采用干刻蚀工艺对栅绝缘层GI的材料进行刻蚀以形成栅绝缘层GI的图形，并采用NH
3、N
2或H
2等气体对露在外面的半导体材料层进行导体化处理，以使被处理的半导体材料层具有良好的导电性。
例如，图8B示出了第二导电层与第一导电层叠层的部分平面示意图，如图8B所示，第二电源信号总线VSB的第二部分VSB2位于第一电源信号总线VDB的远离显示区域AA的一侧。
例如，图9A示出了层间绝缘层IDL的部分平面示意图，如图9所示，层间绝缘层IDL包括用于电连接第二电源信号总线VSB的第三部分VSB3(以及第四部分VSB4)与第二部分VSB2的过孔VS1以及用于电连接源漏电极Ts/Td与有源层Ta的过孔VS2。
例如，在制备过程中，可以采用沉积工艺在第二导电层上沉积层间绝缘层IDL的材料，并通过干刻工艺得到过孔VS1以及过孔VS2。例 如，层间绝缘层IDL的材料可以为SiNx或SiOx形成的单层或多层结构。
例如，图9B示出了层间绝缘层IDL与第二导电层、第一导电层叠层的部分平面示意图，如图9B所示，过孔VS1暴露第二电源信号总线VSB的第二部分VSB2，过孔VS2暴露有源层Ta。
例如，在制备过程中，可以采用溅射工艺在层间绝缘层IDL上形成第三导电层的材料，第三导电层的材料的沉积厚度可以为200nm-1000nm，并经过光刻工艺形成源漏电极Ts/Td以及第一电源信号线VDD、第二电源信号线VSS、第二电源信号总线VSB的第一部分VSB1、第三部分VSB3(以及第四部分VSB4)，如图10A所示。例如，第一部分VSB1具有第一镂空部分H1以及第二镂空部分H2，第三部分VSB3(以及第四部分VSB4)具有第三镂空部分H3。
例如，图10B示出了第三导电层与层间绝缘层IDL、第二导电层、第一导电层叠层的部分平面示意图，如图10B所示，第二电源信号总线VSB的第三部分VSB3(以及第四部分VSB4)通过过孔VS1与第二部分VSB2电连接，源漏电极Ts/Td通过过孔VS2与有源层Ta电连接，图中未具体示出，可参考图6。
例如，图11A示出了钝化层PVX和平坦化层PLN的部分平面示意图。在制备过程中，可以采用沉积工艺在第三导电层上形成钝化层PVX的材料，例如SiO
2，并经过光刻工艺形成钝化层PVX的图案，钝化层PVX包括位于显示区域AA的暴露源漏电极Ts的过孔PVX1以及位于周边区域NA的暴露第一部分VSB1的过孔PXV2。
例如，可以采用涂覆的方式在钝化层PVX形成平坦化层PLN的材料，例如聚酰亚胺，经230度后烘去除材料中的水和有机溶剂，形成厚度为约2.0μm～3.5μm的平坦化层PLN，之后通过曝光和显影形成位于周边区域NA并与过孔PXV2贯穿的第一过孔V1和位于显示区域AA并与过孔PVX1贯穿的第二过孔V2。
例如，图11B示出了钝化层PVX和平坦化层PLN与第三导电层、层间绝缘层IDL、第二导电层、第一导电层叠层的部分平面示意图，如图11B所示，在周边区域NA，第一过孔V1和过孔PXV2暴露第一部分VSB1。在显示区域AA，第二过孔V2和过孔PVX1暴露源漏电极 Ts，图11B中未示出，可参考图6。
例如，图12A示出了第一电极层的部分平面示意图。如图12A所示，第一电极层包括位于显示区域AA的第一电极E1以及位于周边区域NA的连接电极EL。在制备过程中，可以采用溅射工艺在平坦化层PLN上形成第一电极层的材料，材料的厚度为约100nm-600nm，例如200nm、300nm、400nm或者500nm等，并经过光刻工艺得到第一电极E1以及连接电极EL的图案。
例如，图12B示出了第一电极层与钝化层PVX、平坦化层PLN、第三导电层、层间绝缘层IDL、第二导电层、第一导电层叠层的部分平面示意图，如图12B所示，连接电极EL通过钝化层PVX和平坦化层PLN在周边区域NA的过孔与第一部分VSB1电连接。第一电极E1通过钝化层PVX和平坦化层PLN在显示区域AA的过孔与源漏电极Ts电连接，图12B中未具体示出，可以参考图6。
例如，图13A示出了像素界定层PLN的部分平面示意图，图中的阴影部分为像素界定层PLN的材料被去除的部分。例如，像素界定层PLN包括子像素开口区域PDL3，子像素开口区域PDL3具有用于多个子像素的子像素开口PDL2，子像素开口PDL2暴露第一电极E1，参考图6。像素界定层PLN还包括连接开口PDL1,连接开口PDL1暴露连接电极EL，以便于后续形成的第二电极层E2通过连接开口PDL1与连接电极EL电连接，进而与第二电源信号总线VSB的第一部分VSB1电连接。
例如，在制备过程中，可以采用涂覆工艺形成像素界定层PLN的材料，经过前烘、曝光、显影等形成连接开口PDL1、子像素开口PDL2等像素界定层PLN的图形，然后经230度后烘去除像素界定层PLN中的水和有机溶剂，最终形成厚度为1.8μm-2.0μm的像素界定层PLN。
例如，图13B示出了像素界定层PLN与第一电极层、钝化层PVX、平坦化层PLN、第三导电层、层间绝缘层IDL、第二导电层、第一导电层叠层的部分平面示意图，如图13B所示，连接开口PDL1暴露连接电极EL，以便于后续形成的第二电极层E2通过连接开口PDL1与连接电极EL电连接。
例如，显示基板上还具有发光材料层E2(例如通过喷墨打印的方 式形成)、第二电极层E3(例如采用溅射的方式形成)、封装层等结构，其形成方式以及具体结构可以参见相关技术以及图6的描述等，在此不再赘述。
在本公开的实施例中，显示区域AA中的第二电源信号线VSS和第一电源信号线VDD均与源漏电极Ts和Td同层设置，第一电源信号线VDD通过过孔转接至第一电源信号总线VDB；第一电源信号总线VDB与遮光层SH同层设置，第二电源信号总线VSB的不同部分分别与栅极Tg和源漏电极Ts/Td同层设置，可以增大高低电源信号线的距离，同时第一电源信号总线VDB远离第二电极层E3，可以防止第一电源信号总线VDB与第二电极层E3发生短路，提高显示基板的良率；第二电源信号总线VSB的的不同部分分别布局在靠近显示区域AA的一侧和远离显示区域AA的一侧，以至少部分环绕第一电源信号总线VDB，可以为第一电源信号总线VDB提供电磁屏蔽作用；第二电极层E3通过像素界定层PDL中的连接开口，并利用与第一电极E1同层设置的连接电极EL与第二电源信号总线VSB电连接，有利于第二电极层E3与第二电源信号总线VSB的搭接；另外，与第一电源信号总线VDB电连接的第一电源连接线DL与第二电源信号总线VSB交叠处采用挖槽设计，也即第二电源信号总线VSB具有第一镂空部分以及第三镂空部分，可以避免形成寄生电容；大面积设置的第二电源信号总线VSB还具有第二镂空部分，可以增加透明区域以及减小刻蚀差异，由此可保证显示基板的良率并提升显示效果。
综上，本公开实施例提供的显示基板可以在实现窄边框、大屏化的同时，具有更好的显示效果以及制备良率。
还有以下几点需要说明：
(1)本公开实施例的附图只涉及到与本公开实施例涉及到的结构，其他结构可参考通常设计。
(2)为了清晰起见，在用于描述本公开的实施例的附图中，层或区域的厚度被放大或缩小，即这些附图并非按照实际的比例绘制。可以理解，当诸如层、膜、区域或基板之类的元件被称作位于另一元件“上”或“下”时，该元件可以“直接”位于另一元件“上”或“下”或者可以存在中间元件。
(3)在不冲突的情况下，本公开的实施例及实施例中的特征可以 相互组合以得到新的实施例。
以上，仅为本公开的具体实施方式，但本公开的保护范围并不局限于此，本公开的保护范围应以权利要求的保护范围为准。
Claims (20)
- 一种显示基板，具有显示区域以及至少部分围绕所述显示区域的周边区域，且包括：衬底基板，多个子像素，设置在所述衬底基板上且位于所述显示区域，第一电源信号线和第二电源信号线，设置在所述衬底基板上且至少部分位于所述显示区域，其中，所述第一电源信号线配置为向所述多个子像素中的至少部分传输第一电源信号，所述第二电源信号线配置为向所述多个子像素中的至少部分传输不同于所述第一电源信号的第二电源信号；第一电源信号总线和第二电源信号总线，设置在所述衬底基板上且位于所述周边区域，其中，所述第一电源信号线与所述第一电源信号总线电连接，所述第二电源信号线与所述第二电源信号总线电连接，所述第二电源信号总线包括设置在所述第一电源信号总线靠近所述显示区域一侧的第一部分以及设置在所述第一电源信号总线远离所述显示区域一侧的第二部分，以至少部分围绕所述第一电源信号总线。
- 根据权利要求1所述显示基板，还包括：遮光层，设置在所述衬底基板上，其中，所述多个子像素的每个包括发光器件以及驱动所述发光器件的像素驱动电路，所述像素驱动电路设置在所述遮光层的远离所述衬底基板的一侧，所述第一电源信号总线与所述遮光层同层设置。
- 根据权利要求2所述显示基板，其中，所述像素驱动电路包括薄膜晶体管，所述薄膜晶体管包括设置在所述遮光层的远离所述衬底基板一侧的栅极和位于所述栅极远离所述衬底基板一侧的源漏电极，所述第一部分与所述源漏电极同层设置。
- 根据权利要求3所述显示基板，其中，所述第二部分与所述栅极同层设置。
- 根据权利要求1-4任一所述显示基板，其中，所述第二电源信 号总线还包括电连接所述第一部分和所述第二部分的第三部分和第四部分，所述第三部分和所述第四部分位于所述第一电源信号总线的相对两侧，所述第一部分、所述第二部分、所述第三部分和所述第四部分一起共同围绕所述第一电源信号总线。
- 根据权利要求5所述显示基板，其中，所述第三部分和所述第四部分与所述第一部分同层设置，且与所述第一部分一体连接。
- 根据权利要求5或6所述显示基板，其中，所述第三部分和所述第四部分的结构对称。
- 根据权利要求3所述显示基板，还包括：第一电源连接线，与所述第一电源信号总线同层设置，电连接所述第一电源信号总线与所述第一电源信号线。
- 根据权利要求8所述显示基板，其中，所述第一电源信号线与所述源漏电极同层设置，并通过转接过孔与所述第一电源连接线电连接。
- 根据权利要求3所述显示基板，其中，所述第二电源信号线与所述源漏电极同层设置。
- 根据权利要求10所述显示基板，其中，所述第二电源信号线从所述显示区域延伸至所述周边区域并与所述第一部分电连接。
- 根据权利要求1-11任一所述显示基板，其中，所述第一电源信号的电位高于所述第二电源信号的电位。
- 根据权利要求3或4所述显示基板，还包括：平坦化层，设置在所述源漏电极的远离所述衬底基板的一侧，包括设置在所述周边区域的暴露所述第一部分的第一过孔以及设置在所述显示区域的暴露所述源漏电极的第二过孔，第一电极层，设置在所述平坦化层的远离所述衬底基板的一侧，包括设置在所述显示区域的第一电极以及设置在所述周边区域的连接电极，所述第一电极通过所述第二过孔与所述源漏电极电连接，所述连接电极通过所述第一过孔与所述第一部分电连接。
- 根据权利要求13所述显示基板，还包括：像素界定层，设置在所述第一电极层的远离所述衬底基板一侧，包 括设置在所述周边区域的连接开口以及设置在所述显示区域的子像素开口，所述连接开口暴露所述连接电极，所述子像素开口暴露所述第一电极。
- 根据权利要求14所述显示基板，还包括：发光材料层，至少部分设置在所述子像素开口中，第二电极层，设置在所述发光材料层的远离所述衬底基板的一侧，并从所述显示区域延伸至所述周边区域，且通过所述连接开口与所述连接电极电连接。
- 根据权利要求15所述显示基板，其中，所述第二电极层终止于所述第一电源信号总线的靠近所述显示区域的一侧，且与所述第一电源信号总线具有间隔。
- 根据权利要求8或9所述显示基板，其中，在垂直于所述衬底基板的方向上，所述第一部分与所述第一电源连接线至少部分交叠，且所述第一部分包括在垂直于所述衬底基板的方向上与所述第一电源连接线交叠的第一镂空部分。
- 根据权利要求17所述显示基板，其中，所述第一部分还包括在垂直于所述衬底基板的方向上与所述第一电源连接线不交叠的第二镂空部分。
- 根据权利要求17或18所述显示基板，其中，在垂直于所述衬底基板的方向上，所述第三部分和所述第四部分中的至少一个与所述第一电源连接线至少部分交叠，且所述第三部分和所述第四部分中的至少一个包括在垂直于所述衬底基板的方向上与所述第一电源连接线交叠的第三镂空部分。
- 根据权利要求19所述显示基板，其中，所述第一电源连接线包括沿第一方向延伸的第一走线部分以及沿第二方向延伸的第二走线部分，所述第一方向不同于所述第二方向，在垂直于所述衬底基板的方向上，所述第一走线部分与所述第一部分至少部分交叠且与所述第一镂空部分交叠，所述第二走线部分与所述第三部分和所述第四部分中的至少一个交叠，且与所述第三镂空部分交叠。
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| PCT/CN2022/094081 WO2023221086A1 (zh) | 2022-05-20 | 2022-05-20 | 显示基板 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN117441128A true CN117441128A (zh) | 2024-01-23 |
Family
ID=88834398
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202280001321.6A Pending CN117441128A (zh) | 2022-05-20 | 2022-05-20 | 显示基板 |
Country Status (2)
| Country | Link |
|---|---|
| CN (1) | CN117441128A (zh) |
| WO (1) | WO2023221086A1 (zh) |
Family Cites Families (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR102028176B1 (ko) * | 2013-06-03 | 2019-11-05 | 삼성디스플레이 주식회사 | 유기 발광 표시 장치 및 그 제조 방법 |
| CN107622749B (zh) * | 2017-09-08 | 2019-10-01 | 上海天马有机发光显示技术有限公司 | 一种显示面板、电致发光显示面板及显示装置 |
| CN110690365A (zh) * | 2019-11-08 | 2020-01-14 | 京东方科技集团股份有限公司 | 显示基板及其显示装置 |
| CN114026693A (zh) * | 2020-04-08 | 2022-02-08 | 京东方科技集团股份有限公司 | 阵列基板及其制备方法、显示装置 |
| EP4152400A4 (en) * | 2020-05-12 | 2023-08-09 | BOE Technology Group Co., Ltd. | DISPLAY SUBSTRATE AND DISPLAY DEVICE |
| KR20220067647A (ko) * | 2020-11-17 | 2022-05-25 | 삼성디스플레이 주식회사 | 표시 장치 |
-
2022
- 2022-05-20 CN CN202280001321.6A patent/CN117441128A/zh active Pending
- 2022-05-20 WO PCT/CN2022/094081 patent/WO2023221086A1/zh active Application Filing
Also Published As
| Publication number | Publication date |
|---|---|
| WO2023221086A1 (zh) | 2023-11-23 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US11825723B2 (en) | Touch panel display | |
| US10658434B2 (en) | Display device with an integrated touch sensor utilizing bridge structures | |
| CN108022948B (zh) | 有机发光显示装置及其制造方法 | |
| US20200119120A1 (en) | Array substrate and manufacturing method therefor, and display device | |
| CN108231830B (zh) | 有机发光显示装置 | |
| CN108242457B (zh) | 显示装置 | |
| CN104733499B (zh) | 有机发光二极管显示装置及其制造方法 | |
| CN109326624B (zh) | 像素电路、其制造方法及显示装置 | |
| CN111682031B (zh) | 一种显示基板及其制备方法、显示装置 | |
| KR20180062229A (ko) | 표시 장치용 기판과, 그를 포함하는 유기 발광 표시 장치 및 그 제조 방법 | |
| CN111627973B (zh) | 一种显示基板及其制备方法、显示装置 | |
| US20220415259A1 (en) | Display apparatus and driving method therefor | |
| CN111834292B (zh) | 一种显示基板及其制作方法、显示面板及显示装置 | |
| EP3992705A1 (en) | Display substrate and display device | |
| US20230026444A1 (en) | Display device and driving method therefor | |
| CN115497998A (zh) | 显示基板及其制备方法、显示装置 | |
| CN113450715B (zh) | 显示基板及其制备方法、显示装置 | |
| WO2023221086A1 (zh) | 显示基板 | |
| CN113851490A (zh) | 显示基板及其制备方法、显示装置 | |
| CN115735427A (zh) | 显示基板及其制备方法、显示装置 | |
| WO2023122888A1 (zh) | 显示基板及其制备方法、显示装置 | |
| WO2022204922A1 (zh) | 显示基板及其制作方法以及显示装置 | |
| WO2023184163A1 (zh) | 显示基板及显示装置 | |
| US20230180521A1 (en) | Display Substrate, Preparation Method thereof, and Display Apparatus | |
| US20240172476A1 (en) | Display Substrate and Display Apparatus |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination |