JPWO2021084902A5 - - Google Patents

Download PDF

Info

Publication number
JPWO2021084902A5
JPWO2021084902A5 JP2021554128A JP2021554128A JPWO2021084902A5 JP WO2021084902 A5 JPWO2021084902 A5 JP WO2021084902A5 JP 2021554128 A JP2021554128 A JP 2021554128A JP 2021554128 A JP2021554128 A JP 2021554128A JP WO2021084902 A5 JPWO2021084902 A5 JP WO2021084902A5
Authority
JP
Japan
Prior art keywords
substrate
chips
bonded
manufacturing
chip
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2021554128A
Other languages
English (en)
Other versions
JPWO2021084902A1 (ja
JP7330284B2 (ja
Filing date
Publication date
Application filed filed Critical
Priority claimed from PCT/JP2020/033410 external-priority patent/WO2021084902A1/ja
Publication of JPWO2021084902A1 publication Critical patent/JPWO2021084902A1/ja
Publication of JPWO2021084902A5 publication Critical patent/JPWO2021084902A5/ja
Application granted granted Critical
Publication of JP7330284B2 publication Critical patent/JP7330284B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Claims (16)

  1. 複数のチップと、複数の前記チップが一時的に接合された第1基板と、複数の前記チップを介して前記第1基板に接合された第2基板とを含む積層基板を準備することと、
    前記第1基板及び前記第2基板に接合された複数の前記チップを、第3基板のデバイス層を含む片面に接合すべく、前記第1基板から分離することと、
    を有する、チップ付き基板の製造方法。
  2. 複数の前記チップと前記第1基板との分離は、前記第1基板を厚み方向に分割する予定の分割面にレーザー光線で複数の改質層を形成することと、複数の前記改質層を起点に前記第1基板を分割することと、を含む、請求項1に記載のチップ付き基板の製造方法。
  3. 前記第1基板は、シリコンウェハと、前記シリコンウェハと前記チップとの間にて前記レーザー光線を吸収する吸収層とを含み、
    前記レーザー光線は、前記シリコンウェハを通り、前記吸収層に前記改質層を形成する、請求項2に記載のチップ付き基板の製造方法。
  4. 前記吸収層は、シリコン酸化層である、請求項3に記載のチップ付き基板の製造方法。
  5. 前記レーザー光線の波長は、8.8μm~11μmである、請求項2~4のいずれか1項に記載のチップ付き基板の製造方法。
  6. 複数の前記チップと前記第1基板との分離は、前記第1基板の前記分割面での分割後に、前記チップに付着する前記第1基板の残留物を除去することを更に含む、請求項2~5のいずれか1項に記載のチップ付き基板の製造方法。
  7. 前記第1基板から分離した複数の前記チップを、前記第2基板に接合した状態で、前記第3基板の前記デバイス層を含む片面に接合することを更に有する、請求項1~6のいずれか1項に記載のチップ付き基板の製造方法。
  8. 複数の前記チップを、1つずつ、前記第1基板の片面に一時的に接合することと、
    前記第1基板に接合された複数の前記チップを、前記第2基板の前記第1基板との対向面に接合することと、
    を更に有する、請求項1~7のいずれか1項に記載のチップ付き基板の製造方法。
  9. 複数のチップを、1つずつ、第1基板の片面に一時的に接合することと、
    前記第1基板に接合された複数の前記チップを、第2基板の前記第1基板との対向面に接合することと、
    前記第1基板及び前記第2基板に接合された複数の前記チップを、前記第1基板から分離することと、
    前記第1基板から分離した複数の前記チップを、前記第2基板に接合した状態で、第3基板のデバイス層を含む片面に接合することと、
    を有する、チップ付き基板の製造方法。
  10. 複数の前記チップと前記第1基板との接合後、複数の前記チップと前記第2基板との接合前に、複数の前記チップを薄化し、厚みを均一化することを更に有する、請求項8又は9に記載のチップ付き基板の製造方法。
  11. 複数の前記チップの薄化後、複数の前記チップと前記第2基板との接合前に、前記チップと前記第2基板とを接合する接合層を、前記チップの表面に形成することを更に有する、請求項10に記載のチップ付き基板の製造方法。
  12. 前記接合層の形成後、複数の前記チップと前記第2基板の接合前に、前記接合層の前記第基板との接触面を平坦化することを更に有する、請求項11に記載のチップ付き基板の製造方法。
  13. 複数のチップと、複数の前記チップが一時的に接合された第1基板と、複数の前記チップを介して前記第1基板に接合された第2基板とを含む積層基板を搬送する搬送部と、
    前記第1基板を厚み方向に分割する予定の分割面にレーザー光線で複数の改質層を形成するレーザー加工部と、
    複数の前記改質層を起点に前記第1基板を分割する分割部とを有する、基板処理装置。
  14. 前記第1基板は、シリコンウェハと、前記シリコンウェハと前記チップとの間にて前記レーザー光線を吸収する吸収層とを含み、
    前記レーザー光線は、前記シリコンウェハを通り、前記吸収層に前記改質層を形成する、請求項13に記載の基板処理装置。
  15. 前記吸収層は、シリコン酸化層である、請求項14に記載の基板処理装置。
  16. 前記レーザー加工部は、前記レーザー光線の光源であるCOレーザーを含む、請求項14又は15に記載の基板処理装置。
JP2021554128A 2019-10-29 2020-09-03 チップ付き基板の製造方法、及び基板処理装置 Active JP7330284B2 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2019196386 2019-10-29
JP2019196386 2019-10-29
PCT/JP2020/033410 WO2021084902A1 (ja) 2019-10-29 2020-09-03 チップ付き基板の製造方法、及び基板処理装置

Publications (3)

Publication Number Publication Date
JPWO2021084902A1 JPWO2021084902A1 (ja) 2021-05-06
JPWO2021084902A5 true JPWO2021084902A5 (ja) 2022-06-27
JP7330284B2 JP7330284B2 (ja) 2023-08-21

Family

ID=75714631

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2021554128A Active JP7330284B2 (ja) 2019-10-29 2020-09-03 チップ付き基板の製造方法、及び基板処理装置

Country Status (6)

Country Link
US (1) US20220406603A1 (ja)
JP (1) JP7330284B2 (ja)
KR (1) KR20220091511A (ja)
CN (1) CN114586135A (ja)
TW (1) TW202135276A (ja)
WO (1) WO2021084902A1 (ja)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPWO2022255189A1 (ja) * 2021-06-03 2022-12-08
JPWO2023032833A1 (ja) * 2021-09-06 2023-03-09

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH04340251A (ja) * 1991-02-07 1992-11-26 Fujitsu Ltd 半導体装置の製造方法
JP2004288689A (ja) * 2003-03-19 2004-10-14 Matsushita Electric Ind Co Ltd 電子部品製造方法および電子部品の集合体の製造方法
JP2015046569A (ja) 2013-07-31 2015-03-12 マイクロン テクノロジー, インク. 半導体装置の製造方法
WO2018003602A1 (ja) * 2016-06-28 2018-01-04 リンテック株式会社 整列治具、整列方法及び転着方法
CN106601657B (zh) * 2016-12-12 2019-12-17 厦门市三安光电科技有限公司 微元件的转移系统、转移方法、制造方法、装置和电子设备
EP3590130A1 (de) * 2017-03-02 2020-01-08 EV Group E. Thallner GmbH Verfahren und vorrichtung zum bonden von chips
TW201911457A (zh) * 2017-07-26 2019-03-16 優顯科技股份有限公司 用於批量移轉微半導體結構之方法
TWI653694B (zh) 2017-09-13 2019-03-11 英屬開曼群島商錼創科技股份有限公司 微型發光元件陣列製造方法、轉移載板以及微型發光元件陣列
WO2019098102A1 (ja) * 2017-11-16 2019-05-23 リンテック株式会社 半導体装置の製造方法

Similar Documents

Publication Publication Date Title
US7572350B2 (en) Method of cutting laminate, apparatus for manufacturing laminate, method of manufacturing laminate, and laminate
TWI655744B (zh) 積層元件的製造方法
TWI684222B (zh) 半導體裝置之製造方法
JP5221279B2 (ja) 積層デバイスの製造方法
JPWO2021084902A5 (ja)
TWI699827B (zh) 處理基板的方法
JP2006229021A (ja) ウエーハの分割方法
KR102349663B1 (ko) 웨이퍼의 가공 방법
JP2009514185A (ja) ダイボンディング
KR20190008103A (ko) 유리 인터포저의 제조 방법
JP2011035245A (ja) 板状ワークの分割方法
KR102340168B1 (ko) 인터포저의 제조 방법
KR20180050225A (ko) 웨이퍼의 가공 방법
KR101779053B1 (ko) 적층 세라믹 기판의 분단 방법
TW201535781A (zh) 光裝置
TWI582843B (zh) The manufacturing method of the attached wafer
JP5975763B2 (ja) ウエーハの加工方法
US7491288B2 (en) Method of cutting laminate with laser and laminate
JP6298699B2 (ja) ウェーハの加工方法
JP2016174098A (ja) 半導体製造方法および半導体製造装置
JP2015204314A (ja) 積層基板の加工方法
JP2011134849A (ja) 複合基板の製造方法
JP2022034898A (ja) 半導体装置の製造方法および半導体装置
JP2017050408A (ja) 積層ウェーハの製造方法
JP6710465B2 (ja) ウェーハの加工方法