TWI699827B - 處理基板的方法 - Google Patents

處理基板的方法 Download PDF

Info

Publication number
TWI699827B
TWI699827B TW106103163A TW106103163A TWI699827B TW I699827 B TWI699827 B TW I699827B TW 106103163 A TW106103163 A TW 106103163A TW 106103163 A TW106103163 A TW 106103163A TW I699827 B TWI699827 B TW I699827B
Authority
TW
Taiwan
Prior art keywords
substrate
hole
laser beam
region
pulsed laser
Prior art date
Application number
TW106103163A
Other languages
English (en)
Other versions
TW201737333A (zh
Inventor
森數洋司
Original Assignee
日商迪思科股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 日商迪思科股份有限公司 filed Critical 日商迪思科股份有限公司
Publication of TW201737333A publication Critical patent/TW201737333A/zh
Application granted granted Critical
Publication of TWI699827B publication Critical patent/TWI699827B/zh

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02002—Preparing wafers
    • H01L21/02005—Preparing bulk and homogeneous wafers
    • H01L21/02008—Multistep processes
    • H01L21/0201—Specific process step
    • H01L21/02013—Grinding, lapping
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02002—Preparing wafers
    • H01L21/02005—Preparing bulk and homogeneous wafers
    • H01L21/0203—Making porous regions on the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/268—Bombardment with radiation with high-energy radiation using electromagnetic radiation, e.g. laser radiation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/304—Mechanical treatment, e.g. grinding, polishing, cutting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/30604—Chemical etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/3065—Plasma etching; Reactive-ion etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31105—Etching inorganic layers
    • H01L21/31111—Etching inorganic layers by chemical means
    • H01L21/31116—Etching inorganic layers by chemical means by dry-etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/32115—Planarisation
    • H01L21/3212—Planarisation by chemical mechanical polishing [CMP]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67092—Apparatus for mechanical treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/544—Marks applied to semiconductor devices or parts, e.g. registration marks, alignment structures, wafer maps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L21/6836—Wafer tapes, e.g. grinding or dicing support tapes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68327—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used during dicing or grinding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/6834—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used to protect an active side of a device or wafer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/544—Marks applied to semiconductor devices or parts
    • H01L2223/54453—Marks applied to semiconductor devices or parts for use prior to dicing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/146—Mixed devices
    • H01L2924/1461—MEMS

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • High Energy & Nuclear Physics (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Optics & Photonics (AREA)
  • Health & Medical Sciences (AREA)
  • Toxicology (AREA)
  • Electromagnetism (AREA)
  • Inorganic Chemistry (AREA)
  • Plasma & Fusion (AREA)
  • Laser Beam Processing (AREA)
  • Mechanical Treatment Of Semiconductor (AREA)
  • Dicing (AREA)
  • Arc Welding In General (AREA)

Abstract

處理基板的方法。本發明涉及一種處理基板的方法，該基板具有第一表面和與第一表面相反的第二表面，第一表面具有器件區域，其中，器件區域中形成有多個器件。該方法包括以下步驟：在沿著第二表面的多個位置中從第二表面側向基板施加脈衝雷射光束，以便在基板中形成多個孔區域，每個孔區域從第二表面朝向第一表面延伸。每個孔區域由改性區域和改性區域中向第二表面開放的空間組成。該方法還包括以下步驟：研磨基板的其中已經形成多個孔區域的第二表面，以調節基板厚度。

Description

處理基板的方法
發明領域 本發明涉及一種處理基板的方法，該基板具有第一表面和與第一表面相反的第二表面，第一表面具有器件區域，其中，器件區域中形成有多個器件。
發明背景 在光學器件製造處理中，例如由n型氮化物半導體層和p型氮化物半導體層組成的光學器件層形成在單晶基板(諸如藍寶石基板、碳化矽(SiC)基板或氮化鎵(GaN)基板)的前側上，或者形成在玻璃基板的前側上。光學器件層形成在單晶基板或玻璃基板的前側上的器件區域中。
光學器件層由交叉分隔線(還被稱為“街道”)來分隔，以限定分別形成諸如發光二極體(LED)和鐳射二極體的光學器件的單獨區域。通過在單晶基板或玻璃基板的前側上提供光學器件層，形成光學器件晶圓。光學器件晶圓沿著分隔線被分離(例如被切割)，以劃分形成光學器件的單獨區域，從而獲得作為晶片或管芯的各個光學器件。
還採用大致與上面詳細說明的相同方法來從基板(諸如單晶基板、玻璃基板、複合基板或多晶基板)獲得例如各個半導體器件、電源器件、醫療器件、電氣部件或MEMS器件，基板具有形成這些器件的器件區域。
上面提及的製造處理通常包括用於調節基板厚度的研磨步驟。研磨步驟從基板的與上面形成器件區域的基板前側相反的後側開始執行。
特別地，為了實現電子設備的尺寸減小，必須減小器件(諸如光學器件、半導體器件、電源器件、醫療器件、電氣部件或MEMS器件)的尺寸。因此，在上述研磨步驟中將上面形成有器件的基板研磨到µm範圍(例如在從30µm到200µm的範圍內)的厚度。
然而，在已知器件製造處理中，諸如例如通過燃燒基板表面或不穩定且緩慢的研磨處理(尤其是在基板由難以研磨的材料製成時，材料諸如玻璃、矽(Si)、砷化鎵(GaAs)、氮化鎵(GaN)、磷化鎵(GaP)、砷化銦(InAs)、磷化銦(InP)、碳化矽(SiC)、氮化矽(SiN)、鉭酸鋰(LT)、鈮酸鋰(LN)、藍寶石(Al2 O3 )、氮化鋁(AlN)、氧化矽(SiO2 )等)，在研磨處理中產生諸如對基板的損壞的問題。
進一步地，當研磨由這種難以處理的材料製成的基板時，發生所使用的研磨裝置的顯著磨損，這導致研磨裝置(特別是其中包括的磨輪)減少的使用壽命，由此導致增加的處理成本。
因此，仍然需要允許以高效、可靠且成本有效的方式處理基板的處理基板的方法。
發明概要 因此，本發明的目的是提供一種允許以高效、可靠且成本有效的方式處理基板的處理基板的方法。該目標由具有請求項1的技術特徵的基板處理方法來實現。本發明的優選實施方式遵循從屬申請專利範圍。
本發明提供了一種處理基板的方法，該基板具有第一表面和與第一表面相反的第二表面，第一表面具有器件區域，其中，器件區域中形成有多個器件。該方法包括以下步驟：在沿著第二表面的多個位置中從第二表面側向基板施加脈衝雷射光束，以便在基板中形成多個孔區域，每個孔區域從第二表面朝向第一表面延伸。每個孔區域由改性區域和改性區域中向第二表面開放的空間組成。該方法還包括以下步驟：研磨基板的已經形成多個孔區域的第二表面，以調節基板厚度。
脈衝雷射光束在沿著第二表面的多個位置中(即，在第二表面上的多個位置中)被施加至基板。
在本發明的方法中，脈衝雷射光束在沿著第二表面的多個位置中被施加至基板。因此，孔區域形成在沿著第二表面的多個位置中。
根據本發明的處理方法，脈衝雷射光束在沿著第二表面的多個位置中從第二表面側被施加至基板，以便在基板中形成多個孔區域。通過形成這些孔區域，降低基板在形成孔區域的區域中的強度。
因此，極大地便於研磨基板的已經形成多個孔區域的第二表面。由於形成孔區域引起的基板強度的降低，顯著提高了研磨處理的穩定性和可靠性，這允許準確地控制所得到的基板厚度。進一步地，研磨處理可以更高效地(特別是以更高研磨速度)被執行。
因為通過形成孔區域降低基板的強度，所以即使在研磨由難以處理的材料製成的基板(諸如上面列出的那些基板)時，也可以顯著減少用於研磨基板的研磨裝置的磨損。因此，顯著延長研磨裝置(特別是研磨裝置內包括的磨輪)的使用壽命，這導致處理成本降低。
而且，沿著第二表面的多個孔區域的形成有助於實現研磨裝置(諸如磨輪)的所謂自磨銳。由此，在執行研磨基板的第二表面的步驟時，同時調節研磨裝置。這樣，可以可靠地避免研磨裝置的堵塞(clogging)。因此，研磨可以以更高處理負載來執行，這進一步增加了處理速率。
進一步地，孔區域的形成使得第二表面粗糙。由於表面粗糙度的該增加，可以在研磨步驟期間刨光(dress)用於研磨第二表面的研磨裝置，諸如磨輪。這樣，減少研磨負載，並且可靠地防止基板表面燃燒。
因此，本發明的處理方法允許以有效、可靠且成本有效的方式處理基板。
脈衝雷射光束可以具有允許雷射光束傳輸通過基板的波長。
脈衝雷射光束可以以相鄰位置不彼此交疊的這種方式在沿著第二表面的多個位置中被施加至基板。
脈衝雷射光束可以以相鄰位置之間的距離(即，相鄰位置的中心之間的距離)在3µm至50µm範圍(優選地為5µm至40µm，並且更優選地為8µm至30µm)內的這種方式在沿著第二表面的多個位置中被施加至基板。多個孔區域可以形成在基板中，使得相鄰孔區域的中心之間的距離在3µm至50µm範圍(優選地為5µm至40µm，並且更優選地為8µm至30µm)內。特別優選地，相鄰孔區域的中心之間的距離在8µm至10µm的範圍內。
孔區域可以彼此等距隔開。另選地，相鄰或鄰近孔區域中的一些或所有到彼此可以具有不同距離。
孔區域可以以在每mm2 400至100000個孔區域(優選地為每mm2 600至50000個孔區域，並且更優選地為每mm2 1000至20000個孔區域)的範圍內的面密度在第二表面上形成。
孔區域的直徑可以沿著從基板的第二表面朝向基板的第一表面的方向大致恒定。
孔區域可以具有在1µm至30µm(優選地為2µm至20µm，並且更優選地為3µm至10µm)範圍內的直徑。
特別優選地，孔區域可以具有在2µm至3µm範圍內的直徑。
多個孔區域優選地形成在基板中，使得相鄰或鄰近孔區域的改性區域不彼此交疊。這樣，可以特別可靠地確保基板維持用於特別是在研磨基板的第二表面的步驟中允許基板的高效進一步處理的足夠程度的強度或魯棒性。
優選地，相鄰或鄰近孔區域的外緣之間的距離為至少1µm。
多個孔區域可以形成在基板中，使得相鄰或鄰近孔區域的改性區域至少部分彼此交疊。在一些實施方式中，相鄰或鄰近孔區域的改性區域僅沿著孔區域的沿著基板的厚度的延伸的一部分彼此交疊。例如，相鄰或鄰近孔區域的改性區域可以僅沿著孔區域的沿著基板的厚度更靠近基板的第二表面的延伸的一部分彼此交疊。相鄰或鄰近孔區域的改性區域可以被構造為沿著孔區域的沿著基板的厚度更靠近基板的第一表面的延伸的一部分彼此不交疊。
多個孔區域可以形成在基板中，使得相鄰或鄰近孔區域的空間至少部分彼此交疊。在一些實施方式中，相鄰或鄰近孔區域的空間僅沿著孔區域的沿著基板的厚度的延伸的一部分彼此交疊。例如，相鄰或鄰近孔區域的空間可以僅沿著孔區域的沿著基板的厚度更靠近基板的第二表面的延伸的一部分彼此交疊。相鄰或鄰近孔區域的空間可以被構造為沿著孔區域的沿著基板的厚度更靠近基板的第一表面的延伸的一部分彼此不交疊。
孔區域中的一些或全部可以具有大致圓柱形狀或錐形狀。
孔區域中的一些或全部可以大致具有圓柱的形狀，縱向圓柱軸沿著從基板的第二表面朝向第一表面的方向來佈置。在這種情況下，孔區域的直徑沿著從基板的第二表面朝向基板的第一表面的方向可以是大致恒定的。
孔區域中的一些或全部可以具有錐形狀，其中，孔區域沿著它們沿著基板的厚度的延伸逐漸變細。孔區域可以沿從基板的第二表面朝向基板的第一表面的方向逐漸變細。在這種情況下，孔區域的直徑在從基板的第二表面朝向第一表面的方向上減小。
在脈衝雷射光束的焦點位於第二表面上或在從第二表面朝向第一表面的方向上離第二表面一距離的條件下，脈衝雷射光束可以被施加至基板。
基板可以由對脈衝雷射光束透明的材料製成。在這種情況下，多個孔區域通過施加具有允許雷射光束傳輸通過基板的波長的脈衝雷射光束形成在基板中。
在脈衝雷射光束的焦點位於第二表面上或在與從第二表面朝向第一表面的方向相反的方向上離第二表面一距離的條件下，脈衝雷射光束可以被施加至基板。在這種情況下，在脈衝雷射光束的焦點位於第二表面上或在從第二表面遠離第一表面的方向上離第二表面一距離的條件下，脈衝雷射光束被施加至基板。
可以通過施加具有由基板材料吸收的這種波長的脈衝雷射光束來在基板中形成多個孔區域。在這種情況下，孔區域通過鐳射燒蝕來形成。該方法對於處理碳化矽(Sic)基板(諸如SiC晶圓)是特別高效的。
孔區域的縱橫比被定義為由孔區域的直徑除以孔區域沿著基板厚度的延伸(即，孔區域在基板厚度方向上延伸的長度)。孔區域可以具有1：5或更小(優選地為1：10或更小，並且更優選地為1：20或更小)的縱橫比。大致1：5的縱橫比允許使用特別簡單的處理設置。對於大致1：20或更小的縱橫比，孔區域可以以特別高效的方式來形成。
孔區域可以具有17.5µm或更大(優選地為35µm或更大，並且更優選地為70µm或更大)的直徑。這樣，孔區域沿著350µm或更多基板厚度的延伸可以憑藉上面識別的孔區域的縱橫比來高效且可靠地實現。
基板可以為單晶基板或玻璃基板或複合基板(諸如複合半導體基板，例如GaAs基板)或多晶基板(諸如陶瓷基板)。在特別優選的實施方式中，基板是單晶基板或玻璃基板。
改性區域是基板的已經通過施加脈衝雷射光束被改性(modify)的區域。例如，改性區域可以是基板材料的結構已經通過施加脈衝雷射光束被改性的基板的區域。
改性區域可以是非晶區域或形成裂縫的區域。在特別優選的實施方式中，改性區域是非晶區域。
如果改性區域是形成裂縫的區域(即，已經形成裂縫)，則裂縫可以是微裂縫。裂縫可以具有µm範圍內的維數，例如長度和/或寬度。例如，裂縫可以具有5µm至100µm範圍內的寬度和/或100µm至1000µm範圍內的長度。
在本發明的方法的一些實施方式中，基板是單晶基板，並且該方法包括以下步驟：在沿著第二表面的多個位置中從第二表面側向單晶基板施加脈衝雷射光束，以便在單晶基板中形成多個孔區域，每個孔區域從第二表面朝向第一表面延伸，其中，每個孔區域由非晶區域和非晶區域中向第二表面開放的空間組成；以及研磨單晶基板的已經形成多個孔區域的第二表面，以調節基板厚度。非晶區域使基板在已經形成多個孔區域的區域中更脆弱，由此便於研磨處理。在脈衝雷射光束的焦點位於第二表面上或在從第二表面朝向第一表面的方向上離第二表面一距離的條件下，脈衝雷射光束可以被施加至單晶基板。
在本發明的方法的一些實施方式中，基板是複合基板或多晶基板，並且該方法包括以下步驟：在沿著第二表面的多個位置中從第二表面側向基板施加脈衝雷射光束，以便在基板中形成多個孔區域，每個孔區域從第二表面朝向第一表面延伸，其中，每個孔區域由非晶區域和非晶區域中向第二表面開放的空間組成；以及研磨基板的已經形成多個孔區域的第二表面，以調節基板厚度。非晶區域使基板在已經形成多個孔區域的區域中更脆弱，由此便於研磨處理。
在本發明的方法的一些實施方式中，基板是玻璃基板，並且該方法包括以下步驟：在沿著第二表面的多個位置中從第二表面側向玻璃基板施加脈衝雷射光束，以便在玻璃基板中形成多個孔區域，每個孔區域從第二表面朝向第一表面延伸，其中，每個孔區域由形成裂縫的區域和該區域中向第二表面開放的空間組成；以及研磨玻璃基板的已經形成多個孔區域的第二表面，以調節基板厚度。裂縫使基板在已經形成多個孔區域的區域中更脆弱，由此便於研磨處理。裂縫可以是微裂縫。
孔區域中的一些或全部可以被形成為僅沿著基板在從第二表面朝向第一表面的方向上的厚度的一部分延伸。在這種情況下，孔區域的改性區域中的空間向基板的第二表面開放但不向第一表面開放。孔區域中的一些或全部可以被形成為沿著基板的厚度的30%或更多(優選地為40%或更多，更優選地為50%或更多，甚至更優選地為60%或更多，並且仍然甚至更優選地為70%或更多)延伸。
特別優選地，孔區域沿著基板厚度的延伸被選擇為使得該延伸與在研磨步驟中或在研磨步驟和隨後應力釋放步驟(諸如拋光和/或蝕刻步驟)的序列中基板材料要被去除的深度相同。
通過這樣選擇孔區域的延伸，可以確保基板的在研磨步驟中要研磨或在研磨步驟和隨後應力釋放步驟的序列中要去除的整個部分的強度通過形成孔區域來降低。由此，研磨處理或研磨處理和隨後應力釋放處理的序列可以以特別高程度的效率和可靠性來進行。
進一步地，基板的形成孔區域的部分在研磨步驟或研磨步驟和隨後應力釋放步驟的序列中被完全去除，使得在研磨之後或在研磨和應力釋放之後，沒有孔區域留在基板中。
通過將孔區域形成為僅沿著基板厚度的一部分延伸，可以可靠地避免由脈衝雷射光束對在器件區域中形成的器件的任何損壞。
例如，通過將脈衝雷射光束的焦點定位成在從第二表面朝向第一表面的方向上離第二表面適當距離處或在與從第二表面朝向第一表面的方向相反的方向上離第二表面適當距離處，可以準確地控制孔區域沿著基板厚度的延伸量。
第二表面可以沿著孔區域的在從第二表面朝向第一表面的方向上的整個延伸範圍(entire extension)被研磨。在這種情況下，在研磨步驟中要研磨的基板的整個部分的強度通過形成孔區域被降低。因此，研磨處理可以以特別高程度的效率和可靠性來進行。
進一步地，基板的形成孔區域的部分在研磨步驟中被完全去除，使得在研磨之後沒有孔區域留在基板中。
孔區域可以形成在整個第二表面上。這樣，可以以特別可靠且高效的方式降低基板的強度，由此進一步便於研磨處理。
另選地，孔區域可以僅形成在第二表面的一部分上。
特別地，多個分隔線可以存在於第一表面上，分隔線分隔多個器件，並且孔區域可以僅形成在與分隔線大致相反的第二表面的區域中。這裡，術語“大致”定義第二表面的與分隔線相反且形成孔區域的區域可以具有與分隔線相同的寬度或與分隔線的寬度偏離多達±100µm的寬度。
形成在基板的第一表面上的分隔線在大致垂直於其延伸方向的方向上可以具有在30µm至200µm(優選地為30µm至150µm，並且更優選地為30µm至120µm)範圍內的寬度。
通過僅在第二表面的與分隔線大致相反的區域中形成孔區域，可以可靠地確保器件區域中所形成的器件不被施加於基板的脈衝雷射光束損壞。
特別地，孔區域中的一些或全部可以在沒有脈衝雷射光束對器件的損壞的任何風險的情況下被形成為沿著基板的整個厚度延伸。在這種情況下，各個孔區域的改性區域中的空間向基板的第二表面和第一表面開放。
通過將孔區域形成為沿著基板的整個厚度延伸，便於沿著分隔線切割基板的步驟。特別地，孔區域在分隔線處的存在降低基板在待切割的基板部分中的強度，使得可以以特別高效且可靠的方式來切割基板。
基板例如可以通過使用機械切割裝置(諸如刀片或鋸子)、通過鐳射切割、通過等離子體切割(例如，使用等離子體源)等被切割。進一步地，還可以使用這些方法的組合。
如果孔區域被形成為沿著基板的整個厚度延伸，則例如以更高效方式(特別地以增加的處理速度)來執行基板沿著分隔線的機械切割。比如，對於刀片或鋸子切割處理的情況，可以顯著增加刀片或鋸子切割速度。
如果孔區域在切割處理之後保留在基板的單獨部分上，則隨後例如可以通過拋光或蝕刻所得到的基板部分(例如，晶片或管芯)的外表面或側表面來去除它們。
研磨基板的第二表面可以在沿著分隔線切割基板之前被執行。
研磨基板的第二表面可以在沿著分隔線切割基板之後被執行。特別地，可以在形成孔區域的步驟之後但在研磨步驟之前或在形成孔區域的步驟和研磨步驟之前沿著分隔線切割基板。在這種情況下，優選地，在孔區域形成步驟之後但在研磨步驟之前執行切割步驟。
特別地，在沿著分隔線切割基板的步驟中，基板可以僅沿著基板厚度的一部分被切割。隨後，可以在切割步驟之後執行基板第二表面的研磨。
研磨可以以關於將基板厚度減小至對應於基板已經沿著分隔線被切割的深度(即，對應於切割步驟的切割深度)的厚度的這種方式來進行。在這種情況下，在研磨步驟中去除由切割處理沿著分隔線尚未到達的基板材料，使得由研磨處理沿著分隔線分開基板。
由此，基板的第二表面的研磨可以沿著基板厚度的剩餘部分來執行(在該剩餘部分中，在切割步驟中沒有去除基板材料)，以便沿著分隔線分開基板。
通過以上面詳細說明的方式在研磨步驟中分開基板，可以以特別可靠、準確且高效的方式來處理基板。
特別地，在研磨之前(即，在基板厚度減小之前)對基板執行沿著分隔線切割基板的步驟。因此，可以可靠地避免在沿著分隔線的切割期間基板的任何變形，諸如基板翹曲等。進一步地，顯著減小切割期間施加至基板的應力，這允許獲得具有增加的管芯強度的晶片或管芯。可以防止對所得到的晶片或管芯的任何損壞(諸如裂縫或後側碎片的形成)。
而且，因為僅沿著基板厚度的一部分沿著分隔線切割基板，所以提高切割處理的效率(特別是處理速度)。而且，延長用於切割步驟的切割裝置的使用壽命。
脈衝雷射光束可以以相鄰位置之間的距離(即，相鄰位置的中心之間的距離)在3µm至50µm(優選地為5µm至40µm，並且更優選地為8µm至30µm)範圍內的這種方式，在第二表面的大致與分隔線相反的區域中的多個位置中被施加至基板。多個孔區域可以形成在第二表面的與分隔線大致相反的區域中，使得相鄰孔區域的中心之間的距離在3µm至50µm(優選地為5µm至40µm，並且更優選地為8µm至30µm)範圍內。特別優選地，相鄰孔區域的中心之間的距離在8µm至10µm的範圍內。
孔區域可以彼此等距離地隔開。另選地，相鄰或鄰近孔區域中的一些或所有彼此可以具有不同距離。
孔區域可以以在每mm2 400至100000個孔區域(優選地為每mm2 600至50000個孔區域，並且更優選地為每mm2 1000至20000個孔區域)的範圍內的面密度在第二表面的與分隔線大致相反的區域中上形成。
至少一個束阻擋層可以存在於第一表面上，其中，至少一個束阻擋層在從第一表面朝向第二表面的方向上被佈置在器件下面，並且至少一個束阻擋層對脈衝雷射光束是不透明的。
通過在第一表面上提供至少一個這種束阻擋層，可以可靠地確保可靠地避免由脈衝雷射光束對器件區域中形成的器件的任何損壞。
至少一個束阻擋層可以被構造為例如通過吸收或反射脈衝雷射光束來阻擋脈衝雷射光束。
至少一個束阻擋層例如可以為金屬層或高反射塗層，諸如金屬高反射塗層或介電多層高反射塗層。
至少一個束阻擋層可以至少在整個器件區域上延伸。這樣，可以以特別簡單且可靠的方式來避免由脈衝雷射光束對器件區域中所形成的器件的任何損壞。
多個單獨束阻擋層可以存在於第一表面上，其中，每個束阻擋層設置在從第一表面朝向第二表面的方向上被佈置在各個器件下面。這樣，可以顯著減少形成束阻擋層所要求的材料量。
本發明的方法還可以包括以下步驟：在研磨第二表面之後拋光第二表面。通過在研磨步驟之後拋光第二表面，可以釋放研磨期間在基板中所生成的任何應力。拋光步驟例如可以是幹拋光步驟、濕拋光步驟、化學機械拋光(CMP)步驟或磨光步驟。
本發明的方法還可以包括以下步驟：在研磨第二表面之後蝕刻第二表面。通過在研磨步驟之後蝕刻第二表面，可以釋放研磨期間在基板中所生成的任何應力。蝕刻步驟可以為幹蝕刻步驟(諸如等離子體蝕刻步驟)或濕蝕刻步驟。
進一步地，拋光和蝕刻的組合也可以在基板的研磨之後被施加至基板的第二表面。
基板可以由對脈衝雷射光束透明的材料製成。在這種情況下，多個孔區域通過施加具有允許雷射光束傳輸通過基板的波長的脈衝雷射光束形成在基板中。
另選地，可以通過施加具有由基板材料吸收的這種波長的脈衝雷射光束在基板中形成多個孔區域。在這種情況下，孔區域通過鐳射燒蝕來形成。
例如，如果基板是矽(Si)基板，則脈衝雷射光束可以具有1.5µm或更大的波長。
脈衝雷射光束可以具有例如在0.5ps至20ps範圍內的脈衝寬度。
基板例如可以是半導體基板、藍寶石(Al2 O3 )基板、陶瓷基板(諸如氧化鋁陶瓷基板)、石英基板、氧化鋯基板、PZT(鈦酸鋯酸鉛)基板、聚碳酸酯基板、光學晶體材料基板等。基板可以為由上面所列材料中的一個或更多個製成的晶圓。
特別地，基板例如可以是矽(Si)基板、砷化鎵(GaAs)基板、氮化鎵(GaN)基板、磷化鎵(GaP)基板、砷化銦(InAs)基板、磷化銦(InP)基板、碳化矽(SiC)基板、氮化矽(SiN)基板、鉭酸鋰(LT)基板、鈮酸鋰(LN)基板、藍寶石(Al2 O3 )基板、氮化鋁(AlN)基板、氧化矽(SiO2 )基板等。基板可以為由上面所列材料中的一個或更多個製成的晶圓。
基板可以是玻璃基板，諸如例如玻璃晶圓。
基板可以由單個材料或不同材料(例如，上述材料中的兩個或更多個)的組合來製成。
關於可以使用本發明的方法處理的基板的形狀和尺寸沒有限制。
例如，基板在其頂視圖中可以具有圓形或環形、橢圓形、矩形、正方形、圓形的分割的形狀(諸如半圓或四分之一圓)等。
對於圓形或環形基板的情況，基板可以具有例如在從大致5.1cm至大致30.5cm(2英寸至12英寸)範圍內的直徑。對於正方形基板的情況，基板可以具有例如從50 × 50mm2 至300 × 300mm2 範圍內的尺寸。
研磨之前的基板的厚度例如可以在從200µm至1500µm的範圍內(優選地在從700µm至1000µm的範圍內)。研磨之後的基板的厚度例如可以在從30µm至200µm的範圍內。
形成在基板的第一表面上的器件區域中的器件例如可以為光學器件、半導體器件、電源器件、醫療器件、電氣部件、MEMS器件或其組合。
脈衝雷射光束可以使用聚焦透鏡來聚焦。聚焦透鏡的數值孔徑(NA)可以被設置為使得通過將聚焦透鏡的數值孔徑除以基板的折射率獲得的值在0.05至0.2的範圍內。這樣，可以以特別可靠且高效的方式形成孔區域。
較佳實施例之詳細說明 現在將參照附圖描述本發明的優選實施方式。優選實施方式涉及處理作為基板的光學器件晶圓的方法。
光學器件晶圓可以具有在µm範圍內(優選地在200µm至1500µm範圍內，並且更優選地在700µm至1000µm範圍內)的研磨之前的厚度。
圖1是作為要由本發明的處理方法處理的基板的光學器件晶圓2的立體圖。光學器件晶圓2是單晶基板。
在其它實施方式中，要由本發明的處理方法處理的基板可以為玻璃基板或複合基板(諸如複合半導體基板，例如GaAs基板)或多晶基板(諸如陶瓷基板)。
圖1中所示的光學器件晶圓2大致由具有例如400µm厚度的藍寶石基板組成。多個光學器件21(諸如發光二極體(LED)和鐳射二極體)形成在藍寶石基板的前側2a(即，第一表面)上的器件區域20中。光學器件21以柵格或矩陣佈置被提供在藍寶石基板的前側2a上。光學器件21由形成在藍寶石基板的前側2a上(即，在光學器件晶圓2的前側2a上)的多個交叉分隔線22分開。
進一步地，光學器件晶圓2具有與前側2a相反的後側2b，即，第二表面。
在下文中，將參照圖2至圖4(a)到圖4(c)描述用於處理作為基板的光學器件晶圓2的本發明的方法的實施方式。
首先以光學器件晶圓2附接到可以由環狀框架(未示出)支撐的膠帶的這種方式執行晶圓支撐步驟。特別地，如圖2的(a)所示，將光學器件晶圓2的前側2a附接到膠帶30。因此，光學器件晶圓2的附接到膠帶30的後側2b(即，第二表面)如圖2的(a)所示的向上定向。
圖2的(a)還示出了用於在執行上述晶圓支撐步驟之後沿著光學器件晶圓2的後側2b執行鐳射處理的鐳射處理設備的一部分。鐳射處理設備包括：承載盤，該承載盤用於保持工件(特別地是光學器件晶圓2)；雷射光束施加裝置(未示出)，該雷射光束施加裝置用於向承載盤41上所保持的工件施加雷射光束；以及成像裝置(未示出)，該成像裝置用於對承載盤41上所保持的工件成像。承載盤41具有作為用於在抽吸下將工件保持在上面的保持面的上表面。承載盤41可通過饋送裝置(未示出)沿圖2的(a)中由箭頭X1指示的饋送方向移動。進一步地，承載盤41可通過分度(indexing)裝置(未示出)沿與饋送方向X1正交的分度方向移動。
雷射光束施加裝置包括沿大致水平方向延伸的圓柱外殼(未示出)。外殼包含脈衝雷射光束振盪裝置(未示出)，該脈衝雷射光束振盪裝置包括脈衝鐳射振盪器和重複頻率設置裝置。進一步地，雷射光束施加裝置包括安裝在外殼前端上的聚焦裝置422(參見圖2的(a))。聚焦裝置422包括用於聚焦由脈衝雷射光束振盪裝置振盪的脈衝雷射光束的聚焦透鏡422a。
聚焦裝置422的聚焦透鏡422a的數值孔徑(NA)被設置為使得通過將聚焦透鏡422a的數值孔徑除以基板(即，光學器件晶圓2)的折射率(n)獲得的值在0.05至0.2的範圍內。
雷射光束施加裝置還包括焦點位置調節裝置(未示出)，該焦點位置調節裝置用於調節要由聚焦裝置422的聚焦透鏡422a聚焦的脈衝雷射光束的焦點位置。
成像裝置安裝在雷射光束施加裝置的外殼的前端部上。成像裝置包括：普通成像裝置(未示出)(諸如CCD)，該普通成像裝置用於通過使用可見光對工件成像；紅外光施加裝置(未示出)，該紅外光施加裝置用於向工件施加紅外光；光學系統(未示出)，該光學系統用於捕獲由紅外光施加裝置向工件施加的紅外光；以及紅外成像裝置(未示出)(諸如紅外CCD)，該紅外成像裝置用於輸出與由光學系統所捕獲的紅外光對應的電信號。向控制裝置(未示出)發送從成像裝置輸出的圖像信號。
當通過使用鐳射處理設備沿著光學裝置晶圓2的後側2b執行鐳射處理時，以以下方式執行定位步驟：在沿著聚焦透鏡422a的光軸的方向上將聚焦裝置422的聚焦透鏡422a和基板(即，光學器件晶圓2)相對於彼此定位為使得脈衝雷射光束的焦點位於在沿著光學器件晶圓2的厚度的方向上的期望位置處(即，在從後側2b(即，第二表面)朝向前側2a(即，第一表面)的方向上離後側2b期望距離處)。
在其它實施方式中，脈衝雷射光束的焦點可以位於後側2b上或在與從後側2b朝向前側2a的方向相反的方向上離後側2b期望距離處。
當執行根據本發明的當前實施方式的處理方法時，首先在膠帶30與承載盤41的上表面接觸的條件下(參見圖2的(a))，將附接到膠帶30的光學器件晶圓2放在鐳射處理設備的承載盤41上。隨後，操作抽吸裝置(未示出)，以在抽吸下借助在承載盤41上的膠帶30保持光學器件晶圓2(晶圓保持步驟)。因此，承載盤41上所保持的光學器件晶圓2的後側2b被向上定向。雖然圖2的(a)中未示出支撐膠帶30的環狀框架，但這種框架可以存在並由承載盤41上所提供的框架保持裝置(諸如夾具等)來保持。隨後，可以通過操作饋送裝置和分度裝置，將在抽吸下保持光學器件晶圓2的承載盤41移動至直接在成像裝置下面的位置。
在承載盤41被定位成直接在成像裝置下面的條件下，可以由成像裝置和控制裝置執行對準操作，以便檢測光學器件晶圓2要被鐳射處理的物件區域。特別地，成像裝置和控制裝置可以執行影像處理，諸如圖案匹配。這樣，執行雷射光束施加位置的對準(對準步驟)。
在執行上面詳細說明的對準步驟之後，如圖2的(a)所示，向雷射光束施加裝置的聚焦裝置422所在的雷射光束施加區域移動承載盤41。將後側2b的一端(在圖2的(a)中為左端)定位成直接在聚焦裝置422下面。進一步地，操作焦點位置調節裝置(未示出)，以便在沿著聚焦透鏡422a的光軸的方向上移動聚焦裝置422，使得要由聚焦透鏡422聚焦的脈衝雷射光束LB的焦點P沿從光學器件晶圓2的後側2b朝向前側2a的方向(即，沿光學器件晶圓2的厚度方向)位於離光學器件晶圓2的後側2b期望距離處(定位步驟)。
雖然根據圖6和圖7所示的實施方式的處理方法要求上面詳細說明的對準步驟，但是對於圖4(a)到圖4(c)和圖5所示的實施方式，對準不是必須的。在這些後者情況下，在抽吸下保持光學器件晶圓2的承載盤41可以在不執行對準操作的情況下被直接移動至雷射光束施加區域。
在當前實施方式中，脈衝雷射光束LB的焦點P在光學器件晶圓2內位於更靠近光學器件晶圓2的被施加脈衝雷射光束LB的後側2b(即，面向上表面)的位置處。例如,焦點P可以位於離後側2b的距離在5µm至10µm範圍內。
在執行上述定位步驟之後，以以下方式執行孔區域形成步驟：操作雷射光束施加裝置，以從聚焦裝置422向光學器件晶圓2施加脈衝雷射光束LB，從而形成從光學器件晶圓的後側2b朝向光學器件晶圓2的前側2a延伸的孔區域，脈衝雷射光束LB的焦點P位於該區域附近。孔區域由改性區域(即，非晶區域)和非晶區域中向光學器件晶圓2的後側2b開放但不向前側2a開放的空間組成(參見圖4(b))。特別地，如圖2的(c)中指示的，孔區域被形成為僅沿著光學器件晶圓2在從後側2b朝向前側2a的方向上的厚度的一部分(即，在該示例性實施方式中是沿著300µm的光學器件晶圓2內的距離)延伸。
通過使脈衝雷射光束LB的焦點P位於沿從後側2b朝向前側2a的方向離後側2b適當距離處來控制孔區域沿著光學器件晶圓2的厚度的延伸量。
由聚焦裝置422向光學器件晶圓2施加具有允許雷射光束LB傳輸通過構成光學器件晶圓2的藍寶石基板的波長的脈衝雷射光束LB，並且沿圖2的(a)中所示的饋送方向X1以預定饋送速度移動承載盤41(孔區域形成步驟)。如圖2的(b)所示，當後側2b的另一端(在圖2的(b)中為右端)到達直接在聚焦裝置422下面的位置時，停止施加脈衝雷射光束LB，並且還停止移動承載盤41。
通過沿著後側2b執行上面詳細說明的孔區域形成步驟，在沿著後側2b的第一延伸方向的多個位置中在光學器件晶圓2中形成多個孔區域23，每個孔區域23由改性區域(即，非晶區域232)和非晶區域232中向光學器件晶圓2的後側2b開放但不向前側2a開放的空間232組成，如圖4(b)所示。如圖2的(c)所示的，孔區域23可以以預定等距間隔沿著後側2b形成。例如，在後側2b的第一延伸方向上的相鄰孔區域23之間的距離可以在8µm至30µm的範圍內，例如大致16µm(=工作饋送速度：800mm/秒)/(重複頻率：50kHz))。
如圖2的(d)和圖2的(e)所示，每個孔區域23由具有大致1µm直徑的空間231和形成在空間231周圍且具有大致16µm外徑的非晶區域232組成。在當前實施方式中，相鄰孔區域23的非晶區域232被形成為彼此不交疊，但附圖中未示出這一點。特別地，相鄰孔區域23之間的距離被選擇為稍大於非晶區域232的外徑。相鄰或鄰近孔區域23的非晶區域由此彼此斷開。
在其它實施方式中，基板例如可以是玻璃基板，並且改性區域可以是在玻璃基板中形成裂縫的區域。形成在玻璃基板中的裂縫可以是微裂縫。
在上面詳細說明的孔區域形成步驟中形成的每個孔區域23從光學器件晶圓2的後側2b朝向其前側2a延伸。即使在光學器件晶圓2的厚度大時，也足以施加一次脈衝雷射光束LB用於形成每個孔區域23，使得可以大大提高生產率。此外，在孔區域形成步驟中沒有碎片分散，使得可以可靠地防止所得到器件的品質的劣化。
上面詳細說明的孔區域形成步驟沿著後側2b的第一延伸方向被執行多次，同時沿與饋送方向X1正交的分度方向相對於雷射光束施加裝置轉移光學器件晶圓2，以便也在沿著後側2b的與後側2b的第一延伸方向正交的第二延伸方向的多個位置中施加脈衝雷射光束LB。特別地，如圖4(a)所示的，孔區域23形成在整個後側2b上。孔區域23可以以相鄰孔區域23之間在後側2b的第一延伸方向和/或第二延伸方向上具有相同或不同距離來佈置。
例如，當沿著後側2b的第一延伸方向執行孔區域形成步驟時，可以沿著與饋送方向X1正交的分度方向來分裂或掃描脈衝雷射光束LB。這樣，在脈衝雷射光束LB的一次通過中，可以覆蓋後側2b的更寬區域(即，被形成有孔區域23)，使得為了在整個後側2b上形成孔區域23，更少的分度步驟(即，沿分度方向相對於雷射光束施加裝置轉移光學器件晶圓2的步驟)是必須的。由此，可以進一步提高處理效率。
在下文中，將參照圖3論述聚焦透鏡422a的數值孔徑(NA)、光學器件晶圓2的折射率(n)與通過將數值孔徑除以折射率獲得的值(S=NA/n)之間的關係。如圖3所示，進入聚焦透鏡422a的脈衝雷射光束LB以關於聚焦透鏡422a的光軸OA的角度α被聚焦。聚焦透鏡422a的數值孔徑被表達為sinα(即，NA=sinα)。當向作為基板的光學器件晶圓2施加由聚焦透鏡422a聚焦的脈衝雷射光束LB時，因為光學器件晶圓2的密度高於空氣密度，所以脈衝雷射光束LB以關於光軸OA的角度β被折射。根據光學器件晶圓2的折射率，關於光軸OA的該角度β不同於角度α。因為折射率被表達為N=sinα/sinβ，所以通過將數值孔徑除以光學器件晶圓2的折射率獲得的值(S=NA/n)由sinβ給出。發現將sinβ設置在0.05至0.2範圍內允許以特別高效且可靠的方式形成孔區域23。
孔區域形成步驟可以使用波長在300nm至3000nm範圍內、脈衝寬度為0.5ps至20ps、平均功率為0.2W至10.0W以及重複頻率為10kHz至80kHz的脈衝雷射光束來執行。在孔區域形成步驟中光學器件晶圓2相對於雷射光束施加裝置移動的工作饋送速度可以在500mm/秒至1000mm/秒的範圍內。
如果半導體基板用作要由本發明的方法處理的基板(例如，單晶基板)，則如果脈衝雷射光束LB的波長被設置為對應於半導體基板的帶隙的波長(減小的波長)的兩倍或更多倍的值，可以以特別高效且可靠的方式來形成孔區域23。
在以上面詳細說明的方式執行孔區域形成步驟之後，執行研磨光學器件晶圓2的後側2b的步驟，該步驟的結果在圖4(c)中示出。特別地，後側2b沿著孔區域23在從後側2b朝向前側2a的方向上的延伸被研磨。因此，如圖4(c)所示，在研磨步驟中完全去除光學器件晶圓2的形成孔區域23的部分。
研磨光學器件晶圓2的後側2b的步驟可以使用如下面將參照圖8進一步詳細描述的研磨裝置來執行。
圖4(c)中所示的光學器件晶圓2已經被研磨到要從晶圓2獲得的晶片或管芯的期望厚度。在研磨之後，例如通過沿著分隔線22切割光學器件晶圓2來將這些晶片或管芯彼此分離。
特別地，光學器件晶圓2例如可以通過使用機械切割裝置(諸如刀片或鋸子)、通過鐳射切割、通過等離子體切割(例如，使用等離子體源)等來切割。進一步地，還可以使用這些方法的組合。
在下文中，將參照圖5描述本發明的兩個另外實施方式。
圖5中所示的實施方式與上面參照圖2至圖4(a)到圖4(c)詳細說明的實施方式的大致不同在於至少一個束阻擋層存在於光學器件晶圓2的前側2a上。
特別地，在圖5的(a)所示的實施方式中，多個單獨束阻擋層24存在於前側2a上，其中，每個束阻擋層24在從前側2a朝向後側2b的方向上被佈置在各個器件21下面。束阻擋層24對脈衝雷射光束(LB)是不透明的。
圖5的(b)中所示的實施方式與圖5的(a)所示的實施方式的大致不同在於單個束阻擋層24存在於光學器件晶圓2的前側2a上。該單個束阻擋層24在從前側2a朝向後側2b的方向上被佈置在器件21下面，並且在整個器件區域20上延伸(參見圖1)。
通過在光學器件晶圓2的前側2a上提供這種束阻擋層24中的一個或更多個，可以確保可靠地避免由從後側2b施加的脈衝雷射光束LB對在器件區域20中形成的器件21的任何損壞。
圖5的(a)和圖5的(b)中所示的束阻擋層24可以被構造為例如通過吸收或反射脈衝雷射光束LB來阻擋脈衝雷射光束LB。
例如，圖5的(a)和圖5的(b)中所示的束阻擋層24可以是金屬層或高反射塗層，諸如金屬高反射塗層或介電多層高反射塗層。
在下文中，將參照圖6描述本發明的另一個實施方式。
圖6中所示的實施方式與上面參照圖2至圖4(a)到圖4(c)詳細說明的實施方式的大致不同在於，如圖6的(b)所示的，孔區域23僅形成在後側2b的與分隔線22相反的區域中。
根據圖6所示的實施方式，孔區域23可以以以下方式來形成。
在對準步驟中，在承載盤41被定位成直接在成像裝置下面的條件下，可以由成像裝置和控制裝置執行對準操作，以便檢測光學器件晶圓2的要被鐳射處理的物件區域，即，後側2b的與第一分隔線22相反的區域。特別地，該對準操作可以使用成像裝置的紅外光施加裝置、光學系統以及紅外成像裝置(諸如紅外CCD)來執行。
隨後，沿著後側2b的與第一分隔線22相反的區域多次執行上面詳細說明的孔區域形成步驟，同時沿與饋送方向X1正交的分度方向相對於雷射光束施加裝置稍微移動光學器件晶圓2(參見圖2的(a))，以便也在後側2b上的沿著分隔線22的寬度方向佈置的多個位置中施加脈衝雷射光束LB。這樣，沿著分隔線22的延伸方向和寬度方向在後側2b的與第一分隔線22相反的區域中形成多個孔區域23。孔區域23可以以相鄰孔區域23之間在分隔線22的延伸方向和/或寬度方向上具有相同或不同距離來設置。
在如上面詳細說明的沿著後側2b的與第一分隔線22相反的區域執行孔區域形成步驟多次之後，將承載盤41沿分度方向移動分隔線22沿光學器件晶圓2上的第一方向延伸的節距(分度步驟)。隨後，沿著在第一方向上(即，在第一分隔線22的延伸方向上)延伸的下一條分隔線22以與上述相同的方式來多次執行孔區域形成步驟。這樣，沿著後側2b的與沿第一方向延伸的分隔線22相反的所有區域多次執行孔區域形成步驟。此後，將承載盤41旋轉90°，以便沿著後側2b的與沿與第一方向正交的第二方向延伸的分隔線22相反的所有區域以與上述相同的方式多次執行孔區域形成步驟。
通過僅在後側2b的與分隔線22相反的區域中形成孔區域23，可以可靠地確保器件區域20中所形成的器件21不被從光學器件晶圓2的後側2b施加至光學器件晶圓2的脈衝雷射光束LB損壞。
在以上面詳細說明的方式執行孔區域形成步驟之後，以與上面針對圖2至圖4(a)到圖4(c)中所示的實施方式描述的相同方式執行研磨光學器件晶圓2的後側2b的步驟。該研磨步驟的結果在圖6的(c)中示出。
特別地，沿著孔區域23的在從後側2b朝向前側2a的方向上的整個延伸範圍來研磨後側2b。因此，如圖6的(c)所示，在研磨步驟中完全去除光學器件晶圓2的形成孔區域23的部分。
研磨光學器件晶圓2的後側2b的步驟可以使用如下面將參照圖8進一步詳細描述的研磨裝置來執行。
圖6的(c)中所示的光學器件晶圓2已經被研磨到要從晶圓2獲得的晶片或管芯的期望厚度。在研磨之後，例如通過以與上面針對圖2至圖4(a)到圖4(c)中所示的實施方式描述的相同方式沿著分隔線22切割光學器件晶圓2來將這些晶片或管芯彼此分離。
在下文中，將參照圖7描述本發明的另一個實施方式。
圖7中所示的實施方式與上面參照圖6詳細說明的實施方式的大致不同在於，如圖7的(a)所示，孔區域23被形成為沿著光學器件晶圓2的整個厚度延伸。
在研磨光學器件晶圓2的後側2b的步驟中，僅沿著孔區域23在從後側2b朝向前側2a的方向上的延伸的一部分來研磨後側2b。因此，如圖7的(b)所示，光學器件晶圓2的形成孔區域23的部分中的一部分在研磨步驟之後保留在分隔線22的位置處。
研磨光學器件晶圓2的後側2b的步驟可以使用如下面將參照圖8進一步詳細描述的研磨裝置來執行。
因為光學器件晶圓2的形成孔區域23的部分中的一部分在研磨步驟之後保留在分隔線22的位置處，所以例如可以以更高效的方式(特別地具有增加的處理速度)執行晶圓2沿著分隔線22的機械切割。比如，對於刀片或鋸子切割處理的情況，可以顯著增加刀片或鋸子切割速度。
如果孔區域23在切割處理之後保留在光學器件晶圓2的單獨部分上，則隨後例如可以通過拋光或蝕刻所得到的基板部分(例如，晶片或管芯)的外表面或側表面來去除它們。
圖8是示出了用於根據本發明的處理方法的實施方式執行研磨步驟的研磨裝置8的立體圖。特別地，研磨裝置8可以用於執行圖2至圖7中所示的實施方式中的研磨步驟。
如圖8所示，研磨裝置8包括用於保持工件的承載盤81和用於研磨承載盤81上所保持的工件的研磨裝置82。承載盤81具有作為用於在抽吸下在其上保持工件的保持表面的上表面811。研磨裝置82包括：心軸殼體(未示出)；旋轉心軸821，該旋轉心軸被可旋轉地支撐到心軸殼體且適於由驅動機構(未示出)來旋轉；安裝器822，該安裝器822被固定到旋轉心軸821的下端；以及磨輪823，該磨輪823被安裝在安裝器822的下表面上。磨輪823包括圓形基座824和安裝在圓形基座824下表面上的研磨元件825。
光學器件晶圓2的後側2b的研磨通過以下方式來執行：將晶圓2保持在研磨裝置8的承載盤81上，使得晶圓2的前側2a與承載盤81的上表面811接觸。因此，如圖8所示的，晶圓2的後側2b向上定向。隨後，圍繞垂直於光學器件晶圓2的平面的軸線(即，沿圖8中箭頭A所指示的旋轉方向)旋轉上面保持有光學器件晶圓2的承載盤81，並且圍繞垂直於圓形基座824的平面的軸線(即，沿圖8中的箭頭B所指示的旋轉方向)旋轉磨輪823。
在以該方式旋轉承載盤81和磨輪823的同時，使得磨輪823的研磨元件825與晶圓2的後側2b接觸，由此研磨後側2b。
根據上述本發明的實施方式的方法還可以包括以下步驟：在研磨之後拋光和/或蝕刻光學器件晶圓2的後側2b。這樣，可以釋放研磨期間在光學器件晶圓2中生成的任何應力。比如，可以在研磨步驟之後進行幹拋光步驟、濕拋光步驟、化學機械拋光(CMP)步驟、磨光步驟、幹蝕刻步驟(諸如等離子體蝕刻步驟)和/或濕蝕刻步驟。
雖然在上面詳細說明的優選實施方式中，處理單晶基板(即，光學器件晶圓2)的方法作為示例給出，但本發明的處理方法可以以相同方式應用於其它類型的基板，諸如玻璃基板、複合基板或多晶基板。
2‧‧‧光學器件晶圓；基板2a‧‧‧前側；第一表面2b‧‧‧後側；第二表面20‧‧‧器件區域21‧‧‧光學器件21‧‧‧器件22‧‧‧分隔線23‧‧‧孔區域24‧‧‧阻擋層30‧‧‧膠帶41‧‧‧承載盤81‧‧‧承載盤82‧‧‧研磨裝置231‧‧‧空間232‧‧‧非晶區域；改性區域422‧‧‧聚焦裝置422a‧‧‧聚焦透鏡811‧‧‧上表面821‧‧‧旋轉心軸822‧‧‧安裝器823‧‧‧磨輪824‧‧‧圓形基座825‧‧‧研磨元件LB‧‧‧脈衝雷射光束n‧‧‧折射率NA‧‧‧數值孔徑OA‧‧‧光軸P‧‧‧焦點X1‧‧‧饋送方向β‧‧‧角度
下文中，將參照附圖來解釋本發明的非限制性示例，附圖中： 圖1是示出了作為要由本發明的方法處理的基板的光學器件晶圓的立體圖； 圖2的(a)至圖2的(e)是用於示出根據本發明的方法的實施方式的用於在圖1的光學器件晶圓中形成多個孔區域的步驟的視圖； 圖3是示出聚焦透鏡的數值孔徑(NA)、光學器件晶圓的折射率(n)與通過將數值孔徑除以折射率獲得的值(S=NA/n)之間的關係的視圖； 圖4(a)到圖4(c)進一步示出了圖2中所示的根據本發明的實施方式的處理光學器件晶圓的方法，其中，圖4(a)是示出了其中形成有孔區域的晶圓的立體圖，圖4(b)是示出了其中形成有孔區域的晶圓的剖面圖，並且圖4(c)是示出了研磨步驟之後的晶圓的剖面圖； 圖5示出了根據本發明的兩個另外實施方式的處理光學器件晶圓的方法，其中，圖5的(a)是示出了用於一個另外實施方式的其中形成有孔區域的晶圓的剖面圖，並且圖5的(b)是示出了用於另一個另外實施方式的其中形成有孔區域的晶圓的剖面圖； 圖6示出了根據本發明的又一個實施方式的處理光學器件晶圓的方法，其中，圖6的(a)是示出了其中形成有孔區域的晶圓的立體圖，圖6的(b)是示出了其中形成有孔區域的晶圓的剖面圖，並且圖6的(c)是示出了研磨步驟之後的晶圓的剖面圖； 圖7示出了根據本發明的又一個實施方式的處理光學器件晶圓的方法，其中，圖7的(a)是示出了其中形成有孔區域的晶圓的剖面圖，並且圖7的(b)是示出了研磨步驟之後的晶圓的剖面圖；以及 圖8是示出了用於根據本發明的處理方法的實施方式執行研磨步驟的研磨裝置的立體圖。
2‧‧‧光學器件晶圓；基板
2a‧‧‧前側；第一表面
2b‧‧‧後側；第二表面
21‧‧‧器件
22‧‧‧分隔線
23‧‧‧孔區域

Claims (12)

  1. 一種處理基板的方法，所述基板具有一第一表面和與所述第一表面相反的一第二表面，所述第一表面具有一器件區域，其中，所述器件區域具有形成在其內之多個器件，所述方法包含以下步驟：在沿著所述第二表面的多個位置中從所述第二表面的這側對所述基板施加一脈衝雷射光束，以便在所述基板中形成多個孔區域，每個孔區域從所述第二表面朝向所述第一表面延伸，其中，每個孔區域由一改性區域和在所述改性區域中向所述第二表面開放的一空間組成；以及研磨所述基板中已經形成所述多個孔區域的所述第二表面，以調節基板厚度，其中，所述多個孔區域被形成，俾以僅沿著所述基板中在從所述第二表面朝向所述第一表面的方向上的所述厚度的一部分延伸，其中多個分隔線係存在於所述第一表面上，所述多個分隔線分隔所述多個器件，以及其中所述多個孔區域僅形成在所述第二表面中與所述多個分隔線大致相對的區域中。
  2. 一種處理基板的方法，所述基板具有一第一表面和與所述第一表面相反的一第二表面，所述第一表面具有一器件區域，其中，所述器件區域具有形成在其內之多個器件，所述方法包含以下步驟：在沿著所述第二表面的多個位置中從所述第二表面 的這側對所述基板施加一脈衝雷射光束，以便在所述基板中形成多個孔區域，每個孔區域從所述第二表面朝向所述第一表面延伸，其中，每個孔區域由一改性區域和在所述改性區域中向所述第二表面開放的一空間組成；以及研磨所述基板中已經形成所述多個孔區域的所述第二表面，以調節基板厚度，其中，所述多個孔區域被形成，俾以僅沿著所述基板中在從所述第二表面朝向所述第一表面的方向上的所述厚度的一部分延伸，其中，至少一個束阻擋層係存在於所述第一表面上，其中，所述至少一個束阻擋層在從所述第一表面朝向所述第二表面的方向上，被佈置在所述多個器件下面，以及其中，所述至少一個束阻擋層對所述脈衝雷射光束而言是不透明的。
  3. 如請求項1或2的方法，其中，在所述脈衝雷射光束的一焦點位於所述第二表面上或在從所述第二表面朝向所述第一表面的方向上離所述第二表面一距離處的條件下，將所述脈衝雷射光束施加至所述基板。
  4. 如請求項1或2的方法，其中，在所述脈衝雷射光束的一焦點位於所述第二表面上或在與從所述第二表面朝向所述第一表面的方向相反的方向上離與所述第二表面一距離的條件下，將所述脈衝雷射光束施加至所述基板。
  5. 如請求項1或2的方法，其中，所述基板是一單晶基板或一玻璃基板或一複合基板或一多晶基板。
  6. 如請求項1或2的方法，其中，所述改性區域是一非晶區域或其中形成裂縫的一區域。
  7. 如請求項1或2的方法，其中，所述第二表面沿著所述孔區域中在從所述第二表面朝向所述第一表面的方向上的整個延伸範圍被研磨。
  8. 如請求項2的方法，其中，所述多個孔區域形成在整個所述第二表面上。
  9. 如請求項2的方法，其中，所述至少一個束阻擋層至少在整個所述器件區域上延伸。
  10. 如請求項2的方法，其中多個單獨束阻擋層係存在於所述第一表面上，並且每個束阻擋層在從所述第一表面朝向所述第二表面的方向上佈置在各個器件下面。
  11. 如請求項1或2的方法，所述方法還包含以下步驟：在研磨所述第二表面之後，所述第二表面作拋光和蝕刻之至少一者。
  12. 如請求項1或2的方法，其中，所述基板由對所述脈衝雷射光束而言為透明的材料製成。
TW106103163A 2016-02-01 2017-01-26 處理基板的方法 TWI699827B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
DE102016201461 2016-02-01
DE102016201461.7 2016-02-01

Publications (2)

Publication Number Publication Date
TW201737333A TW201737333A (zh) 2017-10-16
TWI699827B true TWI699827B (zh) 2020-07-21

Family

ID=59327882

Family Applications (1)

Application Number Title Priority Date Filing Date
TW106103163A TWI699827B (zh) 2016-02-01 2017-01-26 處理基板的方法

Country Status (6)

Country Link
US (1) US9941166B2 (zh)
JP (1) JP6501273B2 (zh)
KR (1) KR101979074B1 (zh)
CN (1) CN107026073B (zh)
DE (1) DE102017201151B4 (zh)
TW (1) TWI699827B (zh)

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20170287768A1 (en) * 2016-03-29 2017-10-05 Veeco Precision Surface Processing Llc Apparatus and Method to Improve Plasma Dicing and Backmetal Cleaving Process
DE102016224978B4 (de) 2016-12-14 2022-12-29 Disco Corporation Substratbearbeitungsverfahren
DE102017200631B4 (de) * 2017-01-17 2022-12-29 Disco Corporation Verfahren zum Bearbeiten eines Substrats
JP6985060B2 (ja) * 2017-08-17 2021-12-22 株式会社ディスコ ウエーハの加工方法
CN109712926B (zh) * 2017-10-25 2021-01-22 中芯国际集成电路制造(上海)有限公司 一种半导体器件的制造方法
KR102498148B1 (ko) * 2018-09-20 2023-02-08 삼성전자주식회사 반도체 장치의 제조 방법
CN112689886B (zh) * 2020-06-16 2022-11-18 福建晶安光电有限公司 一种衬底加工方法及半导体器件制造方法
WO2021253542A1 (zh) * 2020-06-16 2021-12-23 福建晶安光电有限公司 一种衬底加工方法及半导体器件制造方法

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2014225562A (ja) * 2013-05-16 2014-12-04 株式会社ディスコ 光デバイスウエーハの加工方法
CN105006431A (zh) * 2014-04-21 2015-10-28 株式会社迪思科 单晶基板的加工方法

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005504445A (ja) 2001-10-01 2005-02-10 エグシル テクノロジー リミテッド 基板、特に半導体ウェハの加工
JP2005252126A (ja) * 2004-03-08 2005-09-15 Disco Abrasive Syst Ltd ウエーハの加工方法
US7772115B2 (en) 2005-09-01 2010-08-10 Micron Technology, Inc. Methods for forming through-wafer interconnects, intermediate structures so formed, and devices and systems having at least one solder dam structure
US7772116B2 (en) 2005-09-01 2010-08-10 Micron Technology, Inc. Methods of forming blind wafer interconnects
JP2012238746A (ja) * 2011-05-12 2012-12-06 Disco Abrasive Syst Ltd 光デバイスウエーハの分割方法
JP5930645B2 (ja) * 2011-09-30 2016-06-08 株式会社ディスコ ウエーハの加工方法
KR20130083721A (ko) 2012-01-13 2013-07-23 삼성전자주식회사 레이저 어블레이션을 이용한 관통 실리콘 비아 형성방법
JP6223801B2 (ja) 2013-12-05 2017-11-01 株式会社ディスコ 光デバイスウェーハの加工方法
DE102016215473B4 (de) * 2015-09-10 2023-10-26 Disco Corporation Verfahren zum Bearbeiten eines Substrats

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2014225562A (ja) * 2013-05-16 2014-12-04 株式会社ディスコ 光デバイスウエーハの加工方法
CN105006431A (zh) * 2014-04-21 2015-10-28 株式会社迪思科 单晶基板的加工方法

Also Published As

Publication number Publication date
KR20170091533A (ko) 2017-08-09
US9941166B2 (en) 2018-04-10
JP2017175116A (ja) 2017-09-28
TW201737333A (zh) 2017-10-16
JP6501273B2 (ja) 2019-04-17
US20170221763A1 (en) 2017-08-03
DE102017201151B4 (de) 2024-05-08
DE102017201151A1 (de) 2017-08-03
KR101979074B1 (ko) 2019-05-15
CN107026073A (zh) 2017-08-08
CN107026073B (zh) 2020-09-08

Similar Documents

Publication Publication Date Title
TWI699827B (zh) 處理基板的方法
TWI689365B (zh) 基板處理方法
JP6345742B2 (ja) 基板処理方法
CN109309047B (zh) 处理衬底的方法
US7134942B2 (en) Wafer processing method
US10727127B2 (en) Method of processing a substrate