KR20170091533A - 기판 처리 방법 - Google Patents

기판 처리 방법 Download PDF

Info

Publication number
KR20170091533A
KR20170091533A KR1020170014574A KR20170014574A KR20170091533A KR 20170091533 A KR20170091533 A KR 20170091533A KR 1020170014574 A KR1020170014574 A KR 1020170014574A KR 20170014574 A KR20170014574 A KR 20170014574A KR 20170091533 A KR20170091533 A KR 20170091533A
Authority
KR
South Korea
Prior art keywords
substrate
hole
laser beam
grinding
region
Prior art date
Application number
KR1020170014574A
Other languages
English (en)
Other versions
KR101979074B1 (ko
Inventor
히로시 모리카즈
Original Assignee
가부시기가이샤 디스코
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 가부시기가이샤 디스코 filed Critical 가부시기가이샤 디스코
Publication of KR20170091533A publication Critical patent/KR20170091533A/ko
Application granted granted Critical
Publication of KR101979074B1 publication Critical patent/KR101979074B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02002—Preparing wafers
    • H01L21/02005—Preparing bulk and homogeneous wafers
    • H01L21/02008—Multistep processes
    • H01L21/0201—Specific process step
    • H01L21/02013—Grinding, lapping
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02002—Preparing wafers
    • H01L21/02005—Preparing bulk and homogeneous wafers
    • H01L21/0203—Making porous regions on the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/268—Bombardment with radiation with high-energy radiation using electromagnetic radiation, e.g. laser radiation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/304—Mechanical treatment, e.g. grinding, polishing, cutting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/30604—Chemical etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/3065—Plasma etching; Reactive-ion etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31105—Etching inorganic layers
    • H01L21/31111—Etching inorganic layers by chemical means
    • H01L21/31116—Etching inorganic layers by chemical means by dry-etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/32115—Planarisation
    • H01L21/3212—Planarisation by chemical mechanical polishing [CMP]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67092—Apparatus for mechanical treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/544—Marks applied to semiconductor devices or parts, e.g. registration marks, alignment structures, wafer maps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L21/6836—Wafer tapes, e.g. grinding or dicing support tapes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68327—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used during dicing or grinding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/6834—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used to protect an active side of a device or wafer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/544—Marks applied to semiconductor devices or parts
    • H01L2223/54453—Marks applied to semiconductor devices or parts for use prior to dicing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/146—Mixed devices
    • H01L2924/1461—MEMS

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • High Energy & Nuclear Physics (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Optics & Photonics (AREA)
  • Health & Medical Sciences (AREA)
  • Toxicology (AREA)
  • Electromagnetism (AREA)
  • Inorganic Chemistry (AREA)
  • Plasma & Fusion (AREA)
  • Laser Beam Processing (AREA)
  • Mechanical Treatment Of Semiconductor (AREA)
  • Arc Welding In General (AREA)
  • Dicing (AREA)

Abstract

본 발명은 내부에 복수의 디바이스(21)가 형성되는 디바이스 영역(20)을 갖는 제1 표면(2a)과 제1 표면(2a)과는 반대측의 제2 표면(2b)을 구비하는 기판(2)을 처리하는 방법에 관한 것이다. 이 방법은, 상기 기판(2)에 복수의 홀 영역(23)을 형성하도록 상기 제2 표면(2b)을 따라 복수의 위치에서 상기 제2 표면(2b) 측으로부터 상기 기판(2)에 펄스 레이저 빔(LB)을 인가하는 단계로서, 상기 홀 영역(23) 각각은 상기 제2 표면(2b)으로부터 상기 제1 표면(2a)을 향하여 연장되고, 상기 홀 영역(23) 각각은 개질된 영역(232)과 상기 제2 표면(2b)으로 개방되는 상기 개질된 영역(232)의 공간(231)으로 이루어지는 것인 펄스 레이저 빔 인가 단계를 포함한다. 또한, 이 방법은 기판 두께를 조절하도록 상기 복수의 홀 영역(23)이 형성된 상기 기판(2)의 제2 표면(2b)을 연삭하는 단계를 포함한다.

Description

기판 처리 방법{METHOD OF PROCESSING A SUBSTRATE}
본 발명은 다수의 디바이스가 형성된 디바이스 영역을 갖는 제1 표면과 이 제1 표면과는 반대측의 제2 표면을 갖는 기판을 처리하는 처리 방법에 관한 것이다.
광학 디바이스 제조 공정에 있어서, 예컨대, n-형 질화물 반도체 층과 p-형 질화물 반도체 층으로 이루어진 광학 디바이스 층은 사파이어 기판, 실리콘 카바이드(SiC) 기판, 질화 갈륨(GaN) 기판 등의 단결정 기판의 전면 또는 유리 기판의 전면에 형성된다. 광학 디바이스 층은 상기 단결정 기판 또는 유리 기판의 전면 측의 디바이스 영역에 형성된다.
광학 디바이스 층은 발광 다이오드(LED) 및 레이저 다이오드 등의 광학 디바이스가 각각 형성되는 개별 영역(separate region)을 획정하는 교차 분할 라인("스트리트"로도 치징)에 의해 구획된다. 상기 단결정 기판 또는 유리 기판의 전면에 광학 디바이스 층을 제공함으로써, 광학 디바이스 웨이퍼를 형성한다. 광학 디바이스 웨이퍼는 광학 디바이스가 형성되는 개별 영역을 분할하는 분할 라인을 따라 분리, 예컨대 절단되고, 이로써 칩 또는 다이와 같은 개별 광학 디바이스를 획득한다.
전술한 바와 실질적으로 동일한 방법을 채용하여, 예를 들면, 디바이스가 형성되는 디바이스 영역을 갖는 단결정 기판, 유리 기판, 화합물 기판 또는 다결정 기판 등의 기판으로부터 개별 반도체 장치, 전력 장치, 의료 기기, 전자 부품 또는 MEMS 장치를 획득한다.
상기 제조 공정은 일반적으로 기판 두께를 조정하기 위한 연삭 단계를 포함한다. 연삭 단계는 디바이스 영역이 형성되는 기판 전면 측과는 반대측인 기판 후면 측으로부터 수행된다.
특히, 전자 기기의 소형화를 달성하기 위해서는, 광학 장치, 반도체 장치, 전력 장치, 의료 기기, 전자 부품 또는 MEMS 장치와 같은 장치의 크기가 감소해야 한다. 따라서, 상부에 디바이스가 형성되는 기판은, 상기 연삭 공정에서 ㎛ 범위, 예컨대 30 내지 200 ㎛의 범위의 두께로 연삭된다.
그러나, 공지의 디바이스 제조 공정에 있어서는, 특히, 기판이 유리, 실리콘(Si), 갈륨비소(GaAs), 질화갈륨(GaN), 인화갈륨(GaP), 비화인듐(InAs), 인화인듐(InP), 탄화실리콘(SiC), 질화실리콘(SiN), 탄탈산리튬(LT), 니오브산리튬(LN), 사파이어(Al2O3), 질화알루미늄(AlN), 산화실리콘(SiO2) 등과 같이 연삭하기 어려운 재료로 이루어진 경우에, 예컨대 기판 표면을 소성하는 것에 의해 연삭 공정 또는 불안정하고 느린 연삭 공정에서 기판에 대한 손상 등의 문제가 발생할 수 있다.
또한, 이러한 가공하기 어려운 재료로 이루어진 기판을 연삭하는 경우에는, 사용되는 연삭 수단에 상당한 마모가 생겨서, 연삭 기구, 특히, 연삭 기구에 포함되는 연삭 휠의 유효 수명이 감소하여 처리 비용이 증가한다.
따라서, 상기 기판을 효율적이고 신뢰성 있고 비용 효과적인 방법으로 처리할 수 있는 기판 처리 방법에 대한 요구가 있다.
따라서, 본 발명의 목적은 기판을 효율적이고 신뢰성 있고 비용 효과적인 방법으로 처리할 수 있는 기판 처리 방법을 제공하는 것이다. 이 목적은 청구항 1의 기술적 특징을 갖는 기판 처리 방법에 의해 달성된다. 본 발명의 바람직한 실시예는 종속 청구항을 따른다.
본 발명은 다수의 디바이스가 형성된 디바이스 영역을 갖는 제1 표면과 이 제1 표면과는 반대측의 제2 표면을 갖는 기판을 처리하는 처리 방법을 제공한다. 방법은 상기 제2 표면으로부터 상기 제1 표면을 향하여 각각 연장되는 복수의 홀 영역을 상기 기판에 형성하도록 상기 제2 표면을 따라 복수의 위치에서 상기 제2 표면 측으로부터 상기 기판으로 펄스 레이저 빔을 인가하는 단계를 포함한다. 각 홀 영역은 개질된 영역과 상기 제2 표면으로 개방되는 상기 개질된 영역의 공간으로 이루어진다. 방법은 기판 두께를 조절하도록 상기 복수의 홀 영역이 형성된 상기 제2 표면을 연삭하는 단계를 더 포함한다.
상기 펄스 레이저 빔은 상기 제2 표면을 따라 복수의 위치에서, 즉 상기 제2 표면 상의 복수의 위치에서 상기 기판에 인가된다.
본 발명의 방법에서, 상기 펄스 레이저 빔은 상기 제2 표면을 따라 복수의 위치에서 상기 기판에 인가된다. 따라서, 상기 제2 표면을 따라 상기 복수의 위치에 홀 영역이 형성된다.
본 발명의 처리 방법에 따르면, 상기 펄스 레이저 빔은 상기 기판에 복수의 홀 영역이 형성되도록 상기 제2 표면을 따라 복수의 위치에서 상기 제2 표면 측으로부터 상기 기판에 인가된다. 이들 홀 영역을 형성하는 것에 의해, 상기 홀 영역이 형성되는 상기 영역 내의 기판의 강도가 저하된다.
따라서, 복수의 홀 영역이 형성된 기판의 제2 표면을 연삭하는 것이 크게 용이해진다. 홀 영역의 형성에 기인한 기판 강도의 저하에 따라, 연삭 공정의 안정성 및 신뢰성이 크게 향상되어 얻어지는 기판 두께를 정확하게 조절할 수 있게 된다. 또한, 연삭 공정은 특히 보다 고속의 연삭 속도로 더 효율적으로 수행될 수 있다.
기판의 강도가 홀 영역의 형성에 의해 저하되므로, 기판의 연삭에 사용되는 연삭 수단은 상기 열거된 것과 같이 가공이 어려운 재료로 이루어진 기판을 연삭하는 경우에도 마모가 크게 감소될 수 있다. 따라서, 연삭 장비, 특히 연삭 장비 내의 연삭 휠의 수명이 크게 연장됨으로써 처리 비용의 감소를 가져온다.
더욱이, 제2 표면을 따라 복수의 홀 영역을 형성하는 것은 연삭 휠과 같은 연삭 수단의 소위 자기 예리화(self-sharpening)를 달성하는 데 기여한다. 따라서, 기판의 제2 표면을 연삭하는 연삭 단계를 수행하는 동안, 연삭 수단은 동시에 조정된다. 이 방식으로, 연삭 수단의 클로깅(clogging)을 확실하게 회피할 수 있다. 따라서, 연삭을 높은 부하(load)로 수행하여, 처리 속도를 더욱 증가시킬 수 있다.
또한, 홀 영역의 형성은 제2 표면을 거칠게 한다. 표면 조도의 이러한 증가에 기인하여, 제2 표면의 연삭에 사용되는 연삭 휠과 같은 연삭 수단은 연삭 단계 중에 드레싱될 수 있다. 이 방식으로, 연삭 부하가 감소되어 기판 표면이 소성되는 것이 확실히 방지된다.
따라서, 본 발명의 처리 방법은 기판을 효율적이고 신뢰성이 있고 비용 효율적인 방식으로 처리될 수 있게 한다.
펄스 레이저 빔은 레이저 빔이 기판을 투과할 수 있게 하는 파장을 가질 수 있다.
펄스 레이저 빔은 제2 표면을 따라 복수의 위치에서 이들 중 인접한 위치가 서로 겹치지 않도록 기판에 인가될 수 있다.
펄스 레이저 빔은 제2 표면을 따라 복수의 위치에서 이들 중 인접하는 위치 사이의 거리, 즉 인접하는 위치의 중심 간의 거리가 3~50 ㎛, 바람직하게는 5~40 ㎛, 더 바람직하게는 8~30 ㎛의 범위 내에 있도록 기판에 인가될 수 있다. 복수의 홀 영역은 인접하거나 이웃하는 홀 영역의 중심 사이의 거리가 3~50 ㎛, 바람직하게는 5~40 ㎛, 더 바람직하게는 8~30 ㎛의 범위 내에 있도록 기판에 형성될 수 있다. 특히 바람직하게는, 인접하거나 이웃하는 홀 영역의 중심 사이의 거리는 8~10 ㎛의 범위에 있다.
홀 영역은 서로 등간격으로 이격될 수 있다. 대안으로, 인접하거나 이웃하는 홀 영역 중 일부 또는 전부는 서로 다른 거리를 가질 수 있다.
홀 영역은 제2 표면 상에 mm2 당 400~100000개의 홀 영역, 바람직하게는 mm2 당 600~50000개의 홀 영역, 더 바람직하게는 mm2 당 1000~20000개의 홀 영역의 범위의 면적 밀도로 형성될 수 있다.
홀 영역의 직경은 기판의 제2 표면으로부터 제1 표면을 향하는 방향을 따라 실질적으로 일정할 수 있다.
홀 영역은 1~30 ㎛, 바람직하게는 2~20 ㎛, 더 바람직하게는 3~10 ㎛의 범위의 직경을 가질 수 있다.
특히 바람직하게는, 홀 영역은 2~3 ㎛의 범위의 직경을 가질 수 있다.
복수의 홀 영역은 인접한 홀 영역의 개질된 영역이 서로 중첩되지 않도록 기판에 형성되는 것이 바람직하다. 이 방식으로, 특히 기판의 제2 표면의 연삭 단계에서 효율적인 추가의 취급 및/또는 처리를 허용하도록 기판을 충분한 정도의 강도 또는 견고성으로 유지하는 것을 특히 확실하게 보장할 수 있다.
바람직하게는, 인접하거나 이웃하는 홀 영역의 외부 에지 간의 거리는 적어도 1 ㎛이다.
복수의 홀 영역은 인접하거나 이웃하는 홀 영역의 개질된 영역이 서로 적어도 부분적으로 중첩되도록 기판에 형성될 수 있다. 일부 실시예에서, 인접하거나 이웃하는 홀 영역의 개질된 영역은 기판의 두께를 따라 홀 영역의 연장부의 일부를 따라서만 서로 중첩된다. 예를 들면, 인접하거나 이웃하는 홀 영역의 개질된 영역은 기판의 제2 표면에 더 가까운 기판의 두께를 따라 홀 영역의 연장부의 일부를 따라서만 서로 중첩할 수도 있다. 인접하거나 이웃하는 홀 영역의 개질된 영역은 기판의 제1 표면에 더 가까운 기판의 두께를 따라 홀 영역의 연장부의 일부를 따라 서로 중첩되지 않도록 구성될 수도 있다.
복수의 홀 영역은 인접하거나 이웃하는 홀 영역의 공간이 적어도 부분적으로 서로 중첩되도록 기판에 형성될 수 있다. 일부 실시예에서, 인접하거나 이웃하는 홀 영역의 공간은 기판의 두께를 따라 홀 영역의 연장부의 일부를 따라서만 중첩된다. 예를 들면, 인접하거나 이웃하는 홀 영역의 공간은 기판의 제2 표면에 더 가까운 기판의 두께를 따른 홀 영역의 연장부의 일부를 따라서만 서로 중첩될 수도 있다. 인접하거나 이웃하는 홀 영역의 공간은 기판의 제1 표면에 더 가까운 기판의 두께를 따른 홀 영역의 연장부의 일부를 따라 서로 중첩되지 않도록 구성될 수도 있다.
홀 영역의 일부 또는 전부는 실질적으로 원통형 형태 또는 테이퍼진 형태를 가질 수 있다.
홀 영역의 일부 또는 전부는 실질적으로 상기 제2 표면으로부터 제1 표면을 향하는 방향을 따라 종방향 원통 축선이 배열된 원통의 형태를 가질 수 있다. 이 경우, 홀 영역의 직경은 기판의 제2 표면으로부터 제1 표면을 향하는 방향을 따라 실질적으로 일정하다.
홀 영역의 일부 또는 전부는 테이퍼진 형태를 가질 수 있으며, 홀 영역은 기판의 두께를 따른 그 연장부를 따라 테이퍼진다. 홀 영역은 기판의 제2 표면으로부터 제1 표면을 향하는 방향을 따라 테이퍼질 수 있다. 이 경우, 홀 영역의 직경은 기판의 제2 표면으로부터 제1 표면을 향하는 방향으로 감소된다.
펄스 레이저 빔의 초점이 제2 표면 상에 또는 제2 표면으로부터 제1 표면을 향하는 방향으로 상기 제2 표면으로부터 소정 거리에 위치된 조건으로 기판에 펄스 레이저 빔이 인가될 수 있다.
기판은 펄스 레이저 빔이 투과되는 재료로 형성될 수 있다. 이 경우, 레이저 빔이 기판을 투과할 수 있도록 하는 파장을 갖는 펄스 레이저 빔의 인가에 의해 기판에 복수의 홀 영역이 형성된다.
펄스 레이저 빔의 초점이 제2 표면 상에 또는 제2 표면으로부터 제1 표면을 향하는 방향과는 반대되는 방향으로 상기 제2 표면으로부터 소정 거리에 위치된 조건으로 기판에 펄스 레이저 빔이 인가될 수 있다. 이 경우, 펄스 레이저 빔의 초점이 제2 표면 상에 또는 제2 표면으로부터 제1 표면에서 멀어지는 방향으로 상기 제2 표면으로부터 소정 거리에 위치된 조건으로 기판에 펄스 레이저 빔이 인가될 수 있다.
기판 재료에 의해 흡수되는 파장을 가지는 펄스 레이저 빔의 인가에 의해 기판에 복수의 홀 영역이 형성될 수 있다. 이 경우, 홀 영역은 레이저 어블레이션(ablation)에 의해 형성된다. 이러한 방법은 SiC 웨이퍼와 같은 실리콘 카바이드(SiC) 기판의 처리에 특히 효율적이다.
홀 영역의 종횡비(aspect ratio)는 기판의 두께를 따른 홀 영역의 연장부에 의해 분할되는 홀 영역의 직경으로서, 즉 홀 영역이 기판의 두께 방향으로 연장되는 길이로서 정의된다. 홀 영역은 1:5 이하, 바람직하게는 1:10 이하, 더 바람직하게는 1:20 이하의 종횡비를 가질 수 있다. 약 1:5의 종횡비는 특히 간단한 공정 설정(set-up)을 사용할 수 있게 한다. 약 1:20 이하의 종횡비의 경우, 홀 영역은 특히 효율적인 방식으로 형성될 수 있다.
홀 영역은 17.5 ㎛ 이상, 바람직하게는 35 ㎛ 이상, 더 바람직하게는 70 ㎛ 이상의 직경을 가질 수 있다. 이 방식으로, 350 ㎛ 이상의 기판의 두께를 따른 홀 영역의 연장이 전술한 홀 영역의 종횡비로 효율적이고 신뢰성 있게 달성될 수 있다.
기판은 단결정 기판이나 유리 기판, 또는 화합물 반도체 기판, 예컨대 GaAs 기판 등의 화합물 기판 또는 세라믹 기판 등의 다결정 기판일 수 있다. 특히 바람직한 실시예에서, 기판은 단결정 기판 또는 유리 기판이다.
개질된 영역은 펄스 레이저 빔의 인가에 의해 개질된 기판의 영역이다. 예를 들면, 개질된 영역은 기판 재료의 구조가 펄스 레이저 빔의 인가에 의해 개질된 기판의 영역일 수 있다.
개질된 영역은 비정질 영역 또는 크랙이 형성된 영역일 수 있다. 특히 바람직한 실시예에서, 개질된 영역은 비정질 영역이다.
개질된 영역이 크랙이 형성되어 있는 영역, 즉 크랙이 형성된 영역인 경우, 크랙은 미세 크랙일 수 있다. 크랙은 ㎛ 범위의 길이 및/또는 폭의 크기를 가질 수 있다. 예를 들면, 크랙은 5~100 ㎛ 범위의 폭 및/또는 100~1000 ㎛ 범위의 길이를 가질 수 있다.
본 발명의 방법의 일부 실시예에서, 기판은 단결정 기판이고, 방법은, 각각 제2 표면으로부터 제1 표면을 향하여 연장되고 각각 비정질 영역과 제2 표면으로 개방된 비정질 영역의 공간으로 이루어진 복수의 홀 영역을 단결정 기판에 형성하도록, 제2 표면을 따라 복수의 위치에, 제2 표면 측으로부터 단결정 기판에 펄스 레이저 빔을 인가하는 단계와, 기판 두께를 조절하도록 상기 복수의 홀 영역이 형성된 단결정 기판의 제2 표면을 연삭하는 단계를 포함한다. 비정질 영역은 복수의 홀 영역이 형성된 기판의 영역을 더 깨지기 쉽게 함으로써 연삭 처리를 더 용이하게 한다. 펄스 레이저 빔의 초점이 제2 표면 상에 또는 제2 표면으로부터 제1 표면을 향하는 방향으로 상기 제2 표면으로부터 소정 거리에 위치된 조건으로 단결정 기판에 펄스 레이저 빔이 인가될 수 있다.
본 발명의 방법의 일부 실시예에서, 기판은 화합물 기판 또는 다결정 기판이고, 방법은, 각각 제2 표면으로부터 제1 표면을 향하여 연장되고 각각 비정질 영역과 제2 표면으로 개방된 비정질 영역의 공간으로 이루어진 복수의 홀 영역을 기판에 형성하도록, 제2 표면을 따라 복수의 위치에, 제2 표면 측으로부터 기판에 펄스 레이저 빔을 인가하는 단계와, 기판 두께를 조절하도록 상기 복수의 홀 영역이 형성된 기판의 제2 표면을 연삭하는 단계를 포함한다. 비정질 영역은 복수의 홀 영역이 형성된 기판의 영역을 더 깨지기 쉽게 함으로써 연삭 처리를 더 용이하게 한다.
본 발명의 방법의 일부 실시예에서, 기판은 유리 기판이고, 방법은, 각각 제2 표면으로부터 제1 표면을 향하여 연장되고 각각 크랙이 형성된 영역과 제2 표면으로 개방된 상기 영역의 공간으로 이루어진 복수의 홀 영역을 유리 기판에 형성하도록, 제2 표면을 따라 복수의 위치에, 제2 표면 측으로부터 유리 기판에 펄스 레이저 빔을 인가하는 단계와, 기판 두께를 조절하도록 상기 복수의 홀 영역이 형성된 유리 기판의 제2 표면을 연삭하는 단계를 포함한다. 크랙은 복수의 홀 영역이 형성된 기판의 영역을 더 깨지기 쉽게 함으로써 연삭 처리를 더 용이하게 한다. 크랙은 미세 크랙일 수 있다.
홀 영역 중 일부 또는 전부는 기판의 제2 표면으로부터 제1 표면을 향하는 방향으로 두께의 일부만을 따라 연장되도록 형성될 수 있다. 이 경우, 홀 영역의 개질된 영역은 기판의 제1 표면이 아닌 제2 표면으로 개방된다. 홀 영역의 일부 또는 전부는 기판의 두께의 30% 이상, 바람직하게는 40% 이상, 더 바람직하게는 50% 이상, 이보다 더 바람직하게는 60% 이상, 이보다 더 바람직하게는 70% 이상을 따라 연장되도록 형성될 수 있다.
특히 바람직하게, 기판의 두께를 따른 홀 영역의 연장부는 연삭 단계에서, 또는 연삭 단계 및 연삭 및/또는 에칭 단계와 같은 일련의 후속의 응력 제거 단계에서, 기판 재료가 제거될 깊이와 동일하도록 선택된다.
이 방식으로 홀 영역의 연장부를 선택하는 것에 의해, 연삭 단계에서 연삭되거나 일련의 연삭 단계 및 후속의 응력 제거 단계에서 제거될 기판의 전체 부분의 강도가 홀 영역의 형성에 의해 저하되는 것을 보장할 수 있다. 따라서, 연삭 공정 또는 일련의 연삭 공정 및 후속의 응력 제거 공정을 특히 높은 정도의 효율성 및 신뢰성으로 수행할 수 있다.
또한, 홀 영역이 형성된 기판의 부분은 연삭 단계 또는 일련의 연삭 단계 및 후속 응력 제거 단계에서 완전히 제거되므로, 연삭 후 또는 연삭 및 응력 제거 후에는 기판에 홀 영역이 남아 있지 않다.
홀 영역을 기판의 두께의 일부만을 따라 연장되도록 형성하는 것에 의해, 펄스 레이저 빔에 의해 디바이스 영역에 형성되는 디바이스에 대한 임의의 손상을 확실하게 회피할 수 있다.
기판의 두께를 따른 홀 영역의 연장량은 예컨대, 펄스 레이저 빔의 초점을 제2 표면으로부터 제1 표면을 향하는 방향으로 제2 표면으로부터 적절한 거리에, 또는 제2 표면으로부터 제1 표면을 향하는 방향과는 반대되는 방향으로 제2 표면으로부터 적절한 거리에 위치시키는 것에 의해 정확하게 조절될 수 있다.
제2 표면은 제2 표면으로부터 제1 표면을 향하는 방향으로 홀 영역의 전체 연장부를 따라 연삭될 수 있다. 이 경우, 연삭 단계에서 연삭될 기판의 전체 부분의 강도가 홀 영역의 형성에 의해 저하된다. 따라서, 연삭 공정은 특히 높은 정도의 효율성 및 신뢰성으로 수행될 수 있다.
또한, 홀 영역이 형성된 기판의 부분은 연삭 단계에서 완전히 제거되므로, 연삭 후에는 기판에 홀 영역이 남아 있지 않다.
홀 영역은 제2 표면 전체에 걸쳐 형성될 수 있다. 이 방식으로, 기판의 강도는 특히 신뢰성 있고 효율적인 방식으로 감소될 수 있어서 연삭 공정을 더 용이하게 한다.
대안으로, 홀 영역은 제2 표면의 일부에만 형성될 수도 있다.
특히, 복수의 디바이스를 분할하는 복수의 분할 라인이 제1 표면 상에 존재할 수 있으며, 홀 영역은 분할 라인과 실질적으로 반대측인 제2 표면의 영역 내에만 형성될 수 있다. 여기서, "실질적으로"란 표현은 분할 라인과 반대측이고 홀 영역이 형성된 제2 표면의 영역이 분할 라인과 동일한 폭을 가지거나 분할 라인의 폭과 ±100 ㎛까지 변동되는 폭을 가질 수 있음을 규정한다.
기판의 제1 표면에 형성된 분할 라인은 그 연장 방향에 실질적으로 수직한 방향으로 30~200 ㎛, 바람직하게는 30~150 ㎛, 더 바람직하게는 30~120 ㎛의 범위의 폭을 가질 수 있다.
분할 라인과 실질적으로 반대측인 제2 표면의 영역에만 홀 영역을 형성하는 것에 의해, 디바이스 영역에 형성된 디바이스가 기판에 인가되는 펄스 레이저 빔에 의해 손상되지 않는 것을 확실하게 보장할 수 있다.
특히, 홀 영역의 일부 또는 전부는 펄스 레이저 빔에 의한 디바이스의 손상의 위험이 없이 기판의 전체 두께를 따라 연장되도록 형성될 수 있다. 이 경우, 각각의 홀 영역의 개질된 영역의 공간은 기판의 제2 표면 및 제1 표면으로 개방된다.
홀 영역을 기판의 전체 두께를 따라 연장되도록 형성하는 것에 의해, 분할 라인을 따라 기판을 절단하는 단계가 용이해진다. 구체적으로, 분할 라인에 홀 영역이 존재함으로 인하여, 기판의 절단 예정 부분의 강도가 저하되어, 기판은 특히 효율적이고 신뢰성 있는 방식으로 절단될 수 있다.
기판은 예컨대, 블레이드 또는 쏘우와 같은 기계적 절단 수단, 레이저 절단, 예컨대 플라즈마 소스 등을 이용한 플라즈마 절단에 의해 절단될 수 있다. 또한, 이들 방법의 조합도 이용할 수 있다.
홀 영역이 기판의 전체 두께를 따라 연장되도록 형성되면, 예컨대, 분할 라인을 따른 기판의 기계적 절단이 특히 향상된 처리 속도로 보다 효율적인 방식으로 수행될 수 있다. 예를 들면, 블레이드 또는 쏘우 다이싱 절단 공정의 경우, 블레이드 또는 쏘우 다이싱 절단 속도가 크게 증가될 수 있다.
홀 영역이 절단 공정 후 기판의 분리된 부분에 남아 있는 경우, 이들 홀 영역은 예컨대, 칩 또는 다이 등의 최종 기판 부분의 외부 또는 측면을 연삭 또는 에칭하는 것에 의해 실질적으로 제거될 수 있다.
기판의 제2 표면의 연삭은 분할 라인을 따른 기판의 절단 이전에 수행될 수도 있다.
기판의 제2 표면의 연삭은 분할 라인을 따른 기판의 절단 이후에 수행될 수도 있다. 특히, 기판은 홀 영역의 형성 단계 이후이면서 연삭 단계의 이전에 또는 홀 영역 형성 단계 및 연삭 단계 이전에 분할 라인을 따라 절단될 수 있다. 이 경우, 바람직하게는, 절단 단계는 홀 영역 형성 단계 이후이면서 연삭 단계 이전에 수행된다.
특히, 분할 라인을 따른 기판의 절단 단계에서 기판은 그 두께의 일부만을 따라 절단될 수 있다. 이어서, 기판의 제2 표면의 연삭이 절단 단계 이후에 수행될 수 있다.
연삭은 기판 두께를 분할 라인을 따라 기판이 절단되는 깊이에 대응하는 두께까지, 즉 절단 단계의 절단 깊이까지 감소시키는 방식으로 수행될 수 있다.이 경우, 분할 라인을 따라 절단 공정에 의해 도달되지 않은 기판 재료가 연삭 단계에서 제거되므로, 기판은 연삭 공정에 의해 분할 라인을 따라 분할된다.
따라서, 기판의 제2 표면의 연삭은 절단 단계에서 기판 재료가 제거되지 않은 기판의 두께의 나머지 부분을 따라 수행되어 분할 라인을 따라 기판을 분할할 수 있다.
연삭 단계에서 상술한 방식으로 기판을 분할하는 것에 의해, 기판은 특히 신뢰성 있고 정확하며 효율적인 방식으로 처리될 수 있다.
구체적으로, 분할 라인을 따른 기판의 절단 단계는 연삭 전에, 즉 두께의 감소 이전에 기판에 대해 행해진다. 따라서, 기판 비틀림 등과 같은, 분할 라인을 따른 절단 중의 기판의 임의의 변형은 획실하게 회피될 수 있다. 또한, 절단 중 기판에 인가되는 응력이 크게 감소되어, 다이 강도가 증가된 칩 또는 다이가 획득될 수 있다. 크랙의 형성 또는 후면 치핑 등의, 최종 칩 또는 다이의 손상이 방지될 수 있다.
더욱이, 기판은 기판 두께의 일부만을 따라 분할 라인을 따라 절단되기 때문에, 절단 공정의 효율성, 특히 처리 속도가 향상된다. 또한, 절단 단계에 사용되는 절단 수단의 수명이 연장된다.
복수의 위치 중 인접하는 위치 사이의 거리, 즉 인접 위치의 중심 간의 거리가 3~50 ㎛, 바람직하게는 5~40 ㎛, 더 바람직하게는 8~30 ㎛의 범위 내에 있도록 분할 라인과 반대측인 제2 표면의 영역 내의 복수의 위치에서 기판에 펄스 레이저 빔이 인가될 수 있다. 복수의 홀 영역은 인접하거나 이웃하는 홀 영역의 중심 사이의 거리가 3~50 ㎛, 바람직하게는 5~40 ㎛, 더 바람직하게는 8~30 ㎛의 범위 내에 있도록 분할 라인과 실질적으로 반대측인 제2 표면의 영역 내에 형성될 수 있다. 특히 바람직하게는, 인접하는 홀 영역의 중심 사이의 거리는 8~10 ㎛의 범위에 있다.
홀 영역은 서로 등간격으로 이격될 수 있다. 대안으로, 인접하거나 이웃하는 홀 영역의 일부 또는 전부는 서로 다른 거리를 가질 수 있다.
홀 영역은 mm2 당 400~100000개의 홀 영역, 바람직하게는 mm2 당 600~50000개의 홀 영역, 더 바람직하게는 mm2 당 1000~20000개의 홀 영역의 분할 라인과 실질적으로 반대측인 제2 표면의 면적의 면적 밀도로 형성될 수 있다.
제1 표면 상에는 적어도 하나의 빔 차단 층이 존재할 수 있으며, 적어도 하나의 빔 차단 층은 제1 표면으로부터 제2 표면을 향하는 방향으로 디바이스 아래에 배열되며, 적어도 하나의 빔 차단 층은 펄스 레이저 빔이 불투과된다.
제1 표면 상에 적어도 하나의 빔 차단 층을 제공하는 것에 의해, 펄스 레이저 빔에 의해 디바이스 영역 내에 형성된 디바이스에 대한 임의의 손상이 확실하게 회피되는 것을 확실히 보장할 수 있다.
적어도 하나의 빔 차단 층은 예컨대, 펄스 레이저 빔을 흡수 또는 반사하는 것에 의해 펄스 레이저 빔을 차단하도록 구성될 수 있다.
적어도 하나의 빔 차단 층은 예컨대, 금속층이나, 금속 고반사 코팅 또는 유전체 다층 고반사 코팅과 같은 고반사 코팅일 수 있다.
적어도 하나의 빔 차단 층은 적어도 전체 디바이스 영역 위로 연장될 수 있다. 이 방식으로, 펄스 레이저 빔에 의해 디바이스 영역 내에 형성된 디바이스에 대한 임의의 손상을 특히 간단하고 신뢰성 있는 방식으로 회피할 수 있다.
제1 표면 상에 복수의 개별 빔 차단 층이 존재할 수 있으며, 각각의 빔 차단 층은 제1 표면으로부터 제2 표면을 향하는 방향으로 각각의 디바이스 아래에 배열된다. 이 방식으로, 빔 차단 층(들)을 형성하는 데 필요한 재료의 양이 크게 감소될 수 있다.
본 발명의 방법은 제2 표면의 연삭 후에 제2 표면을 연마하는 단계를 더 포함할 수 있다. 연삭 단계 후에 제2 표면을 연마하는 것에 의해 연삭 중에 기판에 발생되는 임의의 응력이 제거될 수 있다. 연마 단계는 예컨대, 건식 연마 단계, 습식 연마 단계, 화학기계적 연마(CMP) 단계 또는 래핑 단계(lapping step)일 수 있다.
본 발명의 방법은 제2 표면의 연삭 후에 제2 표면을 에칭하는 단계를 더 포함할 수 있다. 연삭 단계 후에 제2 표면을 에칭하는 것에 의해, 연삭 중 기판에 발생된 임의의 응력이 제거될 수 있다. 에칭 단계는 플라즈마 에칭 단계와 같은 건식 에칭 또는 습식 에칭 단계일 수 있다.
또한, 기판의 제2 표면에 대해 연삭 후에 연마 및 에칭의 조합도 적용할 수 있다.
기판은 펄스 레이저 빔이 투과되는 재료로 형성될 수 있다. 이 경우, 기판을 통한 레이저 빔의 투과를 허용하는 파장을 가지는 펄스 레이저 빔의 인가에 의해 기판에 복수의 홀 영역이 형성된다.
대안으로, 기판 재료에 의해 흡수되는 파장을 가지는 펄스 레이저 빔의 인가에 의해 기판에 복수의 홀 영역이 형성될 수 있다. 이 경우, 홀 영역은 레이저 어블레이션에 의해 형성된다.
예를 들면, 기판이 실리콘(Si) 기판인 경우, 펄스 레이저 빔은 1.5 ㎛ 이상의 파장을 가질 수 있다.
펄스 레이저 빔은 예를 들면, 0.5~20 ps의 범위의 펄스 폭을 가질 수 있다.
기판은 예컨대, 반도체 기판, 사파이어(Al2O3) 기판, 알루미늄 세라믹 기판 등의 세라믹 기판, 석영 기판, 지르코니아 기판, PZT(티탄산 지르콘산 납) 기판, 폴리카보네이트 기판, 광결정 재료 기판 등일 수 있다. 기판은 전술한 재료 중 1종 이상으로 이루어진 웨이퍼일 수 있다.
특히, 기판은 예컨대, 실리콘(Si) 기판, 갈륨비소(GaAs) 기판, 질화갈륨(GaN) 기판, 인화갈륨(GaP) 기판, 인듐비소(InAs) 기판, 인화인듐(InP) 기판, 탄화실리콘(SiC) 기판, 질화실리콘(SiN) 기판, 탄탈산리튬(LT) 기판, 니오브산리튬(LN) 기판, 사파이어(Al2O3) 기판, 질화알루미늄(AlN) 기판, 산화실리콘(SiO2) 기판 등일 수 있다. 기판은 전술한 재료 중 1종 이상으로 된 웨이퍼일 수 있다.
기판은 예컨대, 유리 웨이퍼와 같은 유리 기판일 수 있다.
기판은 단일 재료 또는 전술한 재료 중 예컨대 2종의 다른 재료의 조합으로 형성될 수 있다.
본 발명의 방법을 이용하여 처리될 수 있는 기판의 형태 및 크기에 대한 제한은 없다.
예를 들면, 기판은 그 평면도로 보아, 원형 또는 환형, 타원형, 직사각형, 정사각형, 반원 또는 사분원 등과 같은 원호의 형태 등을 가질 수 있다.
원형 또는 환형 기판의 경우, 기판은 예컨대, 약 5.1 cm~ 약 30.5 cm(2~12 인치)의 범위의 직경을 가질 수 있다. 정사각형 기판의 경우, 기판은 예컨대, 50×50 mm2~300×300 mm2의 범위의 크기를 가질 수 있다.
연삭 전의 기판의 두께는 예컨대, 200~1500 ㎛, 바람직하게는 700~1000 ㎛의 범위일 수 있다. 연삭 후의 기판의 두께는 예컨대, 30~200 ㎛의 범위에 있을 수 있다.
기판의 제1 표면 상의 디바이스 영역 내에 형성된 디바이스는 예컨대, 광학 장치, 반도체 장치, 전원 장치, 의료 기기, 전기 부품, MEMS 장치 또는 이들의 조합일 수 있다.
펄스 레이저 빔은 집속 렌즈를 사용하여 집속될 수 있다. 집속 렌즈의 개구수(numerical aperture: NA)는 집속 렌즈의 개구수를 기판의 굴절률(n)로 나눈 것으로 얻어진 값이 0.05~0.2의 범위에 있도록 설정될 수 있다. 이 방식으로, 홀 영역은 특히 신뢰성 있고 효율적인 방식으로 형성될 수 있다.
이하, 비제한적인 본 발명의 실시예를 도면을 참조로 설명한다.
도 1은 본 발명의 방법에 의해 처리되는 기판으로서 광학 디바이스 웨이퍼를 보여주는 사시도이고;
도 2a~2e는 본 발명의 방법의 일 실시예에 따라 도 1의 광학 디바이스 웨이퍼에 복수의 홀 영역을 형성하는 단계를 나타낸 도면이고;
도 3은 집속 렌즈의 개구수(NA), 광학 디바이스 웨이퍼의 굴절률(n) 및 개구수를 굴절률로 나눠 얻어진 값(S=NA/n) 사이의 관계를 나타낸 도면이고;
도 4는 도 2에 예시된 본 발명의 실시예에 따른 광학 디바이스 웨이퍼의 처리 방법을 추가로 나타낸 것으로, 도 4a는 홀 영역이 형성된 웨이퍼를 보여주는 사시도이고, 도 4b는 홀 영역이 형성된 웨이퍼를 보여주는 단면도이고, 도 4c는 연삭 단계 후의 웨이퍼를 보여주는 단면도이고;
도 5는 본 발명의 2개의 추가 실시예에 따라 광학 디바이스 웨이퍼를 처리하는 방법을 예시한 것으로, 도 5a는 하나의 추가의 실시예의 경우로 홀 영역이 형성된 웨이퍼를 보여주는 단면도이고. 도 5b는 다른 추가의 실시예의 경우로 홀 영역이 형성된 웨이퍼를 보여주는 단면도이고,
도 6은 본 발명의 또 다른 실시예에 따라 광학 디바이스 웨이퍼의 처리 방법을 예시하는 것으로, 도 6a는 홀 영역이 형성된 웨이퍼를 보여주는 사시도이고, 도 6b는 홀 영역이 형성된 웨이퍼를 보여주는 단면도이고, 도 6c는 연삭 단계 후의 웨이퍼를 보여주는 단면도이고;
도 7은 본 발명의 또 다른 실시예에 따라 광학 디바이스 웨이퍼를 처리하는 방법을 예시한 것으로, 도 7a는 홀 영역이 형성된 웨이퍼를 보여주는 단면도이고, 도 7b는 연삭 단계 후의 웨이퍼를 보여주는 단면도이고;
도 8은 본 발명의 처리 방법의 실시예에 따라 연삭 단계를 수행하는 연삭 장치를 보여주는 사시도이다.
본 발명의 바람직한 실시예를 첨부 도면을 참조하여 설명한다. 바람직한 실시예는 기판으로서 광학 디바이스 웨이퍼를 처리하는 방법에 관한 것이다.
광학 디바이스 웨이퍼는 ㎛ 범위, 바람직하게는 200~1500 ㎛, 더 바람직하게는 700~1000 ㎛의 연삭 전의 두께를 가질 수 있다.
도 1은 본 발명의 처리 방법에 의해 처리되는 기판으로서 광학 디바이스 웨이퍼(2)의 사시도이다. 광학 디바이스 웨이퍼(2)는 단결정 기판이다.
다른 실시예에서, 본 발명의 처리 방법에 의해 처리되는 기판은 GaAs 기판과 같은 화합물 반도체 기판 등의 화합물 기판이나 유리 기판, 또는 세라믹 기판 등의 다결정 기판일 수 있다.
도 1에 예시된 광학 디바이스 웨이퍼(2)는 실질적으로 예컨대, 400 ㎛의 두께를 가지는 사파이어 기판으로 이루어진다. 발광 다이오드(LEDs)와 레이저 다이오드와 같은 복수의 광학 디바이스(21)가 사파이어 기판의 전면(2a), 즉 제1 표면 상의 디바이스 영역(20)에 형성된다. 광학 디바이스(21)는 사파이어 기판의 전면(2a)에 격자 또는 매트릭스 배열로 제공된다. 광학 디바이스(21)는 사파이어 기판의 전면(2a), 즉 광학 디바이스 웨이퍼(2)의 전면(2a)에 형성된 복수의 교차 분할 라인(22)에 의해 분리된다.
또한, 광학 디바이스 웨이퍼(2)는 전면(2a)과는 반대측의 후면(2b), 즉 제2 표면을 가진다.
다음으로, 기판으로서 광학 디바이스 웨이퍼(2)를 처리하는 본 발명의 방법의 실시예를 도 2~4를 참조로 설명한다.
먼저, 광학 디바이스 웨이퍼(2)를 환형 프레임(도시 생략)에 의해 지지될 수 있는 접착 테이프에 부착하는 방식으로 웨이퍼 지지 단계를 수행한다. 구체적으로, 도 2a에 예시된 바와 같이, 광학 디바이스 웨이퍼(2)의 전면(2a)을 접착 테이프(30)에 부착한다. 따라서, 접촉 테이프(30)에 부착된 광학 디바이스 웨이퍼(2)의 후면(2b), 즉 제2 표면은 도 2a에 예시된 바와 같이 위로 배향된다.
도 2a는 전술한 웨이퍼 지지 단계를 수행한 후에 광학 디바이스 웨이퍼(2)의 후면(2b)을 따라 레이저 처리를 수행하는 레이저 처리 장치의 일부를 추가로 보여준다. 레이저 처리 장치는 가공물, 특히 광학 디바이스 웨이퍼(2)를 유지하는 척 테이블(41)과, 척 테이블(41)에 유지된 가공물에 레이저 빔을 인가하는 레이저 빔 인가 수단(도시 생략)과, 척 테이블(41)에 유지된 가공물을 촬상하는 촬상 수단(도시 생략)을 포함한다. 척 테이블(41)은 흡입 상태로 가공물을 상부에 유지하는 유지면으로서 상부면을 가진다. 척 테이블(41)은 이송 수단(도시 생략)에 의해 도 2a에서 화살표(X1)로 지시된 이송 방향으로 이동 가능하다. 또한, 척 테이블(41)은 인덱싱 수단(도시 생략)에 의해 이송 방향(X1)과 직교하는 인덱싱 방향으로 이동 가능하다.
레이저 빔 인가 수단은 실질적으로 수평 방향으로 연장되는 원통형 케이싱(도시 생략)을 포함한다. 케이싱은 펄스 레이저 발진기를 포함하는 펄스 레이저 발진 수단(도시 생략)과 반복 주파수 설정 수단을 포함한다. 또한, 레이저 빔 인가 수단은 케이싱의 전단에 설치된 집속 수단(422)(도 2a 참조)을 포함한다. 집속 수단(422)은 펄스 레이저 빔 발진 수단에 의해 발진된 펄스 레이저 빔을 집속하는 집속 렌즈(422a)를 포함한다.
집속 수단(422)의 집속 렌즈(422a)의 개구수(NA)는 집속 렌즈(422a)의 개구수를 기판, 즉 광학 디바이스 웨이퍼(2)의 굴절률(n)로 나눠 얻어진 값이 0.05~0.2의 범위 내에 있도록 설정된다.
레이저 빔 인가 수단은 집속 수단(422)의 집속 렌즈(422a)에 의해 집속될 펄스 레이저 빔의 초점 위치를 조정하는 초점 위치 조정 수단(도시 생략)을 더 포함한다.
촬상 수단은 레이저 빔 인가 수단의 케이싱의 전단부에 설치된다. 촬상 수단은 가시광을 이용하는 것으로 가공물을 촬상하는 CCD와 같은 정상 촬상 디바이스(도시 생략)와, 가공물에 적외선 광을 인가하는 적외선 광 인가 수단(도시 생략)과, 적외선 광 인가 수단에 의해 가공물에 인가된 적외선 광을 포착하는 광학계(도시 생략)와, 광학계에 의해 포착된 적외선 광에 대응하는 전기 신호를 출력하는 적외선 CCD와 같은 적외선 촬상 디바이스(도시 생략)를 포함한다. 촬상 수단으로부터 출력된 화상 신호는 제어 수단(도시 생략)으로 전송된다.
레이저 처리 장치를 사용하여 광학 디바이스 웨이퍼(2)의 후면(2b)을 따라 레이저 처리를 수행하는 경우, 집속 수단(422)의 집속 렌즈(422a)와 기판[즉 광학 디바이스 웨이퍼(2)]이 펄스 레이저 빔의 초점이 광학 디바이스 웨이퍼(2)의 두께를 따른 방향으로 소망하는 위치에[즉 후면(2b; 즉 제2 표면)으로부터 전면(2a; 즉 제1 표면)을 향하는 방향으로 후면(2b; 즉 제2 표면)으로부터 소망하는 거리]에 위치되도록 집속 렌즈(422a)의 광축을 따른 방향으로 서로 상대 위치되는 방식으로 위치 설정 단계가 수행된다.
다른 실시예에서, 펄스 레이저 빔의 초점은 후면(2b)으로부터 전면(2a)을 향하는 방향과는 반대의 방향으로 후면(2b) 상에 또는 후면(2b)으로부터 원하는 거리에 위치될 수 있다.
본 발명의 본 실시예에 따른 처리 방법을 수행하는 경우, 접착 테이프(30)가 척 테이블(41)의 상부면에 접촉된 상태(도 2a 참조)에서 레이저 처리 장치의 척 테이블(41) 상에 접촉 테이프(30)에 부착된 광학 디바이스 웨이퍼(2)를 배치한다. 이어서, 흡입 수단(도시 생략)을 작동시켜 흡입 하에서 척 테이블(41) 상에 접착 테이프(30)를 통해 광학 디바이스 웨이퍼(2)를 유지한다(웨이퍼 유지 단계). 따라서, 척 테이블(41)에 유지된 광학 디바이스 웨이퍼(2)의 후면(2b)은 상향으로 배향된다. 도 2a에는 접착 테이프(30)를 지지하는 환형 프레임이 예시되어 있지 않지만, 이러한 프레임이 존재하고, 척 테이블(41) 상에 제공되는 클램프 등의 프레임 유지 수단에 의해 유지될 수 있다. 이어서, 흡입 하에서 광학 디바이스 웨이퍼(20)를 유지하는 척 테이블(41)을 이송 및 인덱싱 수단을 동작시키는 것으로써 촬상 수단 바로 아래의 위치로 이동시킬 수 있다.
척 테이블(41)이 촬상 수단 바로 아래에 위치된 상태에서, 레이저 처리 예정의 광학 디바이스 웨이퍼(2)의 대상 영역을 검출하도록 촬상 수단 및 제어 수단으로 정렬 동작(alignment operation)을 수행할 수 있다. 구체적으로, 촬상 수단과 제어 수단은 패턴 매칭과 같은 화상 처리를 수행할 수 있다. 이 방식으로, 레이저 빔 인가 위치의 정렬이 수행된다(정렬 단계).
상술한 정렬 단계 수행 후에, 척 테이블(41)을 도 2a에 예시된 바와 같이 레이저 빔 인가 수단의 집속 수단(422)이 위치된 레이저 빔 인가 영역으로 이동시킨다. 후면(2b)의 일단부(도 2a에서 좌측단)를 집속 수단(422)의 바로 아래에 위치시킨다. 또한, 집속 렌즈(422a)에 의해 집속되는 펄스 레이저 빔(LB)의 초점 위치(P)가 후면(2b)으로부터 전면(2a)을 향하는 방향으로, 즉 광학 디바이스 웨이퍼(2)의 두께 방향으로 광학 디바이스 웨이퍼(2)의 후면(2b)으로부터 원하는 거리에 위치되도록 집속 수단(422)을 집속 렌즈(422a)의 광축을 따른 방향으로 이동시키도록 초점 위치 조정 수단(도시 생략)을 작동시킨다(위치 설정 단계).
상술한 정렬 단계는 도 6 및 도 7에 예시된 실시예에 따른 처리 방법에 필요하지만, 도 4 및 도 5에 예시된 실시예에서는 정렬이 필요치 않다. 이들 후자의 경우, 흡입 상태에서 광학 디바이스 웨이퍼(2)를 유지하는 척 테이블(41)을 정렬 동작을 수행하지 않고 레이저 빔 인가 영역으로 바로 이동시킬 수 있다.
본 실시예에서, 펄스 레이저 빔(LB)의 초점 위치(P)는 광학 디바이스 웨이퍼(2)의 내부에서 펄스 레이저 빔(LB)이 인가되는 광학 디바이스 웨이퍼(2)의 후면(2b)에 더 가까운 위치, 즉 상향 대향면에 위치된다. 예를 들면, 초점 위치(P)는 후면(2b)으로부터 5~10 ㎛의 범위의 거리에 위치될 수 있다.
전술한 위치 설정 단계를 수행한 후, 레이저 빔 인가 수단을 작동시켜 집속 수단(422)으로부터 광학 디바이스 웨이퍼(2)에 펄스 레이저 빔(LB)을 인가함으로써 펄스 레이저 빔(LB)의 초점 위치(P)가 인접 위치되는 광학 디바이스 웨이퍼(2)의 후면(2b)으로부터 광학 디바이스 웨이퍼(2)의 전면(2a)을 향하여 연장되는 홀 영역을 형성하는 방식으로 홀 영역 형성 단계를 수행한다. 홀 영역은 개질된 영역, 즉 비정질 영역과 광학 디바이스 웨이퍼(2)의 후면(2b)으로 개방되지만 전면(2a)으로는 개방되지 않는 비정질 영역의 공간으로 이루어진다(도 4b 참조). 특히, 도 2c에 나타낸 바와 같이, 홀 영역은 광학 디바이스 웨이퍼(2)의 후면으로부터 전면(2a)을 향하는 방향으로 두께의 일부만을 따라, 즉 예시된 본 실시예에서 300 ㎛의 광학 디바이스 웨이퍼(2) 내의 거리를 따라 연장되도록 형성된다.
광학 디바이스 웨이퍼(2)의 두께를 따른 홀 영역의 연장량은 펄스 레이저 빔(LB)의 초점 위치(P)를 후면(2b)으로부터 전면(2a)을 향하는 방향으로 후면(2b)으로부터 적절한 거리에 위치시키는 것으로 조절된다.
광학 디바이스 웨이퍼(2)를 구성하는 사파이어 기판을 통한 레이저 빔(LB)의 투과를 허용하는 파장을 갖는 펄스 레이저 빔(LB)을 집속 수단(422)에 의해 광학 디바이스 웨이퍼(2)에 인가하고, 척 테이블(41)을 도 2a에 예시된 이송 방향(X1)으로 소정의 이송 속도로 이동시킨다(홀 영역 형성 단계). 도 2b에 예시된 바와 같이 후면(2b)의 타단(도 2b의 우측단)이 집속 수단(422)의 바로 아래의 위치에 도달하면, 펄스 레이저 빔의 인가를 중지하고 척 테이블(41)의 이동도 중지한다.
후면(2b)을 따라 상술한 홀 영역 형성 단계를 수행하는 것에 의해, 후면(2b)의 제1 연장 방향을 따라 복수의 위치에서 광학 디바이스 웨이퍼(2)에 복수의 홀 영역(23)이 형성되는 데, 이때 각 홀 영역(23)은 개질된 영역, 즉 비정질 영역(232)과 도 4b에 예시된 바와 같이 광학 디바이스 웨이퍼(2)의 후면(2b)으로는 개방되지만 전면(2a)으로는 개방되지 않는 비정질 영역(232)의 공간(231)으로 이루어진다. 홀 영역(23)은 도 2c에 예시된 바와 같이 후면(2b)을 따라 미리 정해진 등간격으로 형성될 수 있다. 예를 들면, 후면(2b)의 제1 연장 방향으로 인접하는 홀 영역(23) 사이의 거리는 8~30 ㎛의 범위, 예컨대 약 16 ㎛[=(워크 이송 속도: 800 mm/s)/(반복 주파수: 50 kHz)]일 수 있다.
도 2d 및 도 2e에 예시된 바와 같이, 각각의 홀 영역(23)은 약 1 ㎛의 직경을 가지는 공간(231)과 해당 공간(231) 주변에 형성되고 약 16 ㎛의 외경을 가지는 비정질 영역(232)으로 이루어진다. 본 실시예에서, 도면에는 도시되어 있지 않지만, 인접하는 홀 영역(23)의 비정질 영역(232)은 서로 중첩되지 않도록 형성되어 있다. 구체적으로, 인접하는 홀 영역(23) 사이의 거리는 비정질 영역(232)의 외경보다 다소 크게 선택된다. 따라서, 인접하거나 이웃하는 홀 영역(23)의 비정질 영역은 서로 분리된다.
다른 실시예에서, 기판은 예컨대 유리 기판일 수 있고, 개질된 영역은 유리 기판에 크랙이 형성된 영역일 수 있다. 유리 기판에 형성된 크랙은 미소 크랙일 수 있다.
상술한 홀 영역 형성 단계에서 형성된 각각의 홀 영역(23)은 광학 디바이스 웨이퍼(2)의 후면(2b)으로부터 전면(2a)을 향하여 연장된다. 광학 디바이스 웨이퍼(2)의 두께가 두꺼운 경우에도, 일단 각각의 홀 영역(23)이 형성되면 펄스 레이저 빔(LB)을 인가하기에 충분하기 때문에 생산성이 크게 향상될 수 있다. 또한, 홀 영역 형성 단계에서는 파편이 분산되지 않기 때문에, 얻어지는 디바이스의 품질의 저하를 확실하게 방지할 수 있다.
제1 연장 방향과 직교하는 후면(2b)의 제2 연장 방향을 따라 복수의 위치에서도 펄스 레이저 빔(LB)을 인가하도록, 이송 방향(X1)과 직교하는 인덱싱 방향으로 레이저 빔 인가 수단에 대해 광학 디바이스 웨이퍼(2)를 상대 이동시키는 동안 후면(2b)의 제1 연장 방향을 따라 여러 번 상술한 홀 영역 형성 단계를 수행한다. 구체적으로, 도 4a에 예시된 바와 같이 전체 후면(2b)에 홀 영역(23)이 형성된다. 홀 영역(23)은 후면(2b)의 제1 연장 방향 및/또는 제2 연장 방향으로 인접하는 홀 영역(23) 사이의 거리를 동일하게 또는 다르게 하여 배열될 수 있다.
예를 들면, 후면(2b)의 제1 연장 방향을 따라 홀 영역 형성 단계를 수행하는 경우, 이송 방향(X1)과 직교하는 인덱싱 방향을 따라 펄스 레이저 빔(LB)이 분할되거나 스캔될 수 있다. 이 방식으로, 펄스 레이저 빔(LB)의 1회 통과시에 후면(2b)의 보다 넓은 영역이 커버될 수 있다. 즉 홀 영역(23)이 형성될 수 있다. 이에 의해, 전체 후면(2b)에 걸쳐 홀 영역(23)을 형성하기 위하여 인덱싱 단계, 즉 광학 디바이스 웨이퍼(2)를 레이저 빔 인가 수단에 대하여 인덱싱 방향으로 상대 변위시키는 단계가 덜 필요하다. 따라서, 처리 효율이 더 향상될 수 있다.
다음에는 도 3을 참조로 집속 렌즈(422a)의 개구수(NA), 광학 디바이스 웨이퍼(2)의 굴절률(n) 및 개구수를 굴절률로 나눠 얻어진 값(S=NA/n) 사이의 관계를 설명한다. 도 3에 예시된 바와 같이, 집속 렌즈(422a)로 입사되는 펄스 레이저 빔(LB)은 집속 렌즈(422a)의 광축(OA)에 대해 각도(α)로 집속된다. 집속 렌즈(422a)의 개구수는 sinα로 표현된다(즉, NA=sinα). 집속 렌즈(422a)에 의해 집속된 펄스 레이저 빔(LB)이 기판으로서의 광학 디바이스 웨이퍼(2)에 인가되면, 펄스 레이저 빔(LB)은 광학 디바이스 웨이퍼(2)의 밀도가 공기의 밀도보다 높기 때문에 광축(OA)에 대해 각도 β로 굴절된다. 광축(OA)에 대한 이 각도(β)는 광학 디바이스 웨이퍼(2)의 굴절률에 따른 각도 α와 다르다. 굴절률은 N=sinα/sinβ로 표현되므로, 광학 디바이스 웨이퍼(2)의 굴절률로 개구수를 나눈 것으로 얻어진 값(S=NA/n)은 sinβ로 주어진다. sinβ를 0.05~0.2의 범위로 설정함으로써, 홀 영역(23)을 특히 효율적이고 신뢰성 있는 방식으로 형성할 수 있다.
300~3000 nm의 범위의 파장, 0.5~20 ps의 펄스 폭, 0.2~10.0 W의 평균 전력 및 10~80 kHz의 반복 주파수를 갖는 펄스 레이저 빔을 사용하여 홀 영역 형성 단계를 수행할 수 있다. 광학 디바이스 웨이퍼(2)가 홀 영역 형성 단계에서 레이저 빔 인가 수단에 대해 상대 이동되는 워크 이송 속도는 500~1000 mm/초의 범위에 있을 수 있다.
본 발명의 방법에 의해 처리되는 단결정 기판 등과 같은 기판으로서 반도체 기판을 사용하는 경우, 펄스 레이저 빔(LB)의 파장이 반도체 기판의 대역 갭에 대응하는 파장(감소된 파장)의 2배 이상인 값으로 설정되면, 특히 효율적이고 신뢰성 있는 방식으로 홀 영역(23)이 형성될 수 있다.
상술한 방식으로 홀 영역 형성 단계를 수행한 후, 광학 디바이스 웨이퍼(2)의 후면(2b)의 연삭 단계를 수행하는 데, 그 결과가 도 4c에 예시되어 있다. 구체적으로, 후면(2b)은 홀 영역(23)의 후면(2b)으로부터 전면(2a)을 향하는 방향으로 전체 연장부를 따라 연삭된다. 따라서, 홀 영역(23)이 형성된 광학 디바이스 웨이퍼(2)의 부분은 도 4c에 예시된 바와 같이 연삭 단계에서 완전히 제거된다.
광학 디바이스 웨이퍼(2)의 후면(2b)의 연삭 단계는 도 8을 참조로 아래에 더 상세히 설명되는 바와 같이 연삭 장치를 사용하여 수행될 수 있다.
도 4c에 예시된 광학 디바이스 웨이퍼(2)는 웨이퍼(2)로부터 얻어지는 칩 또는 다이의 소망하는 두께로 연삭된 것이다. 연삭 후, 이들 칩 또는 다이는 예컨대, 분할 라인(22)을 따라 광학 디바이스 웨이퍼(2)를 절단하는 것에 의해 서로 분리된다.
특히, 광학 디바이스 웨이퍼(2)는 예컨대, 블레이드 또는 쏘우와 같은 기계적 절단 수단을 사용하는 것에 의해, 레이저 절단에 의해, 플라즈마 소스를 사용하는 등의 플라즈마 절단에 의해 절단될 수 있다. 또한, 이들 방법의 조합도 이용할 수 있다.
다음에는 도 5를 참조로 본 발명의 2개의 추가 실시예를 설명한다.
도 5에 예시된 실시예들은 광학 디바이스 웨이퍼(2)의 전면(2a)에 적어도 하나의 빔 차단 층이 존재한다는 점에서, 도 2~4를 참조로 상술한 실시예와는 실질적으로 다르다.
특히, 도 5a에 예시된 실시예에서는, 전면(2a)에 복수의 개별 빔 차단 층(24)이 존재하는 데, 각각의 빔 차단 층(24)은 전면(2a)으로부터 후면(2b)을 향하는 방향으로 각각의 디바이스(21) 아래에 배열된다. 빔 차단 층(24)은 펄스 레이저 빔(LB)이 불투과된다.
도 5b에 예시된 실시예는 광학 디바이스 웨이퍼(2)의 전면(2a)에 단일 빔 차단 층(24)이 존재한다는 점에서, 도 5a에 예시된 실시예와는 실질적으로 다르다. 이 단일 빔 차단 층(24)은 전면(2a)으로부터 후면(2b)을 향하는 방향으로 디바이스(21) 아래에 배열되며, 전체 디바이스 영역(20)에 걸쳐 연장된다(도 1 참조).
광학 디바이스 웨이퍼(2)의 전면(2a)에 이러한 빔 차단 층(24)을 한 층 이상 제공하는 것에 의해, 후면(2b)으로부터 인가되는 펄스 레이저 빔(LB)에 의해 디바이스 영역(20) 내에 형성되는 디바이스(21)에 대한 임의의 손상을 확실히 방지하는 것을 보장할 수 있다.
도 5a 및 도 5b에 예시된 빔 차단 층(24)은 예컨대, 펄스 레이저 빔(LB)을 흡수 또는 반사시키는 것으로 펄스 레이저 빔(LB)을 차단하도록 구성될 수 있다.
예를 들면, 도 5a 및 도 5b에 예시된 빔 차단 층(24)은 금속 고반사 코팅 또는 유전체 다층 고반사 코팅과 같은 고반사 코팅 또는 금속층일 수 있다.
이하, 도 6을 참조로 본 발명의 다른 실시예를 설명한다.
도 6에 예시된 실시예는 도 6b에 예시된 바와 같이 분할 라인(22)과 반대측인 후면(2b)의 영역에만 홀 영역(23)이 형성되는 점에서, 도 2~4를 참조로 상술한 실시예와는 실질적으로 다르다.
도 6에 예시된 실시예에 따르면, 홀 영역(23)이 다음의 방식으로 형성될 수 있다.
정렬 단계에서, 척 테이블(41)이 촬상 수단 바로 아래에 위치된 상태에서, 촬상 수단과 제어 수단을 사용하여 정렬 동작을 수행함으로써 레이저 처리 대상의 광학 디바이스 웨이퍼(2)의 대상 영역, 즉 제1 분할 라인(22)과 반대측인 후면(2b)의 영역을 검출한다. 특히, 이 정렬 동작은 촬상 수단의 적외선 광 인가 수단, 광학계 및 적외선 촬상 장치를 사용하여 수행할 수 있다.
이어서, 분할 라인(22)의 폭 방향을 따라 배열된 후면(2b) 상의 복수의 위치에서도 펄스 레이저 빔(LB)을 인가하도록 이송 방향(X1)과 직교하는 인덱싱 방향으로 레이저 빔 인가 수단에 대해 광학 디바이스 웨이퍼(2)를 다소 이동시키는 동안(도 2a 참조) 제1 분할 라인(22)과 반대측인 후면(2b)의 영역을 따라 상술한 홀 영역 형성 단계를 복수 회 수행한다. 이 방식으로, 연장 방향과 분할 라인(22)의 폭 방향을 따라 제1 분할 라인(22)과 반대측인 후면(2b)의 영역에 복수의 홀 영역(23)이 형성된다(도 6a 및 도 6b 참조). 홀 영역(23)은 분할 라인(22)의 연장 방향 및/또는 폭 방향으로 인접하거나 이웃하는 홀 영역(23) 사이의 거리가 동일하거나 다른 거리로 배열될 수 있다.
상술한 바와 같이 제1 분할 라인(22)과 반대측인 후면(2b)의 영역을 따라 여러 번 홀 영역 형성 단계를 수행한 후, 척 테이블(41)을 광학 디바이스 웨이퍼(2) 상의 제1 방향으로 연장되는 분할 라인(22)의 피치만큼 인덱싱 방향으로 이동시킨다(인덱싱 단계). 이어서, 제1 방향으로 연장되는 다음 분할 라인(22)을 따라, 즉 제1 분할 라인(22)의 연장 방향으로 전술한 바와 동일한 방식으로 홀 영역 형성 단계를 복수 회 수행한다. 이 방식으로, 제1 방향으로 연장되는 분할 라인(22)과 반대측인 후면(2b)의 영역 모두를 따라 홀 영역 형성 단계를 복수 회 수행한다. 이후, 척 테이블(41)을 90도 회전시켜, 제1 방향과 직교하는 제2 방향으로 연장되는 다른 분할 라인(22)과 반대측인 후면(2b)의 영역 모두를 따라 전술한 바와 동일한 방식으로 홀 영역 형성 단계를 복수 회 수행한다.
분할 라인(22)과 반대측인 후면(2b)의 영역에만 홀 영역(23)을 형성하는 것에 의해, 디바이스 영역(20) 내에 형성된 디바이스(21)가 후면(2b)으로부터 광학 디바이스 웨이퍼(2)에 인가되는 펄스 레이저 빔(LB)에 의해 손상되지 않는 것을 확실히 보장할 수 있다.
상술한 방식으로 홀 영역 형성 단계를 수행한 후, 도 2~4에 예시된 실시예에 대해 전술한 바와 동일한 방식으로 광학 디바이스 웨이퍼(2)의 후면(2b)의 연삭 단계를 수행한다. 이 연삭 단계의 결과는 도 6c에 예시된다.
구체적으로, 홀 영역(23)의 후면(2b)으로부터 전면(2a)을 향하는 방향으로 전체 연장부를 따라 후면(2b)이 연삭된다. 따라서, 홀 영역(23)이 형성된 광학 디바이스 웨이퍼(2)의 부분은 도 6c에 예시된 바와 같이 연삭 단계에서 완전히 제거된다.
광학 디바이스 웨이퍼(2)의 후면(2b)의 연삭 단계는 도 8을 참조로 추가로 상세히 후술하는 바와 같이 연삭 장치를 사용하여 수행될 수 있다.
도 6c에 예시된 광학 디바이스 웨이퍼(2)는 웨이퍼(2)로부터 획득될 칩 또는 다이의 소망의 두께로 연삭된 것이다. 연삭 후, 이들 칩 또는 다이는 예컨대, 도 2~4에 예시된 실시예에 대해 전술한 바와 동일한 방식으로 분할 라인(22)을 따라 광학 디바이스 웨이퍼(2)를 절단하는 것에 의해 서로 분리된다.
다음에 도 7을 참조로 본 발명의 다른 실시예를 설명한다.
도 7에 예시된 실시예는 홀 영역(23)이 도 7a에 예시된 바와 같이 광학 디바이스 웨이퍼(2)의 전체 두께를 따라 연장되도록 형성된다는 점에서, 도 6을 참조로 전술한 실시예와는 실질적으로 다르다.
광학 디바이스 웨이퍼(2)의 후면(2b)을 연삭하는 단계에서, 후면(2b)은 홀 영역(23)의 후면(2b)으로부터 전면(2a)을 향하는 방향으로 연장부의 일부만을 따라 연삭된다. 따라서, 홀 영역(23)이 형성된 광학 디바이스 웨이퍼(2)의 부분의 일부는 도 7b에 예시된 바와 같이 연삭 단계 후에 분할 라인(22)의 위치에 유지된다.
광학 디바이스 웨이퍼(2)의 후면(2b)을 연삭하는 단계는 도 8을 참조로 추가로 상세히 후술되는 바와 같이 연삭 장치를 사용하여 수행될 수 있다.
홀 영역(23)이 형성된 광학 디바이스 웨이퍼(2)의 부분의 일부는 연삭 단계 이후에 분할 라인(22)의 위치에 남아 있기 때문에, 예컨대, 분할 라인(22)을 따른 웨이퍼(2)의 기계적 절단은 특히 향상된 처리 속도로 보다 효율적인 방식으로 수행될 수 있다. 예를 들면, 블레이드 또는 쏘우 다이스 절단 공정의 경우, 블레이드 또는 쏘우 다이스 절단 속도가 크게 향상될 수 있다.
홀 영역(23)이 절단 공정 후에 광학 디바이스 웨이퍼(2)의 분리 부분에 남아 있으면, 예컨대 칩 또는 다이 등의 획득 기판 부분의 외부 또는 측면을 연마 또는 에칭하는 것에 의해 후속으로 제거될 수 있다.
도 8은 본 발명의 처리 방법의 실시예에 따라 연삭 단계를 수행하는 연삭 장치를 보여주는 사시도이다. 특히, 연삭 장치(8)는 도 2~7에 예시된 실시예에서 연삭 단계를 수행하는 데 사용될 수 있다.
도 8에 예시된 바와 같이, 연삭 장치(8)는 가공물을 유지하는 척 테이블(81)과 척 테이블(81)에 유지된 가공물을 연삭하는 연삭 수단(82)을 포함한다. 척 테이블(81)은 흡입 상태에서 가공물을 상부에 유지하는 유지면으로서 상부면(811)을 가진다. 연삭 수단(82)은 스핀들 하우징(도시 생략), 해당 스핀들 하우징에 회전 가능하게 지지되어 구동 기구(도시 생략)에 의해 회전되도록 되어 있는 회전 스핀들(821), 회전 스핀들(821)의 하단에 고정된 장착구(822), 및 장착구(822)의 하부면에 장착되는 연삭 휠(823)을 포함한다. 연삭 휠(823)은 원형 베이스(824)와 해당 원형 베이스의 하부면 상에 장착된 연삭 요소(825)를 포함한다.
광학 디바이스 웨이퍼(2)의 후면(2b)의 연삭은 웨이퍼(2)의 전면(2a)이 척 테이블(81)의 상부면(811)과 접촉되도록 연삭 장치(8)의 척 테이블(81)에 웨이퍼(2)를 유지하는 것에 의해 수행된다. 따라서, 웨이퍼(2)의 후면(2b)은 도 8에 예시된 바와 같이 상향으로 배향된다. 이어서, 광학 디바이스 웨이퍼(2)를 상부에 유지하는 척 테이블(81)은 광학 디바이스 웨이퍼(2)의 평면에 수직한 축을 중심으로, 즉 도 8의 화살표 A가 지시하는 회전 방향으로 회전되며, 연삭 횔(823)은 원형 베이스(824)의 평면에 수직한 축을 중심으로, 즉 도 8의 화살표 B가 지시하는 회전 방향으로 회전된다.
척 테이블(81)과 연삭 휠(823)을 이렇게 회전시키는 동안, 연삭 휠(823)의 연삭 요소(825)는 웨이퍼(2)의 후면(2b)과 접촉되어 후면(2b)을 연삭한다.
전술한 본 발명의 실시예에 따른 방법은 연삭 후에 광학 디바이스 웨이퍼(2)의 후면(2b)을 연마 및/또는 에칭하는 단계를 더 포함할 수 있다. 이 방식으로, 연삭 중 광학 디바이스 웨이퍼(2)에 발생된 임의의 응력이 제거될 수 있다. 예를 들면, 연삭 단계 후에, 건식 연마 단계, 습식 연마 단계, 화학기계적 연마(CMP) 단계, 래핑 단계, 플라즈마 에칭 단계 등의 건식 에칭 단계, 및/또는 습식 에칭 단계를 수행할 수 있다.
상술한 바람직한 실시예에서는, 단결정 기판, 즉 광학 디바이스 웨이퍼(2)의 처리 방법을 예로써 제시하고 있지만, 본 발명의 처리 방법은 유리 기판, 화합물 기판 또는 다결정 기판 등의 다른 종류의 기판에 동일한 방식으로 적용될 수 있다.

Claims (14)

  1. 복수의 디바이스(21)가 형성되어 있는 디바이스 영역(20)을 갖는 제1 표면(2a)과 제1 표면(2a)과는 반대측의 제2 표면(2b)을 구비하는 기판(2)을 처리하는 방법으로서:
    상기 기판(2)에 복수의 홀 영역(23)을 형성하도록 상기 제2 표면(26)을 따라 복수의 위치에서 상기 제2 표면(2b) 측으로부터 상기 기판(2)에 펄스 레이저 빔(LB)을 인가하는 단계로서, 상기 홀 영역(23) 각각은 상기 제2 표면(2b)으로부터 상기 제1 표면(2a)을 향하여 연장되고, 상기 홀 영역(23) 각각은 개질된 영역(232)과 상기 제2 표면(2b)으로 개방되는 상기 개질된 영역(232)의 공간(231)으로 이루어지는 것인 펄스 레이저 빔 인가 단계와;
    기판 두께를 조절하도록 상기 복수의 홀 영역(23)이 형성된 상기 기판(2)의 제2 표면(2b)을 연삭하는 단계
    를 포함하는 것을 특징으로 하는 기판 처리 방법.
  2. 제1항에 있어서, 상기 펄스 레이저 빔(LB)은 펄스 레이저 빔(LB)의 초점(P)이 상기 제2 표면(2b) 상에 또는 상기 제2 표면(2b)으로부터 상기 제1 표면(2a)을 향하는 방향으로 상기 제2 표면(2b)으로부터 떨어져서 위치되는 조건으로 상기 기판(2)에 인가되는 것을 특징으로 하는 기판 처리 방법.
  3. 제1항에 있어서, 상기 펄스 레이저 빔(LB)은 펄스 레이저 빔(LB)의 초점(P)이 상기 제2 표면(2b) 상에 또는 상기 제2 표면(2b)으로부터 상기 제1 표면(2a) 측으로의 방향과는 반대의 방향으로 상기 제2 표면(2b)으로부터 떨어져서 위치되는 조건으로 상기 기판(2)에 인가되는 것을 특징으로 하는 기판 처리 방법.
  4. 제1항 내지 제3항 중 어느 한 항에 있어서, 상기 기판(2)은 단결정 기판, 유리 기판, 화합물 기판 또는 다결정 기판인 것을 특징으로 하는 기판 처리 방법.
  5. 제1항 내지 제3항 중 어느 한 항에 있어서, 상기 개질된 영역(232)은 비정질 영역 또는 크랙이 형성되어 있는 영역인 것을 특징으로 하는 기판 처리 방법.
  6. 제1항 내지 제3항 중 어느 한 항에 있어서, 상기 홀 영역(23)은 상기 제2 표면(2b)으로부터 상기 제1 표면(2a)을 향하는 방향으로 상기 기판(2)의 두께의 일부만을 따라 연장되도록 형성된 것을 특징으로 하는 기판 처리 방법.
  7. 제1항 내지 제3항 중 어느 한 항에 있어서, 상기 제2 표면(2b)은 상기 제2 표면(2b)으로부터 상기 제1 표면(2a)을 향하는 방향으로 상기 홀 영역(23)의 전체 연장부를 따라 연삭되는 것을 특징으로 하는 기판 처리 방법.
  8. 제1항 내지 제3항 중 어느 한 항에 있어서, 상기 홀 영역(23)은 제2 표면(2b) 전체에 걸쳐 형성되는 것을 특징으로 하는 기판 처리 방법.
  9. 제1항 내지 제3항 중 어느 한 항에 있어서,
    상기 제1 표면(2a)에는 복수의 분할 라인(22)이 존재하며, 상기 분할 라인(22)은 상기 복수의 디바이스(21)를 구획하며,
    상기 홀 영역(23)은 상기 분할 라인(22)과는 반대측인 상기 제2 표면(2b)의 영역에만 형성되는 것을 특징으로 하는 기판 처리 방법.
  10. 제1항 내지 제3항 중 어느 한 항에 있어서,
    상기 제1 표면(2a)에는 적어도 하나의 빔 차단 층(24)이 존재하며,
    상기 적어도 하나의 빔 차단 층(24)은 상기 제1 표면(2a)으로부터 상기 제2 표면(2b)을 향하는 방향으로 상기 디바이스(21) 아래에 배열된 것을 특징으로 하는 기판 처리 방법.
  11. 제10항에 있어서, 상기 적어도 하나의 빔 차단 층(24)은 적어도 상기 디바이스 영역(20) 전체에 걸쳐 연장되는 것을 특징으로 하는 기판 처리 방법.
  12. 제10항에 있어서,
    상기 제1 표면(2a) 상에 복수의 개별 빔 차단 층(24)이 존재하며,
    상기 빔 차단 층(24) 각각은 상기 제1 표면(2a)으로부터 상기 제2 표면(2b)을 향하는 방향으로 각각의 디바이스(21) 아래에 배열된 것을 특징으로 하는 기판 처리 방법.
  13. 제1항 내지 제3항 중 어느 한 항에 있어서, 상기 제2 표면(2b)의 연삭 후에 상기 제2 표면(2b)을 연마하는 단계와 에칭하는 단계 중 적어도 하나를 더 포함하는 것을 특징으로 하는 기판 처리 방법.
  14. 제1항 내지 제3항 중 어느 한 항에 있어서, 상기 기판(2)은 상기 펄스 레이저 빔(LB)이 투과되는 재료로 제조되는 것을 특징으로 하는 기판 처리 방법.
KR1020170014574A 2016-02-01 2017-02-01 기판 처리 방법 KR101979074B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
DE102016201461 2016-02-01
DE102016201461.7 2016-02-01

Publications (2)

Publication Number Publication Date
KR20170091533A true KR20170091533A (ko) 2017-08-09
KR101979074B1 KR101979074B1 (ko) 2019-05-15

Family

ID=59327882

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020170014574A KR101979074B1 (ko) 2016-02-01 2017-02-01 기판 처리 방법

Country Status (6)

Country Link
US (1) US9941166B2 (ko)
JP (1) JP6501273B2 (ko)
KR (1) KR101979074B1 (ko)
CN (1) CN107026073B (ko)
DE (1) DE102017201151B4 (ko)
TW (1) TWI699827B (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20200071907A (ko) * 2018-12-11 2020-06-22 삼성디스플레이 주식회사 디스플레이 장치 및 디스플레이 장치 제조 방법

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20170287768A1 (en) * 2016-03-29 2017-10-05 Veeco Precision Surface Processing Llc Apparatus and Method to Improve Plasma Dicing and Backmetal Cleaving Process
DE102016224978B4 (de) 2016-12-14 2022-12-29 Disco Corporation Substratbearbeitungsverfahren
DE102017200631B4 (de) * 2017-01-17 2022-12-29 Disco Corporation Verfahren zum Bearbeiten eines Substrats
JP6985060B2 (ja) * 2017-08-17 2021-12-22 株式会社ディスコ ウエーハの加工方法
CN109712926B (zh) * 2017-10-25 2021-01-22 中芯国际集成电路制造(上海)有限公司 一种半导体器件的制造方法
KR102498148B1 (ko) * 2018-09-20 2023-02-08 삼성전자주식회사 반도체 장치의 제조 방법
CN112689886B (zh) * 2020-06-16 2022-11-18 福建晶安光电有限公司 一种衬底加工方法及半导体器件制造方法
WO2021253542A1 (zh) * 2020-06-16 2021-12-23 福建晶安光电有限公司 一种衬底加工方法及半导体器件制造方法

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20040259329A1 (en) * 2001-10-01 2004-12-23 Adrian Boyle Machining substrates, particulary semiconductor wafers
JP2005252126A (ja) * 2004-03-08 2005-09-15 Disco Abrasive Syst Ltd ウエーハの加工方法
US20130183836A1 (en) * 2012-01-13 2013-07-18 Samsung Electronics Co., Ltd. Method of forming through-silicon via using laser ablation
JP2014225562A (ja) * 2013-05-16 2014-12-04 株式会社ディスコ 光デバイスウエーハの加工方法
US20150159821A1 (en) * 2013-12-05 2015-06-11 Disco Corporation Processing method for optical device wafer
JP2015207664A (ja) * 2014-04-21 2015-11-19 株式会社ディスコ 単結晶基板の加工方法

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7772116B2 (en) 2005-09-01 2010-08-10 Micron Technology, Inc. Methods of forming blind wafer interconnects
US7772115B2 (en) 2005-09-01 2010-08-10 Micron Technology, Inc. Methods for forming through-wafer interconnects, intermediate structures so formed, and devices and systems having at least one solder dam structure
JP2012238746A (ja) * 2011-05-12 2012-12-06 Disco Abrasive Syst Ltd 光デバイスウエーハの分割方法
JP5930645B2 (ja) * 2011-09-30 2016-06-08 株式会社ディスコ ウエーハの加工方法
DE102016215473B4 (de) * 2015-09-10 2023-10-26 Disco Corporation Verfahren zum Bearbeiten eines Substrats

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20040259329A1 (en) * 2001-10-01 2004-12-23 Adrian Boyle Machining substrates, particulary semiconductor wafers
JP2005252126A (ja) * 2004-03-08 2005-09-15 Disco Abrasive Syst Ltd ウエーハの加工方法
US20130183836A1 (en) * 2012-01-13 2013-07-18 Samsung Electronics Co., Ltd. Method of forming through-silicon via using laser ablation
JP2014225562A (ja) * 2013-05-16 2014-12-04 株式会社ディスコ 光デバイスウエーハの加工方法
US20150159821A1 (en) * 2013-12-05 2015-06-11 Disco Corporation Processing method for optical device wafer
JP2015207664A (ja) * 2014-04-21 2015-11-19 株式会社ディスコ 単結晶基板の加工方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20200071907A (ko) * 2018-12-11 2020-06-22 삼성디스플레이 주식회사 디스플레이 장치 및 디스플레이 장치 제조 방법

Also Published As

Publication number Publication date
CN107026073B (zh) 2020-09-08
CN107026073A (zh) 2017-08-08
TW201737333A (zh) 2017-10-16
US20170221763A1 (en) 2017-08-03
US9941166B2 (en) 2018-04-10
JP2017175116A (ja) 2017-09-28
DE102017201151A1 (de) 2017-08-03
KR101979074B1 (ko) 2019-05-15
DE102017201151B4 (de) 2024-05-08
JP6501273B2 (ja) 2019-04-17
TWI699827B (zh) 2020-07-21

Similar Documents

Publication Publication Date Title
KR101979074B1 (ko) 기판 처리 방법
CN108231658B (zh) 基板处理方法
KR102282858B1 (ko) 기판을 프로세싱하는 방법
KR101771420B1 (ko) 분할 방법
US9831128B2 (en) Method of processing a substrate
US7134942B2 (en) Wafer processing method
US10727127B2 (en) Method of processing a substrate
KR20160088808A (ko) 웨이퍼의 가공 방법
CN113690182B (zh) 制造基板的方法以及用于制造基板的系统

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E902 Notification of reason for refusal
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant