JP2017175116A - 基板処理の方法 - Google Patents

基板処理の方法 Download PDF

Info

Publication number
JP2017175116A
JP2017175116A JP2017015672A JP2017015672A JP2017175116A JP 2017175116 A JP2017175116 A JP 2017175116A JP 2017015672 A JP2017015672 A JP 2017015672A JP 2017015672 A JP2017015672 A JP 2017015672A JP 2017175116 A JP2017175116 A JP 2017175116A
Authority
JP
Japan
Prior art keywords
substrate
region
hole
laser beam
polishing
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2017015672A
Other languages
English (en)
Other versions
JP6501273B2 (ja
Inventor
数 洋 司 森
Yoji Morikazu
数 洋 司 森
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Disco Corp
Original Assignee
Disco Abrasive Systems Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Disco Abrasive Systems Ltd filed Critical Disco Abrasive Systems Ltd
Publication of JP2017175116A publication Critical patent/JP2017175116A/ja
Application granted granted Critical
Publication of JP6501273B2 publication Critical patent/JP6501273B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02002—Preparing wafers
    • H01L21/02005—Preparing bulk and homogeneous wafers
    • H01L21/02008—Multistep processes
    • H01L21/0201—Specific process step
    • H01L21/02013—Grinding, lapping
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02002—Preparing wafers
    • H01L21/02005—Preparing bulk and homogeneous wafers
    • H01L21/0203—Making porous regions on the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/268—Bombardment with radiation with high-energy radiation using electromagnetic radiation, e.g. laser radiation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/304—Mechanical treatment, e.g. grinding, polishing, cutting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/30604—Chemical etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/3065—Plasma etching; Reactive-ion etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31105—Etching inorganic layers
    • H01L21/31111—Etching inorganic layers by chemical means
    • H01L21/31116—Etching inorganic layers by chemical means by dry-etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/32115—Planarisation
    • H01L21/3212—Planarisation by chemical mechanical polishing [CMP]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67092—Apparatus for mechanical treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/544—Marks applied to semiconductor devices or parts, e.g. registration marks, alignment structures, wafer maps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L21/6836—Wafer tapes, e.g. grinding or dicing support tapes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68327—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used during dicing or grinding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/6834—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used to protect an active side of a device or wafer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/544—Marks applied to semiconductor devices or parts
    • H01L2223/54453—Marks applied to semiconductor devices or parts for use prior to dicing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/146—Mixed devices
    • H01L2924/1461—MEMS

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • High Energy & Nuclear Physics (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Optics & Photonics (AREA)
  • Health & Medical Sciences (AREA)
  • Toxicology (AREA)
  • Electromagnetism (AREA)
  • Inorganic Chemistry (AREA)
  • Plasma & Fusion (AREA)
  • Laser Beam Processing (AREA)
  • Mechanical Treatment Of Semiconductor (AREA)
  • Arc Welding In General (AREA)
  • Dicing (AREA)

Abstract

【課題】複数のデバイスが内部に形成されたデバイス領域有する第１表面と、この第１表面に対向する第２表面と、を有する基板の処理の方法を提供する。
【解決手段】本方法は、基板内に複数の穴領域２３を形成するために、第２表面に沿った複数の位置において、第２表面の側から、基板に対してパルス状のレーザービームを適用する工程を備えている。各穴領域は、第２表面から第１表面に向かって延びている。各穴領域は、改変領域と改変領域内にて第２表面に開放した間隙を有している。本方法は、基板の厚みを調整するために、複数の穴領域が形成された基板の第２表面を研磨する工程を、更に備えている。
【選択図】図４

Description

本本発明は、基板処理の方法に関する。基板は、デバイス領域を有する第１表面とこの第１表面に対向する第２表面と、を有する。デバイス領域は、その内部に形成された複数のデバイスを有する。
光学デバイスの製作過程において、光学デバイスの層、例えばｎ型窒化物半導体層とｐ型窒化物半導体層とから構成される層が、サファイア基板、シリコンカーバイド（ＳｉＣ）基板または窒化ガリウム（ＧａＮ）基板などの単結晶基板の前面上に、または、ガラス基板の前面上に、形成される。光学デバイスの層は、単結晶基板またはガラス基板の前面上のデバイス領域内に形成される。
光学デバイスの層は、発光ダイオード（ＬＥＤｓ）やレーザーダイオードなどの光学デバイスがそれぞれ形成される独立した領域を規定するように、交差する分割線（「ストリート」とも呼ばれる）によって区画される。単結晶基板またはガラス基板の前面上に光学デバイスの層を提供することによって、光学デバイスウェハが形成される。この光学デバイスウェハは、光学デバイスが形成された独立した領域を分割するために、分割線に沿って分離、例えば切断、されることにより、チップやダイのような個別の光学デバイスが得られる。
前述したアプローチと実質的に同じアプローチが、デバイスが形成されたデバイス領域を有する、単結晶基板、ガラス基板、化合物基板または多結晶基板などの基板から、例えば個々の半導体デバイス、電力デバイス、医療デバイス、電気部品またはＭＥＭＳデバイスを得るために、採用され得る。
前述した製造工程は、一般に、基板の厚さを調節するための研磨工程を有している。研磨工程は、デバイス領域が形成されている基板の前側とは反対側の、基板の後側から、行われる。
とりわけ、電子設備の小型化を達成するために、光学デバイス、半導体デバイス、電力デバイスまたはＭＥＭＳデバイスなどのデバイスの寸法が減少されなければならない。それゆえ、デバイスが形成された基板は、例えば３０から２００μｍなど、厚さをμｍの範囲にするために前述した研磨工程において、研磨される。
しかしながら、既知のデバイス製造工程では、とりわけ研磨が困難な材料、特には、基板が、例えばガラス、シリコン（Ｓｉ）、ガリウムヒ素（ＧａＡｓ）、窒化ガリウム（ＧａＮ）、リン化ガリウム（ＧａＰ）、インジウムヒ素（ＩｎＡｓ）、リン化インジウム（ＩｎＰ）、シリコンカーバイド（ＳｉＣ）、窒化シリコン（ＳｉＮ）、タンタル酸リチウム（ＬＴ）、ニオブ酸リチウム（ＬＮ）、サファイア（Ａｌ２Ｏ３）、窒化アルミニウム（ＡｌＮ）、酸化シリコン（ＳｉＯ２）、から作られている場合、研磨工程において、例えば基板表面の焼けによる基板の損傷、または不安定で緩慢な研磨、という問題が生じ得る。
更に、そのような処理が難しい材料で作られた基板が研磨されるとき、使用される研磨手段、特にはそれに含まれる研磨ホイール、の顕著な摩耗が生じ、研磨設備の稼動寿命が短くなってしまうという結果が生じる。この結果、処理コストが増大してしまう。
このため、効率的で信頼性がありコスト効率良く基板を処理することを許容する基板処理の方法の必要性が、依然としてある。
したがって、効率的で信頼性がありコスト効率良く基板を処理することを許容する基板処理の方法を提供することが、本発明の目的である。この目的は、請求項１に記載の技術的特徴を有する基板処理の方法によって達成される。本発明の好ましい実施の形態が、従属請求項に続いている。
本発明は、複数のデバイスが内部に形成されたデバイス領域を有する第１表面と、この第１表面に対向する第２表面と、を有する基板の処理の方法を提供するものであって、前記基板内に複数の穴領域を形成するために、前記第２表面に沿った複数の位置において、当該第２表面の側から、前記基板に対してパルス状のレーザービームを適用する工程を備えている。各穴領域は、前記第２表面から前記第１表面に向かって延びている。また、各穴領域は、改変領域と、当該改変領域内にて前記第２表面に開放した空間と、を有している。本方法は、基板の厚みを調節するために、前記複数の穴領域が形成された前記基板の前記第２表面を研磨する工程を、更に備えている。
パルス状のレーザービームは、第２表面に沿った複数の位置において、すなわち第２表面上の複数の位置において、基板に適用される。
本発明において、パルス状のレーザービームは、第２表面に沿った複数の位置において、基板に適用される。このため、穴領域が第２表面に沿って複数の位置に形成される。
本発明の処理方法によれば、パルス状のレーザービームは、基板内に複数の穴領域を形成するために、第２表面に沿った複数の位置において、当該第２表面の側から、基板に適用される。穴領域を形成することによって、当該穴領域が形成された領域における基板の強度が低減される。
それゆえ、複数の穴領域が形成された領域では、基板の第２表面を研磨する工程が極めて容易になる。穴領域を形成することによって基板の強度が低減されることにより、研磨工程の安定性及び信頼性が顕著に向上され、基板の厚さが正確に制御されるという結果を許容する。更に、研磨工程がより効率的で、とりわけより高い研磨速度で、実行され得る。
穴領域の形成によって基板の強度が低減されるため、上述したような処理の困難な材料から作られている基板が研磨される場合でさえ、当該基板を研磨するために使用される研磨手段の摩耗が非常に低減され得る。したがって、研磨設備、とりわけそれに含まれる研磨ホイール、の稼動寿命が顕著に延び、この結果、処理コストが減少する。
更には、第２表面に沿った複数の穴領域の形成は、研磨手段、例えば研磨ホイールの、いわゆるセルフシャープニング（自生）を達成することに貢献し得る。このため、基板の第２表面を研磨する工程を実行する間に、研磨手段のコンディション調整が同時に行われる。このようにして、研磨手段の切り屑の詰まりが信頼性をもって回避され得る。これゆえ、研磨がより高い処理荷重の下で、処理速度を更に高めて、実行され得る。
更には、穴領域の形成は、第２表面を粗くする。この表面粗さの増大によって、第２表面を研磨するために使用される研磨ホイールなどの研磨手段が、研磨工程の間に手入れされ得る。このようにして、研磨荷重が減少され、基板表面が焼けから信頼性をもって回避される。
したがって、本発明による処理方法は、基板が効率的で信頼性をもってコスト効率が良い、という態様で処理されることを許容する。
パルス状のレーザービームは、当該レーザービームの基板の透過を許容する波長を有していて良い。
パルス状のレーザービームは、第２表面に沿った複数の位置において、隣接する当該位置が互いに重ならないような態様で、基板に適用されて良い。
パルス状のレーザービームは、第２表面に沿った複数の位置において、隣接する当該位置の間の距離、つまり隣接する位置の中心間の距離が、３μｍから５０μｍの範囲内、好ましくは５μｍから４０μｍの範囲内、さらに好ましくは８μｍから３０μｍの範囲内であるような態様で、基板に適用されて良い。複数の穴領域は、隣接する穴領域の間の距離が３μｍから５０μｍの範囲内、好ましくは５μｍから４０μｍの範囲内、さらに好ましくは８μｍから３０μｍの範囲内であるように、基板内に形成されて良い。特に好ましくは、隣接する穴領域の中心間の距離は、８μｍから１０μｍの範囲内である。
穴領域は、互いに等距離で間隔が空けられていて良い。あるいは、隣接または近接する穴領域のいくつかまたはすべてが、互いに異なる距離を有していて良い。
穴領域は、第２表面上に、１ｍｍ２あたり４００から１０００００個の範囲内、好ましくは１ｍｍ２あたり６００から５００００個の範囲内、さらに好ましくは１ｍｍ２あたり１０００から２００００個の範囲内、の面密度で形成されていて良い。
穴領域の直径は、基板の第２表面から第１表面に向かう方向に沿って実質的に一定であって良い。
穴領域は、１μｍから３０μｍの範囲内、好ましくは２μｍから２０μｍ、さらに好ましくは３μｍから１０μｍの範囲内、の直径を有していて良い。
特に好ましくは、穴領域は、２μｍから３μｍの範囲内の直径を有していて良い。
複数の穴領域は、好ましくは、隣接または近接する穴領域の改変領域が互いに重なり合わないように、形成されている。このようにして、とりわけ基板の第２表面を研磨する工程において、更なる取り扱い及び／または処理を効率的に行うことを許容しつつ、基板が十分な強度または耐久性を維持する、ということが、信頼性をもって保証され得る。
好ましくは、隣接または近接する穴領域の外縁部間の距離は、少なくとも１μｍである。
複数の穴領域は、隣接または近接する穴領域の改変領域が少なくとも部分的に互いに重なり合うように、基板内に形成されて良い。いくつかの実施の形態では、隣接または近接する穴領域の改変領域は、基板の厚みに沿った穴領域の延びの一部に沿ってのみ、互いに重なり合っている。例えば、隣接または近接する穴領域の改変領域は、基板の第２表面の近位にて、基板の厚みに沿った穴領域の延びの一部に沿ってのみ、重なり合っていて良い。隣接または近接する穴領域の改変領域は、基板の第１表面の近位にて、基板の厚みに沿った穴領域の延びの一部に沿って、互いに重なり合わないように構成されていても良い。
複数の穴領域は、隣接または近接する穴領域の間隔が互いに少なくとも部分的に重なり合うように、基板内に形成されていて良い。幾つかの実施の形態では、隣接または近接する穴領域の間隔は、基板の厚みに沿った穴領域の延びの一部に沿ってのみ、互いに重なり合っている。例えば、隣接または近接する穴領域の間隔は、基板の第２表面の近位にて、基板の厚みに沿った穴領域の延びの一部に沿ってのみ、互いに重なり合っていて良い。隣接または近接する穴領域の間隔は、基板の第１表面の近位にて、基板の厚みに沿った穴領域の延びの一部に沿って互いに重なり合わないように構成されていても良い。
穴領域のいくつかまたは全ては、円筒形状または先細りの形状を有していて良い。
穴領域のいくつかまたは全ては、基板の第２表面から第１表面に向かう方向に沿って配置された長手円筒軸を有する円筒の形状を、実質的に有していて良い。この場合、穴領域の直径は、基板の第２表面から第１表面に向かう方向に沿って、実質的に一定である。
穴領域のいくつかまたは全ては、基板の厚みに沿ったそれらの延びに沿って先細りとなる、先細りの形状を有していて良い。穴領域は、基板の第２表面から第１表面に向かう方向に沿って、先細りとなっていて良い。この場合、穴領域の直径は、基板の第２表面から第１表面に向かう方向において、減少する。
パルス状のレーザービームは、当該パルス状のレーザービームの焦点が第２表面上に位置する条件で、または、当該焦点が第２表面から第１表面に向かう方向において第２表面からある距離に位置する条件で、基板に適用されて良い。
基板は、パルス状のレーザービームを透過させる材料で作られていて良い。この場合、当該レーザービームが基板を通過することを許容する波長を有するパルス状のレーザービームを適用することによって、複数の穴領域が基板内に形成される。
パルス状のレーザービームは、当該パルス状のレーザービームの焦点が第２表面上に位置する条件で、または、当該焦点が第２表面から第１表面に向かう方向とは反対の方向において第２表面からある距離に位置する条件で、基板に適用されて良い。この場合、パルス状のレーザービームは、当該パルス状のレーザービームの焦点が第２表面上に位置する条件で、または、当該焦点が第２表面から第１表面とは離れる方向において第２表面からある距離に位置する条件で、基板に適用される。
複数の穴領域は、基板材料によって吸収されるような波長を有するパルス状のレーザービームを適用することによって、基板内に形成されて良い。この場合、穴領域は、レーザーアブレーションによって形成される。このアプローチは、ＳｉＣウェハなどのシリコンカーバイド（ＳｉＣ）基板を処理するために特に効果的である。
穴領域のアスペクト比は、穴領域の直径を、基板の厚さに沿った穴領域の延び、すなわち基板の厚さ方向において延びる穴領域に沿った長さ、によって割ったものとして、規定される。穴領域は、１：５以下、好ましくは１：：１０以下、より好ましくは１：２０以下、のアスペクト比を有していて良い。約１：５のアスペクト比は、使用される処理の特に簡易なセットアップを許容する。約１：２０以下のアスペクト比については、穴領域が特に効果的な態様で形成され得る。
穴領域は１７．５μｍ以上、好ましくは３５μｍ以上、より好ましくは７０μｍ以上、の直径を有していて良い。この場合、基板の厚さに沿った穴領域の延びが３５０μｍ以上であれば効率的にかつ信頼性をもって、以上に特定された穴領域のアスペクト比が達成され得る。
基板は、単結晶基板、ガラス基板、化合物半導体基板（例えばＧａＡｓ基板）などの化合物基板、または、セラミック基板などの多結晶基板、であって良い。特に好ましい実施の形態では、基板は、単結晶基板またはガラス基板である。
改変領域は、パルス状のレーザービームの適用によって改変された基板の領域である。例えば、改変領域は、基板材料の構造がパルス状のレーザービームの適用によって改変された基板の領域であって良い。
改変領域は、アモルファス領域であるか、クラックが形成された領域であって良い。特に好ましい実施の形態では、改変領域は、アモルファス領域である。
改変領域が、クラックが形成された領域であれば、すなわちクラックが形成されていれば、当該クラックは、微細なクラック（マイクロクラック）であって良い。このクラックは、μｍの範囲の寸法、例えば長さ及び／または幅、を有する。例えば、クラックは、５μｍから１００μｍの範囲の幅、及び／または、１００μｍから１０００μｍの範囲の長さ、を有していて良い。
本発明による方法の幾つかの実施の形態では、基板は単結晶基板であり、当該単結晶基板内に複数の穴領域を形成するために、第２表面に沿った複数の位置において当該第２表面の側から当該単結晶基板にパルス状のレーザービームを適用する工程を有している。各穴領域は、第２表面から第１表面に向かって延びている。各穴領域は、アモルファス領域と当該アモルファス領域内にて第２表面に開放した空間と、から構成されている。本方法は、基板の厚みを調節するために、複数の穴領域が形成された単結晶基板の第２表面を研磨する工程を備えている。アモルファス領域は、複数の穴領域が形成された領域において基板をより脆くさせ、これにより研磨工程が更に容易にされる。パルス状のレーザービームは、その焦点が第２表面上に位置付けられる条件で、または第２表面から第１表面に向かう方向において当該第２表面からある距離に位置付けられる条件で、単結晶基板に適用されて良い。
本発明による方法の幾つかの実施の形態では、基板は化合物基板または多結晶基板であり、当該基板内に複数の穴領域を形成するために、第２表面に沿った複数の位置に当該第２表面の側から当該基板にパルス状のレーザービームを適用する工程を有している。各穴領域は、第２表面から第１表面に向かって延びている。各穴領域は、アモルファス領域と当該アモルファス領域内にて第２表面に開放した空間と、から構成されている。本方法は、基板の厚みを調節するために、複数の穴領域が形成された基板の第２表面を研磨する工程を備えている。アモルファス領域は、複数の穴領域が形成された領域において基板をより脆くさせ、これにより研磨工程が更に容易にされる。
本発明による方法の幾つかの実施の形態では、基板はガラス基板であり、当該ガラス基板内に複数の穴領域を形成するために、第２表面に沿った複数の位置に当該第２表面の側から当該ガラス基板にパルス状のレーザービームを適用する工程を有している。各穴領域は、第２表面から第１表面に向かって延びている。各穴領域は、クラックが形成された領域と当該領域内にて第２表面に開放した空間と、から構成されている。本方法は、基板の厚みを調節するために、複数の穴領域が形成されたガラス基板の第２表面を研磨する工程を、有している。クラックは、複数の穴領域が形成された領域において基板をより脆くさせ、これにより研磨工程が更に容易にされる。クラックは、マイクロクラックであって良い。
穴領域のいくつかまたは全ては、基板の、第２表面から第１表面に向かう方向において、厚さの一部のみに沿って延在するように形成されていても良い。この場合、穴領域の改変領域内の空間は、基板の第２表面に開いているが、第１表面には開いていない。穴領域のいくつかまたは全ては、基板の厚さの３０％以上、好ましくは４０％以上、より好ましくは５０％以上、一層好ましくは６０％以上、さらに一層好ましくは７０％以上、に沿って延在していて良い。
特に好ましくは、基板の厚みに沿った穴領域の延びは、研磨工程において、または、研磨及び／またはエッチング工程などの、研磨工程と後続する応力除去工程とにおいて、基板材料が除去される深さと同じ深さであるように、選択される。
このようにして穴領域の延びが選択されることによって、研磨工程において研磨される基板部分の全体、または、研磨工程と後続する応力除去工程とにおいて除去される基板部分全体が、穴領域の形成によって強度が低減される、ということが保証され得る。したがって、研磨工程、または、研磨工程と後続する応力除去工程とが、とりわけ高い効率及び信頼性で、実行され得る。
更に、穴領域が形成された基板の部分は、研磨工程、または、研磨工程と後続する応力除去工程と、の後で穴領域が基板内に残らないように、当該研磨工程、または、研磨工程と後続する応力除去工程と、において完全に除去される。
基板の厚みの一部のみに沿って延在するように穴領域を形成することによって、パルス状のレーザービームによって、デバイス領域内に形成されたデバイスに対して生じるあらゆる損傷が、信頼性をもって回避される。
基板の厚みに沿った穴領域の延在量は、例えば、第２表面から第１表面に向かう方向において第２表面から適切な距離に、または、第２表面から第１表面に向かう方向とは反対の方向において第２表面から適切な距離に、パルス状のレーザービームの焦点を位置付けることによって、正確に制御され得る。
第２表面は、第２表面から第１表面に向かう方向において、穴領域の延び全体に沿って研磨されて良い。この場合、研磨工程において研磨される基板の部分全体が、穴領域の形成によって強度が低下されている。それゆえ、研磨工程は、特に高い効率で信頼性をもって、実行され得る。
更に、穴領域が形成された基板の部分は、研磨後に基板内に穴領域が残らないように、研磨工程において完全に除去される。
穴領域は、第２表面の全体に亘って形成されて良い。この場合、基板の強度が、とりわけ信頼性をもって効率的に低減され得て、これによって研磨工程が更に容易になる。
あるいは、穴領域は、第２表面の一部のみに形成されても良い。
とりわけ、第１表面上に複数の分割線が存在して良い。分割線は、複数のデバイスを区画している。そして、穴領域は、分割線の実質的に反対側に位置する、第２表面の領域内にのみ、形成されていて良い。ここで、「実質的に」とは、分割線の反対側の、穴領域が形成された第２表面の領域が、分割線と同じ幅か、または分割線から±１００μｍまで外れた幅を有して良い、ということを規定している。
基板の第１表面上に形成された分割線は、その延在方向と実質的に直交する方向において、３０μｍから２００μｍの範囲、好ましくは３０μｍから１５０μｍの範囲、更に好ましくは３０μｍから１００μｍの範囲、の幅を有していて良い。
分割線と実質的に反対側に位置する第２表面の領域のみに穴領域を形成することによって、デバイスが基板に適用されるパルス状のレーザービームによって損傷されずにデバイス領域内に形成される、ということが信頼性をもって保証され得る。
とりわけ、穴領域のいくつかまたは全ては、パルス状のレーザービームによるデバイスに対する損傷のリスクなしで基板の厚みの全体に沿って延在するように、形成されて良い。この場合、それぞれの穴領域の改変領域内の空間は、基板の第２表面及び第１表面に開放する。
穴領域を基板の厚みの全体に沿って延在するように形成することによって、分割線に沿って基板を切断する工程が、容易になる。具体的には、基板が効率的で信頼性のある態様で切断され得るように、分割線における穴領域の存在が、切断される基板部分において、当該基板の強度を低下させる。
基板は、例えば、ブレードないし鋸のような機械的な切断手段を用いることによって、レーザー切断によって、プラズマ源を使用するようなプラズマ切断によって、切断されて良い。更には、これらのアプローチを組み合わせて使用されても良い。
穴領域が基板の厚み全体に沿って延在するように形成される場合、例えば、分割線に沿った基板の機械的な切断がより効率的に、とりわけ高い処理速度で、実行され得る。例えば、ブレードないし鋸によるダイシングプロセスの場合においては、ブレードないし鋸のダイシング速度が極めて向上され得る。
切断工程の後で、穴領域が基板の分割された部分に残っている場合、それらは、例えば結果物の基板部分、例えばチップまたはダイ、の外面または側面を研磨またはエッチングすることによって、続いて除去されて良い。
基板の第２表面の研磨工程は、分割線に沿って基板を切断する前に実行されて良い。
基板の第２表面の研磨工程は、分割線に沿って基板を切断した後で実行されても良い。とりわけ、基板は、分割線に沿って、穴領域を形成した後であって研磨工程の前に、または、穴領域を形成する工程及び研磨工程の前に、切断されて良い。この場合、好ましくは、切断工程は、穴領域を形成する工程の後であって研磨工程の前に、行われる。
特には、分割線に沿って基板を切断する工程において、基板は、その厚みの一部に沿ってのみ切断されて良い。続いて、基板の第２表面を研磨する工程が、切断工程の前に行われる。
研磨は、基板の厚みを、分割線に沿って基板が切断される深さに対応する厚みまで減少させるように、つまり切断工程において切断される深さまで減少させるように、行われて良い。この場合、分割線に沿った切断工程によって到達されなかった基板材料は、研磨工程において基板が分割線に沿って分割されるように、研磨工程において除去される。
基板の第２表面の研磨は、このようにして、基板が研磨工程によって分割線に沿って分割されるように、切断工程において基板材料が除去されなかった基板の厚みの残りの部分に沿って実行されて良い。
上述したようにして研磨工程において基板を分割することによって、基板は、とりわけ信頼性をもって正確で効率的に処理され得る。具体的には、分割線に沿って基板を切断する工程は、研磨前に、つまり基板の厚みが減少する前に、基板に対して実行される。それ故、少なくとも１本の分割線に沿った材料除去の間、例えば切断の間、例えば反りなどの基板のあらゆる変形が、信頼性をもって回避され得る。更に、少なくとも１本の分割線に沿った基板材料の除去の間に当該基板に作用する応力が顕著に減少され、チップまたはダイの、得られる強度の向上を許容する。できあがるチップまたはダイのあらゆる損傷、例えばクラックや裏面のチッピングが、防止され得る。
更に、基板は、基板の厚さの一部のみに沿った少なくとも１本の分割線に沿って除去されるため、基板材料の除去工程の効率、とりわけ処理速度が、向上される。更に、基板材料の除去工程に使用される手段、例えば切断手段、の稼動寿命が、延長される。
パルス状のレーザービームは、分割線とは実質的に反対側の第２表面の領域における複数の位置にて、隣接する当該位置の間の距離、つまり隣接する位置の中心間の距離が、３μｍから５０μｍの範囲、好ましくは５μｍから４０μｍの範囲、より好ましくは８μｍから３０μｍの範囲、であるように、基板に適用されて良い。複数の穴領域は、分割線の実質的に反対側の第２表面の領域において、隣接する穴領域の中心間の距離が、３μｍから５０μｍの範囲、好ましくは５μｍから４０μｍの範囲、より好ましくは８μｍから３０μｍの範囲、であるように、形成されて良い。特に好ましくは、隣接する穴領域の中心間の距離は、８μｍから１０μｍの範囲内である。
穴領域は、互いに等距離で間隔を空けられていて良い。あるいは、隣接または近接する穴領域のいくつかまたは全ては、互いに異なる距離を有していて良い。穴領域は、分割線とは実質的に反対側の第２表面の領域において、１ｍｍ２あたり４００から１０００００個の範囲内、好ましくは１ｍｍ２あたり６００から５００００個、さらに好ましくは１ｍｍ２あたり１０００から２００００個の範囲内、の面密度で形成されていて良い。
少なくとも１層のビームブロック層が第１表面上に存在していて良く、この少なくとも１層のビームブロック層は、第１表面から第２表面に向かう方向においてデバイスの下方に配置される。少なくとも１層のビームブロック層は、パルス状のレーザービームを透過しない。
第１表面上にそのようなビームブロック層を設けることによって、パルス状のレーザービームによってデバイス領域内に形成されたデバイスに対するあらゆる損傷が信頼性をもって回避される、ということが信頼性をもって保証され得る。
少なくとも１層のビームブロック層は、例えばパルス状のレーザービームを吸収または反射することによって、パルス状のレーザービームをブロックするように構成されている。
少なくとも１層のビームブロック層は、例えば、金属層または金属高反射コーティングまたは誘電多層高反射コーティングなどの高反射コーティングであって良い。
少なくとも１層のビームブロック層は、少なくともデバイス領域の全体に亘って延在していて良い。この場合、パルス状のレーザービームによる、デバイス領域内に形成されたデバイスに対するあらゆる損傷が、とりわけ単純で信頼性のある態様で回避され得る。
複数の個別のビームブロック層が第１表面に存在していても良い。各ビームブロック層は、第１表面から第２方面に向かう方向において、それぞれのデバイスの下方に配置されている。この場合、ビームブロック層を形成するために必要とされる材料の量が著しく減少され得る。
本発明による方法は、第２表面を研磨した後で第２表面を磨き上げる工程を更に備えていて良い。研磨工程の後で第２表面を磨き上げることによって、研磨時に基板内に生じたあらゆる応力が解放され得る。磨き上げる工程は、例えば、ドライ研磨工程、ウェット研磨工程、化学的機械的研磨（ＣＭＰ）工程またはラッピング工程、であって良い。
本発明による方法は、第２表面の研磨後に、第２表面をエッチングする工程を更に備えていて良い。研磨工程の後で第２表面をエッチングすることによって、研磨時に基板内に生じたあらゆる応力が解放され得る。エッチング工程は、プラズマエッチング工程などのドライエッチング工程、または、ウェットエッチング工程であって良い。
更には、磨き上げる工程とエッチング工程との組み合わせが、研磨工程の後で基板の第２表面に適用されて良い。
基板は、パルス状のレーザービームを透過する材料で作られていて良い。この場合、レーザービームが基板を透過することを許容する波長を有する、当該パルス状のレーザービームの適用によって、基板内に複数の穴領域が形成される。
あるいは、複数の穴領域は、基板材料に吸収されるような波長を有するパルス状のレーザービームを適用することによって、基板内に形成されても良い。この場合、穴領域は、レーザーアブレーションによって形成される。
例えば、基板がシリコン（Ｓｉ）基板である場合、パルス状のレーザービームは、１．５μｍ以上の波長を有していて良い。
パルス状のレーザービームは、例えば、０．５ｐｓから２０ｐｓの範囲内のパルス幅を有していて良い。
基板は、例えば、半導体基板、サファイア（Ａｌ２Ｏ３）基板、アルミナセラミック基板のようなセラミック基板、水晶基板、ジルコニア基板、ＰＺＴ（チタン酸ジルコン酸鉛）基板、ポリカーボネート基板、光学結晶材料基板等であって良い。基板は、ここで挙げられた材料の１以上によって作られていても良い。
とりわけ、基板は、例えば、シリコン（Ｓｉ）基板、ガリウム砒素（ＧａＡｓ）基板、窒化ガリウム（ＧａＮ）基板、リン化ガリウム（ＧａＰ）基板、ヒ化インジウム（ＩｎＡｓ）基板、リン化インジウム（ＩｎＰ）基板、炭化シリコン（ＳｉＣ）基板、窒化ケイ素（ＳｉＮ）基板、タンタル酸リチウム（ＬＴ）基板、ニオブ酸リチウム（ＬＮ）基板、サファイア（Ａｌ２Ｏ３）基板、窒化アルミニウム（ＡｌＮ）基板、酸化ケイ素（ＳｉＯ２）基板等であって良い。基板は、ここで挙げられた材料の１以上によって作られていても良い。
基板は、例えばガラスウェハのようなガラス基板であっても良い。
基板は、単一の材料で作られていても良く、または、異なる材料、例えば２以上の上述された材料、の組み合わせで作られていても良い。
本発明による方法を用いて処理され得る基板の形状及び寸法については、何の制限もない。
例えば、基板は、その上方から見て、円形または環状、楕円、矩形、正方形、半円または四分円のような円の一部、の形状を有していて良い。
円形または環状の基板の場合には、基板は、例えば、約５．１ｃｍから約３０．５ｃｍ（２インチから１２インチ）の範囲の直径を有していてい良い。正方形の基板の場合には、基板は、例えば、５０×５０ｍｍ２から３００×３００ｍｍ２の範囲の寸法を有していてい良い。
研磨前の基板の厚みは、例えば、２００μｍから１５００μｍの範囲、好ましくは７００μｍから１０００μｍの範囲、であって良い。研磨後の基板の厚みは、例えば、３０μｍから２００μｍの範囲であってよい。
基板の第１表面上のデバイス領域内に形成されるデバイスは、例えば、光学デバイス、半導体デバイス、電力デバイス、医療デバイス、電子部品、ＭＥＭＳデバイスまたはこれらの組み合わせ、であって良い。
パルス状のレーザービームは、フォーカシングレンズを用いて合焦させられ得る。フォーカシングレンズの開口数（ＮＡ）は、基板の屈折率（ｎ）でフォーカシングレンズの開口数を割ることによって得られる値が０．０５から０．２の範囲内であるように、設定され得る。これにより、穴領域がとりわけ信頼性をもって且つ効率的な態様で、形成され得る。
これより、本発明の非限定的な例が図面を参照して説明される。
本発明の方法によって処理される基板としての光学デバイスウェハを示す斜視図である。 図２（ａ）乃至図２（ｅ）は、本発明の方法の一実施の形態によって図１の光学デバイスウェハ内に複数の穴領域を形成する工程を説明するための図である。 フォーカシングレンズの開口数（ＮＡ）と、光学デバイスウェハの屈折率（ｎ）と屈折率で開口数を除して得られる値（Ｓ＝ＮＡ／ｎ）と、の間の関係を示す図である。 図２に示す本発明の一実施の形態による光学デバイスウェハを処理する方法を示す更なる図である。図４（ａ）は、その内部に形成された穴領域を有するウェハを示す斜視図であり、図４（ｂ）は、その内部に形成された穴領域を有するウェハを示す横断面図であり、図４（ｃ）は、研磨工程の後のウェハを示す横断面図である。 本発明の２つの実施の形態による光学デバイスウェハを処理する方法を示している。図５（ａ）は、第１の更なる実施の形態においてその内部に形成された穴領域を有するウェハを示す横断面図であり、図５（ｂ）は、他の更なる実施の形態においてその内部に形成された穴領域を有するウェハを示す横断面図である。 本発明の更に他の実施の形態による光学デバイスウェハを処理する方法を示している。図６（ａ）は、その内部に形成された穴領域を有するウェハを示す斜視図であり、図６（ｂ）は、その内部に形成された穴領域を有するウェハを示す横断面図であり、図６（ｃ）は、研磨工程の後のウェハを示す横断面図である。 本発明の更に他の実施の形態による光学デバイスウェハを処理する方法を示している。図７（ａ）は、その内部に形成された穴領域を有するウェハを示す横断面図であり、図７（ｂ）は、研磨工程の後のウェハを示す横断面図である。 本発明の処理方法の一実施の形態による研磨工程を実行するための研磨装置を示す斜視図である。
図面を参照して、以下、本発明の好ましい実施の形態が説明される。好ましい実施の形態は、基板としての光学デバイスウェハを処理する方法に関する。
光学デバイスウェハは、研磨前にμｍの範囲、好ましくは２００μｍから１５００μｍの範囲、より好ましくは、７００μｍから１０００μｍの範囲、の厚みを有している。
図１は、本発明の処理方法によって処理される基板としての光学デバイスウェハ２の斜視図である。光学デバイスウェハ２は、単結晶基板である。
他の実施の形態においては、本発明による処理方法によって処理される基板は、化合物半導体基板、例えばＧａＡｓ基板などのガラス基板または化合物基板、または、セラミック基板等の多結晶基板、であっても良い。
図１に示す光学デバイスウェハ２は、例えば４００μｍの厚みを有するサファイア基板から実質的に構成されている。複数の光学デバイス２１、例えば発光ダイオード（ＬＥＤｓ）及びレーザーダイオードが、サファイア基板の前面２ａ上、すなわち第１表面上に形成されている。光学デバイス２１は、サファイア基板の前面２ａ上に格子状またはマトリックス状の配置で設けられている。光学デバイス２１は、サファイア基板の前面２ａ上に、すなわち光学デバイスウェハ２の前面２ａ上に形成された複数の横断する分割線２２によって、分割されている。
更に、光学デバイスウェハ２は、背面２ｂ、つまり前面２ａとは反対側の第２表面、を有している。
以下に、図２乃至図４を参照して、基板としての光学デバイスウェハ２を処理するための本発明の方法の一実施の形態について、説明する。
まず、ウェハを支持する工程が次のようにして行われる。すなわち、光学デバイスウェハ２が、環状のフレーム（不図示）によって支持され得る接着テープに取り付けられる。具体的には、図２（ａ）に示すように、光学デバイスウェハ２の前面２ａが接着テープ３０に取り付けられる。したがって、図２（ａ）に示すように、接着テープ３０に取り付けられた光学デバイスウェハ２の背面２ｂ、つまり第２表面が、上方に向けられる。
図２（ａ）は、上述したウェハ支持工程を実行した後で、光学デバイスウェハ２の背面２ｂに沿ってレーザー処理を実行するための処理装置の一部を、更に示している。レーザー処理装置は、ワーク片、特には光学デバイスウェハ２、を保持するためのチャックテーブル４１と、チャックテーブル４１上に保持されたワーク片に対してレーザービームを適用するためのレーザービーム適用手段（不図示）と、チャックテーブル４１上に保持されたワーク片の画像化するための画像化手段（不図示）と、を含んでいる。チャックテーブル４１は、吸引部の下に、ワーク片を保持するための保持面としての上面を有している。チャックテーブル４１は、図２（ａ）において矢印Ｘ１により示されている送り方向において、送り手段（不図示）によって移動可能である。更に、チャックテーブル４１は、送り方向Ｘ１と直交するインデキシング方向において、インデキシング手段（不図示）によって移動可能である。
レーザービーム適用手段は、実質的に水平方向に延在する円筒状のケース（不図示）を含んでいる。このケースは、パルス状レーザーの発振器と繰り返し周波数の設定手段とを含む、パルス状のレーザービームの発振手段（不図示）を収容している。更に、レーザービーム適用手段は、ケースの前端に搭載された、フォーカシング手段４２２（図２（ａ）参照）を有している。フォーカシング手段４２２は、パルス状のレーザービームの発振手段によって発信されたパルス状のレーザービームを焦点合わせするためのフォーカシングレンズ４２２ａを有している。
フォーカシング手段４２２のフォーカシングレンズ４２２ａの開口数（ＮＡ）は、フォーカシングレンズ４２２ａの開口数を基板、つまり光学デバイスウェハ２、の屈折率（ｎ）で割って得られる値が０．０５から０．２の範囲内であるように、設定されている。
レーザービーム適用手段は、フォーカシング手段４２２のフォーカシングレンズ４２２ａによって焦点合わせされるパルス状のレーザービームの焦点位置を調節するための、焦点位置調節手段（不図示）を、更に含んでいる。
画像化手段は、レーザービーム適用手段のケース４２１の前端部上に搭載されている。画像化手段は、可視光を用いることによってワーク片を画像化するための、ＣＣＤ等の通常の画像化手段（不図示）と、ワーク片に対して赤外光を適用するための赤外光適用手段（不図示）と、赤外光適用手段によってワーク片に対して適用された赤外光を捕えるための光学システム（不図示）と、光学システムによって捕えられた赤外光に対応する電気信号を出力するための、赤外線ＣＣＤ等の赤外線画像化装置（不図示）と、を含んでいる。画像化手段から出力される画像信号は、制御手段（不図示）に伝送される。
レーザー処理装置を用いることによって光学デバイスウェハ２の背面２ｂに沿ったレーザー処理が行われる時、位置決め工程が以下のように実行される。すなわち、フォーカシング手段４２２のフォーカシングレンズ４２２ａ、及び、基板、つまり光学デバイスウェハ２が、パルス状のレーザービームの焦点が光学デバイスウェハ２の厚みに沿った方向において所望の位置に位置付けられるように、つまり、背面２ｂすなわち第２表面から前面２ａすなわち第１表面に向かう方向において、背面２ｂから所望の距離に位置付けられるように、フォーカシングレンズ４２２ａの光軸に沿った方向において互いに対して位置付けられるような態様で、行われる。
他の実施の形態では、パルス状のレーザービームの焦点が背面２ｂに、または、背面２ｂから前面２ａに向かう方向とは反対の方向において、背面２ｂから所望の距離に、位置付けられて良い。
本発明による本実施の形態の処理方法を実行する時、接着テープ３０に取り付けられた光学デバイスウェハ２は、初めに、図３に示すレーザー処理装置４のチャックテーブル４１上に、接着テープ３０が当該チャックテーブル４１の上面に接触するという状況で、位置付けられる（図２（ｂ）参照）。そして、吸引手段（不図示）が、吸引下でチャックテーブル４１上に接着テープ３０を介して光学デバイスウェハ２を保持するように、操作される（ウェハ保持工程）。これにより、チャックテーブル４１上に保持された光学デバイスウェハ２の背面２ｂが上方に向けられる。接着テープ３０を支持する環状フレーム３が図２（ｂ）には示されていないが、当該環状フレームは存在しており、チャックテーブル４１上に設けられたクランプなどのフレーム保持手段によって保持されている。そして、吸引下で光学デバイスウェハ２を保持しているチャックテーブル４１が、送り及びインデキシング手段を操作することによって、画像化手段のすぐ下の位置に移動される。
チャックテーブル４１が画像化手段のすぐ下に位置付けられた状態で、光学デバイスウェハ２のレーザー処理される対象領域を検知するために、画像化手段及び制御手段によってアライメント操作が実行される。詳細には、画像化手段及び制御手段が、パターンマッチングなどの画像処理を行う。このようにして、レーザービームを適用する位置のアライメントが行われる（アライメント工程）。
前述したアライメント工程が実行された後で、図２（ａ）に示すように、チャックテーブル４１は、レーザービーム適用手段のフォーカシング手段４２２が位置するレーザービーム適用領域まで、移動される。背面２ｂの一端（図２（ａ）における左端）がフォーカシング手段４２２のすぐ下に位置付けられる。更に、フォーカシングレンズ４２２ａによって合焦されるパルス状のレーザービームＬＢの焦点Ｐが、背面２ｂから前面２ａに向かう方向において、つまり光学デバイスウェハ２の厚さ方向において、光学デバイスウェハ２の背面２ｂから所望の距離に位置付けられるように、フォーカシングレンズ４２２ａの光軸に沿ってフォーカシング手段４２２を移動させるために、焦点位置調節手段（不図示）が操作される（位置決め工程）。
上述されたアライメント工程が、図６及び７において図示される実施の形態による処理方法において必要とされるにもかかわらず、図４及び図５に示す実施の形態では、アライメントの必要がない。これらの後者の場合、吸引下で光学デバイスウェハを保持しているチャックテーブル４１は、アライメント操作を実行することなく、レーザービーム適用領域に直接移動されて良い。
本実施の形態では、パルス状のレーザービームＬＢの焦点Ｐは、パルス状のレーザービームＬＢが適用される光学デバイスウェハ２の背面２ｂ、つまり上面、の近傍の位置で、当該光学デバイスウェハ２の内部に位置付けられる。例えば、焦点Ｐは、背面２ｂから５μｍ乃至１０μｍの範囲の距離で位置付けられて良い。
上述した位置決め工程が行われた後、レーザービーム適用手段がフォーカシング手段４２２から光学デバイスウェハ２にパルス状のレーザービームＬＢを適用するように操作され、これによって、パルス状のレーザービームＬＢの焦点Ｐが位置付けられる部位の近傍において、光学デバイスウェハ２の背面２ｂから、当該ウェハ２の前面２ａへと延在する穴領域を形成する、というように、穴領域形成工程が行われる。穴領域は、改変領域、つまりアモルファス領域と、光学デバイスウェハ２の背面２ｂには開いているが前面２ａには開いていない穴領域内の空間と、により構成されている（図４（ｂ）参照）。とりわけ、図２（ｃ）に示されているように、穴領域は、光学デバイスウェハ２の背面２ｂから前面２ａに向かう方向において、厚みの一部のみに沿って延在するように、つまり、この例示的な実施の形態では、光学デバイスウェハ２の３００μｍ以内の距離に沿って延在するように、形成される。
光学デバイスウェハ２の厚みに沿った、穴領域の延在量は、背面２ｂから前面２ａに向かう方向において、パルス状のレーザービームＬＢの焦点Ｐを背面２ｂから適切な距離に位置付けることによって、制御される。
パルス状のレーザービームＬＢは、当該パルス状のレーザービームＬＢが光学デバイスウェハ２を構築しているサファイア基板を貫通して透過することを許容する波長を有しており、フォーカシング手段４２２によって、光学デバイスウェハに適用される。チャックテーブル４１は、図２（ａ）に示す送り方向Ｘ１に所定の送り速さで移動される（穴領域形成工程）。図２（ｂ）に示すように、背面２ｂの他端（図２（ｂ）における右端）がフォーカシング手段２２２のすぐ下に到達したとき、パルス状のレーザービームＬＢの適用が停止され、チャックテーブル４１の移動も停止される。
背面２ｂに沿って上述した穴領域形成工程が行われることによって、複数の穴領域２３が背面２ｂの第１延在方向に沿って、光学デバイスウェハ２内に形成される。図４（ｂ）に示すように、各穴領域２３は、改変領域、つまりアモルファス領域２３２と、当該アモルファス領域２３２内において、光学デバイスウェハ２の背面２ｂには開放しているが前面２ａには開放していない空間２３１と、によって構成されている。図２（ｃ）に示すように、穴領域２３は、背面２ｂに沿って、所定の等しい間隔で、形成されて良い。例えば、背面２ｂの第１延在方向において隣接する穴領域２３の間の距離は、８μｍから３０μｍの範囲内、例えば約１６μｍ（＝（ワーク送り速度：８００ｍｍ／秒）／（繰り返し周波数：５０ｋＨｚ））であって良い。
図２（ｄ）及び図２（ｅ）に示すように、各穴領域２３は、約１μｍの直径を有する空間２３１と、当該空間２３１の周囲に形成され、約１６μｍの外径を有する、アモルファス領域２３２と、から構成されている。本実施の形態では、隣接する穴領域２３のアモルファス領域２３２は、図示されていないが、互いに重なり合わないように形成されている。詳細には、隣接する穴領域２３の間の距離は、アモルファス領域２３２の外径よりもわずかに大きいように選択されている。隣接または近接する穴領域２３のアモルファス領域は、このようにして互いに接続されていない。
他の実施の形態では、基板は、例えばガラス基板であって良く、改変領域は、当該ガラス基板内にクラックが形成された領域であって良い。ガラス基板内に形成されたクラックは、マイクロクラックであって良い。
前述した穴領域形成工程において形成される各穴領域２３は、光学デバイスウェハ２の背面２ｂからその前面２ａへと延在している。従って、光学デバイスウェハ２の厚みが大きい場合でさえ、生産性が大きく増大され得るために、各穴領域２３の形成のためにパルス状のレーザービームＬＢを一度適用すれば、十分である。更に、穴領域形成工程において破片がまき散らされないので、結果物のデバイスの品質の劣化が、信頼性をもって回避され得る。
背面２ｂの第１延在方向とは直交する、背面２ｂの第２延在方向に沿った複数の位置に、パルス状のレーザービームＬＢを適用するために、送り方向Ｘ１と直交するインデキシング方向に、光学デバイスウェハをレーザービーム適用手段に対してシフトしているときに、前述した穴領域形成工程が、背面２ｂの第１延在方向に沿って複数回実行される。具体的には、穴領域２３は、図４（ａ）に示すように、背面２ｂの全体にわたって、形成される。穴領域２３は、背面２ｂの第１延在方向及び／または第２延在方向に、隣接する穴領域２３の間の距離が個別に、または異なって、配置されて良い。
例えば、穴領域形成工程が背面２ｂの第１延在方向に沿って行われるとき、パルス状のレーザービームは、送り方向Ｘ１と直交するインデキシング方向に沿ってスプリットまたは走査されて良い。このようにして、パルス状のレーザービームＬＢの一度の通過において、背面２ｂの広範な領域がカバーされ、つまり穴領域２３が形成される。このようにして、背面２ｂ全体にわたって穴領域２３を形成するために、より少ないインデキシング工程、つまりインデキシング方向に、レーザービーム適用手段に対して光学デバイスウェハ２をシフトさせる工程、が必要とされる。これにより、処理効率が一層向上される。
以下に、フォーカシングレンズ４２２ａの開口数（ＮＡ）と、光学デバイスウェハ２の屈折率（ｎ）と、開口数を屈折率により割って得られる値（Ｓ＝ＮＡ／ｎ）と、の間の関係が、図３を参照して論じられる。図３に示すように、フォーカシングレンズ４２２ａに入射したパルス状のレーザービームＬＢは、当該フォーカシングレンズ４２２ａの光軸ＯＡに対して角度αで焦点合わせされる。フォーカシングレンズ４２２ａの開口数は、ｓｉｎα（つまり、ＮＡ＝ｓｉｎα）で表される。フォーカシングレンズ４２２ａによって焦点合わせされたパルス状のレーザービームＬＢが基板としての光学デバイスウェハ２に適用される時、光学デバイスウェハ２の密度が空気の密度よりも大きいため、パルス状のレーザービームＬＢは、光軸ＯＡに対して角度βで屈折される。この光軸ＯＡに対する角度βは、光学デバイスウェハ２の屈折率により、角度αとは異なる。屈折率はＮ＝ｓｉｎα／ｓｉｎβとして表されるため、開口数を光学デバイスウェハ２の屈折率によって割った値（Ｓ＝ＮＡ／ｎ）は、ｓｉｎβによって与えられる。ｓｉｎβを０．０５から０．２の範囲内に設定することで、穴領域２３がとりわけ効率的で信頼性をもって形成されることを許容する、ということが分かる。
穴領域形成工程は、３００ｎｍから３０００ｎｍの範囲の波長で、０．５ｐｓから２０ｐｓのパルス幅で、０．２Ｗから１０．０Ｗの平均出力で、１０ｋＨｚから８０ｋＨｚの繰り返し周波数、のパルス状のレーザービームを用いて、実行され得る。穴領域形成工程において光学デバイスウェハ２がレーザービーム適用手段に対して移動されるワーク送り速さは、５００ｍｍ／秒から１０００ｍｍ／秒の範囲内であって良い。
本発明による方法によって処理される基板として、半導体基板、例えば単結晶基板、が用いられる場合、パルス状のレーザービームＬＢの波長が当該半導体基板のバンドギャップに対応する波長（換算された波長）の２倍以上の値に設定されていれば、穴領域２３がとりわけ効率的で信頼性がある態様で形成され得る。
上述されたようにして穴領域形成工程が行われた後で、光学デバイスウェハ２の背面を研磨する工程が実行される。図４（ｃ）にその結果が示されている。詳細には、背面２ｂから前面２ａに向かう方向において、穴領域２３の全体の延びに沿って、背面２ｂが研磨される。このため、図４（ｃ）に示すように、光学デバイスウェハ２のうち穴領域２３が形成された部分が、研磨工程において完全に除去される。
光学デバイスウェハ２の背面２ｂを研磨する工程は、図８を参照して後に詳細に説明されるが、研磨装置を用いて実行されて良い。
図４（ｃ）に示す光学デバイスウェハ２は、ウェハ２から得られるチップまたはダイの所望の厚みに、研磨される。研磨工程の後、これらのチップまたはダイは、例えば分割線２２に沿って光学デバイスウェハ２が切断されることによって、互いに分離される。
特には、光学デバイスウェハ２は、例えばブレードや鋸などの機械的な切断手段を用いることによって、レーザー切断によって、例えばプラズマ源を用いたプラズマ切断などによって、切断されて良い。更に、これらのアプローチが組み合わされて用いられても良い。
次に、図５を参照して、本発明の２つの更なる実施の形態が説明される。
図５に示す実施の形態は、少なくとも１つのビームブロック層が光学デバイスウェハ２の前面２ａ上に存在しているという点で、図２乃至図４を参照して詳述した前記実施の形態とは実質的に異なっている。
特には、図５（ａ）に示す実施の形態では、前面２ａ上に複数の個別のビームブロック層２４が存在している。各ビームブロック層２４は、前面２ａから背面２ｂに向かう方向において、各デバイス２１の下方に配置されている。ビームブロック層２４は、パルス状のレーザービーム（ＬＢ）を透過させない。
図５（ｂ）に示す実施の形態は、光学デバイスウェハ２の前面２ａ上に単一のビームブロック層２４が存在している点で、図５（ａ）に示す実施の形態とは実質的に異なっている。この単一のビームブロック層２４は、前面２ａから背面２ｂに向かう方向において、デバイス２１の下方に配置されており、デバイス領域２０全体に亘って延在している（図１参照）。
光学デバイスウェハ２の前面２ａ上に、このような１または複数のビームブロック層２４を提供することによって、背面から適用されるパルス状のレーザービームＬＢによってデバイス領域２０内に形成されるデバイス２１に対するあらゆる損傷が信頼性を持って回避される、ということが保証され得る。
図５（ａ）及び図５（ｂ）に示すビームブロック層２４は、例えばパルス状のレーザービームＬＢを吸収または反射することによって、当該パルス状のレーザービームＬＢをブロックするようになっている。
例えば、図５（ａ）及び図５（ｂ）に示すビームブロック層２４は、金属層、または、例えば金属高反射コーティングまたは誘電多層高反射コーティングなどの高反射コーティング、であって良い。
次に、図６を参照して、本発明の他の実施の形態が説明される。
図６に示す実施の形態は、図６（ｂ）に示すように、穴領域２３が分割線２２とは反対側の、背面２ｂの領域内にのみ形成されているという点で、図２乃至図４を参照して説明された前記実施の形態とは異なっている。
図６に示す実施の形態によれば、穴領域２３は、次のようにして形成され得る。
アライメント工程において、チャックテーブルが画像化手段のすぐ下に位置付けられている、という条件で、画像化手段及び制御手段によってレーザー処理される光学デバイスウェハ２の対象領域、つまり第１分割線２２とは反対側の背面２ｂの領域、を検出するために、アライメント操作が行われる。特には、このアライメント操作は、画像化手段の赤外光適用手段、光学システム及び赤外線ＣＣＤなどの赤外線画像化装置、を用いて、実行されて良い。
次に、パルス状のレーザービームＬＢを分割線２２の幅方向に沿って配置された、背面２ｂの複数の領域にも適用するために、前述した穴領域形成工程が、送り方向Ｘ１（図２（ａ）参照）と直交するインデキシング方向において光学デバイスウェハをレーザービーム適用手段に対してわずかにシフトさせながら、第１分割線２２の反対側の背面２ｂの領域に沿って、複数回にわたって実行される。このようにして、複数の穴領域２３が第１分割線２２とは反対側の背面２ｂの領域に、分割線２２の延在方向及び幅方向に沿って、形成される（図６（ａ）及び図６（ｂ）参照）。穴領域２３は、分割線２２の延在方向及び／または幅方向において、隣接する穴領域２３の離間距離が同一または異なって配置されて良い。
上述したように、第１分割線２２とは反対側の背面２ｂの領域に沿って、複数回の穴領域形成工程が行われた後で、チャックテーブル４１がインデキシング方向に、光学デバイスウェハ２の第１方向に延在する分割線２２のピッチだけ、移動される（インデキシング工程）。次に、第１方向に延在する次の分割線２２に沿って、上述したのと同じようにして複数回の穴領域形成工程が行われる。このようにして、穴領域形成工程が、次の分割線２２に沿って、つまり第１分割線２の延在法方向に沿って、複数回行われる。このようにして、穴領域形成工程は、第１方向に延在する分割線２２とは反対側の背面２ｂの領域すべてに沿って、行われる。その後、第１方向に対して直交する第２方向に延在する他の分割線２２とは反対側の背面２ｂの領域の全てに沿って、上述したのと同じようにして複数回の穴領域形成工程を行うために、チャックテーブル４１が、９０°回転される。
分割線２２とは反対側の背面２ｂの領域内のみに穴領域を形成することによって、デバイス領域内に形成されるデバイス２１が光学デバイスウェハ２の背面から当該光学デバイスウェハ２に適用されるパルス状のレーザービームＬＢによって損傷されない、ということが信頼性をもって保証され得る。
上述したようにして穴領域形成工程を行った後で、図２乃至図４に示す例において、上述したのと同様にして、光学デバイスウェハ２の背面２ｂを研磨する工程が実行される。この研磨工程の結果が、図６（ｃ）に示されている。
具体的には、背面２ｂは、背面２ｂから前面２ａに向かう方向において、穴領域２３の延び全体に沿って、研磨される。このため、図６（ｃ）に示すように、穴領域が形成された光学デバイスウェハ２の部分は、研磨工程において完全に除去される。
光学デバイスウェハ２の背面２ｂを研磨する工程は、図８を参照して以下にさらに詳細に説明されるように、研磨装置を用いて実行され得る。
図６（ｃ）に示す光学デバイスウェハ２は、ウェハ２から得られるチップまたはダイの所望の厚さに研磨される。研磨の後、これらのチップまたはダイは、例えば、図２乃至図４に示す例について説明されたのと同様にして、分割線２２に沿って光学デバイスウェハ２を切断することによって、互いに分離される。
次に、図７を参照して、本発明の他の実施の形態について説明する。
図７に示す実施の形態は、図７（ａ）に示すように、穴領域２３が光学デバイスウェハ２の厚み全体に沿って延びるように形成されている点で、図６を参照して説明した実施の形態とは、実質的に異なっている。
光学デバイスウェハ２の背面２ｂを研磨する工程において、背面２ｂは、背面２ｂから前面２ａに向かう方向において、穴領域２３の延びの一部のみに沿って、研磨される。このため、穴領域２３が形成された光学デバイスウェハ２の領域の部分は、図７（ｂ）に示すように、研磨工程の後で、分割線の位置に残ったままとなる。
光学デバイスウェハ２の背面２ｂを研磨する工程は、図８を参照して後に詳述される研磨装置を用いて実行されて良い。
穴領域が形成された光学デバイスウェハ２の領域の部分が研磨工程の後で分割線の位置に残ったままであるため、例えば、分割線２２に沿ったウェハ２の切断工程がより効率的な態様で、とりわけ、向上された処理速度で、実行され得る。例えば、ブレードまたは鋸によるダイシングプロセスの場合ブレードまたは鋸によるダイシング速度が顕著に増大される。
切断工程の後で、穴領域が光学デバイスウェハ２の分割部分に残ったままである場合には、それらは、例えば、結果物の基板部分、例えばチップまたはダイ、の外面または側面を磨き上げることにより、またはエッチングすることにより、続いて除去される。
図８は、本発明の処理方法の一実施の形態による研磨工程を行うための研磨装置８を示す斜視図である。特には、研磨装置８は、図２乃至図７に示す例における研磨工程を行うために使用され得る。
図８に示すように、研磨装置８は、ワークを保持するためのチャックテーブル８１と、チャックテーブル８１上に保持されたワークを研磨するための研磨手段と、を含んでいる。チャックテーブル８１は、吸引下でワークを保持するための保持表面としての上面８１１を有している。研磨手段８２は、スピンドルハウジング（不図示）と、このスピンドルハウジングに回転可能に支持され、駆動機構（不図示）によって回転されるようになっている、回転スピンドル８２１と、回転スピンドル８２１の下端に固定されたマウンタ８２２と、マウンタ８２２の下面上に装着された研磨ホイール８２３と、を含んでいる。研磨ホイール８２３は、円形の基部８２４と、円形の基部８２４の下面上に装着された切除要素８２５と、を含んでいる。
光学デバイスウェハ２の背面２ｂを研磨する工程は、ウェハ２の前面２ａがチャックテーブル８１の上面８１１に接触状態であるように、研磨装置８のチャックテーブル８１上にウェハ２を保持することにより、行われる。これにより、図８に示すように、ウェハ２の背面２ｂが上方に向けられる。次に、上面に光学デバイスウェハ２が保持されたチャックテーブルは、光学デバイスウェハの平面に直交する軸線周りに、つまり図８において矢印Ａによって示されている回転方向に、回転される。そして、研磨ホイール８２３が円形の基部８２４の平面に直交する軸線回りに、つまり図８において矢印Ｂによって示されている回転方向に、回転される。
チャックテーブル８１及び研磨ホイール８２３がこのような態様で回転されている間、研磨ホイール８２３の切除要素８２５は、ウェハ２の背面２ｂに接触するようにされ、このようにして背面２ｂを研磨する。以上に説明した本発明による実施の形態による各方法は、研磨後に、光学デバイスウェハ２の背面２ｂを磨きあげる工程及び／またはエッチングする工程、を更に含んでいて良い。この場合、研磨中に光学デバイスウェハ２内に生じたあらゆる応力が解放される。例えば、ドライ研磨工程、ウェット研磨工程が、研磨工程の後に実行され得る。
一方、上述した好ましい実施の形態において、単結晶基板、つまり光学デバイスウェハ２、を処理する方法が例として与えられたが、本発明による処理方法は、ガラス基板、化合物基板または多結晶基板などの他のタイプの基板に、同様に適用しても良い。

Claims (14)

  1. 複数のデバイス（２１）が内部に形成されたデバイス領域（２０）を有する第１表面（２ａ）と、この第１表面（２ａ）に対向する第２表面（２ｂ）と、を有する基板の処理の方法であって、
    前記基板（２）内に複数の穴領域（２３）を形成するために、前記第２表面（２ｂ）に沿った複数の位置において、当該第２表面（２ｂ）の側から、前記基板（２）に対してパルス状のレーザービーム（ＬＢ）を適用する工程と、
    前記基板の厚みを調節するために、前記複数の穴領域（２３）が形成された前記基板（２）の前記第２表面（２ｂ）を研磨する工程と、
    を備え、
    各穴領域（２３）は、前記第２表面（２ｂ）から前記第１表面（２ａ）に向かって延びており、
    各穴領域（２３）は、改変領域（２３２）と、当該改変領域（２３２）内にて前記第２表面（２ｂ）に開放した空間（２３１）と、を有している
    ことを特徴とする方法。
  2. 前記パルス状のレーザービーム（ＬＢ）は、当該パルス状のレーザービーム（ＬＢ）の焦点（Ｐ）が前記第２表面（２ｂ）上に位置付けられる、という条件で、または、前記第２表面（２ｂ）から前記第１表面（２ａ）に向かう方向において当該第２表面（２ｂ）からある距離に位置付けられる、という条件で、前記基板（２）に適用される
    ことを特徴とする請求項１に記載の方法。
  3. 前記パルス状のレーザービーム（ＬＢ）は、当該パルス状のレーザービーム（ＬＢ）の焦点（Ｐ）が前記第２表面（２ｂ）上に位置付けられる、という条件で、または、前記第２表面（２ｂ）から前記第１表面（２ａ）に向かう方向とは逆方向において当該第２表面（２ｂ）からある距離に位置付けられる、という条件で、前記基板（２）に適用される
    ことを特徴とする請求項１に記載の方法。
  4. 前記基板（２）は、単結晶基板、ガラス基板、化合物基板または多結晶基板である
    ことを特徴とする請求項１乃至３のいずれか一項に記載の方法。
  5. 前記改変領域（２３２）は、アモルファス領域またはクラックが形成された領域である
    ことを特徴とする請求項１乃至４のいずれか一項に記載の方法。
  6. 前記穴領域（２３）は、前記第２表面（２ｂ）から前記第１表面（２ａ）に向かう方向に、前記基板（２）の厚みの一部のみに沿って延在するように、形成されている
    ことを特徴とする請求項１乃至５のいずれか一項に記載の方法。
  7. 前記第２表面（２ｂ）は、当該第２表面（２ｂ）から前記第１表面（２ａ）に向かう方向に、前記穴領域（２３）の延び全体に沿って、研磨される
    ことを特徴とする請求項１乃至６のいずれか一項に記載の方法。
  8. 前記穴領域（２３）は、前記第２表面（２ｂ）の全体にわたって形成されている
    ことを特徴とする請求項１乃至７のいずれか一項に記載の方法。
  9. 前記第１表面（２ａ）上には複数の分割線（２２）が存在しており、当該分割線（２２）は、前記複数のデバイス（２１）を区画しており、
    前記穴領域（２３）は、前記分割線（２２）と実質的に対向する前記第２表面（２ｂ）の領域内のみに、形成されている
    ことを特徴とする請求項１乃至７のいずれか一項に記載の方法。
  10. 前記第１表面（２ａ）上には少なくとも１つのビームブロック層（２４）が存在しており、
    前記少なくとも１つのビームブロック層（２４）は、前記第１表面（２ａ）から前記第２表面（２ｂ）に向かう方向において、前記デバイス（２１）の下方に配置されており、
    前記少なくとも１つのビームブロック層（２４）は、前記パルス状のレーザービーム（ＬＢ）を透過しない
    ことを特徴とする請求項１乃至９のいずれか一項に記載の方法。
  11. 前記少なくとも１つのビームブロック層（２４）は、少なくとも前記デバイス領域（２０）の全体にわたって、延在している
    ことを特徴とする請求項１０に記載の方法。
  12. 前記第１表面（２ａ）上に複数の個別のビームブロック層（２４）が存在しており、
    各ビームブロック層（２４）は、前記第１表面（２ａ）から前記第２表面（２ｂ）に向かう方向において、それぞれのデバイス（２１）の下方に配置されている
    ことを特徴とする請求項１０に記載の方法。
  13. 前記第２表面の研磨工程の後で、当該第２表面（２ｂ）を磨き上げる工程、及び／または、エッチングする工程、を更に備えた
    ことを特徴とする請求項１乃至１２のいずれか一項に記載の方法。
  14. 前記基板（２）は、前記パルス状のレーザービーム（ＬＢ）に対して透過性を有する材料から作られている
    ことを特徴とする請求項１乃至１３のいずれか一項に記載の方法。
JP2017015672A 2016-02-01 2017-01-31 基板処理の方法 Active JP6501273B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
DE102016201461.7 2016-02-01
DE102016201461 2016-02-01

Publications (2)

Publication Number Publication Date
JP2017175116A true JP2017175116A (ja) 2017-09-28
JP6501273B2 JP6501273B2 (ja) 2019-04-17

Family

ID=59327882

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2017015672A Active JP6501273B2 (ja) 2016-02-01 2017-01-31 基板処理の方法

Country Status (6)

Country Link
US (1) US9941166B2 (ja)
JP (1) JP6501273B2 (ja)
KR (1) KR101979074B1 (ja)
CN (1) CN107026073B (ja)
DE (1) DE102017201151B4 (ja)
TW (1) TWI699827B (ja)

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20170287768A1 (en) * 2016-03-29 2017-10-05 Veeco Precision Surface Processing Llc Apparatus and Method to Improve Plasma Dicing and Backmetal Cleaving Process
DE102016224978B4 (de) 2016-12-14 2022-12-29 Disco Corporation Substratbearbeitungsverfahren
DE102017200631B4 (de) * 2017-01-17 2022-12-29 Disco Corporation Verfahren zum Bearbeiten eines Substrats
JP6985060B2 (ja) * 2017-08-17 2021-12-22 株式会社ディスコ ウエーハの加工方法
CN109712926B (zh) * 2017-10-25 2021-01-22 中芯国际集成电路制造(上海)有限公司 一种半导体器件的制造方法
KR102498148B1 (ko) * 2018-09-20 2023-02-08 삼성전자주식회사 반도체 장치의 제조 방법
CN112689886B (zh) * 2020-06-16 2022-11-18 福建晶安光电有限公司 一种衬底加工方法及半导体器件制造方法
WO2021253542A1 (zh) * 2020-06-16 2021-12-23 福建晶安光电有限公司 一种衬底加工方法及半导体器件制造方法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005252126A (ja) * 2004-03-08 2005-09-15 Disco Abrasive Syst Ltd ウエーハの加工方法
JP2014225562A (ja) * 2013-05-16 2014-12-04 株式会社ディスコ 光デバイスウエーハの加工方法
JP2015207664A (ja) * 2014-04-21 2015-11-19 株式会社ディスコ 単結晶基板の加工方法

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8048774B2 (en) 2001-10-01 2011-11-01 Electro Scientific Industries, Inc. Methods and systems for laser machining a substrate
US7772115B2 (en) 2005-09-01 2010-08-10 Micron Technology, Inc. Methods for forming through-wafer interconnects, intermediate structures so formed, and devices and systems having at least one solder dam structure
US7772116B2 (en) 2005-09-01 2010-08-10 Micron Technology, Inc. Methods of forming blind wafer interconnects
JP2012238746A (ja) * 2011-05-12 2012-12-06 Disco Abrasive Syst Ltd 光デバイスウエーハの分割方法
JP5930645B2 (ja) * 2011-09-30 2016-06-08 株式会社ディスコ ウエーハの加工方法
KR20130083721A (ko) 2012-01-13 2013-07-23 삼성전자주식회사 레이저 어블레이션을 이용한 관통 실리콘 비아 형성방법
JP6223801B2 (ja) 2013-12-05 2017-11-01 株式会社ディスコ 光デバイスウェーハの加工方法
DE102016215473B4 (de) * 2015-09-10 2023-10-26 Disco Corporation Verfahren zum Bearbeiten eines Substrats

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005252126A (ja) * 2004-03-08 2005-09-15 Disco Abrasive Syst Ltd ウエーハの加工方法
JP2014225562A (ja) * 2013-05-16 2014-12-04 株式会社ディスコ 光デバイスウエーハの加工方法
JP2015207664A (ja) * 2014-04-21 2015-11-19 株式会社ディスコ 単結晶基板の加工方法

Also Published As

Publication number Publication date
JP6501273B2 (ja) 2019-04-17
CN107026073B (zh) 2020-09-08
TWI699827B (zh) 2020-07-21
CN107026073A (zh) 2017-08-08
DE102017201151B4 (de) 2024-05-08
US20170221763A1 (en) 2017-08-03
KR101979074B1 (ko) 2019-05-15
US9941166B2 (en) 2018-04-10
TW201737333A (zh) 2017-10-16
DE102017201151A1 (de) 2017-08-03
KR20170091533A (ko) 2017-08-09

Similar Documents

Publication Publication Date Title
JP6501273B2 (ja) 基板処理の方法
TWI689365B (zh) 基板處理方法
JP6345742B2 (ja) 基板処理方法
KR102282858B1 (ko) 기판을 프로세싱하는 방법
KR101771420B1 (ko) 분할 방법
US10727127B2 (en) Method of processing a substrate
KR20160088808A (ko) 웨이퍼의 가공 방법

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20180227

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20180309

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20180508

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20180622

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20180807

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20181009

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20181203

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20190215

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20190228

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20190313

R150 Certificate of patent or registration of utility model

Ref document number: 6501273

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250