JPWO2020202556A1 - 半導体装置およびその製造方法 - Google Patents

半導体装置およびその製造方法 Download PDF

Info

Publication number
JPWO2020202556A1
JPWO2020202556A1 JP2021511057A JP2021511057A JPWO2020202556A1 JP WO2020202556 A1 JPWO2020202556 A1 JP WO2020202556A1 JP 2021511057 A JP2021511057 A JP 2021511057A JP 2021511057 A JP2021511057 A JP 2021511057A JP WO2020202556 A1 JPWO2020202556 A1 JP WO2020202556A1
Authority
JP
Japan
Prior art keywords
wire mesh
wire
mesh
filler
semiconductor chip
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2021511057A
Other languages
English (en)
Other versions
JP7098052B2 (ja
Inventor
達人 西原
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Publication of JPWO2020202556A1 publication Critical patent/JPWO2020202556A1/ja
Application granted granted Critical
Publication of JP7098052B2 publication Critical patent/JP7098052B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/552—Protection against radiation, e.g. light or electromagnetic waves
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B29—WORKING OF PLASTICS; WORKING OF SUBSTANCES IN A PLASTIC STATE IN GENERAL
    • B29C—SHAPING OR JOINING OF PLASTICS; SHAPING OF MATERIAL IN A PLASTIC STATE, NOT OTHERWISE PROVIDED FOR; AFTER-TREATMENT OF THE SHAPED PRODUCTS, e.g. REPAIRING
    • B29C45/00—Injection moulding, i.e. forcing the required volume of moulding material through a nozzle into a closed mould; Apparatus therefor
    • B29C45/14—Injection moulding, i.e. forcing the required volume of moulding material through a nozzle into a closed mould; Apparatus therefor incorporating preformed parts or layers, e.g. injection moulding around inserts or for coating articles
    • B29C45/14639—Injection moulding, i.e. forcing the required volume of moulding material through a nozzle into a closed mould; Apparatus therefor incorporating preformed parts or layers, e.g. injection moulding around inserts or for coating articles for obtaining an insulating effect, e.g. for electrical components
    • B29C45/14655—Injection moulding, i.e. forcing the required volume of moulding material through a nozzle into a closed mould; Apparatus therefor incorporating preformed parts or layers, e.g. injection moulding around inserts or for coating articles for obtaining an insulating effect, e.g. for electrical components connected to or mounted on a carrier, e.g. lead frame
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/4853—Connection or disconnection of other leads to or from a metallisation, e.g. pins, wires, bumps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/565—Moulds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/29—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the material, e.g. carbon
    • H01L23/293—Organic, e.g. plastic
    • H01L23/295—Organic, e.g. plastic containing a filler
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3135—Double encapsulation or coating and encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49838—Geometry or layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/291—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/29101—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49171—Fan-out arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/83801—Soldering or alloying
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/8385—Bonding techniques using a polymer adhesive, e.g. an adhesive based on silicone, epoxy, polyimide, polyester
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/922—Connecting different surfaces of the semiconductor or solid-state body with connectors of different types
    • H01L2224/9222—Sequential connecting processes
    • H01L2224/92242—Sequential connecting processes the first connecting process involving a layer connector
    • H01L2224/92247—Sequential connecting processes the first connecting process involving a layer connector the second connecting process involving a wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49827—Via connections through the substrates, e.g. pins going through the substrate, coaxial cables
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L24/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L24/80 - H01L24/90
    • H01L24/92—Specific sequence of method steps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1517—Multilayer substrate
    • H01L2924/15182—Fan-in arrangement of the internal vias
    • H01L2924/15184—Fan-in arrangement of the internal vias in different layers of the multilayer substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3025—Electromagnetic shielding

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Health & Medical Sciences (AREA)
  • Electromagnetism (AREA)
  • Toxicology (AREA)
  • Geometry (AREA)
  • Ceramic Engineering (AREA)
  • Mechanical Engineering (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)

Abstract

金網（４０）の網目より小さい粒径の第１の絶縁性フィラー（５１１）を有し、金網（４０）の内側で、半導体チップ（２０）、ワイヤ材（３０）および配線（１０１）を封止する第１のモールド樹脂体（５１０）と、金網（４０）の網目より大きい粒径の第２の絶縁性フィラー（５２１）を含み、金網（４０）の外側で、第１のモールド樹脂体（５１０）および金網（４０）を介して、半導体チップ（２０）、ワイヤ材（３０）および配線（１０１）を封止する第２のモールド樹脂体（５２０）とを備え、実装時の反りの低減と、生産性の向上を図る。

Description

本願は、半導体装置およびその製造方法に関するものである。
従来、携帯電話用および車載用等の外来ノイズの影響を受けやすい樹脂封止型半導体装置、およびノイズの発生源となる樹脂封止型半導体装置は、樹脂封止型半導体装置を実装した基板を保護するプラスチック製等のケースに、ノイズ対策用の電界シールドインクを塗工する、または基板に実装した樹脂封止型半導体装置を覆い隠すように金属製の電磁波シールドケースを基板上に実装している（例えば、特許文献１参照）。
特に、スマートフォンに代表される携帯電話は、薄型化および部品点数の削減、および製造費用の低減等を目的に、樹脂封止型半導体装置に電磁波シールド機能の付与が求められている。この要求に対し、組成が異なる二層の熱硬化性樹脂組成物を使用して、二層目に導電性フィラーを含有する熱硬化性樹脂組成物の硬化体を形成した半導体装置が開示されている（例えば、特許文献２参照）。
特開平０７−３２１２５４号公報（段落０００９〜００１３、図１） 特開２０１８−１９０６７号公報（段落００８９、図１）
しかしながら、特許文献１においては、メッシュ状金属板の網目を通して樹脂材を注入するため、流動性が低くなるという問題があった。また、流動性をよくするために絶縁性フィラーの平均粒径を小さくすると、硬化体の弾性率が低くなり、実装時の加熱による反りが発生するという問題があった。
また、特許文献２においては、二層の熱硬化性樹脂組成物を使用して硬化体を形成するために、形成工程が増えて製造コストと時間がかかり、生産性の効率が低くなるという問題があった。
本願は、上記のような課題を解決するための技術を開示するものであり、実装時の反りを低減するだけでなく、製造時の樹脂材の流動性の向上と、製造コストおよび時間の低減を図る半導体装置およびその製造方法を提供することを目的とする。
本願に開示される半導体装置は、基板の表面に接合された半導体チップと、前記半導体チップと前記基板の表面に形成された配線とを接続するワイヤ材と、前記半導体チップと前記配線を囲うように形成されたグランド配線と、前記半導体チップ、前記ワイヤ材および前記配線を覆い、前記グランド配線に接合された籠型の金網と、前記金網の網目より小さい粒径の第１のフィラーを有し、前記金網の内側で、前記半導体チップ、前記ワイヤ材および前記配線を封止する第１のモールド樹脂体と、前記金網の網目より大きい粒径の第２のフィラーを含み、前記金網の外側で、前記第１のモールド樹脂体および前記金網を介して、前記半導体チップ、前記ワイヤ材および前記配線を封止する第２のモールド樹脂体とを備えたことを特徴とする。
本願に開示される半導体装置の製造方法は、基板の表面に半導体チップを接合する工程と、前記半導体チップと前記基板の表面に形成された配線とをワイヤ材を用いて接続する工程と、前記半導体チップ、前記ワイヤ材および前記配線を覆う籠型の金網を、前記基板の表面に形成されたグランド配線に接合する工程と、前記基板を金型内に配置し、前記金型のゲートからキャビティ内に、前記金網の網目よりも小さい粒径の第１のフィラーと、前記金網の網目よりも大きい粒径の第２のフィラーとを含む樹脂材を注入し、前記金網により選別して、前記金網の内側には前記第１のフィラーを有する樹脂材を充填し、前記金網の外側には前記第２のフィラーを含む樹脂材を充填する工程と、前記樹脂材を加熱硬化させて、前記金網の内側に前記半導体チップ、前記ワイヤ材および前記配線を封止する第１のモールド樹脂体を形成し、前記金網の外側に前記第１のモールド樹脂体および前記金網を封止する第２のモールド樹脂体を形成する工程とを含むことを特徴とする。
また、本願に開示される半導体装置の製造方法は、基板の表面に半導体チップを接合する工程と、前記半導体チップと前記基板の表面に形成された配線とをワイヤ材を用いて接続する工程と、前記基板を第１の金型に載置した後、前記半導体チップ、前記ワイヤ材および前記配線を覆う籠型の籠部とフランジ部を有する金網を、前記基板の表面に形成されたグランド配線に載置する工程と、前記基板に前記フランジ部を押止しながら、前記第１の金型に第２の金型を被嵌する工程と、前記第１の金型と前記第２の金型の間に形成されたゲートからキャビティ内に、前記籠部の網目よりも小さい粒径の絶縁性フィラーと、前記籠部の網目よりも大きい粒径の導電性フィラーとを含む樹脂材を注入し、前記金網により選別して、前記籠部の内側には前記絶縁性フィラーを有する樹脂材を充填し、前記籠部の外側には前記導電性フィラーを含む樹脂材を充填する工程と、前記樹脂材を加熱硬化させて、前記金網の内側に前記半導体チップ、前記ワイヤ材および前記配線を封止する第１のモールド樹脂体を形成し、前記籠部の外側に前記第１のモールド樹脂体および前記金網を封止する第２のモールド樹脂体を形成する工程とを含むことを特徴とする。
本願によれば、基板の表面に半導体チップ等を覆う金網を備え、樹脂材の注入時にフィラーの粒径を金網により選別するようにしてモールド樹脂体を形成することで、実装時の反りを低減するだけでなく、製造時の樹脂材の流動性の向上と、製造コストおよび時間の低減を図ることができる。
実施の形態１による半導体装置の構成を示す断面図である。 実施の形態１による半導体装置の構成を示す平面図である。 実施の形態１による半導体装置の金網の構成を示す平面図および側面図である。 実施の形態１による半導体装置の製造方法の製造工程を示すフローチャート図である。 実施の形態１による半導体装置の製造方法による半導体装置の各製造工程を示す断面図である。 実施の形態１による半導体装置の製造方法による半導体装置の製造工程を示す拡大断面図である。 実施の形態１による半導体装置の製造方法による他の半導体装置の製造工程を示す拡大断面図である。 実施の形態１による半導体装置の製造方法による他の半導体装置の製造工程を示す拡大断面図である。 実施の形態２による半導体装置の構成を示す断面図である。 実施の形態２による半導体装置の金網の構成を示す平面図および側面図である。 実施の形態２による半導体装置の製造方法の製造工程を示すフローチャート図である。 実施の形態２による半導体装置の製造方法による半導体装置の各製造工程を示す断面図である。 実施の形態２による半導体装置の製造方法による半導体装置の製造工程を示す拡大断面図である。 実施の形態２による半導体装置の製造方法による製造工程に用いる金型を示す平面図である。 実施の形態２による半導体装置の製造方法による半導体装置の製造工程を説明するための断面図である。
実施の形態１．
図１は、本願の実施の形態１に係る半導体装置１の構成を示す断面図である。図２は、半導体装置１に金網を搭載する前の状態を示す平面図であり、図１は図２のＡＡ矢視断面図である。図３は、半導体装置１に用いる金網を示す図であり、図３（ａ）は平面図、図３（ｂ）は側面図を示す。
図１および図２に示すように、半導体装置１は、配線１０１、１０３およびグランド配線１０２を有する基板１０、基板１０の表面の配線１０３上に接合材２１０を介して接合された半導体チップ２０、半導体チップ２０の表面電極（図示せず）と配線１０１とワイヤボンディングにより接続されるワイヤ材３０、半導体チップ２０、配線１０１およびワイヤ材３０を覆う第１のモールド樹脂体５１０、基板１０上のグランド配線１０２に接続し、第１のモールド樹脂体５１０を覆う金網４０、および金網４０を覆う第２のモールド樹脂体５２０からなる。
基板１０には、半導体チップ２０を搭載する配線１０３および半導体チップ２０とワイヤ材３０で結線した配線１０１が配設され、配線１０１および半導体チップ２０を囲う様にグランド配線１０２が配設される。
半導体チップ２０は、基板１０に配設された配線１０３にはんだ、または接着剤などの接合材２１０を用いて接合される。半導体チップ２０は、表面に電極を有し、その電極はワイヤ材３０で基板１０に配設された配線１０１と結線される。
ワイヤ材３０は、半導体チップ２０の表面電極と配線１０１とをワイヤボンディングにより結線する。
金網４０は、図３（ａ）および図３（ｂ）に示すように、開口部４０ａを有する籠型であり、半導体チップ２０、配線１０１およびワイヤ材３０を覆う様に搭載され、はんだ、または導電性接着剤などの接合材４１０を用いてグランド配線１０２に接合される。
第１のモールド樹脂体５１０および第２のモールド樹脂体５２０は、例えばトランスファー成形または射出成形の工法を用いて、エポキシ樹脂などの有機樹脂とシリカなどの絶縁性フィラーで構成される樹脂材を加熱硬化して形成され、半導体チップ２０、配線１０１およびワイヤ材３０を絶縁封止する。第１のモールド樹脂体５１０は、金網４０の網目を通過する、金網の網目よりも小さい粒径の絶縁性フィラーを有し、第２のモールド樹脂体５２０は、金網４０の網目を通過しない、主に金網４０の網目よりも大きい絶縁性フィラーを有する。例えば、金網４０の網目の大きさが０．０５ｍｍの場合であって、第１のモールド樹脂体５１０の絶縁性フィラーの粒径が０．００１〜０．０３ｍｍで、第２のモールド樹脂体５２０の絶縁性フィラーの粒径が０．１〜０．１５ｍｍである場合が好ましい。また、樹脂材に含まれる絶縁性フィラーは、総含有量を７０〜９０ｗｔ％とすることが好ましい。
次に、本願の実施の形態１に係る半導体装置１の製造方法について、図４から図６に基づき説明する。図４は、実施の形態１における半導体装置１の製造の手順を示すフローチャート図である。図５は、半導体装置１の各製造工程を説明するための断面図である。図６は、半導体装置１の製造工程を説明するための拡大断面図である。
まず、図５（ａ）に示すように、配線１０１、配線１０３およびグランド配線１０２を有する基板１０を用意し、配線１０３の表面に、はんだ、または接着剤などの接合材２１０を用いて半導体チップ２０が接合（ダイボンド）される（図４のステップＳ４１）。
続いて、図５（ｂ）に示すように、半導体チップ２０の表面電極と基板１０の配線１０１とをワイヤ材３０を用いて、ワイヤボンディングにより結線（ワイヤボンド）する（図４のステップＳ４２）。
次いで、図５（ｃ）に示すように、金網４０を、半導体チップ２０、配線１０１およびワイヤ材３０を覆う様にグランド配線１０２の表面に載置し、はんだ、または導電性接着剤などの接合材４１０を用いて、グランド配線１０２に接合する（図４のステップＳ４３）。
続いて、図５（ｄ）に示すように、金網４０を接合した基板１０を、下側の第１の金型６０１の凹部６０１ａに載置し、上側の第２の金型６０２を凹部（キャビティ）６０２ａが金網４０を覆うように第１の金型６０１の上に被せて、金型６０内に配置した後、樹脂材５０がＢ方向からゲート６０３を通して、キャビティ６０２ａ内に注入される（図４のステップＳ４４）。
このとき、図６に示すように、流動する樹脂材５０はゲート６０３を通過し、金網４０に到達すると、金網４０は樹脂材５０に含まれる絶縁性フィラーを選別する。即ち、金網４０の網目よりも小さい寸法の第１の絶縁性フィラー５１１は、その一部が有機樹脂と共に網目を通過し、Ｄ方向に流動して半導体チップ２０とワイヤ材３０を覆う第１の樹脂材５１として、金網４０の内側に充填される。一方、金網４０の網目を通過しなかった一部の小さい寸法の第１の絶縁性フィラー５１１と、網目よりも大きい寸法の第２の絶縁性フィラー５２１は、Ｃ方向に流動して金網４０の外側を覆う第２の樹脂材５２として、金網４０の外側に充填される。
最後に、図５（ｅ）に示すように、樹脂材５０が第１の樹脂材５１と第２の樹脂材５２として、キャビティ６０２ａ内全体に充填された後、第１の樹脂材５１と第２の樹脂材５２を加熱・硬化させることで、半導体チップ２０とワイヤ材３０を直接的に封止する第１のモールド樹脂体５１０と、金網４０の外側から間接的に封止する第２のモールド樹脂体５２０とが、それぞれ形成される（図４のステップＳ４５）。
このように、半導体チップ２０とワイヤ材３０を直接的に封止する第１のモールド樹脂体５１０が、金網４０の網目を通過した粒径が網目より小さい第１の絶縁性フィラー５１１を含む第１の樹脂材５１から形成されることで、フィラー含有量が低下することにより粘度が低下し、樹脂材の注入時の流動性がよくなり、半導体チップの表面に傷が発生することを防止するとともに、ワイヤ材の湾曲などを防止できる。また、硬化後は弾性率が小さくなる（軟らかくなる）ことにより、リフローなどのはんだ実装時の加熱による応力を緩和し、半導体チップを起点とするパッケージクラックの発生を防止できる。
さらに、第１のモールド樹脂体５１０および金網４０を介して、半導体チップ２０とワイヤ材３０を間接的に封止する第２のモールド樹脂体５２０が、金網４０の網目を通過しなかった粒径が網目より大きい第２の絶縁性フィラー５２１を主に含む第２の樹脂材５２から形成されることで、フィラーの含有量が増加し、フィラーの平均粒径も大きくなることから、硬化後は弾性率が大きく（硬く）なることにより、はんだ実装時の加熱による反りを低減する効果が得られる。
特許文献１では、０．２〜０．５ｍｍ正方の開口部を有するメッシュ状金属板を封止樹脂内に内包している。この開口部によるノイズの遮蔽効果は、平面波の減衰量を求める計算式で見積もることができる。表１に、第５世代移動通信システムに用いられる３〜２８ＧＨｚの周波数範囲から代表して４つの周波数を用いた平面波の減衰量の見積もりを示す。
Figure 2020202556
 （計算式）
波長λ［ｍ］＝３００／周波数［ＭＨｚ］、メッシュの間隔をｇ［ｍ］とした時、
ｇ≦λ／２の場合、
平面波の減衰量Ｇ［ｄＢ］＝２０＊ｌｏｇ（λ／２ｇ）
シールド性能は、４０ｄＢ以上の減衰を一般的に要求される。４０ｄＢの減衰は、携帯電話を家庭用電子レンジに入れると圏外となるレベルである。表１の見積もりの結果に示す通り、もはやこの要求を十分に満足できるものではなくなっている。
これに対し、本願の実施の形態１に係る半導体装置１では、金網４０の網目の寸法を０．０５ｍｍとした場合、平面波の減衰量は表２に示す通り、２８ＧＨｚであっても４０ｄＢ以上が得られる。
Figure 2020202556
半導体装置１では、電磁波シールドとして機能する金網４０はモールド樹脂体に内包されるため、半導体装置の表面に形名などをレーザーマーキングしても、金網にレーザーが照射されることはなく、常に設計通りのシールド効果が安定して得られる。また、複数の樹脂材を用いることなく、また煩雑な製造フローを経ることなくトランスファー成形または射出成形などの工法によって実現でき、半導体装置の材料費および加工費などの低減に寄与する。
以上のように、本実施の形態１に係る半導体装置１によれば、基板１０の表面に接合された半導体チップ２０と、半導体チップ２０と基板１０の表面に形成された配線１０１とを接続するワイヤ材３０と、半導体チップ２０と配線１０１を囲うように形成されたグランド配線１０２と、半導体チップ２０、ワイヤ材３０および配線１０１を覆い、グランド配線１０２に接合された籠型の金網４０と、金網４０の網目より小さい粒径の第１の絶縁性フィラー５１１を有し、金網４０の内側で、半導体チップ２０、ワイヤ材３０および配線１０１を封止する第１のモールド樹脂体５１０と、金網４０の網目より大きい粒径の第２の絶縁性フィラー５２１を含み、金網４０の外側で、第１のモールド樹脂体５１０および金網４０を介して、半導体チップ２０、ワイヤ材３０および配線１０１を封止する第２のモールド樹脂体５２０とを備えるようにしたので、金網の内側の第１のモールド樹脂体は弾性率が小さくなる（軟らかくなる）ことにより、リフローなどのはんだ実装時の加熱による応力を緩和し、半導体チップを起点とするパッケージクラックの発生を防止できる。また、金網の外側の第２のモールド樹脂体はフィラーの含有量が第１のモールド樹脂体よりも増加し、フィラーの平均粒径も大きくなることから、弾性率が大きく（硬く）なることにより、はんだ実装時の加熱による反りを低減する効果が得られる。
また、本実施の形態１に係る半導体装置１の製造方法によれば、基板１０の表面に半導体チップ２０を接合する工程と、半導体チップ２０と基板１０の表面に形成された配線１０１とをワイヤ材３０を用いて接続する工程と、半導体チップ２０、ワイヤ材３０および配線１０１を覆う籠型の金網４０を、基板１０の表面に形成されたグランド配線１０２に接合する工程と、基板１０を金型６０内に配置し、金型６０のゲート６０３からキャビティ６０２ａ内に、金網４０の網目よりも小さい粒径の第１の絶縁性フィラー５１１と、金網４０の網目よりも大きい粒径の第２の絶縁性フィラー５２１とを含む樹脂材５０を注入し、金網４０により選別して、金網４０の内側には第１の絶縁性フィラー５１１のみを含む樹脂材５１を充填し、金網４０の外側には第２の絶縁性フィラー５２１を含む樹脂材５２を充填する工程と、樹脂材５１、５２を加熱硬化させて、金網４０の内側に半導体チップ２０、ワイヤ材３０および配線１０１を封止する第１のモールド樹脂体５１０を形成し、金網４０の外側に第１のモールド樹脂体５１０および金網４０を封止する第２のモールド樹脂体５２０を形成する工程とを有するようにしたので、半導体チップ等を覆う樹脂材のフィラー含有量が低下することにより粘度が低下し、樹脂材の注入時の流動性がよくなり、半導体チップの表面に傷が発生することを防止するとともに、ワイヤ材の湾曲などを防止できる。
また、シールド性能を十分に確保できるだけでなく、電磁波シールドとして機能する金網がモールド樹脂体に内包されるため、半導体装置の表面に形名などをレーザーマーキングしても、金網にレーザーが照射されることはなく、常に設計通りのシールド効果が安定して得られる。また、複数の樹脂材を用いることなく、また煩雑な製造フローを経ることなくトランスファー成形または射出成形などの工法によって実現でき、半導体装置の材料費および加工費などの低減に寄与する。
なお、本実施の形態１では、樹脂材５０に絶縁性フィラーを用いる場合について説明したが、これに限るものではない。図７に示すように、金網４０の網目よりも小さい粒径の第１の絶縁性フィラー５１１と、金網４０の網目よりも大きい粒径の第１の導電性フィラー５３１を含有した樹脂材５３を用いてもよい。また、図８に示すように、金網４０の網目よりも小さい粒径の第１の絶縁性フィラー５１１と、金網４０の網目を通らない、金網４０の網目よりも大きい粒径（円相当径）の繊維状の第２の導電性フィラー５３２を含有した樹脂材５４を用いてもよい。
第１の導電性フィラー５３１および第２の導電性フィラー５３２は網目を通過せず、金網４０と接触する。また、第１の導電性フィラー５３１同士および第２の導電性フィラー５３２同士は接触して、加熱硬化後には第３のモールド樹脂体となる。即ち、第１の導電性フィラー５３１を含む第３のモールド樹脂体および第２の導電性フィラー５３２を含む第４のモールド樹脂体は導電性を有する。さらには金網４０に電気的に接続される。よって、第１の導電性フィラー５３１を含む第３のモールド樹脂体および第２の導電性フィラー５３２を含む第４のモールド樹脂体は金網４０とともに電磁波シールドとしても機能する。
これにより、金網４０によって得られるシールド性能に加え、導電性を有した第３のモールド樹脂体および第４のモールド樹脂体によるシールド性能が加わり、より性能のよい電磁波シールドが得られる。また、本願の半導体装置は、モールド樹脂で封止した時点でその表面に導電性を有している。ＧａＡｓなどの化合物半導体チップは、静電破壊しやすく、半導体装置の製造工程においてもイオナイザーによる帯電防止の措置は必要である。封止完了時点で半導体装置の表面が導電性を有していることは、静電破壊の防止に有益である。更には、半導体装置を取り扱う際に、室内塵などが付着（吸引）することも防止できる。
実施の形態２．
実施の形態１では、籠型の金網４０を用いる場合について説明したが、実施の形態２では、外周部にフランジを有する籠型の金網を用いる場合について説明する。
図９は、本願の実施の形態２に係る半導体装置２の構成を示す断面図である。図１０は、半導体装置２に用いる金網を示す図であり、図１０（ａ）は平面図、図１０（ｂ）は側面図を示す。
図１０（ａ）および図１０（ｂ）に示すように、半導体装置２に用いる金網４１は、籠部４１ａとフランジ部４１ｂからなる。モールド樹脂体の形成には、籠部４１ａの網目より小さい粒径の第１の絶縁性フィラーと、籠部４１ａの網目より大きい粒径の第１の導電性フィラーとを含む樹脂材５３を用いるが、フランジ部４１ｂの網目の大きさは、第１の導電性フィラーの粒径よりも大きくし、フランジ部４１ｂは第１の導電性フィラーおよび第２の絶縁性フィラーを共に通過させる。フランジ部４１ｂの外形寸法は、基板１０の外形寸法と同等、または基板１０の外形寸法よりも小さく、モールド樹脂体５２０の底面の外形寸法より大きいことが好ましい。実施の形態２による半導体装置２のその他の構成については、実施の形態１の半導体装置１と同様であり、対応する部分には同符号を付してその説明を省略する。
次に、本願の実施の形態２に係る半導体装置２の製造方法について、図１１から図１５に基づき説明する。図１１は、実施の形態２における半導体装置２の製造の手順を示すフローチャート図である。図１２は、半導体装置２の各製造工程を説明するための断面図である。図１３は、半導体装置２の製造工程を説明するための拡大断面図である。
まず最初は、実施の形態２における半導体装置２の製造の手順は、実施の形態１の図４のステップＳ４１からステップＳ４２のワイヤボンドまで（図５（ａ）から図５（ｂ）まで）は同様であり、その説明を省略する。
続いて、図１２（ａ）に示すように、ワイヤボンドまでした基板１０を、下側の第１の金型６０１の凹部６０１ａに載置（図１１のステップＳ１１１）した後、フランジ部４１ｂを有する金網４１を、半導体チップ２０、配線１０１およびワイヤ材３０を覆う様にグランド配線１０２の表面に載置する（図１１のステップＳ１１２）。このとき、グランド配線１０２の上には金網４１のフランジ部４１ｂを形成する折り曲げ部が載置されることが好ましい。
次いで、図１２（ｂ）に示すように、上側の第２の金型６０２を下降させ、金網４１のフランジ部４１ｂをグランド配線１０２の表面に押し付けるように、基板１０の表面の外周部に押止しながら、上側の第２の金型６０２を下側の第１の金型６０１に被嵌する（図１１のステップＳ１１３）。
なお、上側の第２の金型６０２には、図１４に示すように、ゲート６０３がキャビティ６０２ａに対して１本（多くても数本）配置されている。ゲート６０３の領域では、図１４のＥＥ矢視断面図である図１５（ｂ）に示すように、金網４１のフランジ部４１ｂは、上側の第２の金型６０２で直接、基板１０の表面に押止されない。しかしながら、ゲート６０３の幅寸法は１〜２ｍｍ程度と、半導体装置の外形寸法に対して小さい。よって、ゲート６０３に位置するフランジ部４１ｂは、基板１０の上面から若干浮き上がる状態となるが、ゲート６０３の領域以外の上側の金型６０２の部分で基板１０に押止され（図１４のＦＦ矢視断面図である図１５（ｃ）参照）、結果、フランジ部４１ｂは、グランド配線１０２の表面に沿う。
続いて、金網４１を押止して基板１０を、金型６０内に配置した後、図１２（ｃ）に示すように、樹脂材５３がＢ方向からゲート６０３を通して、キャビティ６０２ａ内に注入される（ステップＳ１１４）。
このとき、図１３に示すように、流動する樹脂材５３はゲート６０３を通過し、金網４１の籠部４１ａに到達すると、金網４１の籠部４１ａは樹脂材５３に含まれる第１の導電性フィラー５３１を選別する。即ち、金網４１の籠部４１ａの網目よりも小さい寸法の第１の絶縁性フィラー５１１は、その一部が有機樹脂と共に網目を通過し、Ｄ方向に流動して半導体チップ２０とワイヤ材３０を覆う第１の樹脂材５１として、金網４１の籠部４１ａの内側を充填される。一方、金網４１の籠部４１ａの網目を通過しなかった一部の小さい寸法の第１の絶縁性フィラー５１１と、網目よりも大きい寸法の第１の導電性フィラー５３１は、Ｃ方向に流動して金網４１の籠部４１ａの外側を覆う第３の樹脂材５５として、金網４１の籠部４１ａの外側に充填される。また、金網４１のフランジ部４１ｂは、網目の大きさが第１の導電性フィラーの粒径よりも大きいことから、第１の導電性フィラー５３１の一部を通過させ、基板１０に設けられたグランド配線１０２と接触して充填される。
最後に、樹脂材５３が第１の樹脂材５１と第３の樹脂材５５として、キャビティ内全体に充填された後、図１２（ｄ）に示すように、第１の樹脂材５１と第３の樹脂材５５を加熱・硬化させることで、半導体チップ２０とワイヤ材３０を直接的に封止する第１のモールド樹脂体５１０と、金網４１の外側から間接的に封止する第３のモールド樹脂体５３０とが、それぞれ形成される（ステップＳ１１５）。
このとき、金網４１のフランジ部４１ｂを通過した第１の導電性フィラー５３１がグランド配線１０２と接触し、第１の導電性フィラー５３１同士も接触して、加熱硬化後には第３のモールド樹脂体となる。即ち、第１の導電性フィラー５３１を含む第３のモールド樹脂体は導電性を有する。さらにはグランド配線１０２に電気的に接続される。よって、第１の導電性フィラー５３１を含む第３のモールド樹脂体は電磁波シールドとして機能する。
このように、金網４１に第１の導電性フィラー５３１の粒径よりも大きい網目のフランジ部４１ｂを用い、第１の導電性フィラー５３１を含む樹脂材５３により第１の導電性フィラー５３１を含む第３のモールド樹脂体５３０を形成することで、金網を前もってはんだ付け、または接着などで電気的な接続と固定をすることなく、モールドによって金網の電気的な接続と固定を行うことができる。更に材料費と加工費を低減でき、安価な半導体装置を提供することができる。
以上のように、本実施の形態２に係る半導体装置２の製造方法によれば、基板１０の表面に半導体チップ２０を接合する工程と、半導体チップ２０と基板１０の表面に形成された配線１０１とをワイヤ材３０を用いて接続する工程と、基板１０を下側の第１の金型に載置した後、半導体チップ２０、ワイヤ材３０および配線１０１を覆う籠型の籠部４１ａとフランジ部４１ｂを有する金網４１を、基板１０の表面に形成されたグランド配線１０２に載置する工程と、基板１０にフランジ部４１ｂを押止しながら、下側の第１の金型６０１に上側の第２の金型６０２を被嵌する工程と、下側の第１の金型６０１と上側の第２の金型６０２の間に形成されたゲート６０３からキャビティ６０２ａ内に、籠部４１ａの網目よりも小さい粒径の第１の絶縁性フィラー５１１と、籠部４１ａの網目よりも大きい粒径の第１の導電性フィラー５３１とを含む樹脂材５３を注入し、籠部４１ａにより選別して、籠部４１ａの内側には第１の絶縁性フィラー５１１を有する樹脂材５１を充填し、籠部４１ａの外側には第１の導電性フィラー５３１を含む樹脂材５５を充填する工程と、樹脂材５１、５５を加熱硬化させて、籠部４１ａの内側に半導体チップ２０、ワイヤ材３０および配線１０１を封止する第１のモールド樹脂体５１０を形成し、前記籠部の外側に第１のモールド樹脂体５１０および金網４１を封止する第３のモールド樹脂体５３０を形成する工程とを含むようにしたので、実施の形態１の効果だけでなく、金網を前もってはんだ付け、または接着などで電気的な接続と固定をすることなく、モールドによって金網の電気的な接続と固定を行うことができる。また、材料費と加工費を低減でき、安価な半導体装置を提供することができる。
なお、本実施の形態２では、導電性フィラーに、第１の導電性フィラー５３１を用いたが、これに限るものではない。繊維状の第２の導電性フィラー５３２を用いてもよい。この場合も、同様の効果を得ることができる。
本願は、様々な例示的な実施の形態及び実施例が記載されているが、１つ、または複数の実施の形態に記載された様々な特徴、態様、及び機能は特定の実施の形態の適用に限られるのではなく、単独で、または様々な組み合わせで実施の形態に適用可能である。従って、例示されていない無数の変形例が、本願明細書に開示される技術の範囲内において想定される。例えば、少なくとも１つの構成要素を変形する場合、追加する場合または省略する場合、さらには、少なくとも１つの構成要素を抽出し、他の実施の形態の構成要素と組み合わせる場合が含まれるものとする。
１、２ 半導体装置、１０ 基板、２０ 半導体チップ、３０ ワイヤ材、４０ 金網、４１ａ 籠部、４１ｂ フランジ部、１０１ 配線、１０２ グランド配線、５０、５１、５２、５３、５４、５５ 樹脂材、５１０、５２０、５３０ モールド樹脂体、５１１、５２１ 絶縁性フィラー、５３１、５３２ 導電性フィラー。

Claims (8)

  1. 基板の表面に接合された半導体チップと、
    前記半導体チップと前記基板の表面に形成された配線とを接続するワイヤ材と、
    前記半導体チップと前記配線を囲うように形成されたグランド配線と、
    前記半導体チップ、前記ワイヤ材および前記配線を覆い、前記グランド配線に接合された籠型の金網と、
    前記金網の網目より小さい粒径の第１のフィラーを有し、前記金網の内側で、前記半導体チップ、前記ワイヤ材および前記配線を封止する第１のモールド樹脂体と、
    前記金網の網目より大きい粒径の第２のフィラーを含み、前記金網の外側で、前記第１のモールド樹脂体および前記金網を介して、前記半導体チップ、前記ワイヤ材および前記配線を封止する第２のモールド樹脂体と
    を備えたことを特徴とする半導体装置。
  2. 第１のフィラーおよび前記第２のフィラーは、絶縁性フィラーであることを特徴とする請求項１に記載の半導体装置。
  3. 第１のフィラーは絶縁性フィラーであり、前記第２のフィラーは導電性フィラーを含むことを特徴とする請求項１に記載の半導体装置。
  4. 前記第２のフィラーは、繊維状の導電性フィラーであることを特徴とする請求項１に記載の半導体装置。
  5. 前記金網は、フランジ部を有することを特徴とする請求項３または請求項４に記載の半導体装置。
  6. 基板の表面に半導体チップを接合する工程と、
    前記半導体チップと前記基板の表面に形成された配線とをワイヤ材を用いて接続する工程と、
    前記半導体チップ、前記ワイヤ材および前記配線を覆う籠型の金網を、前記基板の表面に形成されたグランド配線に接合する工程と、
    前記基板を金型内に配置し、前記金型のゲートからキャビティ内に、前記金網の網目よりも小さい粒径の第１のフィラーと、前記金網の網目よりも大きい粒径の第２のフィラーとを含む樹脂材を注入し、前記金網により選別して、前記金網の内側には前記第１のフィラーを有する樹脂材を充填し、前記金網の外側には前記第２のフィラーを含む樹脂材を充填する工程と、
    前記樹脂材を加熱硬化させて、前記金網の内側に前記半導体チップ、前記ワイヤ材および前記配線を封止する第１のモールド樹脂体を形成し、前記金網の外側に前記第１のモールド樹脂体および前記金網を封止する第２のモールド樹脂体を形成する工程と
    を含むことを特徴とする半導体装置の製造方法。
  7. 基板の表面に半導体チップを接合する工程と、
    前記半導体チップと前記基板の表面に形成された配線とをワイヤ材を用いて接続する工程と、
    前記基板を第１の金型に載置した後、前記半導体チップ、前記ワイヤ材および前記配線を覆う籠型の籠部とフランジ部を有する金網を、前記基板の表面に形成されたグランド配線に載置する工程と、
    前記基板に前記フランジ部を押止しながら、前記第１の金型に第２の金型を被嵌する工程と、
    前記第１の金型と前記第２の金型の間に形成されたゲートからキャビティ内に、前記籠部の網目よりも小さい粒径の絶縁性フィラーと、前記籠部の網目よりも大きい粒径の導電性フィラーとを含む樹脂材を注入し、前記金網により選別して、前記籠部の内側には前記絶縁性フィラーを有する樹脂材を充填し、前記籠部の外側には前記導電性フィラーを含む樹脂材を充填する工程と、
    前記樹脂材を加熱硬化させて、前記金網の内側に前記半導体チップ、前記ワイヤ材および前記配線を封止する第１のモールド樹脂体を形成し、前記籠部の外側に前記第１のモールド樹脂体および前記金網を封止する第２のモールド樹脂体を形成する工程と
    を含むことを特徴とする半導体装置の製造方法。
  8. 前記金網のフランジ部は、網目が前記導電性フィラーの粒径よりも大きいことを特徴とする請求項７に記載の半導体装置の製造方法。
JP2021511057A 2019-04-05 2019-04-05 半導体装置およびその製造方法 Active JP7098052B2 (ja)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/JP2019/015156 WO2020202556A1 (ja) 2019-04-05 2019-04-05 半導体装置およびその製造方法

Publications (2)

Publication Number Publication Date
JPWO2020202556A1 true JPWO2020202556A1 (ja) 2021-12-09
JP7098052B2 JP7098052B2 (ja) 2022-07-08

Family

ID=72666716

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2021511057A Active JP7098052B2 (ja) 2019-04-05 2019-04-05 半導体装置およびその製造方法

Country Status (4)

Country Link
US (1) US20220139844A1 (ja)
JP (1) JP7098052B2 (ja)
CN (1) CN113614907A (ja)
WO (1) WO2020202556A1 (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN115295535B (zh) * 2022-10-08 2023-08-18 江苏卓胜微电子股份有限公司 一种射频收发器、sip封装模组及sip封装模组的制备方法

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH07321254A (ja) * 1994-05-25 1995-12-08 Nec Corp 樹脂封止型半導体装置およびその製造方法
JP2012174912A (ja) * 2011-02-22 2012-09-10 Denso Corp 半導体装置およびその製造方法
JP2018019067A (ja) * 2016-07-14 2018-02-01 住友ベークライト株式会社 半導体装置、半導体装置の製造方法、半導体封止用エポキシ樹脂組成物および樹脂セット
US20180233422A1 (en) * 2017-02-15 2018-08-16 Texas Instruments Incorporated Semiconductor package with a wire bond mesh

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH07111299A (ja) * 1993-10-14 1995-04-25 Fuji Xerox Co Ltd 混成集積回路
JP4645233B2 (ja) * 2005-03-03 2011-03-09 パナソニック株式会社 弾性表面波装置
US9691637B2 (en) * 2015-10-07 2017-06-27 Nxp Usa, Inc. Method for packaging an integrated circuit device with stress buffer
JP6654994B2 (ja) * 2016-10-31 2020-02-26 Ｔｏｗａ株式会社 回路部品の製造方法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH07321254A (ja) * 1994-05-25 1995-12-08 Nec Corp 樹脂封止型半導体装置およびその製造方法
JP2012174912A (ja) * 2011-02-22 2012-09-10 Denso Corp 半導体装置およびその製造方法
JP2018019067A (ja) * 2016-07-14 2018-02-01 住友ベークライト株式会社 半導体装置、半導体装置の製造方法、半導体封止用エポキシ樹脂組成物および樹脂セット
US20180233422A1 (en) * 2017-02-15 2018-08-16 Texas Instruments Incorporated Semiconductor package with a wire bond mesh

Also Published As

Publication number Publication date
JP7098052B2 (ja) 2022-07-08
US20220139844A1 (en) 2022-05-05
CN113614907A (zh) 2021-11-05
WO2020202556A1 (ja) 2020-10-08

Similar Documents

Publication Publication Date Title
US10204848B2 (en) Semiconductor chip package having heat dissipating structure
US20200350241A1 (en) Semiconductor package and fabricating method thereof
US6521982B1 (en) Packaging high power integrated circuit devices
US7615415B2 (en) Vertical stack type multi-chip package having improved grounding performance and lower semiconductor chip reliability
KR100636686B1 (ko) 열방출형 반도체 패키지 및 그 제조 방법
CN1041035C (zh) 多芯片模块
TWI643270B (zh) 電子電路裝置及電子電路裝置的製造方法
US8420437B1 (en) Method for forming an EMI shielding layer on all surfaces of a semiconductor package
US20020113306A1 (en) Semiconductor packages
KR20080023996A (ko) 반도체 패키지
US20090026595A1 (en) Semiconductor device package
KR101070814B1 (ko) 반도체패키지 및 그 제조방법
TWI455258B (zh) 內埋元件封裝結構及製造方法
KR20110020548A (ko) 반도체 패키지 및 그의 제조방법
JP2012028487A (ja) 樹脂封止基板装置と、それらの製造方法
JP7098052B2 (ja) 半導体装置およびその製造方法
KR101070799B1 (ko) 반도체패키지 및 그 제조방법
JP2002334954A (ja) 電子装置およびその製造方法ならびに電子部品保護用キャップおよびその製造方法
TWI388041B (zh) 具散熱結構之半導體封裝件
KR20080074468A (ko) 초음파를 이용한 반도체 칩의 표면실장방법
CN112420532B (zh) 无引脚dfn封装器件的封装工艺
JP6421432B2 (ja) 半導体装置およびその製造方法
JP2005217221A (ja) 半導体パッケージ及びその製造方法
JP2012028486A (ja) 樹脂封止基板装置と、それらの製造方法
KR101239117B1 (ko) 전력 반도체 패키지 및 그 제조방법

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20210806

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20220531

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20220628

R151 Written notification of patent or utility model registration

Ref document number: 7098052

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R151