CN115295535B - 一种射频收发器、sip封装模组及sip封装模组的制备方法 - Google Patents
一种射频收发器、sip封装模组及sip封装模组的制备方法 Download PDFInfo
- Publication number
- CN115295535B CN115295535B CN202211219558.XA CN202211219558A CN115295535B CN 115295535 B CN115295535 B CN 115295535B CN 202211219558 A CN202211219558 A CN 202211219558A CN 115295535 B CN115295535 B CN 115295535B
- Authority
- CN
- China
- Prior art keywords
- conductive film
- mesh
- circuit substrate
- chip
- packaging
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000004806 packaging method and process Methods 0.000 title claims abstract description 82
- 238000002360 preparation method Methods 0.000 title claims abstract description 18
- 239000000758 substrate Substances 0.000 claims abstract description 148
- 238000000034 method Methods 0.000 claims abstract description 22
- 238000005520 cutting process Methods 0.000 claims abstract description 14
- 239000005022 packaging material Substances 0.000 claims description 41
- 239000000463 material Substances 0.000 claims description 29
- 238000005538 encapsulation Methods 0.000 claims description 27
- 238000004519 manufacturing process Methods 0.000 claims description 16
- 238000001746 injection moulding Methods 0.000 claims description 13
- 239000007788 liquid Substances 0.000 claims description 13
- 238000003825 pressing Methods 0.000 claims description 7
- 239000002131 composite material Substances 0.000 claims description 4
- 229920001940 conductive polymer Polymers 0.000 claims description 4
- 239000002184 metal Substances 0.000 claims description 4
- 230000000694 effects Effects 0.000 abstract description 9
- 230000008569 process Effects 0.000 abstract description 4
- 238000001723 curing Methods 0.000 description 5
- 238000005476 soldering Methods 0.000 description 5
- 238000010586 diagram Methods 0.000 description 4
- 230000006870 function Effects 0.000 description 4
- 238000001721 transfer moulding Methods 0.000 description 3
- 238000005516 engineering process Methods 0.000 description 2
- 238000010030 laminating Methods 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 239000000243 solution Substances 0.000 description 2
- 230000009286 beneficial effect Effects 0.000 description 1
- 239000000919 ceramic Substances 0.000 description 1
- 239000004020 conductor Substances 0.000 description 1
- 230000005672 electromagnetic field Effects 0.000 description 1
- 230000004907 flux Effects 0.000 description 1
- 230000005484 gravity Effects 0.000 description 1
- 238000010438 heat treatment Methods 0.000 description 1
- 238000001755 magnetron sputter deposition Methods 0.000 description 1
- 238000012536 packaging technology Methods 0.000 description 1
- 230000001902 propagating effect Effects 0.000 description 1
- 238000006467 substitution reaction Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/552—Protection against radiation, e.g. light or electromagnetic waves
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
- H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
- H01L21/561—Batch processing
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
- H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
- H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
- H01L25/16—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Computer Hardware Design (AREA)
- General Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Manufacturing & Machinery (AREA)
- Health & Medical Sciences (AREA)
- Electromagnetism (AREA)
- Toxicology (AREA)
- Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
- Shielding Devices Or Components To Electric Or Magnetic Fields (AREA)
Abstract
本发明公开了一种射频收发器、SIP封装模组及SIP封装模组的制备方法，该SIP封装模组包括：电路基板，包括多个芯片设置区和至少部分围绕各芯片设置区的接地区；多个芯片，分别设置于各芯片设置区；网状导电膜，包括由多条导电网线交汇限定的多个网孔；网状导电膜覆盖各芯片和电路基板；网状导电膜至少与任意相邻两个芯片设置区之间的接地区接触；封装体，覆盖网状导电膜背离电路基板一侧且填充网状导电膜各网孔。本发明的技术方案无需在形成封装体之后再进行切割、填充，就可以实现电磁屏蔽，工艺简单；同时，可以实现同一SIP封装模组任意相邻的两个芯片之间的电磁屏蔽，提高了电磁屏蔽的效果。
Description
技术领域
本发明涉及芯片封装技术领域，尤其涉及一种射频收发器、SIP封装模组及SIP封装模组的制备方法 。
背景技术
SIP封装（System In a Package）是将多种功能芯片，包括处理器、存储器等功能芯片根据应用场景、封装基板层数等因素，集成在一个封装体内，从而实现一个基本完整功能的封装方案。由于SIP封装可以大大提高封装效率，其在医疗电子、汽车电子、功率模块、图像感应器、手机、全球定位系统、蓝牙等方面应用越来越多。
随着电子设备的小型化，SIP封装内电子构件的密度越来越大，因此容易在系统内部形成电磁干扰，尤其是一些高频芯片封装结构，例如射频芯片，蓝牙芯片等，相互间电磁干扰较大，严重干扰仪器设备的稳定工作。电磁屏蔽是一种利用屏蔽体阻止高频电磁场在空间传播的措施，目前电磁屏蔽方式一般采用在塑封后对封装体进行半切割，进行导电料填充，或者，塑封后在产品表面通过磁控溅射覆盖电磁屏蔽膜，从而达到电磁屏蔽的作用，工艺复杂且生产成本高，且这种方法无法实现同一SIP封装模块内部的电磁屏蔽，电磁屏蔽效果差。
发明内容
本发明提供了一种射频收发器、SIP封装模组及SIP封装模组的制备方法，以解决现有的SIP封装模组的电磁屏蔽工艺复杂，且无法实现同一SIP封装模块内部的电磁屏蔽，电磁屏蔽效果差的问题。
第一方面，本发明提供了一种SIP封装模组，包括：
电路基板，包括多个芯片设置区和至少部分围绕各所述芯片设置区的接地区；
多个芯片，分别设置于各所述芯片设置区；
网状导电膜，包括由多条导电网线交汇限定的多个网孔；所述网状导电膜覆盖各所述芯片和所述电路基板；所述网状导电膜至少与任意相邻两个所述芯片设置区之间的所述接地区接触；
封装体，覆盖所述网状导电膜背离所述电路基板一侧且填充所述网状导电膜各所述网孔。
可选的，所述网状导电膜为柔性网状导电膜。
可选的，所述网状导电膜的材料包括金属、导电高分子和导电复合材料中的至少一种。
可选的，所述网状导电膜的网孔尺寸D的取值范围为：5μm ≤ D ≤ 100μm。
可选的，所述网状导电膜的厚度T的取值范围为：5μm ≤ T ≤ 100μm。
第二方面，本发明提供一种SIP封装模组的制备方法，包括：
S110、提供电路基板；所述电路基板包括多个芯片设置区和至少部分围绕各所述芯片设置区的接地区；
S120、将各芯片分别设置于所述电路基板的各所述芯片设置区；
S130、在所述芯片及所述电路基板的一侧覆盖网状导电膜，且控制所述网状导电膜至少与任意相邻两个所述芯片设置区之间的所述接地区接触；其中，所述网状导电膜包括由多条导电网线交汇限定的多个网孔；
S140、在所述网状导电膜的网孔内填充封装体的封装材料，以及在所述网状导电膜背离所述电路基板一侧覆盖所述封装材料，以形成所述封装体。
可选的，S130包括：
将所述网状导电膜放置于所述芯片背离所述电路基板的一侧；
向所述网状导电膜施加压力，以使位于所述任意相邻两个所述芯片之间的所述网状导电膜朝向所述电路基板的一侧移动，直至位于所述任意相邻两个所述芯片之间的所述网状导电膜与所述接地区接触。
可选的，S140包括：
提供封装模具；所述封装模具包括基板放置腔、与所述基板放置腔连通的封装材料容纳腔、以及注塑活塞；
将设置有所述芯片的所述电路基板放置于所述基板放置腔内；其中，放置于所述基板放置腔内所述电路基板与所述基板放置腔的底部贴合；
将液体的所述封装材料放置于所述封装材料容纳腔，并通过所述注塑活塞压缩所述封装材料容纳腔内的所述封装材料，以使所述封装材料进入所述基板放置腔内；其中，进入所述基板放置腔内的所述封装材料填充所述网状导电膜的网孔，并覆盖于所述网状导电膜背离所述电路基板的一侧；
在所述封装模具中固化所述封装材料以形成所述封装体。
可选的，在S140之后，还包括：
沿切割线切割所述电路基板、所述封装体和所述网状导电膜，以形成所述SIP封装模组。
第三方面，本发明还提供一种射频收发器，包括本发明任一实施例提供的SIP封装模组。
本发明提供的SIP封装模组，通过将网状导电膜作为电磁屏蔽结构直接设置于封装体中，简化了具有电磁屏蔽功能的SIP封装模组的制备工艺，提高了生产效率；同时，网状导电膜在同一SIP封装模组任意相邻的两个芯片之间下沉并与电路基板的接地区连接，实现了同一SIP封装模组任意相邻的两个芯片之间的电磁屏蔽，提高了电磁屏蔽的效果。
应当理解，本部分所描述的内容并非旨在标识本发明的实施例的关键或重要特征，也不用于限制本发明的范围。本发明的其它特征将通过以下的说明书而变得容易理解。
附图说明
为了更清楚地说明本发明实施例中的技术方案，下面将对实施例描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
图1为本发明实施例提供的一种SIP封装模组的截面示意图。
图2为本发明实施例提供的一种SIP封装模组的俯视示意图。
图3为本发明实施例提供的SIP封装模组的制备方法的流程图。
图4为本发明实施例提供的SIP封装模组的制备过程示意图。
图5为本发明实施例提供的包含设置网状导电膜的具体步骤的SIP封装模组的制备方法的流程图。
图6为本发明实施例提供的包含形成封装体的具体步骤的SIP封装模组的制备方法的流程图。
图7为本发明实施例提供的SIP封装模组的注塑过程示意图。
图8为本发明实施例提供的包含切割形成SIP封装模组的步骤的SIP封装模组的制备方法的流程图。
具体实施方式
为了使本技术领域的人员更好地理解本发明方案，下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本发明一部分的实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都应当属于本发明保护的范围。
需要说明的是，本发明的说明书和权利要求书及上述附图中的术语“第一”、“第二”等是用于区别类似的对象，而不必用于描述特定的顺序或先后次序。应该理解这样使用的数据在适当情况下可以互换，以便这里描述的本发明的实施例能够以除了在这里图示或描述的那些以外的顺序实施。
本实施例提供了一种SIP封装模组，图1为本发明实施例提供的一种SIP封装模组的截面示意图，图2为本发明实施例提供的一种SIP封装模组的俯视示意图。结合参考图1和图2所示，该SIP封装模组包括电路基板100，包括多个芯片设置区和至少部分围绕各芯片设置区的接地区；多个芯片200，分别设置于各芯片设置区；网状导电膜300，包括由多条导电网线交汇限定的多个网孔；网状导电膜300覆盖各芯片200和电路基板100；网状导电膜300至少与任意相邻两个芯片设置区之间的接地区接触；封装体400，覆盖网状导电膜300背离电路基板100一侧且填充网状导电膜300各网孔。
其中，电路基板100可以但不限于为陶瓷电路基板，印刷电路基板等，电路基板100的一面设置有多个芯片设置区和多个围绕各芯片设置区设置的接地区；芯片设置区电连接有信号线，芯片200设置于芯片设置区；接地区与接地线电连接，用于将网状导电膜300接地。芯片200可以为多频芯片，包括但不限于RF射频芯片、GPS定位芯片、DRAM存储芯片、蓝牙芯片等，该多个芯片200可通过表面贴装技术或回流焊等方式与电路基板100的各芯片设置区连接。网状导电膜300的材料包括金属、导电高分子和导电复合材料中的至少一种，可实现电磁屏蔽功能即可。网状导电膜300包括由多条导电网线交汇限定的多个网孔，网状导电膜300覆盖于各芯片200和电路基板100上，并至少与任意相邻两个芯片设置区之间接地区连接，以使网状导电膜300接地，从而实现电磁屏蔽。本实施例中，封装体400可以由液态封装材料固化而成，封装体400将芯片200和网状导电膜300封装在电路基板100上。
需要说明的是，图1和图2仅示例性示出了SIP封装模组包括三个芯片200的情况，实际上，本实施例中SIP封装模组中芯片200的数量和排布方式可根据设计要求确定。
本实施例，通过采用网状导电膜作为电磁屏蔽结构，并直接设置于封装体中，简化了具有电磁屏蔽功能的SIP封装模组的制备工艺，提高了生产效率，有利于降低成本；同时，网状导电膜在同一SIP封装模组任意相邻的两个芯片之间下沉并与电路基板的接地区连接，实现了同一SIP封装模组任意相邻的两个芯片之间的电磁屏蔽，提高了电磁屏蔽的效果。
在一可选的实施例中，网状导电膜300为柔性网状导电膜，如此，网状导电膜300可以直接搭接于芯片200背离电路基板100的一侧，无需较大的外界压力，就能够使位于相邻两个芯片200之间的网状导电膜300下沉与电路基板100的接地区接触，实现电磁屏蔽。
在一可选实施例中，网状导电膜300的网孔尺寸D的取值范围为：5μm ≤ D ≤ 100μm，网状导电膜300的厚度T的取值范围为：5μm ≤ T ≤ 100μm，如此，在SIP封装模组在制备过程中，液态的封装材料可以透过网状导电膜300，以最终实现芯片封装。
基于同一发明构思，本发明实施例还提供了一种SIP封装模组的制备方法，图3为本发明实施例提供的SIP封装模组的制备方法的流程图，图4为本发明实施例提供的SIP封装模组的制备过程示意图。结合参考图3和图4所示，该SIP封装模组的制备方法包括：
S110、提供电路基板；电路基板包括多个芯片设置区和至少部分围绕各芯片设置区的接地区。
S120、将各芯片分别设置于电路基板的各芯片设置区。
参考图4所示，其中，可以通过表面贴装技术或回流焊等方式将各芯片200放置于电路基板100的各芯片放置区，以使芯片200与电路基板100中的信号线电连接。在一可选实施例中，以使用回流焊将各芯片200焊接于电路基板100为例，在各芯片200分别设置于电路基板100的各芯片设置区之前，可以在电路基板100的表面涂覆助焊剂，以清洁基板表面，然后将芯片200放置于电路基板100上，使用回流焊将芯片200焊接于电路基板100上。
S130、在芯片及电路基板的一侧覆盖网状导电膜，且控制网状导电膜至少与任意相邻两个芯片设置区之间的接地区接触；其中，网状导电膜包括由多条导电网线交汇限定的多个网孔。
其中，网状导电膜300可以为柔性网状导电膜，其材料可以为金属、导电高分子和导电复合材料中的至少一种，其网孔尺寸D的取值范围可以为5μm ≤ D ≤ 100μm，厚度T的取值范围为：5μm ≤ T ≤ 100μm。
在一具体实施例中，参考图4所示，将各芯片200放置于电路基板100的芯片放置区之后，将网状导电膜300放置于电路基板100设置芯片200的一侧，使网状导电膜300覆盖各芯片200及电路基板100，由于网状导电膜300可以为柔性导电膜，位于任意相邻两个芯片200之间的网状导电膜300由于重力作用，下沉与电路基板100的接地区接触；或者，可以通过向电路基板100的接地区上方的部分网状导电膜300施加压力，使位于任意相邻两个芯片200之间的网状导电膜300向电路基板100的一侧移动，使网状导电膜300与接地区接触，进一步确保网状导电膜300通过与电路基板100的接地区接触而接地。
S140、在网状导电膜的网孔内填充封装体的封装材料，以及在网状导电膜背离电路基板一侧覆盖封装材料，以形成封装体。
参考图4所示，其中，封装材料可以为液态封装材料，也可以为其他封装材料。本实施例中，可以使用传递模塑法（TMolding）形成封装体400，也可以使用其他方法形成封装体400，可以实现本发明的核心发明点即可。
本实施例，通过将用于电磁屏蔽的网状导电膜直接覆盖于芯片和电路基板上，随后进行塑封即得到具有电磁屏蔽效果的SIP封装模组，制备工艺简单，提高了生产效率，有利于降低成本，同时，网状导电膜在同一SIP封装模组任意相邻的两个芯片之间下沉并与电路基板的接地区连接，实现了同一SIP封装模组任意相邻的两个芯片之间的电磁屏蔽，提高了电磁屏蔽的效果。
在一可选实施例中，S130包括放置网状导电膜和向网状导电膜施加压力，图5为本发明实施例提供的包含设置网状导电膜的具体步骤的SIP封装模组的制备方法的流程图。参考图5所示，该SIP封装模组的制备方法具体包括：
S110、提供电路基板；电路基板包括多个芯片设置区和至少部分围绕各所述芯片设置区的接地区。
S120、将各芯片分别设置于电路基板的各芯片设置区。
S131、将网状导电膜放置于芯片背离电路基板的一侧。
S132、向网状导电膜施加压力，以使位于任意相邻两个芯片之间的网状导电膜朝向电路基板的一侧移动，直至位于任意相邻两个芯片之间的网状导电膜与接地区接触。
具体的，在制备过程中，将网状导电膜300放置于芯片200背离电路基板100的一侧，使网状导电膜300覆盖各芯片200及电路基板100，随后，可以通过工具向网状导电膜300施加压力，压力的方向为网状导电膜300朝向电路基板100的方向，使位于任意相邻两个芯片200之间的网状导电膜300向电路基板100移动，直至位于任意相邻两个芯片200之间的网状导电膜300与接地区接触，从而可以保证网状导电膜300与接地区接触而接地，实现电磁屏蔽。
S140、在网状导电膜的网孔内填充封装体的封装材料，以及在网状导电膜背离电路基板一侧覆盖封装材料，以形成封装体。
本实施例，将网状导电膜放置于芯片背离电路基板的一侧之后，向网状导电膜施加压力，以使位于任意相邻两个芯片之间的网状导电膜朝向电路基板的一侧移动，直至该部分网状导电膜与接地区接触，进一步保证了网状导电膜与接地区接触而接地，实现同一SIP封装模组任意相邻的两个芯片之间的电磁屏蔽，提高了电磁屏蔽的效果。
在另一可选实施例中，S140具体可以为在封装模具中将液体的封装材料固化，从而形成封装体。图6为本发明实施例提供的包含形成封装体的具体步骤的SIP封装模组的制备方法的流程图，图7为本发明实施例提供的SIP封装模组的注塑过程示意图。结合参考图6和图7所示，该SIP封装模组的制备方法具体包括：
S110、提供电路基板；电路基板包括多个芯片设置区和至少部分围绕各芯片设置区的接地区。
S120、将各芯片分别设置于电路基板的各芯片设置区。
S131、将网状导电膜放置于芯片背离电路基板的一侧。
S132、向网状导电膜施加压力，以使位于任意相邻两个芯片之间的网状导电膜朝向电路基板的一侧移动，直至位于任意相邻两个芯片之间的网状导电膜与接地区接触。
S141、提供封装模具；封装模具包括基板放置腔、与基板放置腔连通的封装材料容纳腔、以及注塑活塞。
其中，参考图7所示，封装模具包括基板放置腔1、封装材料容纳腔2和注塑活塞3。基板放置腔1用于放置设置有芯片200的电路基板100；封装材料容纳腔2与基板放置腔1连通，用于存储封装材料；注塑活塞3与封装材料容纳腔2背离连通基板放置腔1的一端活动连接，用于将封装材料从封装材料容纳腔2挤压进入基板放置腔1，从而使放置有芯片200的电路基板100和封装材料结合，形成封装模组。
S142、将设置有芯片的电路基板放置于基板放置腔内；其中，放置于基板放置腔内电路基板与基板放置腔的底部贴合。
本实施例中，可以使用传递模塑法形成封装体400，具体的，参考图7所示，将设置有芯片的电路基板100放置于基板放置腔1内时，使电路基板100的未放置芯片200的一侧与基板放置腔1底部贴合，电路基板100的放置芯片200的一侧向上，需要说明的是，基板放置腔1放置设置有芯片的电路基板100后，芯片和网状导电膜300不与基板放置腔1的顶部接触，即基板放置腔1放置设置有芯片200的电路基板100后，其上方还有一定的空间用于容纳封装材料。
S143、将液体的封装材料放置于封装材料容纳腔，并通过注塑活塞压缩封装材料容纳腔内的封装材料，以使封装材料进入基板放置腔内；其中，进入基板放置腔内的封装材料填充网状导电膜的网孔，并覆盖于网状导电膜背离电路基板的一侧。
具体的，封装材料容纳腔2内的液体的封装材料通过注塑活塞3压缩进入基板放置腔1内，由于网状导电膜300的网孔可以透过液态的封装材料，使得液态的封装材料可以填充网状导电膜300的网孔，并可以填充基板放置腔1内网状导电膜300背离电路基板100的一侧的剩余的空间，以形成封装体400。
S144、在封装模具中固化封装材料以形成封装体。
具体的，封装材料进入基板放置腔1内网状导电膜300的网孔，并覆盖于网状导电膜300背离电路基板100的一侧之后，保温一段时间使液态的封装材料固化，形成封装体400。在其它实施例中，还可以对封装材料进行加热和/或紫外照射等方式固化封装材料，其具体固化方式可依据具体的封装材料进行选择。
本实施例，使用液态的封装材料，通过传递模塑法形成封装体，由于网状导电膜具有网孔，液态的封装材料可以填充网状导电膜的网孔，使得在形成封装体的过程中形成屏蔽结构，与现有的在形成封装体之后再进行切割填充以形成屏蔽结构相比，制备方法简单，提高了生产效率，有利于降低成本。
在另一可选的实施例中，在S140之后，还包括切割形成SIP封装模组的步骤。图8为本发明实施例提供的包含切割形成SIP封装模组的步骤的SIP封装模组的制备方法的流程图。参考图8所示，该SIP封装模组的制备方法具体包括：
S110、提供电路基板；电路基板包括多个芯片设置区和至少部分围绕各芯片设置区的接地区。
S120、将各芯片分别设置于电路基板的各芯片设置区。
S131、将网状导电膜放置于芯片背离电路基板的一侧。
S132、向网状导电膜施加压力，以使位于任意相邻两个芯片之间的网状导电膜朝向电路基板的一侧移动，直至位于任意相邻两个芯片之间的网状导电膜与接地区接触。
S141、提供封装模具；封装模具包括基板放置腔、与基板放置腔连通的封装材料容纳腔、以及注塑活塞。
S142、将设置有芯片的电路基板放置于基板放置腔内；其中，放置于基板放置腔内电路基板与基板放置腔的底部贴合。
S143、将液体的封装材料放置于封装材料容纳腔，并通过注塑活塞压缩封装材料容纳腔内的封装材料，以使封装材料进入基板放置腔内；其中，进入基板放置腔内的封装材料填充网状导电膜的网孔，并覆盖于网状导电膜背离电路基板的一侧。
S144、在封装模具中固化封装材料以形成封装体。
S150、沿切割线切割电路基板、封装体和网状导电膜，以形成SIP封装模组。
其中，切割线的形状根据每个SIP封装模组的形状而定，例如SIP封装模组的外轮廓为圆柱形，则切割线为环形槽，沿切割线切割电路基板100、封装体400和网状导电膜300，以形成SIP封装模组。
本实施例，通过在网状导电膜的网孔内填充封装体的封装材料，以及在网状导电膜背离电路基板一侧覆盖封装材料，形成封装体之后，沿切割线切割电路基板、封装体和网状导电膜，以形成SIP封装模组，使得形成的SIP封装模组任意相邻的两个芯片之间的电磁屏蔽，制备工艺简单。
基于同一构思，本发明实施例还提供一种射频收发器，包括本发明任一实施例提供的SIP封装模组，因此该射频收发器具备本发明实施例提供的SIP封装模组的技术特征，能够达到本发明实施例提供的SIP封装模组的有益效果，相同之处可参照上文描述。
上述具体实施方式，并不构成对本发明保护范围的限制。本领域技术人员应该明白的是，根据设计要求和其他因素，可以进行各种修改、组合、子组合和替代。任何在本发明的精神和原则之内所作的修改、等同替换和改进等，均应包含在本发明保护范围之内。
Claims (8)
1.一种SIP封装模组，其特征在于，包括：
电路基板，包括多个芯片设置区和至少部分围绕各所述芯片设置区的接地区；
多个芯片，分别设置于各所述芯片设置区；
网状导电膜，包括由多条导电网线交汇限定的多个网孔；所述网状导电膜直接搭接于所述芯片背离所述电路基板的一侧并覆盖各所述芯片和所述电路基板；所述网状导电膜在同一SIP封装模组任意相邻的两个芯片之间下沉并至少与任意相邻两个所述芯片设置区之间的所述接地区接触而接地；
封装体，覆盖所述网状导电膜背离所述电路基板一侧且填充所述网状导电膜各所述网孔；
所述网状导电膜为柔性网状导电膜，所述网状导电膜的网孔尺寸D的取值范围为：5μm≤D≤100μm。
2.根据权利要求1所述的SIP封装模组，其特征在于，所述网状导电膜的材料包括金属、导电高分子和导电复合材料中的至少一种。
3.根据权利要求1所述的SIP封装模组，其特征在于，所述网状导电膜的厚度T的取值范围为：5μm≤T≤100μm。
4.一种SIP封装模组的制备方法，其特征在于，包括：
S110、提供电路基板；所述电路基板包括多个芯片设置区和至少部分围绕各所述芯片设置区的接地区；
S120、将各芯片分别设置于所述电路基板的各所述芯片设置区；
S130、在所述芯片及所述电路基板的一侧通过直接搭接的方式覆盖网状导电膜，且控制所述网状导电膜在同一SIP封装模组任意相邻的两个芯片之间下沉并至少与任意相邻两个所述芯片设置区之间的所述接地区接触而接地；其中，所述网状导电膜包括由多条导电网线交汇限定的多个网孔；所述网状导电膜为柔性网状导电膜，所述网状导电膜的网孔尺寸D的取值范围为：5μm≤D≤100μm；
S140、在所述网状导电膜的网孔内填充封装体的封装材料，以及在所述网状导电膜背离所述电路基板一侧覆盖所述封装材料，以形成所述封装体。
5.根据权利要求4所述的SIP封装模组的制备方法，其特征在于，S130包括：
将所述网状导电膜放置于所述芯片背离所述电路基板的一侧；
向所述网状导电膜施加压力，以使位于所述任意相邻两个所述芯片之间的所述网状导电膜朝向所述电路基板的一侧移动，直至位于所述任意相邻两个所述芯片之间的所述网状导电膜与所述接地区接触。
6.根据权利要求4所述的SIP封装模组的制备方法，其特征在于，S140包括：
提供封装模具；所述封装模具包括基板放置腔、与所述基板放置腔连通的封装材料容纳腔、以及注塑活塞；
将设置有所述芯片的所述电路基板放置于所述基板放置腔内；其中，放置于所述基板放置腔内所述电路基板与所述基板放置腔的底部贴合；
将液体的所述封装材料放置于所述封装材料容纳腔，并通过所述注塑活塞压缩所述封装材料容纳腔内的所述封装材料，以使所述封装材料进入所述基板放置腔内；其中，进入所述基板放置腔内的所述封装材料填充所述网状导电膜的网孔，并覆盖于所述网状导电膜背离所述电路基板的一侧；
在所述封装模具中固化所述封装材料以形成所述封装体。
7.根据权利要求4所述的SIP封装模组的制备方法，其特征在于，在S140之后，还包括：
沿切割线切割所述电路基板、所述封装体和所述网状导电膜，以形成SIP封装模组。
8.一种射频收发器，其特征在于，包括：权利要求1-3任一项所述的SIP封装模组。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202211219558.XA CN115295535B (zh) | 2022-10-08 | 2022-10-08 | 一种射频收发器、sip封装模组及sip封装模组的制备方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202211219558.XA CN115295535B (zh) | 2022-10-08 | 2022-10-08 | 一种射频收发器、sip封装模组及sip封装模组的制备方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN115295535A CN115295535A (zh) | 2022-11-04 |
| CN115295535B true CN115295535B (zh) | 2023-08-18 |
Family
ID=83834780
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202211219558.XA Active CN115295535B (zh) | 2022-10-08 | 2022-10-08 | 一种射频收发器、sip封装模组及sip封装模组的制备方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN115295535B (zh) |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN113614907A (zh) * | 2019-04-05 | 2021-11-05 | 三菱电机株式会社 | 半导体装置以及其制造方法 |
| CN113658878A (zh) * | 2021-08-13 | 2021-11-16 | 青岛歌尔智能传感器有限公司 | 电磁屏蔽结构的制备方法 |
| CN114005814A (zh) * | 2021-12-01 | 2022-02-01 | 唯捷创芯(天津)电子技术股份有限公司 | 一种电磁屏蔽结构、制造方法及通信终端 |
-
2022
- 2022-10-08 CN CN202211219558.XA patent/CN115295535B/zh active Active
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN113614907A (zh) * | 2019-04-05 | 2021-11-05 | 三菱电机株式会社 | 半导体装置以及其制造方法 |
| CN113658878A (zh) * | 2021-08-13 | 2021-11-16 | 青岛歌尔智能传感器有限公司 | 电磁屏蔽结构的制备方法 |
| CN114005814A (zh) * | 2021-12-01 | 2022-02-01 | 唯捷创芯(天津)电子技术股份有限公司 | 一种电磁屏蔽结构、制造方法及通信终端 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN115295535A (zh) | 2022-11-04 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7240847B2 (en) | Chip card | |
| KR100821374B1 (ko) | 반도체 패키지 | |
| CN106044697B (zh) | 具有复合基板的凹穴封装件 | |
| JP2006523964A (ja) | 少なくとも部分的にパッケージされた回路デバイスおよびその形成方法 | |
| CN101404861B (zh) | 电路装置及其制造方法 | |
| US10559544B2 (en) | Semiconductor device with integrated antenna and manufacturing method therefor | |
| US11764163B2 (en) | Semiconductor encapsulation structure and encapsulation method | |
| WO2005078796A1 (ja) | 電子部品及びその製造方法 | |
| CN101300674A (zh) | 用于半导体裸片的气腔封装以及形成气腔封装的方法 | |
| US11538774B2 (en) | Wireless transmission module and manufacturing method | |
| CN104425465A (zh) | 电子组件模块和制造该电子组件模块的方法 | |
| CN112385024B (zh) | 扇出封装方法及扇出封装板 | |
| CN112271165A (zh) | 半导体封装结构及其制造方法和半导体器件 | |
| JP3842229B2 (ja) | 回路モジュール | |
| CN110676244B (zh) | 一种芯片封装方法及封装结构 | |
| CN115295535B (zh) | 一种射频收发器、sip封装模组及sip封装模组的制备方法 | |
| US10862202B1 (en) | Integrated antenna package structure and manufacturing method thereof | |
| CN110600461B (zh) | 封装结构及电子设备 | |
| CN101501842B (zh) | 半导体封装及其制造方法 | |
| CN110634842A (zh) | 一种具有电磁屏蔽功能的封装结构及制备方法 | |
| KR20140079204A (ko) | 반도체 패키지용 기판, 이를 이용한 반도체 패키지 및 그 제조 방법 | |
| CN112687636B (zh) | 一种金属陶瓷封装外壳、器件及制备方法 | |
| KR20180103661A (ko) | 웨이퍼 레벨 팬-아웃 패키지 및 그 제조 방법 | |
| KR20170124769A (ko) | 전자 소자 모듈 및 그 제조 방법 | |
| CN220964841U (zh) | 芯片封装结构及射频模组器件 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |