JPWO2020095142A5 - - Google Patents

Claims (7)

1. ドライバ回路と、画素回路と、を有する表示装置であって、
   前記ドライバ回路は、シフトレジスタ回路と、アンプ回路と、を有し、
   前記画素回路は、前記アンプ回路から出力される第１のデータおよび第２のデータを加算して第３のデータを生成する機能を有し、
   前記シフトレジスタ回路は、第１のトランジスタを有し、
   前記アンプ回路は、第２のトランジスタを有し、
   前記第１のトランジスタおよび前記第２のトランジスタにおいて、一方のトランジスタのゲート絶縁膜の厚さがａの領域を有するとき、他方のトランジスタは、ゲート絶縁膜の厚さが０．９ａ以上１．１ａ以下の領域を有する表示装置。
2. 請求項１において、
   前記ドライバ回路は、さらに、入力インターフェイス回路、シリアルパラレル変換回路、ラッチ回路、レベルシフト回路、ＰＴＬ、デジタルアナログ変換回路、およびバイアス生成回路の中から選ばれる一つ以上の回路を有し、当該回路が有するトランジスタは、ゲート絶縁膜の厚さが０．９ａ以上１．１ａ以下の領域を有する表示装置。
3. 請求項１において、
   前記画素回路は、第３のトランジスタと、第４のトランジスタと、第５のトランジスタと、第６のトランジスタと、第７のトランジスタと、第１のキャパシタと、第２のキャパシタと、発光デバイスと、を有し、
   前記第３のトランジスタのソースまたはドレインの一方は、前記第１のキャパシタの一方の電極と電気的に接続され、
   前記第１のキャパシタの他方の電極は、前記第４のトランジスタのソースまたはドレインの一方と電気的に接続され、
   前記第４のトランジスタのソースまたはドレインの一方は前記第５のトランジスタのソースまたはドレインの一方と電気的に接続され、
   前記第１のキャパシタの一方の電極は、前記第６のトランジスタのゲートと電気的に接続され、
   前記第６のトランジスタのソースまたはドレインの一方は、前記第７のトランジスタのソースまたはドレインの一方と電気的に接続され、
   前記第７のトランジスタのソースまたはドレインの一方は、前記発光デバイスの一方の電極と電気的に接続され、
   前記発光デバイスの一方の電極は、前記第２のキャパシタの一方の電極と電気的に接続され、
   前記第２のキャパシタの他方の電極は、前記第６のトランジスタのゲートと電気的に接続されている表示装置。
4. 請求項１において、
   前記画素回路は、第３のトランジスタと、第４のトランジスタと、第５のトランジスタと、第１のキャパシタと、第２のキャパシタと、液晶デバイスと、を有し、
   前記第３のトランジスタのソースまたはドレインの一方は、前記第１のキャパシタの一方の電極と電気的に接続され、
   前記第１のキャパシタの他方の電極は、前記第４のトランジスタのソースまたはドレインの一方と電気的に接続され、
   前記第４のトランジスタのソースまたはドレインの一方は、前記第５のトランジスタのソースまたはドレインの一方と電気的に接続され、
   前記第１のキャパシタの一方の電極は、前記第２のキャパシタの一方の電極と電気的に接続され、
   前記第２のキャパシタの一方の電極は、前記液晶デバイスの一方の電極と電気的に接続されている表示装置。
5. 請求項３または請求項４において、
   前記第３のトランジスタのソースまたはドレインの他方は、前記第４のトランジスタのソースまたはドレインの他方と電気的に接続されている表示装置。
6. 請求項１、請求項３または請求項４のいずれか一項において、
   前記画素回路が有するトランジスタは、チャネル形成領域に金属酸化物を有し、前記金属酸化物は、Ｉｎと、Ｚｎと、Ｍ（ＭはＡｌ、Ｔｉ、Ｇａ、Ｓｎ、Ｙ、Ｚｒ、Ｌａ、Ｃｅ、ＮｄまたはＨｆ）と、を有する表示装置。
7. 請求項１に記載の表示装置と、カメラと、を有する電子機器。