JPWO2020050330A1 - ソルダペーストの塗布方法及びマスク - Google Patents

ソルダペーストの塗布方法及びマスク Download PDF

Info

Publication number
JPWO2020050330A1
JPWO2020050330A1 JP2020541277A JP2020541277A JPWO2020050330A1 JP WO2020050330 A1 JPWO2020050330 A1 JP WO2020050330A1 JP 2020541277 A JP2020541277 A JP 2020541277A JP 2020541277 A JP2020541277 A JP 2020541277A JP WO2020050330 A1 JPWO2020050330 A1 JP WO2020050330A1
Authority
JP
Japan
Prior art keywords
region
solder paste
applying
peripheral regions
peripheral
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2020541277A
Other languages
English (en)
Other versions
JP7438116B2 (ja
Inventor
剣太 井上
剣太 井上
愛 浅見
愛 浅見
和順 ▲高▼木
和順 ▲高▼木
達也 杉浦
達也 杉浦
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Senju Metal Industry Co Ltd
Original Assignee
Senju Metal Industry Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Senju Metal Industry Co Ltd filed Critical Senju Metal Industry Co Ltd
Publication of JPWO2020050330A1 publication Critical patent/JPWO2020050330A1/ja
Application granted granted Critical
Publication of JP7438116B2 publication Critical patent/JP7438116B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/30Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/3457Solder materials or compositions; Methods of application thereof
    • H05K3/3478Applying solder preforms; Transferring prefabricated solder patterns
    • BPERFORMING OPERATIONS; TRANSPORTING
    • B05SPRAYING OR ATOMISING IN GENERAL; APPLYING FLUENT MATERIALS TO SURFACES, IN GENERAL
    • B05DPROCESSES FOR APPLYING FLUENT MATERIALS TO SURFACES, IN GENERAL
    • B05D7/00Processes, other than flocking, specially adapted for applying liquids or other fluent materials to particular surfaces or for applying particular liquids or other fluent materials
    • BPERFORMING OPERATIONS; TRANSPORTING
    • B05SPRAYING OR ATOMISING IN GENERAL; APPLYING FLUENT MATERIALS TO SURFACES, IN GENERAL
    • B05DPROCESSES FOR APPLYING FLUENT MATERIALS TO SURFACES, IN GENERAL
    • B05D7/00Processes, other than flocking, specially adapted for applying liquids or other fluent materials to particular surfaces or for applying particular liquids or other fluent materials
    • B05D7/24Processes, other than flocking, specially adapted for applying liquids or other fluent materials to particular surfaces or for applying particular liquids or other fluent materials for applying particular liquids or other fluent materials
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/30Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/30Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/3452Solder masks
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/05Patterning and lithography; Masks; Details of resist
    • H05K2203/0548Masks
    • H05K2203/0557Non-printed masks

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Life Sciences & Earth Sciences (AREA)
  • Wood Science & Technology (AREA)
  • Electric Connection Of Electric Components To Printed Circuits (AREA)
  • Application Of Or Painting With Fluid Materials (AREA)

Abstract

塗布対象物(B)へのソルダペーストの塗布方法は、塗布対象物(B)における接合領域(P)内に非塗布領域(N)を形成するように、前記接合領域(P)内に少なくとも一部が位置する塗布領域(T)にソルダペーストを塗布する工程を備え、前記塗布領域(T)は、前記接合領域(P)の中心(O)回りの周方向に間隔をあけて配置された複数の周辺領域(A1)を有する。

Description

本発明は、ソルダペーストの塗布方法及びマスクに関する。
本願は、2018年9月5日に日本に出願された特願2018−166395号に基づき優先権を主張し、その内容をここに援用する。
従来、LGA(Land Grid Array)やBGA(Ball Grid Array)といった電子部品を、プリント基板等の表面に実装する表面実装(SMT:Surface Mount Technology)においては、ソルダペーストが広く用いられている。ソルダペーストは、フラックスにはんだ粉末を混合して作製されている。表面実装においては、まずプリント基板のパッド(電極)が設けられている面に、ソルダペーストを塗布する。この際、ソルダペーストは前記パッドに塗布され、その塗布範囲はパッドの領域と同等である。次に、プリント基板のパッドと電子部品のランド(電極)とが互いに対向するように、プリント基板の表面に電子部品を載置する。この際、ソルダペーストはプリント基板と電子部品の両電極間に位置している。最後に、電子部品が載置されたプリント基板をリフロー炉で加熱(リフロー)し、ソルダペーストのはんだ粉末を溶融させて互いに結合させ、再び固化させることで両電極間を電気的に接続して、表面実装が完了する。適切な電気的接続を確保するために、両電極間を接続するはんだの抵抗値は所定の値以下であることが必要である。また、表面実装後のプリント基板に衝撃等が加えられた場合であっても、破損せずに適切な電気的接続を維持するため、はんだは所定の強度を持つことが求められる。
ソルダペーストをプリント基板の表面に塗布するために、例えば、特許文献1に示されるマスクを用いたスクリーン印刷が利用されている。
日本国特開2001−77521号公報
リフロー工程後の両電極間を接続するはんだには、いわゆるボイドが含まれる場合がある。ボイドは、はんだ内に形成された空隙であって、この空隙内にはフラックスの樹脂成分や、フラックスの溶剤等が気化してなるガスが充填されている。ボイドが形成されると両電極間の電気抵抗が上昇し、適切な電気的接続が確保できなくなる可能性がある。また、ボイドははんだの強度を低下させる原因となり、衝撃等が加えられた場合に両電極間の電気的接続が維持できなくなる可能性がある。なお、比較的小さなボイドはこのような不具合を起こさない場合があり、上記のような不具合を引き起こすボイドは比較的大きなボイドであることから、表面実装の分野において、発生するボイドの大きさを抑制することが求められている。
本発明は、このような事情に鑑みてなされたものであって、表面実装においてはんだ内にボイドが形成された場合であっても、そのボイドの大きさを抑制できるソルダペーストの塗布方法及びマスクを提供することを目的とする。
本発明は、前記課題を解決するため、以下の手段を採用する。
本発明の第1の態様は、塗布対象物へのソルダペーストの塗布方法であって、塗布対象物における接合領域内に非塗布領域を形成するように、前記接合領域内に少なくとも一部が位置する塗布領域にソルダペーストを塗布する工程を備え、前記塗布領域は、前記接合領域の中心回りの周方向に間隔をあけて配置された複数の周辺領域を有する。
本発明の前記第1の態様において、前記複数の周辺領域は、前記接合領域の中心を挟んで互いに対向して配置されてもよい。
本発明の前記第1の態様において、前記複数の周辺領域は、当該複数の周辺領域の対向方向と交差する方向に延びて配置されてもよい。
本発明の前記第1の態様において、前記複数の周辺領域間の隙間は、前記接合領域の最大径の30%以上70%以下であってもよい。
本発明の前記第1の態様において、前記複数の周辺領域間の隙間は、前記複数の周辺領域の対向方向における各周辺領域の幅の85.7%以上200%以下であってもよい。
本発明の前記第1の態様において、前記複数の周辺領域の数が、2から6であってもよい。
本発明の前記第1の態様において、前記複数の周辺領域は、前記周方向に等間隔で配置されてもよい。
本発明の前記第1の態様において、前記複数の周辺領域は、前記周方向の長さが異なる第1領域及び第2領域を有し、前記第1領域及び前記第2領域は、前記周方向で交互に配置されてもよい。
本発明の前記第1の態様において、前記周方向に隣り合う前記複数の周辺領域の対向辺は、互いに平行していてもよい。
本発明の前記第1の態様において、前記塗布領域は、前記複数の周辺領域の径方向内側に位置する中央領域をさらに有してもよい。
本発明の前記第1の態様において、前記中央領域と各周辺領域との対向辺は、互いに平行していてもよい。
本発明の前記第1の態様において、前記中央領域の面積は、各周辺領域の面積の44.4%以上278%以下であってもよい。
本発明の前記第1の態様において、前記複数の周辺領域は、一部で互いに接して配置されてもよい。
本発明の前記第1の態様において、各周辺領域の前記周方向の幅が、前記接合領域の中心から径方向外側に向かうに従い漸次拡大していてもよい。
本発明の前記第1の態様において、前記接合領域の中心から径方向外側に向けて開口する、前記複数の周辺領域の間の隙間の、前記接合領域の全周に対する割合が、11.5%以上であってもよい。
本発明の前記第1の態様において、前記複数の周辺領域は、前記接合領域の外縁に重なって配置されてもよい。
本発明の前記第1の態様において、前記複数の周辺領域は、前記接合領域内に配置されてもよい。
本発明の第2の態様は、塗布対象物へのソルダペーストの塗布方法であって、塗布対象物における接合領域内に非塗布領域を形成するように、前記接合領域内に少なくとも一部が位置する塗布領域にソルダペーストを塗布する工程を備え、前記塗布領域は、前記接合領域の中心を含み且つ一方向に延びて配置された延在領域を有する。
本発明の前記第2の態様において、前記延在領域は、前記接合領域の外縁に重なって配置されてもよい。
本発明の前記第2の態様において、前記延在領域は、前記接合領域内に配置されてもよい。
本発明の前記第2の態様において、前記塗布領域は、前記延在領域の長手方向に交差する方向において前記延在領域を挟んで配置された複数の側方領域をさらに有してもよい。
本発明の前記第2の態様において、前記延在領域と各側方領域との対向辺は、互いに平行していてもよい。
本発明の前記第2の態様において、前記複数の側方領域は、前記接合領域の外縁に重なって配置されてもよい。
本発明の前記第2の態様において、前記複数の側方領域は、前記接合領域内に配置されてもよい。
本発明の第3の態様は、前記第1または第2の態様のソルダペーストの塗布方法に用いられるマスクであって、前記塗布領域に相当する位置に開口が形成されている。
本発明の前記態様によれば、表面実装においてはんだ内にボイドが形成された場合であっても、そのボイドの大きさを抑制することができる。このため、基板等の塗布対象物と電子部品の両電極間の適切な電気的接続を確保でき、また、両電極間を接続するはんだの強度低下を防止できるので、衝撃に強い表面実装後基板等を提供することができる。
本発明の一実施形態に係るはんだ印刷装置を示す概略図である。 本発明の一実施形態に係る塗布対象物である基板の平面図である。 本発明の一実施形態に係るスクリーン印刷に用いられるマスクの平面図である。 本発明の一実施形態に係るソルダペーストの塗布方法の各工程を示す概略図である。 表面実装における、ソルダペーストの塗布工程以降の工程を示す概略図である。 実施例1におけるソルダペーストの塗布領域を示す平面図である。 実施例2におけるソルダペーストの塗布領域を示す平面図である。 実施例3におけるソルダペーストの塗布領域を示す平面図である。 実施例4におけるソルダペーストの塗布領域を示す平面図である。 実施例5におけるソルダペーストの塗布領域を示す平面図である。 実施例6におけるソルダペーストの塗布領域を示す平面図である。 実施例7におけるソルダペーストの塗布領域を示す平面図である。 実施例8におけるソルダペーストの塗布領域を示す平面図である。 実施例9におけるソルダペーストの塗布領域を示す平面図である。 実施例10におけるソルダペーストの塗布領域を示す平面図である。 実施例11におけるソルダペーストの塗布領域を示す平面図である。 実施例12におけるソルダペーストの塗布領域を示す平面図である。 実施例13におけるソルダペーストの塗布領域を示す平面図である。 実施例14におけるソルダペーストの塗布領域を示す平面図である。 実施例15におけるソルダペーストの塗布領域を示す平面図である。 実施例16におけるソルダペーストの塗布領域を示す平面図である。 実施例17におけるソルダペーストの塗布領域を示す平面図である。 実施例18におけるソルダペーストの塗布領域を示す平面図である。 実施例19におけるソルダペーストの塗布領域を示す平面図である。 実施例20におけるソルダペーストの塗布領域を示す平面図である。 実施例21におけるソルダペーストの塗布領域を示す平面図である。 実施例22におけるソルダペーストの塗布領域を示す平面図である。 実施例23におけるソルダペーストの塗布領域を示す平面図である。 実施例24におけるソルダペーストの塗布領域を示す平面図である。 実施例25におけるソルダペーストの塗布領域を示す平面図である。 実施例26におけるソルダペーストの塗布領域を示す平面図である。
以下、添付図面を参照して、本発明の一実施形態に係るはんだ印刷装置及びソルダペーストの塗布方法を説明する。
本実施形態のはんだ印刷装置1は、マスクMを用いるスクリーン印刷装置である。図1に示すように、はんだ印刷装置1は、ソルダペーストSの塗布対象物である基板Bを支持する基板支持部2と、基板支持部2の鉛直上方に配置される印刷部3と、基板支持部2及び印刷部3を収容する筐体4とを備えている。マスクMは、筐体4等に固定されたマスク支持部(図示せず)によって筐体4内の所定の位置に保持されている。
基板支持部2は、基板Bの実装面が鉛直上方を向くように鉛直下方から支持するステージ21と、ステージ21を水平方向及び鉛直方向に移動可能かつ鉛直方向に延びる軸回りに回転可能なステージ移動部22とを備えている。ステージ21には、基板Bを保持するためのクランプ部材23が設けられている。また、はんだ印刷装置1には、基板支持部2と筐体4の外部との間で基板Bを搬入及び搬出する基板搬送部(図示せず)が設けられている。
印刷部3は、ソルダペーストSをマスクMの表面(上面)で移動させるためのスキージ31と、スキージ31を昇降可能な鉛直移動装置32と、鉛直移動装置32を水平移動可能な水平移動装置33とを備えている。スキージ31は、マスクMの表面に接触しつつ水平方向の+X方向に移動することで、マスクM上に供給されたソルダペーストSを押し広げるための部材である。スキージ31は、鉛直移動装置32に連結されている。スキージ31は、金属、樹脂、ゴムなどの単一の素材から構成された板部材であってもよいし、金属板等におけるマスクMと接触する部位が樹脂やゴムによって被覆された板部材であってもよい。スキージ31は、+X方向とは逆の−X方向に向かうに従い鉛直下方に向かうように傾斜して配置されている。このスキージ31の傾斜角度は手動または自動で調整可能であってもよい。
鉛直移動装置32は、水平移動装置33に支持されており、例えばボールネジを含んで構成されている。鉛直移動装置32は、スキージ31の下端をマスクMの表面に所定の力で押圧させることができる。水平移動装置33は筐体4に固定されており、鉛直移動装置32を水平方向にガイドする直動ガイド34と、直動ガイド34と平行に設けられたボールネジ(図示せず)を回転させるモータ35とを備えている。水平移動装置33は、モータ35の駆動によって、前記ボールネジにナット部材を介して連結された鉛直移動装置32を水平方向に移動させることができる。また、水平移動装置33は、鉛直移動装置32によってスキージ31がマスクMを下方に向けて押圧している状態で、鉛直移動装置32を水平方向に移動させることで、スキージ31がマスクMを押圧しつつ水平方向に移動させることができる。また、はんだ印刷装置1には、マスクM上にソルダペーストSを供給するディスペンサ(図示せず)が設けられている。
筐体4は、前記マスク支持部や印刷部3を支持するに足る剛性を備えている。筐体4は、その内部を気密可能な構造であってもよい。また、ソルダペーストSの塗布を減圧雰囲気下で行う場合は、筐体4に真空ポンプ等の排気装置及び大気開放バルブが設けられていてもよい。
図2Aは基板Bの平面図であり、図2BはマスクMの平面図である。なお、本実施形態において「平面図」とは、基板Bの実装面及びマスクMの上面に垂直な方向から見た図をいう。
図2Aに示すように、本実施形態でソルダペーストSが塗布される基板Bは、硬質の板状基材からなるプリント基板であって、少なくとも一方の板面に複数のパッドP(電極、接合領域)が配置されている。この一方の板面が、後述する電子部品Eが実装される実装面である。パッドPの材質としては、銅、金、銀などが挙げられる。基板Bの実装面のうち、複数のパッドP以外の領域には、溶融したはんだをはじく性質を持つソルダレジストが塗布されている。
図2Bに示すように、本実施形態で用いられるマスクMは、ステンレス等の金属板からなり、厚さ方向で貫通する複数の開口Hを有している。マスクMの厚さは例えば30μmから200μmであるが、基板B上にどの程度の厚さのソルダペーストSを塗布するかに応じて適宜変更してよい。従来のスクリーン印刷のマスクにおいては、基板のパッドに対向する位置に、当該パッドと同等の領域で開口が形成されているが、本実施形態の開口Hは、基板BのパッドPとは異なる平面視形状を有している。すなわち本実施形態のマスクMには、基板BにおけるパッドP内に非塗布領域を形成するように、パッドP内に少なくとも一部が位置する塗布領域にソルダペーストSを塗布するための開口Hが形成されている。言い換えれば、当該塗布領域に相当する位置に同等の形状で開口Hが形成されている。本実施形態のマスクMにおける開口Hの形状、すなわち基板Bに塗布されるソルダペーストSの塗布領域の形状は、後述する実施例1〜26にて詳細に説明する。図2Bに示すマスクMにおいては、1つのパッドPに対して2つの矩形状の開口Hが形成されており、これらの開口HはパッドPの中心を挟んで互いに対向して配置されている。
本実施形態で使用されるソルダペーストSには特に制限はなく、塗布雰囲気、温度、マスクMの開口大きさ及び形状といった使用の態様に応じて適宜選択してよい。上述したように、ソルダペーストはフラックスにはんだ粉末を混合して作製される。はんだ粉末には、銅、錫、銀、及びそれらの合金等が用いられ、はんだ粉末の形状は球形及び不定形のいずれであってもよい。フラックスは、例えば、ロジン等の樹脂、粘度等を調整するための溶剤、電極の表面を清浄化する活性剤、並びに粘度、粘着性及びチキソ性などを調整するチキソ剤を含み、これらの含有量は使用の態様に応じて適宜調整してよい。
続いて、図3を参照して本実施形態のはんだ印刷装置1を用いたソルダペーストSの塗布方法を説明する。なお、図3においては、スキージ31以外のはんだ印刷装置1の構成を省略している。
前記基板搬送部によってステージ21上に基板Bが載置され、クランプ部材23によって基板Bがステージ21に保持される。続いてステージ移動部22の動作によって、固定されたマスクMに対する基板Bの水平位置及び鉛直方向に延びる軸回りの回転位置が調整され、その後ステージ移動部22が図3(a)に示す状態からステージ21を上昇させて、図3(b)に示すようにマスクMの下面に基板Bの上面(実装面)を密着させる。この時、ステージ移動部22による基板Bの水平位置及び回転位置の調整は完了しているので、基板BのパッドPに対してマスクMの開口Hは適切な位置に配置されている。すなわち、基板BのパッドPが設けられた面とマスクMとが接した際に、マスクMのうち、基板BにソルダペーストSが塗布される領域(塗布領域)と相当(対向)する位置に、開口Hが形成されている。
続いて、図3(c)に示すように、前記ディスペンサによってソルダペーストSが、スキージ31の進行先のマスクM上、すなわちスキージ31の+X側に供給される。また、鉛直移動装置32の駆動によってスキージ31は下降し、マスクMを所定の力で下方に向けて押圧する。この状態で水平移動装置33が鉛直移動装置32を+X方向に移動させることで、スキージ31はマスクMを押圧したまま+X方向に移動する。ソルダペーストSはスキージ31の進行先の位置に供給されているため、スキージ31の移動に伴って+X方向に移動する。また、スキージ31は上述したように傾斜しているため、その移動に伴ってソルダペーストSには鉛直下方に向かう力が加えられる。このため、図3(d)に示すように、ソルダペーストSはマスクMの開口Hに押し込められて充填され、基板Bの上面(実装面)に接触する。また、スキージ31はマスクMを下方に押圧しつつ+X方向に移動するため、開口H以外のマスクM上面からソルダペーストSをかき取りながら移動でき、よってソルダペーストSを開口Hのみに供給することができる。水平移動装置33によるスキージ31の水平移動が完了すると、図3(e)に示すように、マスクMの複数の開口Hに対するソルダペーストSの充填が完了する。
続いて、図3(f)に示すように、ステージ移動部22がステージ21を下降させることで、基板BはマスクMの下面から下方に離間する。この時、開口Hに充填されていたソルダペーストSは基板Bの上面に付着しているため、このソルダペーストSもマスクMから離間し、よってマスクMの開口Hに応じたパターンでソルダペーストSが基板Bの実装面に印刷される。マスクMの開口Hは図2Bに示すような形状を有しているため、本実施形態のソルダペーストの塗布方法は、基板BにおけるパッドP内に非塗布領域を形成するように、パッドP内に少なくとも一部が位置する塗布領域にソルダペーストSを塗布する工程を備えている。基板BがマスクMの下面から離間し、ソルダペーストSが基板Bに印刷されることで、本実施形態のソルダペーストの塗布工程が完了する。ソルダペーストSが塗布された基板Bは、前記基板搬送部によってはんだ印刷装置1から搬出される。
続いて、表面実装における、本実施形態のソルダペーストの塗布工程以降の工程を、図4を参照して説明する。
まず、図4(a)に示すように、ソルダペーストSが塗布された基板Bの実装面に電子部品Eを載置する。電子部品Eは、LGAやBGAであってもよい。この電子部品Eの底面(基板Bに対向する面)には、基板Bの複数のパッドPに対応するように、複数のランドL(電極)が設けられている。図4(a)に示す工程では、基板BのパッドPと電子部品EのランドLとが互いに対向するように電子部品Eを基板B上に載置する。この際、基板BのパッドPと電子部品EのランドLとの間にソルダペーストSが位置している。
続いて、図4(b)に示すように、電子部品Eが載置された基板Bをリフロー炉(図示せず)で加熱し、ソルダペーストS内のはんだ粉末を溶融させて互いに結合させ、溶融したはんだは基板Bと電子部品Eの両電極に接触する。この時、ソルダペーストSに含まれるフラックスの作用により、パッドPに対する溶融はんだの濡れ性は向上し、また、基板BのパッドP以外の表面には溶融はんだをはじくソルダレジストが塗布されているので、溶融はんだはパッドPの径方向内側に向けて流動する。すなわち、本実施形態のように2つの領域にソルダペーストSが塗布されている場合であっても、2つの領域に含まれるはんだはリフロー工程で一体となる。その後溶融したはんだを冷却して固化させることによって、基板Bと電子部品Eの両電極間をはんだS1で電気的に接続する。以上より、電子部品Eの基板Bに対する表面実装が完了する。
次に、図面を参照して、本実施形態のソルダペーストの塗布方法における複数の具体的な実施例を説明する。また、これら実施例と比較するために、従来の塗布方法に相当する比較例についても検討した。
以下の実施例1〜26では、基板Bの実装面の平面図を示す図5〜30を用いてソルダペーストの塗布領域を説明しており、各平面図は、接合領域である基板Bの1つのパッドPを拡大した図となっている。各実施例において、パッドPの平面視形状は、直径1.0mmの円形とした。以下の説明では、パッドPの中心を通り基板Bの実装面に直交する軸に交差する方向を径方向といい、当該軸回り方向を周方向という。また、便宜上、各図面の紙面上下方向を単に「上下方向」、紙面左右方向を単に「左右方向」と称する場合がある。
これら実施例と比較例において、以下に説明する隙間割合GR、塗布面積率AR、及び最大ボイド面積率VRを確認した。
隙間割合GRは、パッドPの中心から径方向外側に向けて開口する、後述する複数の周辺領域A1の間の隙間の、パッドPの全周に対する割合をいう。言い換えれば、パッドPの中心から径方向外側に向けて延びかつ周辺領域A1のいずれもその間に含まれない2本の直線が描ける場合に、これら2本の直線間の角度の360°に対する割合を隙間割合GRとしている。その間に周辺領域A1が含まれない2本の直線が複数対描ける場合は、各対の2本の直線間角度の合計の、360°に対する割合を隙間割合GRとする。なお、隙間割合GRの算出において、後述する中央領域A2の存在は考慮しない。
塗布面積率ARは、1つのパッドPに対して塗布されるソルダペーストの全塗布領域の、当該パッドPの面積に対する割合をいう。なお、円周率πは3.14とした。
最大ボイド面積率VRの確認に際して、実施例毎に36個のパッドPを並べたテスト用の基板を2つ準備し、同数のランドを有する電子部品とのはんだ接続をそれぞれ行って、実施例毎に合計72個のパッドPのはんだ接続サンプルを得た。このはんだ接続には、図3及び図4に示す表面実装の方法を用いた。1つのパッドPの面積に対する、発生したボイドの面積(平面視での面積)の割合(以下、ボイド面積率という)を、72個のパッドPそれぞれについて算出し、それらのうち最大のボイド面積率を、各実施例の「最大ボイド面積率」とした。電子部品のランドの平面視形状は、パッドPと同等とした。
(比較例)
比較例は、直径1.0mmのパッドPに対して、当該パッドPと同一の領域でソルダペーストを塗布する従来の構成とした。この比較例は、後に示す表1において「Ref」で示されている。この比較例において、複数の周辺領域は存在しないので隙間割合GRは算出できず、塗布面積率ARは100%である。また、最大ボイド面積率VRは、43.5%であった。
(実施例1)
実施例1におけるソルダペーストの塗布領域を図5を参照して説明する。
実施例1では、基板BにおけるパッドP内に非塗布領域Nを形成するように、パッドP内に少なくとも一部が位置する塗布領域Tにソルダペーストが塗布されている。図5において、ソルダペーストが塗布されている領域に網掛けを付している(他の図6〜30でも同様)。塗布領域Tは、パッドPの中心O回りの周方向に間隔Gをあけて配置された複数(2つ)の周辺領域A1を有する。各周辺領域A1は一方向に延びた矩形状であり、長手方向の長さは0.7mm、当該長手方向と直交する短手方向の幅は0.35mmである。
複数の周辺領域A1は、パッドPの中心Oを挟んで互いに対向して配置されている。
複数の周辺領域A1は、当該複数の周辺領域A1の対向方向(図5の紙面上下方向)と直交する方向に延びて配置されている。すなわち、各周辺領域A1は、紙面左右方向に延びている。なお、複数の周辺領域A1が、前記対向方向と交差する方向に延びて配置されてもよい。
複数の周辺領域A1間の隙間(前記対向方向の隙間)の大きさは、0.7mmである。このため、複数の周辺領域A1間の隙間は、パッドPの最大径(1.0mm)の70%であり、前記対向方向における各周辺領域A1の幅の200%である。
複数の周辺領域A1は、周方向に等間隔で配置されている。なお、複数の周辺領域A1が、周方向に等間隔で配置されずともよい。
複数の周辺領域A1の対向辺a,bは、互いに平行している。なお、対向辺a,bが、互いに非平行であってもよい。
複数の周辺領域A1は、パッドPの外縁に重なって配置されている。すなわち、各周辺領域A1の一部は、パッドPの径方向外側に位置している。なお、複数の周辺領域A1が、全てパッドP内に配置される構成であってもよい。
本実施例の塗布領域Tを、中心Oを通り上下方向及び左右方向に延びる2本の直線で4つに区画した場合、例えば中心Oから紙面右側に延びる直線L1と中心Oから紙面上側に延びる直線L2との間の区画は他の3つの区画と同一または鏡像であるため、直線L1,L2間がなす90°に対する角度θの割合を、本実施例の隙間割合GRとした。また、角度θは、直線L1と、中心Oから径方向外側に延びかつ紙面上側の周辺領域A1の右下の頂点に接する直線L3と、の間の角度である。直線L1,L3間に周辺領域A1は配置されていない。よって、本実施例の隙間割合GRは、(arctan(0.35/0.35)/90°)=50%である。
本実施例の塗布面積率ARは、(0.7×0.35×2)/(0.5×π)=62.4%である。
本実施例の最大ボイド面積率は、2.3%であった。
(実施例2)
実施例2におけるソルダペーストの塗布領域を図6を参照して説明する。なお、実施例2において、前記実施例1と異なる構成のみを以下に説明し、それ以外の構成の説明は省略する。
複数の周辺領域A1間の隙間(前記対向方向の隙間)の大きさは、0.3mmである。このため、複数の周辺領域A1間の隙間は、パッドPの最大径(1.0mm)の30%であり、前記対向方向における各周辺領域A1の幅の85.7%である。
本実施例の隙間割合GRは、(arctan(0.15/0.35)/90°)=25.8%である。
本実施例の最大ボイド面積率は、13.8%であった。
(実施例3)
実施例3におけるソルダペーストの塗布領域を図7を参照して説明する。なお、実施例3において、前記実施例1と異なる構成のみを以下に説明し、それ以外の構成の説明は省略する。
複数の周辺領域A1間の隙間(前記対向方向の隙間)の大きさは、0.4mmである。このため、複数の周辺領域A1間の隙間は、パッドPの最大径(1.0mm)の40%であり、前記対向方向における各周辺領域A1の幅の114%である。
本実施例の隙間割合GRは、(arctan(0.2/0.35)/90°)=33%である。
本実施例の最大ボイド面積率は、11.7%であった。
(実施例4)
実施例4におけるソルダペーストの塗布領域を図8を参照して説明する。なお、実施例4において、前記実施例1と異なる構成のみを以下に説明し、それ以外の構成の説明は省略する。
複数の周辺領域A1間の隙間(前記対向方向の隙間)の大きさは、0.5mmである。このため、複数の周辺領域A1間の隙間は、パッドPの最大径(1.0mm)の50%であり、前記対向方向における各周辺領域A1の幅の143%である。
本実施例の隙間割合GRは、(arctan(0.25/0.35)/90°)=39.5%である。
本実施例の最大ボイド面積率は、7.0%であった。
(実施例5)
実施例5におけるソルダペーストの塗布領域を図9を参照して説明する。なお、実施例5において、前記実施例1と異なる構成のみを以下に説明し、それ以外の構成の説明は省略する。
複数の周辺領域A1間の隙間(前記対向方向の隙間)の大きさは、0.6mmである。このため、複数の周辺領域A1間の隙間は、パッドPの最大径(1.0mm)の60%であり、前記対向方向における各周辺領域A1の幅の171%である。
本実施例の隙間割合GRは、(arctan(0.3/0.35)/90°)=45.1%である。
本実施例の最大ボイド面積率は、4.2%であった。
(実施例1〜5の検討)
実施例1〜5の最大ボイド面積率VRは、全て比較例より低くなった。このため、実施例1〜5のいずれにおいても、生じたボイドの大きさを抑制できたことが判る。
ボイドの大きさが抑制できた原因を以下に検討する。リフロー工程で溶融したはんだ粉末が互いに結合する際、溶融前のはんだ粉末間に位置していたフラックスの樹脂成分等は溶融はんだの結合によって外部に向けて押し出される。しかし、ソルダペーストの塗布領域が大きいと、前記樹脂成分がはんだから排出される前にはんだが冷えて固化してしまい、このため樹脂成分がはんだ内に残されていたこと(すなわちボイド)が考えられる。一方、実施例1〜5では、各周辺領域A1の幅は0.35mmであり、パッドPの最大径(1.0mm)よりも大幅に小さい。このため、フラックスの樹脂成分等が周辺領域A1の短手方向に移動した場合は比較的早期に溶融はんだから排出されるため、各周辺領域A1において、比較例よりもボイドの大きさが抑制されると考えられる。
また、図4に示したように、2つの領域に塗布されたソルダペースト内のはんだ粉末もリフロー工程において一体化する。すなわち、2つの周辺領域A1で溶融したはんだ粉末は、パッドPの中心Oに向けて流動し、パッドPの中央付近で互いに接する。径方向内側へ向かう溶融はんだの流動は維持されるので、2つの領域から流動した溶融はんだの接続箇所は、径方向外側に向けて拡大する。この接続箇所が径方向外側に向けて拡大するために、フラックスの樹脂成分等を径方向外側に向かわせる力が生じ、この力によっても樹脂成分をはんだの外側に向けて排出できると考えられる。
実施例1〜5において、複数の周辺領域A1間の隙間は、パッドPの最大径(1.0mm)の30%以上70%以下であった。
また、複数の周辺領域A1間の隙間は、複数の周辺領域A1の対向方向における各周辺領域A1の幅の85.7%以上200%以下であった。
(実施例1〜5の変形例)
実施例1〜5には以下の変形例が考えられる。
各周辺領域A1は平面視矩形状であるが、平面視で楕円状または長円状であってもよい。複数の周辺領域A1の対向辺a,bは直線状に形成されているが、これらの対向辺が径方向内側に向けて膨出する形状であってもよく、また、径方向外側に向けて窪んだ形状であってもよい。同様に、周辺領域A1の径方向外側の辺が径方向内側に窪んでいたり、径方向外側に膨出したりしていてもよい。
(実施例6)
実施例6におけるソルダペーストの塗布領域を図10を参照して説明する。
実施例6では、基板BにおけるパッドP内に非塗布領域Nを形成するように、パッドP内に少なくとも一部が位置する塗布領域Tにソルダペーストが塗布されている。塗布領域Tは、パッドPの中心O回りの周方向に間隔Gをあけて配置された複数(6つ)の周辺領域A1と、当該複数の周辺領域A1の径方向内側に位置する中央領域A2とを有する。各周辺領域A1と中央領域A2はいずれも一辺の長さが0.3mmの正方形状である。中央領域A2は、その中心がパッドPの中心Oと平面視で一致するように配置されている。複数の周辺領域A1及び中央領域A2の相互の位置関係は、図10に示されている。
複数の周辺領域A1は、周方向に略等間隔で配置されている。なお、複数の周辺領域A1が、周方向に等間隔で配置されずともよい。
周方向に隣り合う複数の周辺領域A1の対向辺a,bは、互いに平行している。なお、対向辺a,bが、互いに非平行であってもよい。
中央領域A2と各周辺領域A1との対向辺c,dは、互いに平行している。なお、対向辺c,dが、互いに非平行であってもよい。
中央領域A2の面積は、各周辺領域A1の面積と同一(100%)である。
複数の周辺領域A1は、パッドPの外縁に重なって配置されている。すなわち、各周辺領域A1の一部は、パッドPの径方向外側に位置している。なお、複数の周辺領域A1が、全てパッドP内に配置される構成であってもよい。
本実施例の塗布領域Tを、中心Oを通り上下方向及び左右方向に延びる2本の直線で4つに区画した場合、例えば中心Oから紙面右側に延びる直線L1と中心Oから紙面上側に延びる直線L2との間の区画は他の3つの区画と同一または鏡像であるため、直線L1,L2間がなす90°に対する角度θG1と角度θG2との和の割合を、本実施例の隙間割合GRとした。角度θG1は、直線L1と、中心Oから径方向外側に延びかつ紙面右上の周辺領域A1の右下の頂点に接する直線L3と、の間の角度であって、arctan(0.1/0.65)で表される。角度θG2は、中心Oから径方向外側に延びかつ紙面右上の周辺領域A1の左上の頂点に接する直線L4と、中心Oから径方向外側に延びかつ紙面上側の周辺領域A1の右下の頂点に接する直線L5と、の間の角度であって、(arctan(0.35/0.15)−arctan(0.4/0.35))で表される。よって、本実施例の隙間割合GRは、(θG1+θG2)/90°=29.7%である。
本実施例の塗布面積率ARは、(0.3×7)/(0.5×π)=80.3%である。
本実施例の最大ボイド面積率は、4.8%であった。
(実施例7)
実施例7におけるソルダペーストの塗布領域を図11を参照して説明する。なお、実施例7において、前記実施例6と異なる構成のみを以下に説明し、それ以外の構成の説明は省略する。
中央領域A2は一辺の長さが0.4mmの正方形状である。中央領域A2は、その中心がパッドPの中心Oと平面視で一致するように配置されている。複数の周辺領域A1及び中央領域A2の相互の位置関係は、図11に示されている。
中央領域A2の面積は、各周辺領域A1の面積の178%(=0.4/0.3)である。
本実施例の隙間割合GRは、前記実施例6と同じく、29.7%である。
本実施例の塗布面積率ARは、(0.3×6+0.4)/(0.5×π)=89.2%である。
本実施例の最大ボイド面積率は、3.9%であった。
(実施例8)
実施例8におけるソルダペーストの塗布領域を図12を参照して説明する。なお、実施例8において、前記実施例6と異なる構成のみを以下に説明し、それ以外の構成の説明は省略する。
中央領域A2は一辺の長さが0.5mmの正方形状である。中央領域A2は、その中心がパッドPの中心Oと平面視で一致するように配置されている。複数の周辺領域A1及び中央領域A2の相互の位置関係は、図12に示されている。
中央領域A2の面積は、各周辺領域A1の面積の278%(=0.5/0.3)である。
本実施例の隙間割合GRは、前記実施例6と同じく、29.7%である。
本実施例の塗布面積率ARは、(0.3×6+0.5)/(0.5×π)=100.6%である。
本実施例の最大ボイド面積率は、13.9%であった。
(実施例9)
実施例9におけるソルダペーストの塗布領域を図13を参照して説明する。なお、実施例9において、前記実施例6と異なる構成のみを以下に説明し、それ以外の構成の説明は省略する。
中央領域A2は一辺の長さが0.2mmの正方形状である。中央領域A2は、その中心がパッドPの中心Oと平面視で一致するように配置されている。複数の周辺領域A1及び中央領域A2の相互の位置関係は、図13に示されている。
中央領域A2の面積は、各周辺領域A1の面積の44.4%(=0.2/0.3)である。
本実施例の隙間割合GRは、前記実施例6と同じく、29.7%である。
本実施例の塗布面積率ARは、(0.3×6+0.2)/(0.5×π)=73.9%である。
本実施例の最大ボイド面積率は、12.3%であった。
(実施例10)
実施例10におけるソルダペーストの塗布領域を図14を参照して説明する。なお、実施例10において、前記実施例6と異なる構成のみを以下に説明し、それ以外の構成の説明は省略する。
塗布領域Tは、パッドPの中心O回りの周方向に間隔Gをあけて配置された複数(2つ)の周辺領域A1と、当該複数の周辺領域A1の径方向内側に位置する中央領域A2とを有する。各周辺領域A1と中央領域A2はいずれも一辺の長さが0.3mmの正方形状である。中央領域A2は、その中心がパッドPの中心Oと平面視で一致するように配置されている。複数の周辺領域A1及び中央領域A2の相互の位置関係は、図14に示されている。
複数の周辺領域A1は、周方向に等間隔で配置されている。なお、複数の周辺領域A1が、周方向に等間隔で配置されずともよい。
中央領域A2と各周辺領域A1との対向辺a,bは、互いに平行している。なお、対向辺a,bが、互いに非平行であってもよい。
本実施例の塗布領域Tを、中心Oを通り上下方向及び左右方向に延びる2本の直線で4つに区画した場合、例えば中心Oから紙面右側に延びる直線L1と中心Oから紙面上側に延びる直線L2との間の区画は他の3つの区画と同一または鏡像であるため、直線L1,L2間がなす90°に対する角度θの割合を、本実施例の隙間割合GRとした。角度θは、直線L1と、中心Oから径方向外側に延びかつ紙面上側の周辺領域A1の右下の頂点に接する直線L3と、の間の角度である。直線L1,L3間に周辺領域A1は配置されていない。よって、本実施例の隙間割合GRは、(arctan(0.35/0.15)/90°)=74.2%である。
本実施例の塗布面積率ARは、(0.3×3)/(0.5×π)=34.4%である。
本実施例の最大ボイド面積率は、3.1%であった。
(実施例11)
実施例11におけるソルダペーストの塗布領域を図15を参照して説明する。なお、実施例11において、前記実施例6と異なる構成のみを以下に説明し、それ以外の構成の説明は省略する。
塗布領域Tは、パッドPの中心O回りの周方向に間隔Gをあけて配置された複数(3つ)の周辺領域A1と、当該複数の周辺領域A1の径方向内側に位置する中央領域A2とを有する。中央領域A2は、その中心がパッドPの中心Oと平面視で一致するように配置されている。複数の周辺領域A1及び中央領域A2の相互の位置関係は、図15に示されている。
複数の周辺領域A1は、周方向に略等間隔で配置されている。なお、複数の周辺領域A1が、周方向に等間隔で配置されずともよい。
中央領域A2と各周辺領域A1との対向辺a,bは、互いに平行している。なお、対向辺a,bが、互いに非平行であってもよい。
本実施例の塗布領域Tを、中心Oを通り上下方向に延びる直線で2つに区画した場合、当該直線の右側の区画は左側の区画の鏡像であるため、中心Oから上側に延びる直線L1及び中心Oから下側に延びる直線L2の間がなす180°に対する角度θG1、θG2及びθG3の和の割合を、本実施例の隙間割合GRとした。角度θG1は、中心Oから紙面右側に延びる直線L3と、中心Oから径方向外側に延びかつ紙面上側のの周辺領域A1の右下の頂点に接する直線L4と、の間の角度であって、arctan(0.35/0.15)で表される。角度θG2は、直線L2と、中心Oから径方向外側に延びかつ紙面右下の周辺領域A1の左下の頂点に接する直線L5と、の間の角度であって、(90°−arctan(0.45/0.35))で表される。角度θG3は、直線L3と、中心Oから径方向外側に延びかつ紙面右下の周辺領域A1の右上の頂点に接する直線L6と、の間の角度であって、arctan(0.15/0.65))で表される。よって、本実施例の隙間割合GRは、(θG1+θG2+θG3)/90°=65.4%である。
本実施例の塗布面積率ARは、(0.3×4)/(0.5×π)=45.9%である。
本実施例の最大ボイド面積率は、4.0%であった。
(実施例12)
実施例12におけるソルダペーストの塗布領域を図16を参照して説明する。なお、実施例12において、前記実施例6と異なる構成のみを以下に説明し、それ以外の構成の説明は省略する。
塗布領域Tは、パッドPの中心O回りの周方向に間隔Gをあけて配置された複数(4つ)の周辺領域A1と、当該複数の周辺領域A1の径方向内側に位置する中央領域A2とを有する。各周辺領域A1と中央領域A2はいずれも一辺の長さが0.3mmの正方形状である。中央領域A2は、その中心がパッドPの中心Oと平面視で一致するように配置されている。複数の周辺領域A1及び中央領域A2の相互の位置関係は、図16に示されている。
複数の周辺領域A1は、周方向に等間隔で配置されている。なお、複数の周辺領域A1が、周方向に等間隔で配置されずともよい。
中央領域A2と各周辺領域A1との対向辺a,bは、互いに平行している。なお、対向辺a,bが、互いに非平行であってもよい。
本実施例の塗布領域Tを、中心Oを通り上下方向及び左右方向に延びる2本の直線で4つに区画した場合、例えば中心Oから紙面右側に延びる直線L1と中心Oから紙面上側に延びる直線L2との間の区画は他の3つの区画と同一または鏡像であるため、直線L1,L2間がなす90°に対する角度θの割合を、本実施例の隙間割合GRとした。角度θは、中心Oから径方向外側に延びかつ紙面右側の周辺領域A1の左上の頂点に接する直線L3と、中心Oから径方向外側に延びかつ紙面上側の周辺領域A1の右下の頂点に接する直線L4と、の間の角度である。直線L3,L4間には周辺領域A1は配置されていない。よって、本実施例の隙間割合GRは、(arctan(0.35/0.15)−arctan(0.15/0.35))=48.4%である。
本実施例の塗布面積率ARは、(0.3×5)/(0.5×π)=57.1%である。
本実施例の最大ボイド面積率は、2.6%であった。
(実施例13)
実施例13におけるソルダペーストの塗布領域を図17を参照して説明する。なお、実施例13において、前記実施例6と異なる構成のみを以下に説明し、それ以外の構成の説明は省略する。
塗布領域Tは、パッドPの中心O回りの周方向に間隔Gをあけて配置された複数(4つ)の周辺領域A1と、当該複数の周辺領域A1の径方向内側に位置する中央領域A2とを有する。また、複数の周辺領域A1は、周方向の長さが異なる第1領域A11及び第2領域A12を有し、第1領域A11及び第2領域A12は、周方向で交互に配置されている。第1領域A11及び第2領域A12は、2つづつ設けられている。第1領域A11は、一方向に延びる矩形状であり、長手方向の長さが0.6mm、当該長手方向に直交する短手方向の幅が0.3mmである。第2領域A12及び中央領域A2は、いずれも一辺の長さが0.3mmの正方形状である。中央領域A2は、その中心がパッドPの中心Oと平面視で一致するように配置されている。複数の第1領域A11及び複数の第2領域A12並びに中央領域A2の相互の位置関係は、図17に示されている。
中央領域A2と各周辺領域A1との対向辺a,bは、互いに平行している。なお、対向辺a,bが、互いに非平行であってもよい。
本実施例の隙間割合GRは、前記実施例12と同様に算出され、(arctan(0.35/0.15)−arctan(0.3/0.35))=29.1%である。
本実施例の塗布面積率ARは、(0.6×0.3×2+0.3×3)/(0.5×π)=34.6%である。
本実施例の最大ボイド面積率は、1.8%であった。
(実施例14)
実施例14におけるソルダペーストの塗布領域を図18を参照して説明する。なお、実施例14において、前記実施例6と異なる構成のみを以下に説明し、それ以外の構成の説明は省略する。
塗布領域Tは、パッドPの中心O回りの周方向に間隔Gをあけて配置された複数(6つ)の周辺領域A1と、当該複数の周辺領域A1の径方向内側に位置する中央領域A2とを有する。各周辺領域A1と中央領域A2はいずれも一辺の長さが0.3mmの正方形状である。ただし、周辺領域A1のうち、パッドPの外縁よりも径方向外側の部分は除外されている。複数の周辺領域A1及び中央領域A2の相互の位置関係は、図18に示されている。
周方向に隣り合う複数の周辺領域A1の対向辺a,bは、互いに平行している。なお、対向辺a,bが、互いに非平行であってもよい。
中央領域A2と各周辺領域A1との対向辺c,dは、互いに平行している。なお、対向辺c,dが、互いに非平行であってもよい。
本実施例の隙間割合GRは、前記実施例6と同様の方法で算出したが、角度θG1は、arcsin(0.05/0.5)で表されるため、隙間割合GRは、(θG1+θG2)/90°=11.5%である。
本実施例の塗布面積率ARは、約43%である。
本実施例の最大ボイド面積率は、13.8%であった。
(実施例6〜14の検討)
実施例6〜14の最大ボイド面積率VRは、全て比較例より低くなった。このため、実施例6〜14のいずれにおいても、生じたボイドの大きさを抑制できたことが判る。
ボイドの大きさが抑制できた原因を以下に検討する。まず、周辺領域A1や中央領域A2が比較例の塗布領域よりも小さいため、フラックスの樹脂成分等が早期に溶融はんだ内から排出されやすいことは、実施例1〜5と同様であると考えられる。
また、実施例6〜14では全て中央領域A2を有しているが、中央領域A2に塗布されたソルダペースト内のはんだ粉末は、溶融後径方向外側に向けて流動する。なお、パッドPの中心Oから径方向外側に向けて開口する、複数の周辺領域A1の間の隙間の、パッドPの全周に対する割合を隙間割合GRとして算出し、実施例6〜14のいずれの実施例でも中心Oから径方向外側に向けて間隔Gを介して開口していることが判った。このため、中央領域A2からの溶融はんだは間隔Gを通って適切に径方向外側に流動することができ、これによりフラックスの樹脂成分等を径方向外側に向かわせて排出できると考えられる。
実施例6〜14において、中央領域A2の面積は、各周辺領域A1の面積の44.4%以上278%以下であった。
(実施例15)
実施例15におけるソルダペーストの塗布領域を図19を参照して説明する。なお、実施例15において、前記実施例12と異なる構成のみを以下に説明し、それ以外の構成の説明は省略する。
実施例15は、実施例12から中央領域A2を除外した構成を有している。
本実施例の隙間割合GRは、実施例12と同様であり、48.4%である。
本実施例の塗布面積率ARは、(0.3×4)/(0.5×π)=45.7%である。
本実施例の最大ボイド面積率は、13.4%であった。
(実施例16)
実施例16におけるソルダペーストの塗布領域を図20を参照して説明する。なお、実施例16において、前記実施例13と異なる構成のみを以下に説明し、それ以外の構成の説明は省略する。
実施例16は、実施例13から中央領域A2を除外した構成を有している。
本実施例の隙間割合GRは、実施例13と同様であり、29.1%である。
本実施例の塗布面積率ARは、(0.6×0.3×2+0.3×2)/(0.5×π)=23.2%である。
本実施例の最大ボイド面積率は、13.8%であった。
(実施例15,16の検討)
実施例15,16の最大ボイド面積率VRは、全て比較例より低くなった。このため、実施例15,16のいずれにおいても、生じたボイドの大きさを抑制できたことが判る。
ボイドの大きさが抑制できた原因を以下に検討すると、周辺領域A1や中央領域A2が比較例の塗布領域よりも小さいため、フラックスの樹脂成分等が早期に溶融はんだ内から排出されやすいことは、実施例1〜5と同様であると考えられる。
(実施例17)
実施例17におけるソルダペーストの塗布領域を図21を参照して説明する。なお、実施例17において、前記実施例6と異なる構成のみを以下に説明し、それ以外の構成の説明は省略する。
塗布領域Tは、パッドPの中心O回りの周方向に間隔Gをあけて配置された複数(6つ)の周辺領域A1と、当該複数の周辺領域A1の径方向内側に位置する中央領域A2とを有する。各周辺領域A1と中央領域A2はいずれも直径が0.3mmの円形状である。各周辺領域A1の中心は、パッドPの外周縁上に位置している。中央領域A2は、その中心がパッドPの中心Oと平面視で一致するように配置されている。複数の周辺領域A1及び中央領域A2の相互の位置関係は、図21に示されている。
複数の周辺領域A1は、周方向に等間隔で配置されている。なお、複数の周辺領域A1が、周方向に等間隔で配置されずともよい。
中央領域A2の面積は、各周辺領域A1の面積と同一(100%)である。
複数の周辺領域A1は、パッドPの外縁に重なって配置されている。すなわち、各周辺領域A1の一部は、パッドPの径方向外側に位置している。なお、複数の周辺領域A1が、全てパッドP内に配置される構成であってもよい。
本実施例の隙間割合GRを算出する。角度θは、中心Oから径方向外側に延びかつ紙面右上の周辺領域A1の中心を通る直線L1と、中心Oから径方向外側に延びかつ紙面右上の周辺領域A1に接する直線L2と、の間の角度であって、arcsin(0.15/0.5)で表される。直線L1,L2の間には、周辺領域A1が位置している。このため、本実施例の隙間割合GRは、(180°−6×θ)/180°=41.8%である。
本実施例の塗布面積率ARは、(0.15×π×7)/(0.5×π)=63%である。
本実施例の最大ボイド面積率は、10.9%であった。
(実施例18)
実施例18におけるソルダペーストの塗布領域を図22を参照して説明する。なお、実施例18において、前記実施例17と異なる構成のみを以下に説明し、それ以外の構成の説明は省略する。
中央領域A2は直径が0.4mmの円形状である。中央領域A2は、その中心がパッドPの中心Oと平面視で一致するように配置されている。複数の周辺領域A1及び中央領域A2の相互の位置関係は、図22に示されている。
中央領域A2の面積は、各周辺領域A1の面積の178%である。
本実施例の隙間割合GRは、実施例17と同じく、41.8%である。
本実施例の塗布面積率ARは、(0.15×π×6+0.2×π)/(0.5×π)=43.1%である。
本実施例の最大ボイド面積率は、4.6%であった。
(実施例19)
実施例19におけるソルダペーストの塗布領域を図23を参照して説明する。なお、実施例19において、前記実施例17と異なる構成のみを以下に説明し、それ以外の構成の説明は省略する。
中央領域A2は直径が0.5mmの円形状である。中央領域A2は、その中心がパッドPの中心Oと平面視で一致するように配置されている。複数の周辺領域A1及び中央領域A2の相互の位置関係は、図23に示されている。
中央領域A2の面積は、各周辺領域A1の面積の278%である。
本実施例の隙間割合GRは、実施例17と同じく、41.8%である。
本実施例の塗布面積率ARは、(0.15×π×6+0.25×π)/(0.5×π)=48.7%である。
本実施例の最大ボイド面積率は、12.4%であった。
(実施例20)
実施例20におけるソルダペーストの塗布領域を図24を参照して説明する。なお、実施例20において、前記実施例17と異なる構成のみを以下に説明し、それ以外の構成の説明は省略する。
中央領域A2は直径が0.2mmの円形状である。中央領域A2は、その中心がパッドPの中心Oと平面視で一致するように配置されている。複数の周辺領域A1及び中央領域A2の相互の位置関係は、図24に示されている。
中央領域A2の面積は、各周辺領域A1の面積の44.4%である。
本実施例の隙間割合GRは、実施例17と同じく、41.8%である。
本実施例の塗布面積率ARは、(0.15×π×6+0.1×π)/(0.5×π)=35.7%である。
本実施例の最大ボイド面積率は、17.8%であった。
(実施例21)
実施例21におけるソルダペーストの塗布領域を図25を参照して説明する。なお、実施例21において、前記実施例6と異なる構成のみを以下に説明し、それ以外の構成の説明は省略する。
塗布領域Tは、パッドPの中心O回りの周方向に間隔Gをあけて配置された複数(2つ)の周辺領域A1と、当該複数の周辺領域A1の径方向内側に位置する中央領域A2とを有する。各周辺領域A1と中央領域A2はいずれも直径が0.3mmの円形状である。各周辺領域A1の中心は、パッドPの外周縁上に位置している。中央領域A2は、その中心がパッドPの中心Oと平面視で一致するように配置されている。複数の周辺領域A1及び中央領域A2の相互の位置関係は、図25に示されている。
複数の周辺領域A1は、周方向に等間隔で配置されている。なお、複数の周辺領域A1が、周方向に等間隔で配置されずともよい。
本実施例の隙間割合GRは、前記実施例17を参照して、(180°−2×θ)/180°=80.6%である。
本実施例の塗布面積率ARは、(0.15×π×3)/(0.5×π)=27%である。
本実施例の最大ボイド面積率は、3.8%であった。
(実施例22)
実施例22におけるソルダペーストの塗布領域を図26を参照して説明する。なお、実施例22において、前記実施例6と異なる構成のみを以下に説明し、それ以外の構成の説明は省略する。
塗布領域Tは、パッドPの中心O回りの周方向に間隔Gをあけて配置された複数(4つ)の周辺領域A1と、当該複数の周辺領域A1の径方向内側に位置する中央領域A2とを有する。各周辺領域A1と中央領域A2はいずれも直径が0.3mmの円形状である。複数の周辺領域A1及び中央領域A2の相互の位置関係は、図26に示されている。
複数の周辺領域A1は、周方向に等間隔で配置されている。なお、複数の周辺領域A1が、周方向に等間隔で配置されずともよい。
本実施例の隙間割合GRは、前記実施例17を参照して、(180°−4×θ)/180°=61.2%である。
本実施例の塗布面積率ARは、(0.15×π×5)/(0.5×π)=45%である。
本実施例の最大ボイド面積率は、4.9%であった。
(実施例17〜22の検討)
実施例17〜22の最大ボイド面積率VRは、全て比較例より低くなった。このため、実施例17〜22のいずれにおいても、生じたボイドの大きさを抑制できたことが判る。
ボイドの大きさが抑制できた原因を以下に検討する。まず、周辺領域A1や中央領域A2が比較例の塗布領域よりも小さいため、フラックスの樹脂成分等が早期に溶融はんだ内から排出されやすいことは、実施例1〜5と同様であると考えられる。
また、実施例17〜22では全て中央領域A2を有しているが、中央領域A2に塗布されたソルダペースト内のはんだ粉末は、溶融後径方向外側に向けて流動する。なお、パッドPの中心Oから径方向外側に向けて開口する、複数の周辺領域A1の間の隙間の、パッドPの全周に対する割合を隙間割合GRとして算出し、実施例17〜22のいずれの実施例でも中心Oから径方向外側に向けて間隔Gを介して開口していることが判った。このため、中央領域A2からの溶融はんだは間隔Gを通って適切に径方向外側に流動することができ、これによりフラックスの樹脂成分等を径方向外側に向かわせて排出できると考えられる。
実施例17〜22において、中央領域A2の面積は、各周辺領域A1の面積の44.4%以上278%以下であった。
(実施例23)
実施例23におけるソルダペーストの塗布領域を図27を参照して説明する。
実施例23では、基板BにおけるパッドP内に非塗布領域Nを形成するように、パッドP内に少なくとも一部が位置する塗布領域Tにソルダペーストが塗布されている。塗布領域Tは、パッドPの中心O回りの周方向に間隔Gをあけて配置された複数(2つ)の周辺領域A1を有する。2つの周辺領域A1は、径方向内側の一部で互いに接して配置されている。本実施例では、2つの周辺領域A1の接触箇所は平面視で中心Oと同一の位置に配置されている。各周辺領域A1の形状は、中心Oに頂点が位置し、頂角が90°である直角二等辺三角形である。各周辺領域A1の底辺(前記頂点に対向する辺)の長さは1.0mmである。また、2つの周辺領域A1の底辺間の距離も1.0mmである。各周辺領域A1の周方向の幅が、パッドPの中心Oから径方向外側に向かうに従い漸次拡大している。
複数の周辺領域A1は、周方向に等間隔で配置されている。なお、複数の周辺領域A1が、周方向に等間隔で配置されずともよい。
複数の周辺領域A1は、パッドPの外縁に重なって配置されている。すなわち、各周辺領域A1の一部は、パッドPの径方向外側に位置している。なお、複数の周辺領域A1が、全てパッドP内に配置される構成であってもよい。
本実施例の隙間割合GRは、50%である。
本実施例の塗布面積率ARは、(1.0/2)/(0.5×π)=63.7%である。
本実施例の最大ボイド面積率は、12.5%であった。
(実施例24)
実施例24におけるソルダペーストの塗布領域を図28を参照して説明する。なお、実施例24において、前記実施例23と異なる構成のみを以下に説明し、それ以外の構成の説明は省略する。
各周辺領域A1の底辺の長さは1.3mmである。また、2つの周辺領域A1の底辺間の距離も1.3mmである。
本実施例の塗布面積率ARは、(1.3/2)/(0.5×π)=107.6%である。
本実施例の最大ボイド面積率は、14.6%であった。
(実施例23,24の検討)
実施例23,24の最大ボイド面積率VRは、全て比較例より低くなった。このため、実施例23,24のいずれにおいても、生じたボイドの大きさを抑制できたことが判る。
ボイドの大きさが抑制できた原因を以下に検討する。まず、周辺領域A1が比較例の塗布領域よりも小さいため、フラックスの樹脂成分等が早期に溶融はんだ内から排出されやすいことは、実施例1〜5と同様であると考えられる。
また、実施例23,24は中央領域を有していないが、周辺領域A1の径方向内側部分はパッドPの中央部に達している。このため、周辺領域A1の径方向内側部分に塗布されたソルダペースト内のはんだ粉末は、溶融後径方向外側に向けて紙面左右方向に流動する場合がある。なお、隙間割合GRとして算出したことで、実施例23,24のいずれの実施例でも中心Oから径方向外側に向けて間隔Gを介して開口していることが判った。このため、周辺領域A1の径方向内側部分からの溶融はんだは間隔Gを通って適切に径方向外側に流動することができ、これによりフラックスの樹脂成分等を径方向外側に向かわせて排出できると考えられる。
(実施例23,24の変形例)
実施例23,24には以下の変形例が考えられる。
これらの実施例では2つの周辺領域A1が設けられているが、周辺領域A1の数は3以上でもよい。この場合、各周辺領域A1の周方向の幅が径方向外側に向かうに従い拡大する割合を小さくしてもよい。また、2つの周辺領域A1の接触箇所が平面視でパッドPの中心Oと異なる位置に配置されてもよい。
(実施例25)
実施例25におけるソルダペーストの塗布領域を図29を参照して説明する。
実施例25では、基板BにおけるパッドP内に非塗布領域Nを形成するように、パッドP内に少なくとも一部が位置する塗布領域Tにソルダペーストが塗布されている。塗布領域Tは、パッドPの中心Oを含み且つ一方向(本実施例では紙面左右方向)に延びて配置された延在領域A3を有する。延在領域A3の平面視形状は矩形であって、長手方向の長さが1.3mm、短手方向の幅が0.3mmである。
延在領域A3は、パッドPの外縁に重なって配置されている。すなわち、延在領域A3の一部は、パッドPの径方向外側に位置している。本実施例では、延在領域A3の長手方向両端部のいずれもが、パッドPの径方向外側に位置している。なお、延在領域A3が全てパッドP内に配置される構成であってもよいし、延在領域A3の長手方向の一端部のみがパッドPの径方向外側に位置してもよい。
本実施例では、延在領域A3がパッドPの径方向外側まで達しているため、隙間割合GRは算出不可能である。
本実施例の塗布面積率ARは、(1.3×0.3)/(0.5×π)=49.7%である。
本実施例の最大ボイド面積率は、17.5%であった。
(実施例26)
実施例26におけるソルダペーストの塗布領域を図30を参照して説明する。なお、実施例26において、前記実施例25と異なる構成のみを以下に説明し、それ以外の構成の説明は省略する。
塗布領域Tは、延在領域A3の長手方向に交差する方向において延在領域A3を挟んで配置された複数(2つ)の側方領域A4をさらに有する。各側方領域A4の平面視形状は、一辺の長さが0.3mmの正方形であって、その一辺は紙面上下方向に延びている。複数の側方領域A4及び延在領域A3の相互の位置関係は、図30に示されている。
延在領域A3と各側方領域A4との対向辺a,bは、互いに平行している。なお、対向辺a,bが、互いに非平行であってもよい。
複数の側方領域A4は、パッドPの外縁に重なって配置されている。すなわち、各側方領域A4の一部は、パッドPの径方向外側に位置している。なお、複数の側方領域A4が、全てパッドP内に配置される構成であってもよい。
本実施例の塗布面積率ARは、(1.3×0.3+0.3×2)/(0.5×π)=72.6%である。
本実施例の最大ボイド面積率は、15.0%であった。
(実施例25,26の検討)
実施例25,26の最大ボイド面積率VRは、全て比較例より低くなった。このため、実施例25,26のいずれにおいても、生じたボイドの大きさを抑制できたことが判る。
ボイドの大きさが抑制できた原因を以下に検討すると、延在領域A3や側方領域A4が比較例の塗布領域よりも小さいため、フラックスの樹脂成分等が早期に溶融はんだ内から排出されやすいことは、実施例1〜5と同様であると考えられる。
(実施例25,26の変形例)
実施例25,26には以下の変形例が考えられる。
例えば、複数の側方領域A4の数を3以上にしてもよい。
上述した実施例1〜26の、隙間割合GR、塗布面積率AR、及び最大ボイド面積率VRを表1に示す。
Figure 2020050330
実施例1〜26の最大ボイド面積率VRは、全て比較例より低くなった。このため、全実施例のいずれにおいても、生じたボイドの大きさを抑制できたことが判る。よって、基板等の塗布対象物と電子部品の両電極間の適切な電気的接続を確保でき、また、両電極間を接続するはんだの強度低下を防止できるので、衝撃に強い表面実装後基板等を提供することができる。
以上、本発明の一実施形態を説明したが、本発明は前記実施形態に限定されることはない。本発明の趣旨を逸脱しない範囲で、構成の付加、省略、置換、およびその他の変更が可能である。
例えば、前記実施形態では、塗布対象物である基板BにおけるパッドPの平面視形状は円形であるが、これに限定されず、例えば矩形や多角形状であってもよい。
前記実施形態では、塗布対象物として硬質の板状基材からなるプリント基板が用いられているが、ソルダペーストの塗布対象物として、フレキシブル基板を用いてもよい。また、一の電子部品に他の電子部品を直接に接続する際に、前記一の電子部品を塗布対象物としてその電極面にソルダペーストを塗布してもよい。塗布対象物は、ソルダペーストを塗布可能であれば、どのような部材であってもよい。
前記実施形態では、ソルダペーストを塗布対象物に塗布する際にマスクMを用いたスクリーン印刷が利用されているが、基板上で移動可能な吐出ノズルを有するディスペンサを用いて、前記実施例1〜26に示すような塗布領域に、ソルダペーストをマスク等を用いずに直接塗布する方法であってもよい。
また、本発明は以下の態様を含んでもよい。
本発明の第4の態様は、塗布対象物へソルダペーストを塗布するためのマスクであって、塗布対象物における接合領域内に非塗布領域を形成するように前記接合領域内に少なくとも一部が位置する塗布領域と相当する位置に開口が形成され、前記開口は、前記接合領域の中心回りの周方向に間隔をあけて配置された複数の周辺開口を有する。
本発明の第5の態様は、塗布対象物へソルダペーストを塗布するためのマスクであって、塗布対象物における接合領域内に非塗布領域を形成するように前記接合領域内に少なくとも一部が位置する塗布領域と相当する位置に開口が形成され、前記開口は、前記接合領域の中心を含み且つ一方向に延びて配置された延在開口を有する。
本発明は、プリント基板といった塗布対象物へのソルダペーストの塗布方法、及び当該塗布に用いられるマスクに適用可能であり、表面実装においてはんだ内にボイドが形成された場合であっても、そのボイドの大きさを抑制することができる。
A1 周辺領域
A11 第1領域
A12 第2領域
A2 中央領域
A3 延在領域
A4 側方領域
B 基板(塗布対象物)
N 非塗布領域
O 中心
P パッド(接合領域)
S ソルダペースト
T 塗布領域

Claims (25)

  1. 塗布対象物へのソルダペーストの塗布方法であって、
    塗布対象物における接合領域内に非塗布領域を形成するように、前記接合領域内に少なくとも一部が位置する塗布領域にソルダペーストを塗布する工程を備え、
    前記塗布領域は、前記接合領域の中心回りの周方向に間隔をあけて配置された複数の周辺領域を有する、ソルダペーストの塗布方法。
  2. 前記複数の周辺領域は、前記接合領域の中心を挟んで互いに対向して配置されている、請求項1に記載のソルダペーストの塗布方法。
  3. 前記複数の周辺領域は、当該複数の周辺領域の対向方向と交差する方向に延びて配置されている、請求項2に記載のソルダペーストの塗布方法。
  4. 前記複数の周辺領域間の隙間は、前記接合領域の最大径の30%以上70%以下である、請求項2または3に記載のソルダペーストの塗布方法。
  5. 前記複数の周辺領域間の隙間は、前記複数の周辺領域の対向方向における各周辺領域の幅の85.7%以上200%以下である、請求項2から4のいずれか一項に記載のソルダペーストの塗布方法。
  6. 前記複数の周辺領域の数が、2から6である、請求項1に記載のソルダペーストの塗布方法。
  7. 前記複数の周辺領域は、前記周方向に等間隔で配置されている、請求項1または6に記載のソルダペーストの塗布方法。
  8. 前記複数の周辺領域は、前記周方向の長さが異なる第1領域及び第2領域を有し、
    前記第1領域及び及び前記第2領域は、前記周方向で交互に配置されている、請求項1,6または7に記載のソルダペーストの塗布方法。
  9. 前記周方向に隣り合う前記複数の周辺領域の対向辺は、互いに平行している、請求項1から8のいずれか一項に記載のソルダペーストの塗布方法。
  10. 前記塗布領域は、前記複数の周辺領域の径方向内側に位置する中央領域をさらに有する、請求項1から9のいずれか一項に記載のソルダペーストの塗布方法。
  11. 前記中央領域と各周辺領域との対向辺は、互いに平行している、請求項10に記載のソルダペーストの塗布方法。
  12. 前記中央領域の面積は、各周辺領域の面積の44.4%以上278%以下である、請求項10または11に記載のソルダペーストの塗布方法。
  13. 前記複数の周辺領域は、一部で互いに接して配置されている、請求項1に記載のソルダペーストの塗布方法。
  14. 各周辺領域の前記周方向の幅が、前記接合領域の中心から径方向外側に向かうに従い漸次拡大している、請求項13に記載のソルダペーストの塗布方法。
  15. 前記接合領域の中心から径方向外側に向けて開口する、前記複数の周辺領域の間の隙間の、前記接合領域の全周に対する割合が、11.5%以上である、請求項1から14のいずれか一項に記載のソルダペーストの塗布方法。
  16. 前記複数の周辺領域は、前記接合領域の外縁に重なって配置されている、請求項1から15のいずれか一項に記載のソルダペーストの塗布方法。
  17. 前記複数の周辺領域は、前記接合領域内に配置されている、請求項1から15のいずれか一項に記載のソルダペーストの塗布方法。
  18. 塗布対象物へのソルダペーストの塗布方法であって、
    塗布対象物における接合領域内に非塗布領域を形成するように、前記接合領域内に少なくとも一部が位置する塗布領域にソルダペーストを塗布する工程を備え、
    前記塗布領域は、前記接合領域の中心を含み且つ一方向に延びて配置された延在領域を有する、ソルダペーストの塗布方法。
  19. 前記延在領域は、前記接合領域の外縁に重なって配置されている、請求項18に記載のソルダペーストの塗布方法。
  20. 前記延在領域は、前記接合領域内に配置されている、請求項18に記載のソルダペーストの塗布方法。
  21. 前記塗布領域は、前記延在領域の長手方向に交差する方向において前記延在領域を挟んで配置された複数の側方領域をさらに有する、請求項18から20のいずれか一項に記載のソルダペーストの塗布方法。
  22. 前記延在領域と各側方領域との対向辺は、互いに平行している、請求項21に記載のソルダペーストの塗布方法。
  23. 前記複数の側方領域は、前記接合領域の外縁に重なって配置されている、請求項21または22に記載のソルダペーストの塗布方法。
  24. 前記複数の側方領域は、前記接合領域内に配置されている、請求項21または22に記載のソルダペーストの塗布方法。
  25. 請求項1から24のいずれか一項に記載のソルダペーストの塗布方法に用いられるマスクであって、
    前記塗布領域に相当する位置に開口が形成されたマスク。
JP2020541277A 2018-09-05 2019-09-04 ソルダペーストの塗布方法及びマスク Active JP7438116B2 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2018166395 2018-09-05
JP2018166395 2018-09-05
PCT/JP2019/034832 WO2020050330A1 (ja) 2018-09-05 2019-09-04 ソルダペーストの塗布方法及びマスク

Publications (2)

Publication Number Publication Date
JPWO2020050330A1 true JPWO2020050330A1 (ja) 2021-09-24
JP7438116B2 JP7438116B2 (ja) 2024-02-26

Family

ID=69722428

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2020541277A Active JP7438116B2 (ja) 2018-09-05 2019-09-04 ソルダペーストの塗布方法及びマスク

Country Status (4)

Country Link
JP (1) JP7438116B2 (ja)
KR (1) KR20210052527A (ja)
CN (1) CN112913339A (ja)
WO (1) WO2020050330A1 (ja)

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0712237U (ja) * 1993-08-03 1995-02-28 住友ベークライト株式会社 半田ペースト印刷用メタルマスク
JP2000252617A (ja) * 1999-03-01 2000-09-14 Ngk Spark Plug Co Ltd 配線基板の製造方法
JP2004314601A (ja) * 2003-03-31 2004-11-11 Sanyo Electric Co Ltd メタルマスク及びそれを用いた無鉛ソルダペースト印刷方法
US20050061854A1 (en) * 2003-09-19 2005-03-24 Advanced Semiconductor Engineering, Inc. Method for mounting a semiconductor package onto PCB
JP2017139337A (ja) * 2016-02-04 2017-08-10 Necプラットフォームズ株式会社 メタルマスク

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW360899B (en) * 1996-05-29 1999-06-11 Rohm Co Ltd Method for mounting terminal on circuit board and circuit board
JP2001077521A (ja) 1999-08-31 2001-03-23 Senju Metal Ind Co Ltd ソルダペーストの印刷方法およびソルダペーストの印刷装置
JP4735332B2 (ja) * 2006-03-01 2011-07-27 トヨタ自動車株式会社 車両側部構造

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0712237U (ja) * 1993-08-03 1995-02-28 住友ベークライト株式会社 半田ペースト印刷用メタルマスク
JP2000252617A (ja) * 1999-03-01 2000-09-14 Ngk Spark Plug Co Ltd 配線基板の製造方法
JP2004314601A (ja) * 2003-03-31 2004-11-11 Sanyo Electric Co Ltd メタルマスク及びそれを用いた無鉛ソルダペースト印刷方法
US20050061854A1 (en) * 2003-09-19 2005-03-24 Advanced Semiconductor Engineering, Inc. Method for mounting a semiconductor package onto PCB
JP2017139337A (ja) * 2016-02-04 2017-08-10 Necプラットフォームズ株式会社 メタルマスク

Also Published As

Publication number Publication date
TW202034752A (zh) 2020-09-16
CN112913339A (zh) 2021-06-04
WO2020050330A1 (ja) 2020-03-12
JP7438116B2 (ja) 2024-02-26
KR20210052527A (ko) 2021-05-10

Similar Documents

Publication Publication Date Title
WO2010101236A1 (ja) バンプ及び該バンプの形成方法並びに該バンプが形成された基板の実装方法
JP2007019360A (ja) 電子部品の実装方法
JP3801674B2 (ja) 電子部品の実装方法
WO2006067827A1 (ja) はんだプリコート方法および電子機器用ワーク
JP2008060438A (ja) 電子部品実装装置および電子部品実装方法
JP4696110B2 (ja) 電子部品の実装方法及び電子部品実装装置
JPWO2020050330A1 (ja) ソルダペーストの塗布方法及びマスク
JP2023153935A (ja) はんだペースト
TWI833798B (zh) 焊膏的塗布方法及遮罩
WO2022168209A1 (ja) はんだペースト、はんだバンプの形成方法及びはんだバンプ付き部材の製造方法
JPH0318041A (ja) 電気的接合部
KR101145076B1 (ko) 전자 부품 유닛의 제조 방법
TW202117755A (zh) 導電性柱、接合結構、電子設備及導電性柱的製造方法
JP4590783B2 (ja) はんだボールの形成方法
TWI764727B (zh) 凸塊電極基板的形成方法
JP7069404B2 (ja) プリント配線板および電子機器
JP2001044602A (ja) 描画装置
TW200916252A (en) Solder transfer sheet and solder transfer method
WO2022168207A1 (ja) はんだペースト、はんだバンプの形成方法及びはんだバンプ付き部材の製造方法
JP4005077B2 (ja) 半導体装置の製造方法及び粘性液体の塗膜方法
JP2009111263A (ja) 電子部品のリワーク方法
JP2021114495A (ja) モジュール及びその製造方法
JPH07235764A (ja) 狭ピッチ部品の表面実装方法
JPH0621147A (ja) 電子部品の実装方法
JP2015066734A (ja) はんだペーストの供給方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20210301

RD01 Notification of change of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7426

Effective date: 20210512

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A821

Effective date: 20210512

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20211207

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20220207

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A821

Effective date: 20220207

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20220621

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20220921

C60 Trial request (containing other claim documents, opposition documents)

Free format text: JAPANESE INTERMEDIATE CODE: C60

Effective date: 20220921

A911 Transfer to examiner for re-examination before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20220930

C21 Notice of transfer of a case for reconsideration by examiners before appeal proceedings

Free format text: JAPANESE INTERMEDIATE CODE: C21

Effective date: 20221004

A912 Re-examination (zenchi) completed and case transferred to appeal board

Free format text: JAPANESE INTERMEDIATE CODE: A912

Effective date: 20221111

C211 Notice of termination of reconsideration by examiners before appeal proceedings

Free format text: JAPANESE INTERMEDIATE CODE: C211

Effective date: 20221115

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20231206

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20240213

R150 Certificate of patent or registration of utility model

Ref document number: 7438116

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150