JPWO2018100918A1 - 積層型ｌｃフィルタ - Google Patents

積層型ｌｃフィルタ Download PDF

Info

Publication number
JPWO2018100918A1
JPWO2018100918A1 JP2018553709A JP2018553709A JPWO2018100918A1 JP WO2018100918 A1 JPWO2018100918 A1 JP WO2018100918A1 JP 2018553709 A JP2018553709 A JP 2018553709A JP 2018553709 A JP2018553709 A JP 2018553709A JP WO2018100918 A1 JPWO2018100918 A1 JP WO2018100918A1
Authority
JP
Japan
Prior art keywords
line
conductor pattern
filter
multilayer
shaped conductor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2018553709A
Other languages
English (en)
Other versions
JP6809535B2 (ja
Inventor
明人 大石
明人 大石
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Murata Manufacturing Co Ltd
Original Assignee
Murata Manufacturing Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Murata Manufacturing Co Ltd filed Critical Murata Manufacturing Co Ltd
Publication of JPWO2018100918A1 publication Critical patent/JPWO2018100918A1/ja
Application granted granted Critical
Publication of JP6809535B2 publication Critical patent/JP6809535B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
    • H01F17/00—Fixed inductances of the signal type 
    • H01F17/0006—Printed inductances
    • H01F17/0013—Printed inductances with stacked layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
    • H01F27/00—Details of transformers or inductances, in general
    • H01F27/28—Coils; Windings; Conductive connections
    • H01F27/2804—Printed windings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
    • H01F27/00—Details of transformers or inductances, in general
    • H01F27/40—Structural association with built-in electric component, e.g. fuse
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/002—Details
    • H01G4/005—Electrodes
    • H01G4/012—Form of non-self-supporting electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/38—Multiple capacitors, i.e. structural combinations of fixed capacitors
    • H01G4/385—Single unit multiple capacitors, e.g. dual capacitor in one coil
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H7/00—Multiple-port networks comprising only passive electrical elements as network components
    • H03H7/01—Frequency selective two-port networks
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H7/00—Multiple-port networks comprising only passive electrical elements as network components
    • H03H7/01—Frequency selective two-port networks
    • H03H7/0115—Frequency selective two-port networks comprising only inductors and capacitors
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H7/00—Multiple-port networks comprising only passive electrical elements as network components
    • H03H7/01—Frequency selective two-port networks
    • H03H7/075—Ladder networks, e.g. electric wave filters
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H7/00—Multiple-port networks comprising only passive electrical elements as network components
    • H03H7/01—Frequency selective two-port networks
    • H03H7/17—Structural details of sub-circuits of frequency selective networks
    • H03H7/1741—Comprising typical LC combinations, irrespective of presence and location of additional resistors
    • H03H7/1775—Parallel LC in shunt or branch path
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
    • H01F17/00—Fixed inductances of the signal type 
    • H01F17/0006—Printed inductances
    • H01F17/0013—Printed inductances with stacked layers
    • H01F2017/0026—Multilayer LC-filter
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
    • H01F27/00—Details of transformers or inductances, in general
    • H01F27/28—Coils; Windings; Conductive connections
    • H01F27/2804—Printed windings
    • H01F2027/2809—Printed windings on stacked layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
    • H01F27/00—Details of transformers or inductances, in general
    • H01F27/28—Coils; Windings; Conductive connections
    • H01F27/29—Terminals; Tapping arrangements for signal inductances
    • H01F27/292—Surface mounted devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/30—Stacked capacitors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/33—Thin- or thick-film capacitors 
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/40—Structural combinations of fixed capacitors with other electric elements, the structure mainly consisting of a capacitor, e.g. RC combinations
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H1/00—Constructional details of impedance networks whose electrical mode of operation is not specified or applicable to more than one type of network
    • H03H2001/0021—Constructional details
    • H03H2001/0085—Multilayer, e.g. LTCC, HTCC, green sheets

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Filters And Equalizers (AREA)
  • Coils Or Transformers For Communication (AREA)

Abstract

インダクタンス値が大きく、Ｑ値が高いインダクタを備えた、挿入損失の小さい積層型ＬＣフィルタを提供する。誘電体層１ａ〜１ｓが積層された積層体１と、第２線路状導体パターン８ａ〜８ｄ、第３線路状導体パターン９ａ〜９ｄ、第１線路状導体パターン１０ａ〜１０ｄと、キャパシタ導体パターン５ａ〜５ｆと、グランド導体パターン６ａ、６ｂと、ビア導体４ａ〜４ｏと、を備え、積層体１を誘電体層の積層方向に透視したとき、第１インダクタＬ１において、第１線路状導体パターン１０ａ、１０ｃと第３線路状導体パターン９ａ、９ｃとが交差し、第２インダクタＬ２において、第１線路状導体パターン１０ｂ、１０ｄと第３線路状導体パターン９ｂ、９ｄとが交差するようにする。

Description

本発明は積層型ＬＣフィルタに関し、さらに詳しくは、インダクタンス値が大きく、Ｑ値が高いインダクタを備えた、挿入損失の小さい積層型ＬＣフィルタに関する。
複数の誘電体層が積層された積層体の内部に、インダクタとキャパシタとが形成された積層型ＬＣフィルタが、種々の電子機器に使用されている。
そのような積層型ＬＣフィルタが、特許文献１（特開２０１４-５７２７７号公報）に開示されている。
図１１に、特許文献１に開示された積層型ＬＣフィルタ（高周波フィルタ）１０００を示す。
積層型ＬＣフィルタ１０００は、８層の誘電体層（絶縁体層）１０１ａ〜１０１ｈが積層された積層体１０１を備える。
誘電体層１０１ａの下側主面に、第１入出力端子（外部電極）１０２ａと、第２入出力端子（外部電極）１０２ｂと、グランド端子（外部電極）１０３とが形成されている。
誘電体層１０１ｂの上側主面に、２つのキャパシタ導体パターン（共振容量導体）１０４ａ、１０４ｂが形成されている。
また、誘電体層１０１ｂに、６つのビア導体１０５ａ〜１０５ｆが形成されている。
誘電体層１０１ｃの上側主面に、グランド導体パターン（接地導体）１０６が形成されている。
また、誘電体層１０１ｃに、前出の４つのビア導体１０５ｃ〜１０５ｆが形成されている。また、誘電体層１０１ｃに、新たに２つのビア導体１０５ｇ、１０５ｈが形成されている。なお、異なる誘電体層に形成された符号が同一のビア導体同士は相互に接合されている。たとえば、誘電体層１０１ｂに形成されたビア導体１０５ｃと、誘電体層１０１ｃに形成された１０５ｃとは相互に接合された一体物であり、同一の符号を付している（以下、本明細書において同じ）。
誘電体層１０１ｄの上側主面に、２つのキャパシタ導体パターン１０４ｃ、１０４ｄが形成されている。
また、誘電体層１０１ｄに、前出の２つのビア導体１０５ｇ、１０５ｈが形成されている。また、誘電体層１０１ｄには、新たに４つのビア導体１０５ｉ〜１０５ｌが形成されている。
誘電体層１０１ｅの上側主面に、浮き導体１０７が形成されている。
また、誘電体層１０１ｅに、前出の６つのビア導体１０５ｇ〜１０５ｌが形成されている。また、誘電体層１０１ｅには、新たに２つのビア導体１０５ｍ、１０５ｎが形成されている。
誘電体層１０１ｆの上側主面に、４つの線路状導体パターン（線路導体）１０８ａ〜１０８ｄが形成されている。
また、誘電体層１０１ｆに、前出の８つのビア導体１０５ｇ〜１０５ｎが形成されている。
誘電体層１０１ｇの上側主面に、４つの線路状導体パターン１０８ｅ〜１０８ｈが形成されている。
また、誘電体層１０１ｇには、前出の８つのビア導体１０５ｇ〜１０５ｎが形成されている。
誘電体層１０１ｈは、保護層であり、導体パターン、ビア導体は形成されていない。
第１入出力端子１０２ａとキャパシタ導体パターン１０４ａとが、ビア導体１０５ａによって接続されている。また、第２入出力端子１０２ｂとキャパシタ導体パターン１０４ｂとが、ビア導体１０５ｂによって接続されている。さらに、グランド端子１０３とグランド導体パターン１０６とが、４つのビア導体１０５ｃ〜１０５ｆによって接続されている。
積層型ＬＣフィルタ１０００は、積層体１０１の内部に、ビア導体１０５ｇ〜１０５ｎと、線路状導体パターン１０８ａ〜１０８ｈとを使って、４つのループ状のインダクタ（第１インダクタ〜第４インダクタ）が構成されている。
まず、ビア導体１０５ｇと、線路状導体パターン１０８ａ、１０８ｅと、ビア導体１０５ｉが順番にループ状に接続されて、キャパシタ導体パターン１０４ａとグランド導体パターン１０６との間に、ループビアと呼ばれる構造の第１インダクタが構成されている。なお、第１インダクタにおいては、２つの線路状導体パターン１０８ａ、１０８ｅを１組として接続することにより、内部抵抗を小さくしてＱ値の向上をはかっている（後述する第２インダクタ〜第４インダクタにおいて同じ）。
ビア導体１０５ｍと、線路状導体パターン１０８ｂ、１０８ｆと、ビア導体１０５ｊが順番にループ状に接続されて、キャパシタ導体パターン１０４ｃとグランド導体パターン１０６との間に、ループビア構造の第２インダクタが構成されている。
ビア導体１０５ｎと、線路状導体パターン１０８ｃ、１０８ｇと、ビア導体１０５ｋが順番にループ状に接続されて、キャパシタ導体パターン１０４ｄとグランド導体パターン１０６との間に、ループビア構造の第３インダクタが構成されている。
ビア導体１０５ｈと、線路状導体パターン１０８ｄ、１０８ｈと、ビア導体１０５ｌが順番にループ状に接続されて、キャパシタ導体パターン１０４ｂとグランド導体パターン１０６との間に、ループビア構造の第４インダクタが構成されている。
また、積層型ＬＣフィルタ１０００は、積層体１０１の内部に、キャパシタ導体パターン１０４ａ〜１０４ｄと、グランド導体パターン１０６とを使って、第１キャパシタ〜第４キャパシタが構成されている。
まず、キャパシタ導体パターン１０４ａとグランド導体パターン１０６との間の容量によって第１キャパシタが構成されている。
キャパシタ導体パターン１０４ｃとグランド導体パターン１０６との間の容量によって第２キャパシタが構成されている。
キャパシタ導体パターン１０４ｄとグランド導体パターン１０６との間の容量によって第３キャパシタが構成されている。
キャパシタ導体パターン１０４ｂとグランド導体パターン１０６との間の容量によって第４キャパシタが構成されている。
そして、第１インダクタと第１キャパシタとが並列に接続されて第１ＬＣ共振器が構成されている。また、第２インダクタと第２キャパシタとが並列に接続されて第２ＬＣ共振器が構成され、第３インダクタと第３キャパシタとが並列に接続されて第３ＬＣ共振器が構成され、第４インダクタと第４キャパシタとが並列に接続されて第４ＬＣ共振器が構成されている。
積層型ＬＣフィルタ１０００は、第１入出力端子１０２ａと第２入出力端子１０２ｂとの間に、第１ＬＣ共振器〜第４ＬＣ共振器が順番に接続され、４段のバンドパスフィルタが構成されている。
特開２０１４-５７２７７号公報
積層型ＬＣフィルタ１０００は、第１インダクタ〜第４インダクタが、それぞれ、ビア導体と線路状導体パターンとビア導体が順番にループ状に接続された（線路状導体パターンの両側にビア導体が接続された）、単純なループビア構造によって構成されているため、第１インダクタ〜第４インダクタのインダクタンス値を、それぞれ、大きくすることが難しいという問題があった。すなわち、単純なループビア構造からなるインダクタは、インダクタ長に占める線路状導体パターンの両側に接続された２つのビア導体の長さの割合が大きいため、インダクタ長を大きくしてインダクタンス値を大きくするためには、２つのビア導体の長さを、それぞれ長くすることが効率的で好ましい。しかしながら、積層型ＬＣフィルタ１０００のような積層型ＬＣフィルタにおいて、インダクタを構成するビア導体の長さを長くしようとした場合、積層される誘電体層の層数を増やしたり、各誘電体層の厚みを大きくしたりすることが必要になり、積層型ＬＣフィルタ（積層体）の高さ寸法が大きくなってしまうという問題があった。そのため、積層型ＬＣフィルタ１０００は、第１インダクタ〜第４インダクタのインダクタンス値を大きくすることが難しかった。
ＬＣフィルタ（積層型ＬＣフィルタを含む）においては、各ＬＣ共振器を構成するインダクタのインダクタンス値を大きくし、インダクタのＱ値を高くして、挿入損失を小さくすることが望ましい。しかしながら、積層型ＬＣフィルタ１０００は、高さ寸法が大きくなってしまうため、第１インダクタ〜第４インダクタのインダクタンス値を大きくし、第１インダクタ〜第４インダクタのＱ値を高くすることが難しく、挿入損失を小さくすることが難しかった。
また、ＬＣフィルタ（積層型ＬＣフィルタを含む）においては、所望の周波数特性を得るために、各ＬＣ共振器を構成するインダクタのインダクタンス値を大きく設定したい場合がある。しかしながら、積層型ＬＣフィルタ１０００は、高さ寸法が大きくなってしまうため、第１インダクタ〜第４インダクタのインダクタンス値を大きくすることが難しく、所望の周波数特性を得るのが難しかった。
一方、近年、スマートホン、タブレットコンピュータ、携帯電話、携帯型音楽プレーヤーなどの電子機器においては、市場において薄型化が望まれ、急速に薄型化が進んでいる。電子機器の薄型化にともない、電子機器に使用される電子部品においても、低背化（薄型化）が強く望まれ、積層型ＬＣフィルタも例外ではない。しかしながら、積層型ＬＣフィルタ１０００は、低背化すれば、第１インダクタ〜第４インダクタのそれぞれの２つのビア導体の長さが短くなることでインダクタンス値が小さくなり、Ｑ値が低くなるため、挿入損失が大きくなったり、所望の周波数特性を得ることができなくなったりする虞があり、低背化が難しいという問題があった。
本発明は、上述した従来の課題を解決するためになされたものであり、その手段として本発明の積層型ＬＣフィルタは、複数の誘電体層が積層された積層体と、誘電体層の層間に形成された複数の線路状導体パターンと、誘電体層の層間に形成された複数のキャパシタ導体パターンと、誘電体層の層間に形成された少なくとも１つのグランド導体パターンと、誘電体層を貫通して形成された複数のビア導体と、を備え、ビア導体と線路状導体パターンとが、交互に接続されることによって複数のインダクタが構成され、キャパシタ導体パターンとグランド導体パターンとの間の容量、または、キャパシタ導体パターン同士の間の容量によって複数のキャパシタが構成され、インダクタとキャパシタとが接続されて複数のＬＣ共振器が構成され、少なくとも１つのインダクタが、少なくとも３つの線路状導体パターンを含み、積層体を誘電体層の積層方向に透視したとき、そのインダクタが含む２つの線路状導体パターンが、相互に交差しているものとした。
少なくとも１つのインダクタが、少なくとも第１線路状導体パターンと第２線路状導体パターンと第３線路状導体パターンとを含み、キャパシタ導体パターンと第１線路状導体パターンとがビア導体によって接続され、第１線路状導体パターンと第２線路状導体パターンとがビア導体によって接続され、第２線路状導体パターンと第３線路状導体パターンとがビア導体によって接続され、第３線路状導体パターンとグランド導体パターンとがビア導体によって接続され、積層体を誘電体層の積層方向に透視したとき、第１線路状導体パターンと第３線路状導体パターンとが交差しているものとすることができる。この場合には、容易に、本発明の積層型ＬＣフィルタを構成することができる。
積層体の内部に、第２線路状導体パターンと第３線路状導体パターンと第１線路状導体パターンとが、この順番で積層され、第２線路状導体パターンと第３線路状導体パターンとの間の距離が、第３線路状導体パターンと第１線路状導体パターンと間の距離よりも長いことが好ましい。あるいは、積層体の内部に、第２線路状導体パターンと第１線路状導体パターンと第３線路状導体パターンとが、この順番で積層され、第２線路状導体パターンと第１線路状導体パターンとの間の距離が、第１線路状導体パターンと第３線路状導体パターンと間の距離よりも長いことが好ましい。これらの場合には、積層体内部の体積を有効に活用し、インダクタのインダクタンス値を大きくし、インダクタのＱ値を高くすることができる。
交差の角度は、９０°であることが好ましい。この場合には、交差する線路状導体パターンがそれぞれ発生させる磁束が、相互に干渉するのを最小限に抑えることができ、インダクタのインダクタンス値を大きくし、インダクタのＱ値を高くすることができる。
本発明の積層型ＬＣフィルタは、インダクタのインダクタ長が大きいため、インダクタのインダクタンス値が大きく、その結果、インダクタのＱ値が大きい。したがって、本発明の積層型ＬＣフィルタは挿入損失が小さい。
また、本発明の積層型ＬＣフィルタは、インダクタのインダクタンス値を大きくすることができ、インダクタのインダクタンス値を所望の値に設定することができるため、容易に所望の周波数特性を得ることができる。
また、本発明の積層型ＬＣフィルタは、低背化しても、インダクタのインダクタンス値およびＱ値の低下を小さく抑えることができるため、低背化が可能である。
第１実施形態にかかる積層型ＬＣフィルタ１００の斜視図である。 積層型ＬＣフィルタ１００の分解斜視図である。 積層型ＬＣフィルタ１００の等価回路図である。 図４（Ａ）は積層型ＬＣフィルタ１００の要部斜視図である。図４（Ｂ）は積層型ＬＣフィルタ１００の要部平面図である。 積層型ＬＣフィルタ１００の周波数特性図である。 図６（Ａ）は比較例１にかかる積層型ＬＣフィルタ１２００の要部斜視図である。図６（Ｂ）は積層型ＬＣフィルタ１２００の要部平面図である。 積層型ＬＣフィルタ１２００の周波数特性図である。 図８（Ａ）は比較例２にかかる積層型ＬＣフィルタ１３００の要部斜視図である。図８（Ｂ）は積層型ＬＣフィルタ１３００の要部平面図である。 積層型ＬＣフィルタ１３００の周波数特性図である。 第２実施形態にかかる積層型ＬＣフィルタ２００の分解斜視図である。 特許文献１に開示された積層型ＬＣフィルタ１０００の分解斜視図である。
以下、図面とともに、本発明を実施するための形態について説明する。
なお、各実施形態は、本発明の実施の形態を例示的に示したものであり、本発明が実施形態の内容に限定されることはない。また、異なる実施形態に記載された内容を組合せて実施することも可能であり、その場合の実施内容も本発明に含まれる。また、図面は、明細書の理解を助けるためのものであって、模式的に描画されている場合があり、描画された構成要素または構成要素間の寸法の比率が、明細書に記載されたそれらの寸法の比率と一致していない場合がある。また、明細書に記載されている構成要素が、図面において省略されている場合や、個数を省略して描画されている場合などがある。
［第１実施形態］
図１〜図４に、第１実施形態にかかる積層型ＬＣフィルタ１００を示す。ただし、図１は積層型ＬＣフィルタ１００の斜視図である。図２は積層型ＬＣフィルタ１００の分解斜視図である。図３は積層型ＬＣフィルタ１００の等価回路図である。図４（Ａ）は積層型ＬＣフィルタ１００の要部斜視図である。図４（Ｂ）は積層型ＬＣフィルタ１００の要部平面図である。
積層型ＬＣフィルタ１００は、直方体形状からなる積層体１を備える。
積層体１の下側主面に、第１入出力端子２ａと、第２入出力端子２ｂと、グランド端子３が形成されている。
積層体１は、図２に示すように、たとえばセラミックなどからなる１９層の誘電体層１ａ〜１ｓが下から順番に積層されたものからなる。
誘電体層１ａの下側主面に、第１入出力端子２ａと、第２入出力端子２ｂと、グランド端子３が形成されている。
また、誘電体層１ａを貫通して、ビア導体４ａ、４ｂ、４ｃが形成されている。
また、誘電体層１ａの上側主面に、キャパシタ導体パターン５ａ、５ｂと、グランド導体パターン６ａが形成されている。キャパシタ導体パターン５ａと第１入出力端子２ａとが、ビア導体４ａによって接続されている。キャパシタ導体パターン５ｂと第２入出力端子２ｂとが、ビア導体４ｂによって接続されている。グランド導体パターン６ａとグランド端子３とが、ビア導体４ｃによって接続されている。
誘電体層１ｂを貫通して、ビア導体４ｄ、４ｅ、４ｆが形成されている。
また、誘電体層１ｂの上側主面に、キャパシタ導体パターン５ｃ、５ｄが形成されている。キャパシタ導体パターン５ｃとキャパシタ導体パターン５ｄとは、相互に接続されている。
誘電体層１ｃを貫通して、前出のビア導体４ｄ、４ｅ、４ｆが形成されている。なお、異なる誘電体層に形成された符号が同一のビア導体同士は相互に接合されている。たとえば、誘電体層１ｂに形成されたビア導体４ｄと、誘電体層１ｃに形成された４ｄとは相互に接合された一体物であり、同一の符号を付している。
また、誘電体層１ｃの上側主面に、キャパシタ導体パターン５ｅ、５ｆが形成されている。キャパシタ導体パターン５ｅとキャパシタ導体パターン５ａとが、ビア導体４ｄによって接続されている。キャパシタ導体パターン５ｆとキャパシタ導体パターン５ｂとが、ビア導体４ｅによって接続されている。
誘電体層１ｄを貫通して、前出のビア導体４ｆと、新たなビア導体４ｇ、４ｈが形成されている。
また、誘電体層１ｄの上側主面に、グランド導体パターン６ｂが形成されている。グランド導体パターン６ｂとグランド導体パターン６ａとが、ビア導体４ｆによって接続されている。
誘電体層１ｅを貫通して、前出のビア導体４ｇ、４ｈと、新たなビア導体４ｉが形成されている。
また、誘電体層１ｅの上側主面に、中継導体パターン７と、第２線路状導体パターン８ａ、８ｂが形成されている。中継導体パターン７と、グランド導体パターン６ｂとが、ビア導体４ｉによって接続されている。
誘電体層１ｆを貫通して、前出のビア導体４ｇ、４ｈと、新たなビア導体４ｊ、４ｋ、４ｌ、４ｍ、４ｎ、４ｏが形成されている。
また、誘電体層１ｆの上側主面に、第２線路状導体パターン８ｃ、８ｄが形成されている。なお、ビア導体を介した、線路状導体パターンの接続関係については、後ろでまとめて説明する。
誘電体層１ｇ〜１ｏは、ビア導体４ｇ、４ｈ、４ｊ、４ｋ、４ｌ、４ｍ、４ｎ、４ｏの長さを大きくするなどの目的で積層されたものである。
誘電体層１ｇ〜１ｏを貫通して、前出のビア導体４ｇ、４ｈ、４ｊ、４ｋ、４ｌ、４ｍ、４ｎ、４ｏが形成されている。
また、誘電体層１ｏの上側主面に、第３線路状導体パターン９ａ、９ｂが形成されている。
誘電体層１ｐを貫通して、前出のビア導体４ｇ、４ｈ、４ｊ、４ｋ、４ｌ、４ｍ、４ｎ、４ｏが形成されている。
また、誘電体層１ｐの上側主面に、第３線路状導体パターン９ｃ、９ｄが形成されている。
誘電体層１ｑを貫通して、前出のビア導体４ｇ、４ｈ、４ｊ、４ｋが形成されている。
また、誘電体層１ｑの上側主面に、第１線路状導体パターン１０ａ、１０ｂが形成されている。
誘電体層１ｒを貫通して、前出のビア導体４ｇ、４ｈ、４ｊ、４ｋが形成されている。
また、誘電体層１ｒの上側主面に、第１線路状導体パターン１０ｃ、１０ｄが形成されている。
誘電体層１ｓは保護層であり、キャパシタ導体パターン、グランド導体パターン、線路状導体パターン、ビア導体などは形成されていない。
図４（Ａ）に、積層型ＬＣフィルタ１００から、キャパシタ導体パターン５ｅ、５ｆ、グランド導体パターン６ｂ、中継導体パターン７、第２線路状導体パターン８ａ、８ｂ、８ｃ、８ｄ、第３線路状導体パターン９ａ、９ｂ、９ｃ、９ｄ、第１線路状導体パターン１０ａ、１０ｂ、１０ｃ、１０ｄ、ビア導体４ｇ、４ｈ、４ｉ、４ｊ、４ｋ、４ｌ、４ｍ、４ｎ、４ｏを抜き出して示す。なお、図４（Ａ）は斜視図である。
キャパシタ導体パターン５ｅと、第１線路状導体パターン１０ａ、１０ｃの一端とが、ビア導体４ｇによって接続されている。第１線路状導体パターン１０ａ、１０ｃの他端と、第２線路状導体パターン８ａ、８ｃの一端とが、ビア導体４ｊによって接続されている。第２線路状導体パターン８ａ、８ｃの他端と、第３線路状導体パターン９ａ、９ｃの一端とが、ビア導体４ｌによって接続されている。第３線路状導体パターン９ａ、９ｃの他端と、中継導体パターン７とが、ビア導体４ｎによって接続されている。中継導体パターン７と、グランド導体パターン６ｂとが、ビア導体４ｉによって接続されている。
積層型ＬＣフィルタ１００は、ビア導体４ｇ、第１線路状導体パターン１０ａ、１０ｃ、ビア導体４ｊ、第２線路状導体パターン８ａ、８ｃ、ビア導体４ｌ、第３線路状導体パターン９ａ、９ｃ、ビア導体４ｎ、中継導体パターン７、ビア導体４ｉを順に繋ぐ導体線路によって、第１インダクタＬ１が構成されている。
第１インダクタＬ１においては、第１線路状導体パターン１０ａと第１線路状導体パターン１０ｃ、第２線路状導体パターン８ａと第２線路状導体パターン８ｃ、第３線路状導体パターン９ａと第３線路状導体パターン９ｃとを、それぞれ１組として接続することにより、内部抵抗を小さくして、Ｑ値の向上をはかっている。
また、第１インダクタＬ１は、第２線路状導体パターン８ａ、８ｃと第３線路状導体パターン９ａ、９ｃとの間の距離が、第３線路状導体パターン９ａ、９ｃと第１線路状導体パターン１０ａ、１０ｃと間の距離よりも大きく設定されており、積層体１内部の体積が有効に活用されており、大きなインダクタンス値を備えている。
同様に、キャパシタ導体パターン５ｆと、第１線路状導体パターン１０ｂ、１０ｄの一端とが、ビア導体４ｈによって接続されている。第１線路状導体パターン１０ｂ、１０ｄの他端と、第２線路状導体パターン８ｂ、８ｄの一端とが、ビア導体４ｋによって接続されている。第２線路状導体パターン８ｂ、８ｄの他端と、第３線路状導体パターン９ｂ、９ｄの一端とが、ビア導体４ｍによって接続されている。第３線路状導体パターン９ｂ、９ｄの他端と、中継導体パターン７とが、ビア導体４ｏによって接続されている。中継導体パターン７と、グランド導体パターン６ｂとが、ビア導体４ｉによって接続されている。
積層型ＬＣフィルタ１００は、ビア導体４ｈ、第１線路状導体パターン１０ｂ、１０ｄ、ビア導体４ｋ、第２線路状導体パターン８ｂ、８ｄ、ビア導体４ｍ、第３線路状導体パターン９ｂ、９ｄ、ビア導体４ｏ、中継導体パターン７、ビア導体４ｉを順に繋ぐ導体線路によって、第２インダクタＬ２が構成されている。なお、中継導体パターン７およびビア導体４ｉの部分については、第１インダクタＬ１と第２インダクタＬ２とで兼用している。
第２インダクタＬ２においては、第１線路状導体パターン１０ｂと第１線路状導体パターン１０ｄ、第２線路状導体パターン８ｂと第２線路状導体パターン８ｄ、第３線路状導体パターン９ｂと第３線路状導体パターン９ｄとを、それぞれ１組として接続することにより、内部抵抗を小さくして、Ｑ値の向上をはかっている。
また、第２インダクタＬ２は、第２線路状導体パターン８ｂ、８ｄと第３線路状導体パターン９ｂ、９ｄとの間の距離が、第３線路状導体パターン９ｂ、９ｄと第１線路状導体パターン１０ｂ、１０ｄと間の距離よりも大きく設定されており、積層体１内部の体積が有効に活用されており、大きなインダクタンス値を備えている。
以上のような構造を備えた第１実施形態にかかる積層型ＬＣフィルタ１００は、従来から積層型ＬＣフィルタにおいて広く使用されている材料および製造方法を使用して、作製することができる。
以上のような構造を備えた第１実施形態にかかる積層型ＬＣフィルタ１００は、図３に示す等価回路を備えている。
積層型ＬＣフィルタ１００は、第１インダクタＬ１と第１キャパシタＣ１とが並列に接続された第１ＬＣ共振器と、第２インダクタＬ２と第２キャパシタＣ２とが並列に接続された第２ＬＣ共振器とを備える。第１ＬＣ共振器は、一端が第１入出力端子２ａに接続され、他端がグランドに接続されている。第２ＬＣ共振器は、一端が第２入出力端子２ｂに接続され、他端がグランドに接続されている。また、第１ＬＣ共振器の一端と、第２ＬＣ共振器の一端とが、キャパシタＣ３によって接続されている。
次に、積層型ＬＣフィルタ１００の構造と等価回路との関係について、図２〜図４を参照しながら説明する。
積層型ＬＣフィルタ１００において、第１インダクタＬ１は、上述したとおり、ビア導体４ｇ、第１線路状導体パターン１０ａ、１０ｃ、ビア導体４ｊ、第２線路状導体パターン８ａ、８ｃ、ビア導体４ｌ、第３線路状導体パターン９ａ、９ｃ、ビア導体４ｎ、中継導体パターン７、ビア導体４ｉを順に繋ぐ導体線路によって構成されている。
第１キャパシタＣ１は、キャパシタ導体パターン５ｅと、グランド導体パターン６ｂとの間の容量により構成されている。
第１インダクタＬ１の一端であるビア導体４ｇと、第１キャパシタＣ１の一方の電極であるキャパシタ導体パターン５ｅとが、相互に接続されている。また、第１インダクタＬ１の他端であるビア導体４ｉと、第１キャパシタＣ１の他方の電極であるグランド導体パターン６ｂとが、相互に接続されている。この結果、第１インダクタＬ１と第１キャパシタＣ１とが並列に接続され、第１ＬＣ共振器が構成されている。なお、キャパシタ導体パターン５ｅは、ビア導体４ｄ、キャパシタ導体パターン５ａ、ビア導体４ａを経由して、第１入出力端子２ａに接続されている。グランド導体パターン６ｂは、ビア導体４ｆ、グランド導体パターン６ａ、ビア導体４ｃを経由して、グランド端子３に接続されている。
第２インダクタＬ２は、上述したとおり、ビア導体４ｈ、第１線路状導体パターン１０ｂ、１０ｄ、ビア導体４ｋ、第２線路状導体パターン８ｂ、８ｄ、ビア導体４ｍ、第３線路状導体パターン９ｂ、９ｄ、ビア導体４ｏ、中継導体パターン７、ビア導体４ｉを順に繋ぐ導体線路によって構成されている。
第２キャパシタＣ２は、キャパシタ導体パターン５ｆと、グランド導体パターン６ｂとの間の容量により構成されている。
第２インダクタＬ２の一端であるビア導体４ｈと、第２キャパシタＣ２の一方の電極であるキャパシタ導体パターン５ｆとが、相互に接続されている。また、第２インダクタＬ２の他端であるビア導体４ｉと、第２キャパシタＣ２の他方の電極であるグランド導体パターン６ｂとが、相互に接続されている。この結果、第２インダクタＬ２と第２キャパシタＣ２とが並列に接続され、第２ＬＣ共振器が構成されている。なお、キャパシタ導体パターン５ｆは、ビア導体４ｅ、キャパシタ導体パターン５ｂ、ビア導体４ｂを経由して、第２入出力端子２ｂに接続されている。グランド導体パターン６ｂは、上述したとおり、ビア導体４ｆ、グランド導体パターン６ａ、ビア導体４ｃを経由して、グランド端子３に接続されている。
キャパシタＣ３は、キャパシタ導体パターン５ａ、５ｅとキャパシタ導体パターン５ｃとの間の容量、および、キャパシタ導体パターン５ｄとキャパシタ導体パターン５ｂ、５ｆとの間の容量によって構成されている。なお、上述したとおり、キャパシタ導体パターン５ｃとキャパシタ導体パターン５ｄとは、相互に接続されている。
以上のような構造および等価回路を備えた第１実施形態にかかる積層型ＬＣフィルタ１００は、第１インダクタＬ１および第２インダクタＬ２のインダクタンス値が大きく、Ｑ値が高く、挿入損失が小さいという特長を備えている。
図４（Ｂ）に、積層型ＬＣフィルタ１００から、第１インダクタＬ１および第２インダクタＬ２を構成する、中継導体パターン７、第２線路状導体パターン８ａ、８ｂ、８ｃ、８ｄ、第３線路状導体パターン９ａ、９ｂ、９ｃ、９ｄ、第１線路状導体パターン１０ａ、１０ｂ、１０ｃ、１０ｄ、ビア導体４ｇ、４ｈ、４ｉ、４ｊ、４ｋ、４ｌ、４ｍ、４ｎ、４ｏを抜き出して示す。図４（Ｂ）は平面図である。なお、図４（Ｂ）には、電流の流れる方向を破線矢印で示している。
図４（Ｂ）から分かるように、第１インダクタＬ１は、積層体１の積層方向に見たとき、第１線路状導体パターン１０ａ、１０ｃと、第３線路状導体パターン９ａ、９ｃとが、９０度の角度で交差している。第１インダクタＬ１は、このような構造をとることにより、インダクタ長が大きくなっており、大きなインダクタンス値と、高いＱ値を備えている。なお、第１線路状導体パターン１０ａ、１０ｃと第３線路状導体パターン９ａ、９ｃとを９０度の角度で交差させることにより、それぞれが発生させる磁束の干渉が最小限に抑えられており、インダクタンス値の低下が回避されている。
同様に、図４（Ｂ）から分かるように、第２インダクタＬ２は、積層体１の積層方向に見たとき、第１線路状導体パターン１０ｂ、１０ｄと、第３線路状導体パターン９ｂ、９ｄとが、９０度の角度で交差している。第２インダクタＬ２は、このような構造をとることにより、インダクタ長が大きくなっており、大きなインダクタンス値と、高いＱ値を備えている。なお、第１線路状導体パターン１０ｂ、１０ｄと第３線路状導体パターン９ｂ、９ｄとを９０度の角度で交差させることにより、それぞれが発生させる磁束の干渉が最小限に抑えられており、インダクタンス値の低下が回避されている。
積層型ＬＣフィルタ１００の周波数特性を、図５に示す。
また、比較のために、比較例１にかかる積層型ＬＣフィルタ１２００と、比較例２にかかる積層型ＬＣフィルタ１３００を用意した。
比較例１にかかる積層型ＬＣフィルタ１２００を、図６（Ａ）、（Ｂ）に示す。図６（Ａ）は要部斜視図、図６（Ｂ）は要部平面図である。なお、図６（Ｂ）には、電流の流れる方向を破線矢印で示している。
比較例１にかかる積層型ＬＣフィルタ１２００は、ヘリカル構造の第１インダクタＬ１１と第２インダクタＬ１２を備えている。積層型ＬＣフィルタ１２００の第１インダクタＬ１１、第２インダクタＬ１２以外の構成については、積層型ＬＣフィルタ１００と同じにした。なお、積層型ＬＣフィルタ１２００において、積層型ＬＣフィルタ１００と同一の構成部分については、同一の符号を付した。
第１インダクタＬ１１は、ビア導体１４ｇ、第１線路状導体パターン２０ａ、２０ｃ、ビア導体１４ｊ、第２線路状導体パターン１８ａ、１８ｃ、ビア導体１４ｌ、第３線路状導体パターン１９ａ、１９ｃ、ビア導体１４ｎ、中継導体パターン７、ビア導体４ｉを順に繋ぐ導体線路によって構成されている。第１インダクタＬ１１は、導体線路がヘリカル構造をなしているが、第１線路状導体パターン２０ａ、２０ｃと第３線路状導体パターン１９ａ、１９ｃとが交差しておらず、積層型ＬＣフィルタ１００の第１インダクタＬ１に比べて、インダクタ長が小さく、インダクタンス値が小さく、Ｑ値が低い。
第２インダクタＬ１２は、ビア導体１４ｈ、第１線路状導体パターン２０ｂ、２０ｄ、ビア導体１４ｋ、第２線路状導体パターン１８ｂ、１８ｄ、ビア導体１４ｍ、第３線路状導体パターン１９ｂ、１９ｄ、ビア導体１４ｏ、中継導体パターン７、ビア導体４ｉを順に繋ぐ導体線路によって構成されている。第２インダクタＬ１２は、導体線路がヘリカル構造をなしているが、第１線路状導体パターン２０ｂ、２０ｄと第３線路状導体パターン１９ｂ、１９ｄとが交差しておらず、積層型ＬＣフィルタ１００の第２インダクタＬ２に比べて、インダクタ長が小さく、インダクタンス値が小さく、Ｑ値が低い。
比較例１にかかる積層型ＬＣフィルタ１２００の周波数特性を、図７に示す。
比較例２にかかる積層型ＬＣフィルタ１３００を、図８（Ａ）、（Ｂ）に示す。図８（Ａ）は要部斜視図、図８（Ｂ）は要部平面図である。なお、図８（Ｂ）には、電流の流れる方向を破線矢印で示している。
比較例２にかかる積層型ＬＣフィルタ１３００は、第１インダクタＬ２１と第２インダクタＬ２２を備えている。積層型ＬＣフィルタ１３００の第１インダクタＬ２１、第２インダクタＬ２２以外の構成については、積層型ＬＣフィルタ１００と同じにした。なお、積層型ＬＣフィルタ１３００において、積層型ＬＣフィルタ１００と同一の構成部分については、同一の符号を付した。
第１インダクタＬ２１は、ビア導体２４ｇ、Ｌ字形状の第１線路状導体パターン３０ａ、３０ｃ、ビア導体２４ｊ、中継導体パターン７、ビア導体４ｉを順に繋ぐ導体線路によって構成されている。第１インダクタＬ２１は、積層型ＬＣフィルタ１００の第１インダクタＬ１および積層型ＬＣフィルタ１２００の第１インダクタＬ１１に比べて、インダクタ長が小さく、インダクタンス値が小さく、Ｑ値が低い。
第２インダクタＬ２２は、ビア導体２４ｈ、Ｌ字形状の第１線路状導体パターン３０ｂ、３０ｄ、ビア導体２４ｋ、中継導体パターン７、ビア導体４ｉを順に繋ぐ導体線路によって構成されている。第２インダクタＬ２２は、積層型ＬＣフィルタ１００の第２インダクタＬ２および積層型ＬＣフィルタ１２００の第２インダクタＬ１２に比べて、インダクタ長が小さく、インダクタンス値が小さく、Ｑ値が低い。
比較例２にかかる積層型ＬＣフィルタ１３００の周波数特性を、図９に示す。
図５、図７、図９から分かるように、第１実施形態にかかる積層型ＬＣフィルタ１００、比較例１にかかる積層型ＬＣフィルタ１２００、比較例２にかかる積層型ＬＣフィルタ１３００は、それぞれ、バンドパスフィルタとしての周波数特性を備えている。
積層型ＬＣフィルタ１００、積層型ＬＣフィルタ１２００、積層型ＬＣフィルタ１３００、それぞれにつき、通過帯域内の２．４００ＧＨｚ（Ｍ０１）、２．５００ＧＨｚ（Ｍ０２）と、通過帯域外の１．６０８ＧＨｚ（Ｍ０３）において、Ｓ（２、１）特性における減衰量を測定した。
積層型ＬＣフィルタ１００の通過帯域内の減衰量は、２．４００ＧＨｚ（Ｍ０１）において−０．８２０ｄＢ、２．５００ＧＨｚ（Ｍ０２）において−０．７７１ｄＢであり、小さかった。
これに対し、積層型ＬＣフィルタ１２００の通過帯域内の減衰量は、２．４００ＧＨｚ（Ｍ０１）において−０．８７３ｄＢ、２．５００ＧＨｚ（Ｍ０２）において−０．８８２ｄＢであり、大きかった。また、積層型ＬＣフィルタ１３００の通過帯域内の減衰量は、２．４００ＧＨｚ（Ｍ０１）において−１．２１２ｄＢ、２．５００ＧＨｚ（Ｍ０２）において−１．０８８ｄＢであり、さらに大きかった。
第１実施形態にかかる積層型ＬＣフィルタ１００において、通過帯域内の減衰量が小さかったのは、第１インダクタＬ１および第２インダクタＬ２が、それぞれ、インダクタ長が大きく、インダクタンス値が大きく、Ｑ値が高いためであると考えられる。第１実施形態にかかる積層型ＬＣフィルタ１００は、比較例にかかる積層型ＬＣフィルタ１２００、１３００に比べて、挿入損失の小さい、優れた周波数特性を備えている。
［第２実施形態］
図１０に、第２実施形態にかかる積層型ＬＣフィルタ２００を示す。ただし、図２は積層型ＬＣフィルタ２００の分解斜視図である。
積層型ＬＣフィルタ２００は、第１実施形態にかかる積層型ＬＣフィルタ１００に対して、新たな構成を追加した。
具体的には、積層型ＬＣフィルタ２００は、積層型ＬＣフィルタ１００の積層体１を構成する誘電体層１ｒと誘電体層１ｓとの間に、上側主面にグランド導体パターン１６ｃが形成された誘電体層１１ｘを追加した。また、積層型ＬＣフィルタ２００は、積層型ＬＣフィルタ１００の、一端が中継導体パターン７に接続されたビア導体４ｎ、４ｏの他端を、誘電体層１１ｘにまで延長させ、グランド導体パターン１６ｃに接続させた。すなわち、積層型ＬＣフィルタ１００では、ビア導体４ｎ、４ｏは、誘電体層１ｆ〜１ｐに形成されていたが、積層型ＬＣフィルタ２００では、ビア導体４ｎ、４ｏを、誘電体層１ｆ〜１ｐに加えて、誘電体層１ｑ、１ｒ、１１ｘにも形成した。
第２実施形態にかかる積層型ＬＣフィルタ２００は、第１実施形態にかかる積層型ＬＣフィルタ１００が奏している効果に加えて、次のような効果を奏している。すなわち、積層型ＬＣフィルタ２００は、グランド導体パターン１６ｃによって、外部からのノイズの侵入が抑制され、外部からのノイズによる誤作動が抑制されている。また、積層型ＬＣフィルタ２００は、グランド導体パターン１６ｃによって、外部へのノイズの漏えいが抑制されている。
以上、第１実施形態にかかる積層型ＬＣフィルタ１００、第２実施形態にかかる積層型ＬＣフィルタ２００について説明した。しかしながら、本発明が上述した内容に限定されることはなく、発明の趣旨に沿って、種々の変更をなすことができる。
たとえば、積層型ＬＣフィルタ１００、２００では、２段のバンドパスフィルタを構成したが、フィルタの種類は任意であり、ハイパスフィルターや、ローパスフィルターであっても良い。また、段数も、２段には限定されず、３段以上であっても良い。また、フィルタの回路も任意であり、自由に設定することができる。
また、積層型ＬＣフィルタ１００、２００では、積層体１の内部に、下から順番に、第２線路状導体パターン８ａ〜８ｄ、第３線路状導体パターン９ａ〜９ｄ、第１線路状導体パターン１０ａ〜１０ｄを積層したが、この順番を変更し、積層体１の内部に、下から順番に、第２線路状導体パターン８ａ〜８ｄ、第１線路状導体パターン１０ａ〜１０ｄ、第３線路状導体パターン９ａ〜９ｄを積層するようにしても良い。
１、１１・・・積層体
１ａ〜１ｓ、１１ｘ・・・誘電体層
２ａ・・・第１入出力端子
２ｂ・・・第２入出力端子
３・・・グランド端子
４ａ〜４ｏ・・・ビア導体
５ａ〜５ｆ・・・キャパシタ導体パターン
６ａ、６ｂ、１６ｃ・・・グランド導体パターン
７・・・中継導体パターン
８ａ〜８ｄ・・・第２線路状導体パターン
９ａ〜９ｄ・・・第３線路状導体パターン
１０ａ〜１０ｄ・・・第１線路状導体パターン
Ｌ１・・・第１インダクタ
Ｌ２・・・第２インダクタ
［第２実施形態］
図１０に、第２実施形態にかかる積層型ＬＣフィルタ２００を示す。ただし、図１０は積層型ＬＣフィルタ２００の分解斜視図である。

Claims (5)

  1. 複数の誘電体層が積層された積層体と、
    前記誘電体層の層間に形成された複数の線路状導体パターンと、
    前記誘電体層の層間に形成された複数のキャパシタ導体パターンと、
    前記誘電体層の層間に形成された少なくとも１つのグランド導体パターンと、
    前記誘電体層を貫通して形成された複数のビア導体と、を備え、
    前記ビア導体と前記線路状導体パターンとが、交互に接続されることによって複数のインダクタが構成され、
    前記キャパシタ導体パターンと前記グランド導体パターンとの間の容量、または、前記キャパシタ導体パターン同士の間の容量によって複数のキャパシタが構成され、
    前記インダクタと前記キャパシタとが接続されて複数のＬＣ共振器が構成された積層型ＬＣフィルタであって、
    少なくとも１つの前記インダクタが、少なくとも３つの前記線路状導体パターンを含み、前記積層体を前記誘電体層の積層方向に透視したとき、当該インダクタが含む２つの前記線路状導体パターンが、相互に交差している積層型ＬＣフィルタ。
  2. 少なくとも１つの前記インダクタが、少なくとも第１線路状導体パターンと第２線路状導体パターンと第３線路状導体パターンとを含み、
    前記キャパシタ導体パターンと前記第１線路状導体パターンとが前記ビア導体によって接続され、
    前記第１線路状導体パターンと前記第２線路状導体パターンとが前記ビア導体によって接続され、
    前記第２線路状導体パターンと前記第３線路状導体パターンとが前記ビア導体によって接続され、
    前記第３線路状導体パターンと前記グランド導体パターンとが前記ビア導体によって接続され、
    前記積層体を前記誘電体層の積層方向に透視したとき、前記第１線路状導体パターンと前記第３線路状導体パターンとが交差している、請求項１に記載された積層型ＬＣフィルタ。
  3. 前記積層体の内部に、前記第２線路状導体パターンと前記第３線路状導体パターンと前記第１線路状導体パターンとが、この順番で積層され、
    前記第２線路状導体パターンと前記第３線路状導体パターンとの間の距離が、前記第３線路状導体パターンと前記第１線路状導体パターンと間の距離よりも長い、請求項２に記載された積層型ＬＣフィルタ。
  4. 前記積層体の内部に、前記第２線路状導体パターンと前記第１線路状導体パターンと前記第３線路状導体パターンとが、この順番で積層され、
    前記第２線路状導体パターンと前記第１線路状導体パターンとの間の距離が、前記第１線路状導体パターンと前記第３線路状導体パターンと間の距離よりも長い、請求項２に記載された積層型ＬＣフィルタ。
  5. 前記交差の角度が９０°である、請求項１ないし４のいずれか１項に記載された積層型ＬＣフィルタ。
JP2018553709A 2016-12-04 2017-10-20 積層型ｌｃフィルタ Active JP6809535B2 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2016235487 2016-12-04
JP2016235487 2016-12-04
PCT/JP2017/037973 WO2018100918A1 (ja) 2016-12-04 2017-10-20 積層型ｌｃフィルタ

Publications (2)

Publication Number Publication Date
JPWO2018100918A1 true JPWO2018100918A1 (ja) 2019-10-17
JP6809535B2 JP6809535B2 (ja) 2021-01-06

Family

ID=62242541

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2018553709A Active JP6809535B2 (ja) 2016-12-04 2017-10-20 積層型ｌｃフィルタ

Country Status (5)

Country Link
US (1) US10917063B2 (ja)
JP (1) JP6809535B2 (ja)
CN (1) CN110050410B (ja)
TW (1) TWI656731B (ja)
WO (1) WO2018100918A1 (ja)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2020246118A1 (ja) * 2019-06-04 2020-12-10 株式会社村田製作所 回路素子
WO2021005928A1 (ja) * 2019-07-09 2021-01-14 株式会社村田製作所 Ｌｃフィルタ
JP7251658B2 (ja) * 2019-12-03 2023-04-04 株式会社村田製作所 積層フィルタ
WO2022181651A1 (ja) * 2021-02-26 2022-09-01 株式会社村田製作所 積層型ｌｃフィルタ
JP2023042194A (ja) * 2021-09-14 2023-03-27 Tdk株式会社 積層型電子部品
JPWO2023127245A1 (ja) * 2021-12-28 2023-07-06

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6121608A (ja) * 1984-07-10 1986-01-30 Matsushita Electric Ind Co Ltd プリントフィルタ
JP2004014885A (ja) * 2002-06-07 2004-01-15 Murata Mfg Co Ltd 積層型電子部品
JP2006066769A (ja) * 2004-08-30 2006-03-09 Tokyo Institute Of Technology インダクタ及びその製造方法
JP2012105026A (ja) * 2010-11-09 2012-05-31 Murata Mfg Co Ltd 積層型ｌｃフィルタ
WO2013146568A1 (ja) * 2012-03-27 2013-10-03 株式会社村田製作所 電子部品
WO2016092903A1 (ja) * 2014-12-10 2016-06-16 株式会社村田製作所 電子部品

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5621823B2 (ja) 2012-09-14 2014-11-12 株式会社村田製作所 高周波フィルタ
JP5970714B2 (ja) * 2013-10-30 2016-08-17 株式会社村田製作所 電子部品

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6121608A (ja) * 1984-07-10 1986-01-30 Matsushita Electric Ind Co Ltd プリントフィルタ
JP2004014885A (ja) * 2002-06-07 2004-01-15 Murata Mfg Co Ltd 積層型電子部品
JP2006066769A (ja) * 2004-08-30 2006-03-09 Tokyo Institute Of Technology インダクタ及びその製造方法
JP2012105026A (ja) * 2010-11-09 2012-05-31 Murata Mfg Co Ltd 積層型ｌｃフィルタ
WO2013146568A1 (ja) * 2012-03-27 2013-10-03 株式会社村田製作所 電子部品
WO2016092903A1 (ja) * 2014-12-10 2016-06-16 株式会社村田製作所 電子部品

Also Published As

Publication number Publication date
CN110050410A (zh) 2019-07-23
TW201834391A (zh) 2018-09-16
US20190288659A1 (en) 2019-09-19
TWI656731B (zh) 2019-04-11
WO2018100918A1 (ja) 2018-06-07
US10917063B2 (en) 2021-02-09
JP6809535B2 (ja) 2021-01-06
CN110050410B (zh) 2023-02-28

Similar Documents

Publication Publication Date Title
WO2018100918A1 (ja) 積層型ｌｃフィルタ
JP5821914B2 (ja) 高周波部品
US7859364B2 (en) Layered low-pass filter
CN108390658B (zh) 层叠型电子部件以及层叠型lc滤波器
JP5907124B2 (ja) 高周波部品およびフィルタ部品
JP2012005105A (ja) 積層型フィルタ
US20220209736A1 (en) Multilayer lc filter
US20190245506A1 (en) Multilayer lc filter
JP6852356B2 (ja) 積層型フィルタ
US10340575B2 (en) Directional coupler
WO2013069498A1 (ja) Ｌｃフィルタ回路及び高周波モジュール
US20220131516A1 (en) Diplexer
JP2011147090A (ja) 積層型マルチプレクサ、積層型トリプレクサ及びフィルタ回路
TWI584585B (zh) Laminated LC filter
JP4759812B2 (ja) 積層型ｌｃフィルタ
JP6638709B2 (ja) 積層型電子部品および積層型ｌｃフィルタ
JP7521687B2 (ja) フィルタ
US10771035B2 (en) Multilayer LC filter
KR20230021980A (ko) 복합 소자
JP2008054122A (ja) 積層チップ部品

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20190527

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20190527

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20200421

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20200616

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20201110

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20201123

R150 Certificate of patent or registration of utility model

Ref document number: 6809535

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150