JPWO2018003669A1 - タイミングコントローラ、それを用いた電子機器、車載用ディスプレイ装置、医療用ディスプレイ装置 - Google Patents
タイミングコントローラ、それを用いた電子機器、車載用ディスプレイ装置、医療用ディスプレイ装置 Download PDFInfo
- Publication number
- JPWO2018003669A1 JPWO2018003669A1 JP2018525124A JP2018525124A JPWO2018003669A1 JP WO2018003669 A1 JPWO2018003669 A1 JP WO2018003669A1 JP 2018525124 A JP2018525124 A JP 2018525124A JP 2018525124 A JP2018525124 A JP 2018525124A JP WO2018003669 A1 JPWO2018003669 A1 JP WO2018003669A1
- Authority
- JP
- Japan
- Prior art keywords
- data
- timing controller
- graphic
- controller according
- memory
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N19/00—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals
- H04N19/90—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals using coding techniques not provided for in groups H04N19/10-H04N19/85, e.g. fractals
- H04N19/93—Run-length coding
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
- G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
- G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
- G09G3/2092—Details of a display terminals using a flat panel, the details relating to the control arrangement of the display terminal and to the interfaces thereto
- G09G3/2096—Details of the interface to the display terminal specific for a flat panel
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G5/00—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G5/00—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators
- G09G5/001—Arbitration of resources in a display system, e.g. control of access to frame buffer by video controller and/or main processor
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G5/00—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators
- G09G5/02—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators characterised by the way in which colour is displayed
- G09G5/026—Control of mixing and/or overlay of colours in general
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G5/00—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators
- G09G5/12—Synchronisation between the display unit and other units, e.g. other display units, video-disc players
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G5/00—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators
- G09G5/18—Timing circuits for raster scan displays
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G5/00—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators
- G09G5/36—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators characterised by the display of a graphic pattern, e.g. using an all-points-addressable [APA] memory
- G09G5/363—Graphics controllers
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G5/00—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators
- G09G5/36—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators characterised by the display of a graphic pattern, e.g. using an all-points-addressable [APA] memory
- G09G5/37—Details of the operation on graphic patterns
- G09G5/377—Details of the operation on graphic patterns for mixing or overlaying two or more graphic patterns
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N19/00—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals
- H04N19/44—Decoders specially adapted therefor, e.g. video decoders which are asymmetric with respect to the encoder
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2340/00—Aspects of display data processing
- G09G2340/02—Handling of images in compressed format, e.g. JPEG, MPEG
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- General Physics & Mathematics (AREA)
- Theoretical Computer Science (AREA)
- Multimedia (AREA)
- Signal Processing (AREA)
- Computer Graphics (AREA)
- Controls And Circuits For Display Device (AREA)
- Control Of Indicators Other Than Cathode Ray Tubes (AREA)
Abstract
Description
これによりエンコーダの回路規模を小さくでき、またメモリの容量を小さくできる。
図形のエンコーダ、デコーダをタイミングコントローラに内蔵し、セットアップごとに図形データを与えることにより、様々な図形データの表示が可能となる。
これによりエンコーダの回路規模を小さくでき、またメモリの容量を小さくできる。
プロセッサは、表示不能状態の発生前はタイミングコントローラを判定モードで動作させ、割り込みがかかると、タイミングコントローラをOSDモードで動作させ、制御入力インタフェースを使用して、OSDによって入力画像データの欠損を補ってもよい。
同様に、「部材Cが、部材Aと部材Bの間に設けられた状態」とは、部材Aと部材C、あるいは部材Bと部材Cが直接的に接続される場合のほか、電気的な接続状態に影響を及ぼさず、あるいは機能を阻害しない他の部材を介して間接的に接続される場合も含む。
図2は、第1の実施の形態に係るタイミングコントローラ300のブロック図である。タイミングコントローラ300は、図1の画像表示システム100Rと同様に、グラフィックコントローラ110からの入力画像データS1を受け、ひとつまたは複数のソースドライバ106に出力画像データS2を供給し、ゲートドライバ104およびひとつまたは複数のソースドライバ106に制御/同期信号S3を出力する。タイミングコントローラ300は、ひとつの半導体基板に集積化された機能IC(Integrated Circuit)であってもよい。
タイミングコントローラ300を備える機器あるいはシステムが起動すると、タイミングコントローラ300がセットアップ状態となる。プロセッサ114は、図形データS5を、サイズデータSIZEとともに制御入力インタフェース310に送信する。エンコーダ322は受信した図形データS5を圧縮し、圧縮データS6をメモリ304に格納する。図形データS5が複数ある場合、複数の図形データそれぞれが順に圧縮される。
グラフィックコントローラ110は、第1ライン112を介してビデオ入力インタフェース302に入力画像データS1を送信する。タイミングコントローラ300は、入力画像データS1を処理し、ゲートドライバ104およびソースドライバ106を制御し、ディスプレイパネルに画像を表示させる。
実施の形態では、フレームデータS10を背景としてOSD用の図形データS9を表示するものとしたが、その限りではなく、アルファブレンディングによって、OSD用の図形を、透明あるいは半透明で表示してもよい。この場合、カラーデータCDを、透明度を表すα値としてもよい。これにより、図形データS9の背景を透明あるいは半透明として、フレームデータS10に重ねて表示できる。
エンコーダ322は、24ビットのカラーデータCDを、カラーパレットを利用してさらに圧縮してもよい。たとえば圧縮データS6が16色以下で構成されるとき、4ビットのカラーパレットが生成される。エンコーダ322は、新しいカラーのセグメントが現れるたびに、そのカラーをパレットに追加し、カラーデータCDとして、カラーパレットにおける識別子を保持する。すでにカラーパレットに含まれている色の同色セグメントが現れた場合、カラーデータCDとして、その色の識別子を保持する。これによりセグメントデータをさらに圧縮できる。
制御入力インタフェース310の形式は、レジスタアクセス型には限定されない。たとえば第1ライン112と同様に、差動シリアル伝送を用いても良いし、任意のインタフェースで設計することができる。
実施の形態では、セットアップ状態における図形データS5と、通常状態における指示信号S8を、共通の制御入力インタフェース310によって受信したが、それらは別々のインタフェースであってもよい。
実施の形態では、実装の容易なランレングス圧縮を説明したが、その他の画像圧縮を用いてもよい。また図形データS5や指示信号S8などに、CRC(Cyclic Redundancy Check)などの誤り検出を付加してもよい。CRCの他、パリティやチェックサムなどの誤り検出を付加してもよい。
図10は、第2の実施の形態に係るタイミングコントローラ400を備える画像表示システム100のブロック図である。タイミングコントローラ400は、図1の画像表示システム100Rと同様に、グラフィックコントローラ110からの入力画像データS1を受け、ひとつまたは複数のソースドライバ106に出力画像データS2を供給し、ゲートドライバ104およびひとつまたは複数のソースドライバ106に制御/同期信号S3を出力する。タイミングコントローラ400は、ひとつの半導体基板に集積化された機能IC(Integrated Circuit)であってもよい。
図11は、所定図形の例を示す図である。その限りでないが、所定図形の一例はバッテリを表すアイコンである。メモリ342には、このような所定図形を表す基準図形データSREFが格納されている。
タイミングコントローラ400Aを備える機器あるいはシステムが起動すると、タイミングコントローラ400がセットアップ状態となる。プロセッサ114は、図形データS5を、サイズデータSIZEとともに制御入力インタフェース310に送信する。エンコーダ322は受信した図形データS5を圧縮し、圧縮データS6を基準図形データSREFとしてメモリ342に格納する。図形データS5が複数ある場合、複数の図形データそれぞれが順に圧縮される。
グラフィックコントローラ110は、信号線112を介してビデオ入力インタフェース302に入力画像データS1を送信する。タイミングコントローラ400は、入力画像データS1を処理し、ゲートドライバ104およびソースドライバ106を制御し、ディスプレイパネルに画像を表示させる。異常検出器340は、デコーダ324が再生した所定図形が、フレームデータS4に正しく含まれているか否かを判定する。
Claims (26)
- 通常状態において入力画像データを受信するビデオ入力インタフェースと、
セットアップ状態において、OSD(On Screen Display)用の図形データを受信する制御入力インタフェースと、
前記セットアップ状態において、前記図形データをエンコードし、エンコードされた圧縮データをメモリに格納するエンコーダと、
前記通常状態において、表示すべき前記図形データを指定する指示信号を受信し、前記メモリから前記指示信号に応じたひとつの圧縮データを読み出してデコードし、元の前記図形データを再生するデコーダと、
前記画像データに前記図形データを重ねて出力するマルチプレクサと、
を備えることを特徴とするタイミングコントローラ。 - 前記エンコーダは、ランレングス圧縮により前記図形データを圧縮し、
前記圧縮データは、少なくともひとつのセグメントデータを含み、各セグメントデータは、同一色の連続するピクセルである同色セグメントを表すことを特徴とする請求項1に記載のタイミングコントローラ。 - 前記セグメントデータは、色を表すカラーデータと、連続ピクセル数を表すランレングス値と、を含み、
前記ランレングス値のフォーマット長は可変であることを特徴とする請求項2に記載のタイミングコントローラ。 - 前記セグメントデータは、セパレータビットおよび前記カラーデータを含むカラーワードと、それぞれがセパレータビットおよびランレングス値を含む少なくともひとつのランレングスワードと、を含むことを特徴とする請求項3に記載のタイミングコントローラ。
- 前記セグメントデータは、前記カラーデータを含むカラーワードと、前記ランレングス値のワード数を表すワード数指定ビットと、前記ワード数分のランレングスワードと、を含むことを特徴とする請求項3に記載のタイミングコントローラ。
- 前記制御入力インタフェースは、前記図形データのピクセルサイズを指定するサイズデータを受信し、前記圧縮データとともに前記メモリに格納することを特徴とする請求項1から5のいずれかに記載のタイミングコントローラ。
- 前記指示信号は、前記図形データを表示すべき位置を指定する位置情報を含み、前記マルチプレクサは、前記位置情報に応じた位置に、前記図形データを表示することを特徴とする請求項1から6のいずれかに記載のタイミングコントローラ。
- 前記制御入力インタフェースは、SPI(Serial Peripheral Interface)またはI2C(Inter-Integrated Circuit)インタフェースであることを特徴とする請求項1から7のいずれかに記載のタイミングコントローラ。
- 入力画像データを受信するビデオ入力インタフェースと、
前記入力画像データに含まれうる所定図形を記述する基準図形データを保持するメモリと、
前記入力画像データにもとづいて、ディスプレイパネルに表示すべき出力画像データを生成する画像処理回路と、
前記入力画像データと前記基準図形データにもとづいて異常の有無を判定する異常検出器と、
を備えることを特徴とするタイミングコントローラ。 - 前記ビデオ入力インタフェースとは別に設けられた制御入力インタフェースをさらに備え、外部のプロセッサと通信可能に構成されることを特徴とする請求項9に記載のタイミングコントローラ。
- 前記所定図形の表示位置は可変であり、
前記制御入力インタフェースが前記プロセッサから受信する制御信号は、前記所定図形の前記表示位置を示す位置情報を含むことを特徴とする請求項10に記載のタイミングコントローラ。 - 前記所定図形は、ユーザが識別不能な状態で所定箇所に固定的に配置されることを特徴とする請求項9に記載のタイミングコントローラ。
- 前記制御入力インタフェースが前記プロセッサから受信する制御信号は、前記所定図形が前記異常検出器による判定対象か否かを示す情報、現在のフレームが前記異常検出器による判定対象か否かを示す情報、の少なくとも一方を含むことを特徴とする請求項10または11に記載のタイミングコントローラ。
- OSD機能を備え、
前記メモリはOSD用図形データを格納しており、
前記画像処理回路はOSDモードにおいて、前記入力画像データに前記OSD用図形データを重ね合わせることを特徴とする請求項9から13のいずれかに記載のタイミングコントローラ。 - 前記基準図形データは、前記OSD用図形データと共用されることを特徴とする請求項14に記載のタイミングコントローラ。
- 前記OSDモードと、前記異常検出器による判定を行う判定モードとが、選択可能であることを特徴とする請求項14または15に記載のタイミングコントローラ。
- 前記メモリは不揮発性メモリであることを特徴とする請求項9から16のいずれかに記載のタイミングコントローラ。
- 前記メモリは揮発性メモリであり、
前記制御入力インタフェースは、セットアップ状態において、前記所定図形を示す画像データを受信可能であり、
前記タイミングコントローラは、
前記セットアップ状態において前記画像データをエンコードして圧縮データを生成し、前記圧縮データを前記基準図形データとして前記メモリに格納するエンコーダと、
通常状態において、前記基準図形データをデコードし、元の前記所定図形を再生するデコーダと、
をさらに備えることを特徴とする請求項10に記載のタイミングコントローラ。 - 前記エンコーダは、ランレングス圧縮により前記基準図形データを圧縮し、
前記圧縮データは、少なくともひとつのセグメントデータを含み、各セグメントデータは、同一色の連続するピクセルである同色セグメントを表すことを特徴とする請求項18に記載のタイミングコントローラ。 - 前記制御入力インタフェースは、SPI(Serial Peripheral Interface)またはI2C(Inter-Integrated Circuit)インタフェースであることを特徴とする請求項10に記載のタイミングコントローラ。
- 前記異常検出器により異常が検出されると、前記プロセッサに割り込みをかけることを特徴とする請求項10に記載のタイミングコントローラ。
- ひとつの半導体基板に一体集積化されたことを特徴とする請求項1から20のいずれかに記載のタイミングコントローラ。
- 請求項1から22のいずれかに記載のタイミングコントローラを備えることを特徴とする車載用ディスプレイ装置。
- 請求項1から22のいずれかに記載のタイミングコントローラを備えることを特徴とする医療用ディスプレイ装置。
- 請求項1から22のいずれかに記載のタイミングコントローラを備えることを特徴とする電子機器。
- タイミングコントローラにおける異常検出方法であって、
メモリに、入力画像データに含まれうる所定図形を記述する基準図形データを予め格納しておくステップと、
前記入力画像データを受信するステップと、
前記入力画像データにもとづいて、ディスプレイパネルに表示すべき出力画像データを生成するステップと、
前記入力画像データと前記基準図形データにもとづいて異常の有無を判定するステップと、
を備えることを特徴とする方法。
Applications Claiming Priority (5)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2016126996 | 2016-06-27 | ||
JP2016126996 | 2016-06-27 | ||
JP2017035487 | 2017-02-27 | ||
JP2017035487 | 2017-02-27 | ||
PCT/JP2017/023101 WO2018003669A1 (ja) | 2016-06-27 | 2017-06-22 | タイミングコントローラ、それを用いた電子機器、車載用ディスプレイ装置、医療用ディスプレイ装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPWO2018003669A1 true JPWO2018003669A1 (ja) | 2019-02-28 |
JP6754429B2 JP6754429B2 (ja) | 2020-09-09 |
Family
ID=60787224
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2018525124A Active JP6754429B2 (ja) | 2016-06-27 | 2017-06-22 | タイミングコントローラ、それを用いた電子機器、車載用ディスプレイ装置、医療用ディスプレイ装置 |
Country Status (4)
Country | Link |
---|---|
US (3) | US20190141357A1 (ja) |
JP (1) | JP6754429B2 (ja) |
CN (1) | CN109416904B (ja) |
WO (1) | WO2018003669A1 (ja) |
Families Citing this family (12)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPWO2019146567A1 (ja) | 2018-01-23 | 2021-01-14 | ローム株式会社 | 半導体装置、それを用いた電子機器、ディスプレイ装置 |
CN111656431A (zh) * | 2018-01-26 | 2020-09-11 | 罗姆股份有限公司 | 电桥电路、使用其的电子设备、显示装置 |
JP6706371B2 (ja) * | 2018-08-08 | 2020-06-03 | シャープ株式会社 | 表示装置およびその制御方法 |
CN108922491A (zh) * | 2018-09-07 | 2018-11-30 | 惠科股份有限公司 | 显示面板、显示装置及驱动方法 |
WO2020153097A1 (ja) * | 2019-01-21 | 2020-07-30 | ローム株式会社 | 半導体装置、それを用いた車載用ディスプレイシステム、電子機器 |
JP7317442B2 (ja) * | 2019-04-16 | 2023-07-31 | アルパイン株式会社 | 表示装置およびアイコンの故障判定方法 |
JP7229646B2 (ja) * | 2019-09-25 | 2023-02-28 | アルパイン株式会社 | 画像表示装置 |
JP7058253B2 (ja) * | 2019-10-09 | 2022-04-21 | 本田技研工業株式会社 | 表示制御装置および情報処理装置 |
EP4167576A4 (en) * | 2020-06-30 | 2023-11-29 | Huawei Technologies Co., Ltd. | IMAGE PROCESSING METHOD AND DEVICE |
US11244646B1 (en) * | 2020-09-16 | 2022-02-08 | Himax Technologies Limited | Display device and display control method |
KR20220080843A (ko) * | 2020-12-08 | 2022-06-15 | 엘지디스플레이 주식회사 | 디스플레이 장치 및 구동 회로 |
US11735080B1 (en) * | 2022-10-20 | 2023-08-22 | Himax Technologies Limited | Display system and panel driving circuit |
Citations (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2001184018A (ja) * | 1999-12-24 | 2001-07-06 | Matsushita Electric Ind Co Ltd | 電子機器の表示機能の自動判定システムおよび自動判定方法 |
JP2002369092A (ja) * | 2001-06-11 | 2002-12-20 | Sony Corp | 表示制御装置および映像表示装置 |
JP2003200757A (ja) * | 2002-01-07 | 2003-07-15 | Denso Corp | 車両用表示装置 |
JP2005091871A (ja) * | 2003-09-18 | 2005-04-07 | Funai Electric Co Ltd | 画像データ圧縮方法 |
JP2008181017A (ja) * | 2007-01-25 | 2008-08-07 | Fujifilm Corp | オンスクリーン表示装置、オンスクリーン表示方法及び撮像装置 |
JP2009135684A (ja) * | 2007-11-29 | 2009-06-18 | Sony Corp | 表示装置及び異常検出方法 |
JP2012035677A (ja) * | 2010-08-04 | 2012-02-23 | Renesas Electronics Corp | 表示制御装置 |
WO2015097855A1 (ja) * | 2013-12-27 | 2015-07-02 | 三菱電機株式会社 | 映像監視装置及び映像監視方法及び映像監視プログラム |
Family Cites Families (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH06317782A (ja) | 1993-03-25 | 1994-11-15 | Toshiba Corp | 表示装置 |
KR100370248B1 (ko) * | 2000-08-08 | 2003-01-30 | 엘지전자 주식회사 | 디지털 텔레비젼 |
JP2002169524A (ja) | 2000-12-01 | 2002-06-14 | Sony Corp | 通信方法および装置、ならびに、表示方法および装置 |
JP4570025B2 (ja) | 2004-02-06 | 2010-10-27 | ルネサスエレクトロニクス株式会社 | コントローラドライバ及び表示パネル駆動方法 |
JP2006246247A (ja) * | 2005-03-04 | 2006-09-14 | Toshiba Corp | 映像信号処理装置及び映像信号処理方法 |
WO2007083597A1 (ja) | 2006-01-17 | 2007-07-26 | Matsushita Electric Industrial Co., Ltd. | 信号処理装置および光ディスク装置 |
CN101331536A (zh) * | 2006-01-17 | 2008-12-24 | 松下电器产业株式会社 | 信号处理装置和光盘装置 |
EP2348746B1 (en) | 2008-11-18 | 2015-03-11 | Panasonic Corporation | Reproduction device, reproduction method, and program for stereoscopic reproduction |
CN101707677B (zh) * | 2009-12-11 | 2011-12-21 | 华亚微电子(上海)有限公司 | Osd控制器 |
-
2017
- 2017-06-22 JP JP2018525124A patent/JP6754429B2/ja active Active
- 2017-06-22 CN CN201780040308.0A patent/CN109416904B/zh active Active
- 2017-06-22 WO PCT/JP2017/023101 patent/WO2018003669A1/ja active Application Filing
-
2018
- 2018-12-27 US US16/233,299 patent/US20190141357A1/en not_active Abandoned
-
2021
- 2021-03-09 US US17/196,521 patent/US11659211B2/en active Active
-
2023
- 2023-04-12 US US18/299,448 patent/US20230254517A1/en active Pending
Patent Citations (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2001184018A (ja) * | 1999-12-24 | 2001-07-06 | Matsushita Electric Ind Co Ltd | 電子機器の表示機能の自動判定システムおよび自動判定方法 |
JP2002369092A (ja) * | 2001-06-11 | 2002-12-20 | Sony Corp | 表示制御装置および映像表示装置 |
JP2003200757A (ja) * | 2002-01-07 | 2003-07-15 | Denso Corp | 車両用表示装置 |
JP2005091871A (ja) * | 2003-09-18 | 2005-04-07 | Funai Electric Co Ltd | 画像データ圧縮方法 |
JP2008181017A (ja) * | 2007-01-25 | 2008-08-07 | Fujifilm Corp | オンスクリーン表示装置、オンスクリーン表示方法及び撮像装置 |
JP2009135684A (ja) * | 2007-11-29 | 2009-06-18 | Sony Corp | 表示装置及び異常検出方法 |
JP2012035677A (ja) * | 2010-08-04 | 2012-02-23 | Renesas Electronics Corp | 表示制御装置 |
WO2015097855A1 (ja) * | 2013-12-27 | 2015-07-02 | 三菱電機株式会社 | 映像監視装置及び映像監視方法及び映像監視プログラム |
Also Published As
Publication number | Publication date |
---|---|
US20230254517A1 (en) | 2023-08-10 |
US20210195250A1 (en) | 2021-06-24 |
JP6754429B2 (ja) | 2020-09-09 |
CN109416904B (zh) | 2022-06-14 |
CN109416904A (zh) | 2019-03-01 |
US20190141357A1 (en) | 2019-05-09 |
WO2018003669A1 (ja) | 2018-01-04 |
US11659211B2 (en) | 2023-05-23 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP6754429B2 (ja) | タイミングコントローラ、それを用いた電子機器、車載用ディスプレイ装置、医療用ディスプレイ装置 | |
US8675738B2 (en) | Video decoding method without using additional buffers for storing scaled frames and system thereof | |
JP6698412B2 (ja) | タイミングコントローラ、それを用いた電子機器、車載用または医療用ディスプレイ装置 | |
US11367415B2 (en) | Semiconductor apparatus | |
US20190047590A1 (en) | In-vehicle timing controller and vehicle using the same | |
KR102642510B1 (ko) | 표시 장치, 영상 데이터 및 커맨드 데이터를 수신하는 방법, 및 영상 데이터 및 커맨드 데이터를 전송하는 방법 | |
WO2019146568A1 (ja) | ブリッジ回路、それを用いた電子機器、ディスプレイ装置 | |
US20240021116A1 (en) | Device and method for detecting screen freeze error of display of vehicle | |
US10235931B2 (en) | Timing controller | |
JP7336325B2 (ja) | 半導体装置、それを用いた自動車、ディスプレイ装置 | |
JP7097507B2 (ja) | 半導体装置、それを用いた車載用ディスプレイシステム、電子機器 | |
JP6184293B2 (ja) | 表示画像生成装置、表示画像生成方法 | |
US11715442B2 (en) | Semiconductor apparatus with OSD function | |
US20080043002A1 (en) | Systems and methods for alternative to serial peripheral interface communication in dumb display driver integrated circuits | |
JP2010128292A (ja) | 画像表示システム | |
CN117097852A (zh) | 一种汽车电子仪表屏的图标显示方法及装置 | |
CN117097851A (zh) | 一种汽车电子仪表屏的图标显示方法及装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20181019 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20191029 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20191227 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20200414 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20200611 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20200804 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20200821 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 6754429 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |