JP7336325B2 - 半導体装置、それを用いた自動車、ディスプレイ装置 - Google Patents

半導体装置、それを用いた自動車、ディスプレイ装置 Download PDF

Info

Publication number
JP7336325B2
JP7336325B2 JP2019167121A JP2019167121A JP7336325B2 JP 7336325 B2 JP7336325 B2 JP 7336325B2 JP 2019167121 A JP2019167121 A JP 2019167121A JP 2019167121 A JP2019167121 A JP 2019167121A JP 7336325 B2 JP7336325 B2 JP 7336325B2
Authority
JP
Japan
Prior art keywords
osd
data
semiconductor device
image data
display
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2019167121A
Other languages
English (en)
Other versions
JP2021043403A (ja
Inventor
恭一 村上
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Rohm Co Ltd
Original Assignee
Rohm Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Rohm Co Ltd filed Critical Rohm Co Ltd
Priority to JP2019167121A priority Critical patent/JP7336325B2/ja
Publication of JP2021043403A publication Critical patent/JP2021043403A/ja
Application granted granted Critical
Publication of JP7336325B2 publication Critical patent/JP7336325B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Instrument Panels (AREA)
  • Memory System (AREA)
  • Controls And Circuits For Display Device (AREA)

Description

本発明は、デジタルビデオ信号のインタフェースを有する半導体装置に関する。
図1は、画像表示システムのブロック図である。画像表示システム100Rは、液晶パネルや有機ELパネルなどのディスプレイパネル102と、ゲートドライバ104、ソースドライバ106、グラフィックコントローラ110、マイコン120、タイミングコントローラ200Rを備える。グラフィックコントローラ110は、ディスプレイパネル102に表示すべきビデオデータを生成する。このビデオデータに含まれるピクセル(RGB)データは、シリアル形式で、タイミングコントローラ200Rに伝送される。
タイミングコントローラ200Rは、ビデオデータを受け、各種の制御/同期信号を生成する。ゲートドライバ104は、タイミングコントローラ200Rからの信号と同期してディスプレイパネル102の走査線Lを順に選択する。またRGBデータは、ソースドライバ106に供給される。
タイミングコントローラ200Rは、受信回路202、送信回路204、ロジック回路210を備える。受信回路202は、グラフィックコントローラ110からシリアル形式でビデオデータを受信する。外付けのROM111には、ディスプレイパネル102のID(識別情報)、解像度やリフレッシュレートなどが格納されている。ロジック回路210は、受信回路202が受信したビデオデータにもとづいて、制御/同期信号を生成する。送信回路204は、制御信号やビデオデータを、ゲートドライバ104およびソースドライバ106に出力する。
タイミングコントローラ200Rには、受信回路202が受信するビデオデータとは別に、あらかじめ決められた文字、図形、アイコン(以下、単にOSDキャラクタと称する)などを表示するOSD(On Screen Display)機能が要求される場合がある。このためにロジック回路210は、OSD回路212を備える。
ROM111には、OSDキャラクタのビットマップデータが格納されている。タイミングコントローラ200Rは、ビデオデータとは別に、マイコン120から入力される制御信号に応じた図形のビットマップデータをROM111から読み出し、ディスプレイパネル102に表示させる。
特開平6-317782号公報 特開2002-169524号公報
図1の画像表示システム100Rは、以下のシーケンスで起動する。画像表示システム100の電源が投入されると、グラフィックコントローラ110、マイコン120、タイミングコントローラ200Rそれぞれが起動する。一般的にはグラフィックコントローラ110の起動時間は数秒のオーダーであり、起動開始から数秒間の間は、グラフィックコントローラ110が生成する画像をディスプレイに表示することはできず、画面はブラックアウトしている。
これに対してマイコン120の起動時間は、数十ms~数百msのオーダーである。したがって、マイコン120の起動完了後であれば、タイミングコントローラ200Rは、マイコン120の制御にもとづいて、OSDキャラクタをディスプレイに表示することができる。ただしOSD制御のためにマイコン120の起動完了を待つ必要があるため、起動から数百msの間は、ブラックアウトが避けられない。
本発明は係る課題に鑑みてなされたものであり、そのある態様の例示的な目的のひとつは、起動時の画面のブラックアウト時間を短縮することが可能な半導体装置の提供にある。
本発明のある態様は、半導体装置に関する。半導体装置は、通常状態においてビデオデータを受信するビデオ入力インタフェースと、複数のOSD(On Screen Display)キャラクタそれぞれの画像データおよび表示フラグを格納するための内部メモリと、表示フラグが真であるOSDキャラクタの画像データを、ビデオデータに重畳するOSDコントローラと、複数のOSDキャラクタそれぞれの画像データおよび表示フラグを含むキャラクタデータを格納する外付けの不揮発性メモリとのインタフェースである外部メモリコントローラと、を備える。外部メモリコントローラは、起動時に、不揮発性メモリから、複数のOSDキャラクタの画像データをロードして内部メモリに格納し、複数のOSDキャラクタの画像データのロードの完了後に、複数のOSDキャラクタの表示フラグをロードして内部メモリに格納する。
この態様によると、マイコンの起動を待たずに、複数のOSDキャラクタを、まとめて表示することができるようになり、起動時のブラックアウト時間を短縮できる。
不揮発性メモリは、起動時において外部メモリコントローラがまとめてロードおよび表示すべきOSDキャラクタのセットを指定する選択データをさらに格納してもよい。外部メモリコントローラは、起動時に、不揮発性メモリから、キャラクタデータに先行して選択データをロードし、当該選択データが指定するOSDキャラクタの画像データをロードし、続いて選択データが指定するOSDキャラクタの表示フラグをロードしてもよい。これにより起動時に一斉表示するOSDキャラクタを指定することができる。
不揮発性メモリは、複数の選択データを格納してもよい。外部メモリコントローラは、複数の選択データを順に処理してもよい。これにより、OSDキャラクタを複数回に分けて一斉表示できる。
半導体装置は、OSDキャラクタの画像データを圧縮する画像エンコーダをさらに備えてもよい。キャラクタデータは、画像データの圧縮の可否を示す圧縮フラグをさらに含んでもよい。外部メモリコントローラは、圧縮フラグを画像データとともに先行してロードし、画像エンコーダは、各OSDキャラクタについて、圧縮フラグが真であるときに、画像データを圧縮して、内部メモリに格納してもよい。
なお、以上の構成要素を任意に組み合わせたもの、あるいは本発明の表現を、方法、装置などの間で変換したものもまた、本発明の態様として有効である。
本発明のある態様によれば、起動時の画面のブラックアウト時間を短縮できる。
画像表示システムのブロック図である。 実施の形態に係る半導体装置を備える画像表示システムのブロック図である。 複数のOSDキャラクタのキャラクタデータを格納する不揮発性メモリを示す図である。 図2の画像表示システムの起動時の動作を示す図である。 比較技術1に係る起動時のOSDシーケンスを示す図である。 比較技術2に係る起動時のOSDシーケンスを示す図である。 変形例1に係る半導体装置のブロック図である。 変形例2に係る半導体装置の動作を説明する図である。 変形例3に係る半導体装置の動作を説明する図である。 図10(a)~(d)は、半導体装置の具体的なアプリケーションを示す図である。 タイミングコントローラの構成例を示すブロック図である。 図12(a)~(c)は、実施の形態に係る車載用ディスプレイ装置を示す図である。 電子機器を示す斜視図である。
以下、本発明を好適な実施の形態をもとに図面を参照しながら説明する。各図面に示される同一または同等の構成要素、部材、処理には、同一の符号を付するものとし、適宜重複した説明は省略する。また、実施の形態は、発明を限定するものではなく例示であって、実施の形態に記述されるすべての特徴やその組み合わせは、必ずしも発明の本質的なものであるとは限らない。
本明細書において、「部材Aが、部材Bと接続された状態」とは、部材Aと部材Bが物理的に直接的に接続される場合のほか、部材Aと部材Bが、電気的な接続状態に影響を及ぼさず、あるいは機能を阻害しない他の部材を介して間接的に接続される場合も含む。
同様に、「部材Cが、部材Aと部材Bの間に設けられた状態」とは、部材Aと部材C、あるいは部材Bと部材Cが直接的に接続される場合のほか、電気的な接続状態に影響を及ぼさず、あるいは機能を阻害しない他の部材を介して間接的に接続される場合も含む。
図2は、実施の形態に係る半導体装置300を備える画像表示システム100のブロック図である。画像表示システム100は、半導体装置300およびグラフィックコントローラ110、マイコン(プロセッサ)120、不揮発性メモリ140を備える。
グラフィックコントローラ110は、GPU(Graphics Processing Unit)などであり、ビデオデータSを生成する。グラフィックコントローラ110は、HDMI(登録商標)規格やDisplayPort規格あるいはDVI(Digital Visual Interface)規格に準拠したトランスミッタ(ビデオ出力インタフェース)を含み、ビデオ伝送ライン112を介して半導体装置300と接続される。ビデオデータSを含むデジタルビデオ信号は、シリアル形式で半導体装置300に伝送される。
マイコン(プロセッサ)130は、画像表示システム100を統合的に制御する。マイコン120と半導体装置300とは、ビデオ伝送ライン112とは別系統の制御ライン122を介して接続される。制御ライン122には、ICインタフェースやSPIを用いることができる。
半導体装置300は、通常の動作状態において、グラフィックコントローラ110からビデオデータSを受信し、マイコン120による制御に応答して、ビデオデータSにOSDキャラクタの画像データをオーバーレイするOSD機能を備える。
不揮発性メモリ140は、複数のOSDキャラクタOC~OCそれぞれのキャラクタデータを格納する。不揮発性メモリ140は、その限りでないが、フラッシュメモリやEEPROM(Electrically Erasable Programmable Read-Only Memory)であってもよい。
図3は、複数のOSDキャラクタのキャラクタデータを格納する不揮発性メモリ140を示す図である。各OSDキャラクタOCのキャラクタデータは、シンボルヘッダSB、表示フラグHB0、画像データDBを含む。
(i)シンボルヘッダSBは、キャラクタデータの先頭を表す。
(ii)表示フラグHB0は、OSDキャラクタOCの表示のオン、オフを指定する。たとえば値1=表示、0=非表示である。後述のように、起動時には、この表示フラグHB0が半導体装置300にロードされて、OSDキャラクタの表示が制御される。したがって表示フラグHB0には、半導体装置300の起動時に、OSDキャラクタOCを表示したい場合、1、表示しない場合には0が格納される。
(iii)画像データDBは、OSDキャラクタの画像データである。画像データ形式は特に限定ないが、たとえばビットマップデータであってもよい。
以下、i番目のOSDキャラクタOCの画像データをDB[i]、表示フラグをHB0[i]のように表記する。
続いて半導体装置300の構成を説明する。半導体装置300は、ビデオ入力インタフェース302、制御入力インタフェース304、内部メモリ306、OSDコントローラ308、外部メモリコントローラ310を備える。
ビデオ入力インタフェース302は、ビデオ伝送ライン112を介してグラフィックコントローラ110と接続され、通常状態において、ビデオデータSを含むデジタルビデオ信号を受信する。ビデオ入力インタフェース302は、HDMI、DisplayPort規格あるいはDVIなどのレシーバを含む。
制御入力インタフェース304は、制御ライン122を介してマイコン120と接続される。制御入力インタフェース304は、レジスタアクセス型のインタフェースを用いることができ、たとえばSPI(Serial Peripheral Interface)またはIC(Inter-Integrated Circuit)インタフェースが好適であるがその限りでない。
なお制御入力インタフェース304の形式は、レジスタアクセス型には限定されない。たとえばビデオ伝送ライン112と同様に、差動シリアル伝送を用いてもよいし、任意のインタフェースで設計することができる。
内部メモリ306は、複数のOSDキャラクタOC~OCそれぞれの画像データDB[1]~DB[N]および表示フラグHB0[1]~HB0[N]を格納するためのアドレス空間を有する。外部のマイコン120は、制御入力インタフェース304を介して内部メモリ306にアクセス可能であり、各OSDキャラクタの表示フラグHB0の値を書き換えることにより、各OSDキャラクタの表示、非表示を制御可能となっている。内部メモリ306はその限りでないがSRAM(Static Random Access Memory)であってもよい。
OSDコントローラ308は、内部メモリ306を参照し、表示フラグHB0が真(1)であるOSDキャラクタの画像データDBを読み出し、ビデオデータSに重畳する。OSDコントローラ308の処理は公知技術を用いればよく、特に限定されない。たとえばOSDコントローラ308は、ビデオデータSのうち、画像データDBをオーバーレイすべき領域の輝度値を、画像データDBの輝度値に置換してもよい。
あるいはアルファブレンディングによって、OSDキャラクタを、透明あるいは半透明で表示してもよい。これにより、画像データDBの背景を透明あるいは半透明として、フレームデータに重ねて表示できる。
OSDコントローラ308による処理を経たビデオデータSは、図示しない回路ブロックを経由して外部のディスプレイパネルに供給される。
なお画像データDBの表示位置を、マイコン120によって制御可能としてもよい。この場合、内部メモリ306に、OSDキャラクタごとの表示位置を指定する位置データを格納するアドレスを追加し、マイコン120が、この位置データを書き換えることにより、位置を設定してもよい。
外部メモリコントローラ310は、外付けの不揮発性メモリ140とのインタフェースである。
外部メモリコントローラ310は、起動時に、不揮発性メモリ140から、複数のOSDキャラクタOC~OCの画像データDBをロードして内部メモリ306に格納する。そして、複数のOSDキャラクタOC~OCの画像データDBのロードの完了後に、複数のOSDキャラクタOC~OCの表示フラグHB0をロードして内部メモリ306に格納する。
以上が半導体装置300および画像表示システム100の構成である。続いて画像表示システム100の動作を説明する。
図4は、図2の画像表示システム100の起動時の動作を示す図である。半導体装置300の外部メモリコントローラ310は、起動時に、複数のOSDキャラクタOC~OCの画像データDB[1]~DB[N]を順にロードする。複数の画像データDB1[1]~DB1[N]のロード時間は、OSDキャラクタのサイズに応じて異なっているが、数十ms~数百msのオーダーである。
そしてロードが完了すると、複数のOSDキャラクタOC~OCの表示フラグHB0[1]~HB0[N]を順にロードする。表示フラグHB0[i]が内部メモリ306にロードされた時点で、その値が1であれば、OSDコントローラ308は、画像データDB[i]を直ちに表示する。1個の表示フラグHB0のロード時間は、1μsより短い(<1μs)。したがって、複数の表示フラグHB0[1]~HB0[N]全部のロード時間は、せいぜい数十~数百μsのオーダーであり、複数の画像データDB[1]~DB[N]の表示タイミングのタイムラグは無視することができ、実質的に同時に、一斉に表示されることとなる。
以上が半導体装置300の動作である。この半導体装置300によれば、マイコン120の起動を待たずに、複数のOSDキャラクタOC~OCを、まとめて一斉に表示することができるようになる。これにより起動時のディスプレイパネルのブラックアウト時間を短縮できる。
半導体装置300の利点は、以下で説明する比較技術との対比によって一層明確となる。
(比較技術1)
図5は、比較技術1に係る起動時のOSDシーケンスを示す図である。比較技術1では、半導体装置300の起動時に、OSDキャラクタごとに、画像データDBと表示フラグHB0がセットでロードされる。
具体的には、はじめに先頭のOSDキャラクタOCの画像データDB[1]がロードされ、続いてその表示フラグHB0[1]がロードされる。続いて二番目のOSDキャラクタOCの画像データDB[2]がロードされ、続いてその表示フラグHB0[2]がロードされる。この動作が、最後のOSDキャラクタOCまで繰り返される。
比較技術1では、OSDキャラクタごとに、画像データとそれに続く表示フラグのロードが完了するたびに、そのOSDキャラクタが表示されることとなる。つまり、複数のOSDキャラクタの表示タイミングはバラバラとなる。上述したように、画像データのサイズはOSCキャラクタごとに異なるため、表示タイミングも不均等となってしまい、見栄えが悪くなる。
さらに、OSDキャラクタのサイズが大きすぎる場合、ひとつのOSDキャラクタを複数の部分に分割して定義しておく必要がある。この場合に比較技術1のシーケンスを採用すると、ひとつのOSDキャラクタが部分ごとに時間差で表示されてしまい、見栄えが悪い。
実施の形態に係る半導体装置300によれば、比較技術1の問題を解決できる。
(比較技術2)
図6は、比較技術2に係る起動時のOSDシーケンスを示す図である。比較技術2では、半導体装置300の起動時に、OSDキャラクタごとに、画像データDBと表示フラグHB0がセットでロードされるが、不揮発性メモリ140に格納される表示フラグHB0[1]~HB0[N]はすべて0(偽)となっている。
具体的には、はじめに先頭のOSDキャラクタOCの画像データDB[1]がロードされ、続いてその表示フラグHB0[1]がロードされる。続いて二番目のOSDキャラクタOCの画像データDB[2]がロードされ、続いてその表示フラグHB0[2]がロードされる。この動作が、最後のOSDキャラクタOCまで繰り返される。
比較技術2では、表示フラグHB0[1]~HB0[N]が0であるから、すべてのキャラクタデータのロードが完了した時点において、いかなるOSDキャラクタも表示されない。
その後、マイコン120の起動が完了すると、マイコン120が内部メモリ306にアクセスし、表示フラグHB0[1]~HB0[N]の値を1に書き換える。これにより、複数のOSDキャラクタが一斉に表示される。
比較技術2では、複数のOSDキャラクタを一斉に表示させることが可能であるが、マイコンの起動完了を待たなければならず、ブラックアウト時間が長くなる。それに加えて、マイコン120の処理が、表示フラグHB0[1]~HB0[N]の書き換え処理に占有されるため、マイコン120が実行すべき他の処理が遅れることとなる。
実施の形態に係る半導体装置300によれば、マイコン120による制御に頼らずに、短いブラックアウト時間で複数のOSDキャラクタを一斉表示できる。
続いて半導体装置300の変形例を説明する。
(変形例1)
図7は、変形例1に係る半導体装置300Aのブロック図である。OSDキャラクタの個数Nが多かったり、キャラクタの画像データのサイズが大きいと、内部メモリ306の容量が大きくなり、半導体装置300のコストアップの要因となる。そこで半導体装置300Aは、不揮発性メモリ140からロードした画像データDB[1]~DB[N]をエンコード(圧縮)するエンコーダ312を備え、圧縮後の画像データDB[1]~DB[N]を内部メモリ306に格納する。エンコードの方式は特に限定されないが、ランレングス圧縮が好適である。
OSDコントローラ308は、エンコーダ312に対応するデコーダ314を含む。デコーダ314は、内部メモリ306から圧縮された画像データを読み出し、それをデコード(解凍)してビデオデータSにオーバーレイする。
不揮発性メモリ140に格納されるキャラクタデータは、画像データDB、表示フラグHB0に加えて、圧縮フラグHB1を含む。圧縮フラグHB1は、画像データDBの圧縮の可否を示す。
外部メモリコントローラ310は、起動時に、圧縮フラグHB1を画像データDBとともに先行してロードする。そしてエンコーダ312は、圧縮フラグHB1が1(真)である画像データDBを圧縮し、内部メモリ306に格納する。圧縮フラグHB1が0(偽)であるOSDキャラクタについては、画像データDBを非圧縮のまま内部メモリ306に格納する。なおエンコーダ312およびデコーダ314が、複数の圧縮/解凍方式をサポートする場合、圧縮フラグHB1は、圧縮方式を指定するデータを含んでもよい。
この半導体装置300Aによれば、内部メモリ306の容量を削減することができる。
(変形例2)
図2の半導体装置300では、起動時に複数OSDキャラクタOC~OCの全部を一斉に表示したが、半導体装置300Bは、それらの一部分のみを選択的に一斉表示する機能をサポートする。
不揮発性メモリ140は、キャラクタデータに加えて、選択データSELをさらに含む。選択データSELは、起動時において外部メモリコントローラ310がまとめてロードおよび表示すべきOSDキャラクタのセットを指定するデータである。
選択データSELの形式は特に限定されないが、たとえばロードすべきキャラクタの先頭の識別子Xと、ロードすべきキャラクタデータの個数Yを含んでもよい。
外部メモリコントローラ310は、起動時に不揮発性メモリ140から、キャラクタデータに先行して選択データSELをロードする。そして選択データSELが指定するOSDキャラクタの画像データDBをロードし、続いて選択データSELが指定するOSDキャラクタの表示フラグHB0をロードする。
図8は、変形例2に係る半導体装置300の動作を説明する図である。はじめに、外部メモリコントローラ310は、選択データSELをロードする。この選択データSELは、X=11番目のOSDキャラクタを先頭として、連続するY=3個のキャラクタデータをロードすべきことを示している。この選択データSELにもとづいて、はじめに11番目~13番目のキャラクタデータの画像データDB[11]~DB[13]がロードされ、続いて11番目~13番目のキャラクタデータの表示フラグHB0[11]~HB0[13]がロードされる。
この変形例2によれば起動時に一斉表示するOSDキャラクタを指定することができる。
(変形例3)
変形例3では、不揮発性メモリ140に、複数M個の選択データSEL~SELが格納される。外部メモリコントローラ310は、複数の選択データSEL~SELを順に処理する。
図9は、変形例3に係る半導体装置300の動作を説明する図である。ここでは3個の選択データSEL~SELが用意されているものとする。はじめに、外部メモリコントローラ310は、1番目の選択データSELをロードする。この選択データSELは、X=1番目のOSDキャラクタを先頭として、連続するY=10個のキャラクタデータをロードすべきことを示している。この選択データSELにもとづいて、はじめに1番目~10番目のキャラクタデータの画像データDB[1]~DB[10]がロードされる。
続いて1番目~10番目のキャラクタデータの表示フラグHB0[1]~HB0[10]がロードされる。この段階で、10個のOSDキャラクタOC~OC10のうち、表示フラグが1であるものが一斉に表示される。
1番目の選択データSELの処理が完了すると、外部メモリコントローラ310は2番目の選択データSELをロードする。この選択データSELは、X=11番目のOSDキャラクタを先頭として、連続するY=10個のキャラクタデータをロードすべきことを示している。この選択データSELにもとづいて、はじめに11番目~20番目のキャラクタデータの画像データDB[11]~DB[20]がロードされる。
続いて11番目~20番目のキャラクタデータの表示フラグHB0[11]~HB0[20]がロードされる。この段階で、10個のOSDキャラクタOC11~OC20のうち、表示フラグが1であるものが一斉に表示される。
2番目の選択データSELの処理が完了すると、外部メモリコントローラ310は3番目の選択データSELをロードする。この選択データSELは、X=25番目のOSDキャラクタを先頭として、連続するY=6個のキャラクタデータをロードすべきことを示している。この選択データSELにもとづいて、はじめに25番目~30番目のキャラクタデータの画像データDB[25]~DB[30]がロードされる。
続いて25番目~30番目のキャラクタデータの表示フラグHB0[25]~HB0[30]がロードされる。この段階で、6個のOSDキャラクタOC25~OC30のうち、表示フラグが1であるものが一斉に表示される。
この変形例3によれば、OSDキャラクタを複数M回に分けて一斉表示できる。
続いて半導体装置300のアプリケーションを説明する。図10(a)~(d)は、半導体装置300の具体的なアプリケーションを示す図である。図10(a)において、半導体装置300は、タイミングコントローラ200である。タイミングコントローラ200は、グラフィックコントローラ110からのデジタルビデオ信号Sを受け、ゲートドライバ104およびソースドライバ106を制御する。
図10(b)において、半導体装置300は、ブリッジチップ150である。ブリッジチップ150は、グラフィックコントローラ110とタイミングコントローラ200の間に設けられ、グラフィックコントローラ110の出力インタフェースと、タイミングコントローラの入力インタフェースの橋渡しをする。
図10(c)において、半導体装置300は、ブリッジチップ160である。ブリッジチップ160は、グラフィックコントローラ110からのビデオ信号を、複数系統に分岐する。ブリッジチップ160は、複数の系統に、入力されたビデオ信号と同じビデオ信号を分配してもよい。あるいは、ブリッジチップ160は、入力されたビデオ信号を複数の領域(画面)に分割して、複数の系統に分配してもよい。
図10(d)において、半導体装置300は、ワンチップドライバ170である。ワンチップドライバ170は、タイミングコントローラの機能とディスプレイドライバ(ソースドライバ)の機能を備える。
図10(a)~(d)の画像表示システムは、車載用ディスプレイや医療用ディスプレイ、テレビ、PC用のディスプレイを初めとするさまざまなディスプレイ装置に用いることができる。あるいは、画像表示システムは、ノートコンピュータやタブレット端末、スマートフォン、デジタルカメラやデジタルビデオカメラなどの電子機器に内蔵することもできる。
図11は、タイミングコントローラ200の構成例を示すブロック図である。タイミングコントローラ200は、グラフィックコントローラ110からのデジタルビデオ信号Sを受け、ひとつまたは複数のソースドライバ106にビデオデータS3Aを供給し、ゲートドライバ104およびひとつまたは複数のソースドライバ106に制御/同期信号S3Bを出力する。
タイミングコントローラ200は、上述したビデオ入力インタフェース302、制御入力インタフェース304、内部メモリ306、OSDコントローラ308、外部メモリコントローラ310に加えて、メインロジック320および出力インタフェース330を備える。
メインロジック320は、ビデオデータS(フレームデータ)あるいはOSD処理後のビデオデータSにさまざまな信号処理を施す。メインロジック320の信号処理は特に限定されず、公知技術を用いればよいが、たとえば、γ(ガンマ)補正、FRC(Frame Rate Control)処理、RGBマッピングなどが例示される。出力インタフェース330は、メインロジック320の処理後の出力ビデオデータS3Aをソースドライバ106に出力する。またメインロジック320は、ゲートドライバ104やソースドライバ106に供給すべき制御/同期信号S3Bを生成する。
(用途)
半導体装置300は、車載用ディスプレイ装置に用いることができる。図12(a)は、実施の形態に係る車載用ディスプレイ装置600を示す図である。車載用ディスプレイ装置600は、コクピット正面のコンソール602に埋め込まれており、車両側のプロセッサから、スピードメータ604、エンジンの回転数を示すタコメータ606、燃料の残量608、ハイブリッド自動車や電気自動車にあってはバッテリの残量などを含むビデオデータSを受け、それを表示する(図12(a))。
従来では、図12(b)に示すような、何らかの異常や、バッテリ上がりを示す表示灯や警告灯(以下、単に警告灯と総称する)は、ディスプレイパネルの外に、独立したLEDを用いて表示していた。ディスプレイパネル上に警告灯を表示させない理由は以下の通りである。すなわち半導体装置300(タイミングコントローラ200)とグラフィックコントローラ110の間は、差動シリアルインタフェースで接続され、システムの起動開始から、タイミングコントローラ200とグラフィックコントローラ110の間のシリアルインタフェースのリンクが確立するまでの間、ビデオデータの伝送ができず、したがってディスプレイパネル102に画像を表示できない。あるいは、一旦リンクが確立した後に、ノイズなどの影響でリンクが切断されると、再びリンクが確立するまでの間、ディスプレイパネル102に画像を表示できない。そのほか、ケーブルの抜け、断線が生じた場合、シリアルインタフェースやグラフィックコントローラ110の一部が故障した場合も同様である。これらのように、画像が表示できない状態を、「表示不能状態」と称する。
警告灯は、ドライバに知らせるべき重要な情報を含んでいるため、表示不能状態であっても点灯可能であることが要求される。かかる事情から警告灯はディスプレイパネルの外部に設ける必要があった。
これに対して、実施の形態に係るタイミングコントローラ200あるいは半導体装置300のその他の形態を利用し、OSD用の画像データDBとして、警告灯を、ディスプレイパネル上に表示することが可能となる。OSDの表示には、差動シリアルインタフェースの通信を必要としないからである。これによりLEDやその駆動回路が不要となるため、コストを下げることができる。またICなどのECUの標準機能を用いることができるため、さらにコストを下げることができる。
また、車載用ディスプレイ装置600において、ビデオデータSが表示できない状況(表示不能状態)が生ずると、ディスプレイパネル102がブラックアウトし、運転に支障をきたす。そこで数字やアルファベットなどを、OSD用の画像データDBとして用意しておいてもよい。図12(c)に示すように、走行中に何らかの異常が発生し、スピードメータ604やタコメータ606が表示不能となった場合に、OSD機能を利用して、車速情報610やエンジンの回転数の情報612をリアルタイムで表示することができ、安全性を高めることができる。
あるいは、自動車のイグニションオンに際して、車載用ディスプレイ装置600が起動する際に、ビデオデータSを表示できるようになるまでの間、”PLEASE WAIT...”や、現在の時刻などの文字列を、OSD機能を利用して表示することが可能となる。
特に、半導体装置300のアーキテクチャを採用することにより、マイコンの起動を待たずに高速に、ディスプレイパネルにOSDキャラクタを表示することが可能となる。したがって、イグニッションオンの後に瞬時に、ディスプレイパネルに各種警告灯などを一斉点灯したり、あるいは自動車メーカあるいは車種固有のロゴなどを表示させることができる。
半導体装置300の一形態であるタイミングコントローラ200は、医療用ディスプレイ装置に用いることもできる。医療用ディスプレイ装置は、診察、治療あるいは手術中に、医師や看護師が必要な情報を表示する。医療用ディスプレイ装置においては、ビデオデータSを表示できない状況においても、重要な情報(たとえば患者の心拍数、血圧など)をOSD機能を用いて表示することが可能となる。
図13は、電子機器500を示す斜視図である。図13の電子機器500は、ラップトップコンピュータやタブレット端末、スマートフォン、ポータブルゲーム機、オーディオプレイヤなどであり得る。電子機器500は、筐体502に内蔵されたグラフィックコントローラ110、ディスプレイパネル102、ゲートドライバ104、ソースドライバ106を備える。タイミングコントローラ200とグラフィックコントローラ110の間には、差動トランスミッタ、伝送路および差動レシーバを含む伝送装置130が設けられてもよい。
実施の形態にもとづき、具体的な語句を用いて本発明を説明したが、実施の形態は、本発明の原理、応用を示しているにすぎず、実施の形態には、請求の範囲に規定された本発明の思想を逸脱しない範囲において、多くの変形例や配置の変更が認められる。
100 画像表示システム
102 ディスプレイパネル
104 ゲートドライバ
106 ソースドライバ
110 グラフィックコントローラ
112 ビデオ伝送ライン
120 マイコン
122 制御ライン
140 不揮発性メモリ
200 タイミングコントローラ
300 半導体装置
302 ビデオ入力インタフェース
304 制御入力インタフェース
306 内部メモリ
308 OSDコントローラ
310 外部メモリコントローラ
312 エンコーダ
314 デコーダ
500 電子機器
600 車載用ディスプレイ装置

Claims (8)

  1. 通常状態においてビデオデータを受信するビデオ入力インタフェースと、
    複数のOSD(On Screen Display)キャラクタそれぞれの画像データおよび表示フラグを格納するための内部メモリと、
    前記表示フラグが真である前記OSDキャラクタの前記画像データを、前記ビデオデータに重畳するOSDコントローラと、
    前記複数のOSDキャラクタそれぞれの前記画像データおよび前記表示フラグを含むキャラクタデータを格納する外付けの不揮発性メモリとのインタフェースである外部メモリコントローラと、
    を備え、
    前記外部メモリコントローラは、起動時に、前記不揮発性メモリから、前記複数のOSDキャラクタの前記画像データをロードして前記内部メモリに格納し、前記複数のOSDキャラクタの前記画像データのロードの完了後に、前記複数のOSDキャラクタの前記表示フラグをロードして前記内部メモリに格納し、
    前記不揮発性メモリは、起動時において前記外部メモリコントローラがまとめてロードおよび表示すべき前記OSDキャラクタのセットを指定する選択データをさらに格納しており、
    前記外部メモリコントローラは、起動時に、前記不揮発性メモリから、前記キャラクタデータに先行して前記選択データをロードし、前記選択データが指定するOSDキャラクタの前記画像データをロードし、続いて前記選択データが指定するOSDキャラクタの前記表示フラグをロードすることを特徴とする半導体装置。
  2. 前記不揮発性メモリは、複数の前記選択データを格納しており、
    前記外部メモリコントローラは、複数の前記選択データを順に処理することを特徴とする請求項に記載の半導体装置。
  3. 前記OSDキャラクタの前記画像データを圧縮する画像エンコーダをさらに備え、
    前記キャラクタデータは、前記画像データの圧縮の可否を示す圧縮フラグをさらに含み、
    前記外部メモリコントローラは、前記圧縮フラグを前記画像データとともに先行してロードし、
    前記画像エンコーダは、各OSDキャラクタについて、前記圧縮フラグが真であるときに、前記画像データを圧縮して、前記内部メモリに格納することを特徴とする請求項1または2に記載の半導体装置。
  4. タイミングコントローラであることを特徴とする請求項1からのいずれかに記載の半導体装置。
  5. タイミングコントローラとソースドライバの機能を備えるワンチップドライバであることを特徴とする請求項1からのいずれかに記載の半導体装置。
  6. ブリッジ回路であることを特徴とする請求項1からのいずれかに記載の半導体装置。
  7. 請求項1からのいずれかに記載の半導体装置を備えることを特徴とするディスプレイ装置。
  8. 請求項1からのいずれかに記載の半導体装置を備えることを特徴とする自動車。
JP2019167121A 2019-09-13 2019-09-13 半導体装置、それを用いた自動車、ディスプレイ装置 Active JP7336325B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2019167121A JP7336325B2 (ja) 2019-09-13 2019-09-13 半導体装置、それを用いた自動車、ディスプレイ装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2019167121A JP7336325B2 (ja) 2019-09-13 2019-09-13 半導体装置、それを用いた自動車、ディスプレイ装置

Publications (2)

Publication Number Publication Date
JP2021043403A JP2021043403A (ja) 2021-03-18
JP7336325B2 true JP7336325B2 (ja) 2023-08-31

Family

ID=74864031

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2019167121A Active JP7336325B2 (ja) 2019-09-13 2019-09-13 半導体装置、それを用いた自動車、ディスプレイ装置

Country Status (1)

Country Link
JP (1) JP7336325B2 (ja)

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008216660A (ja) 2007-03-05 2008-09-18 Hitachi Kokusai Electric Inc 画像表示方法及び画像表示プログラム
US20180012569A1 (en) 2016-07-06 2018-01-11 American Megatrends, Inc. On-screen display at thin client
WO2019146567A1 (ja) 2018-01-23 2019-08-01 ローム株式会社 半導体装置、それを用いた電子機器、ディスプレイ装置

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008216660A (ja) 2007-03-05 2008-09-18 Hitachi Kokusai Electric Inc 画像表示方法及び画像表示プログラム
US20180012569A1 (en) 2016-07-06 2018-01-11 American Megatrends, Inc. On-screen display at thin client
WO2019146567A1 (ja) 2018-01-23 2019-08-01 ローム株式会社 半導体装置、それを用いた電子機器、ディスプレイ装置

Also Published As

Publication number Publication date
JP2021043403A (ja) 2021-03-18

Similar Documents

Publication Publication Date Title
US11659211B2 (en) Semiconductor apparatus for image transmission
US11403984B2 (en) Method for controlling display and electronic device supporting the same
US6937232B2 (en) Overdrive system and method of operating overdrive system
CN111976482A (zh) 一种车载仪表屏和中控娱乐屏的双屏交互系统及方法
CN101069148A (zh) 显示装置和其控制方法
JP6698412B2 (ja) タイミングコントローラ、それを用いた電子機器、車載用または医療用ディスプレイ装置
JP4459288B1 (ja) 情報処理システム、情報処理装置および情報処理方法
US11151929B2 (en) Control method and control circuit for display device
US11367415B2 (en) Semiconductor apparatus
US11335229B2 (en) Display for controlling operation of gamma block on basis of indication of content, and electronic device comprising said display
JP7336325B2 (ja) 半導体装置、それを用いた自動車、ディスプレイ装置
US10504417B2 (en) Low latency display system and method
US11361737B2 (en) Bridge circuit
US11715442B2 (en) Semiconductor apparatus with OSD function
US20230237947A1 (en) Display device and method of driving the same
US20240112606A1 (en) Image processing device, operating method thereof, and display system including image processing device
US20110254817A1 (en) Display, control circuit thereof, and method of displaying image data
CN113544002B (zh) 半导体装置、使用了它的车载用显示器系统、电子设备
JP2010128292A (ja) 画像表示システム
KR20050092917A (ko) 비쥬얼 시스템의 화상 데이터 처리 방법
JPH07191953A (ja) 画像表示用ワンチップマイクロコンピュータ
JP2005099796A (ja) イメージデータ及び/又はosdデータの保存空間節約型ディスプレイ駆動チップ、及びその駆動方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20220808

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20230328

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20230418

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20230523

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20230815

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20230821

R150 Certificate of patent or registration of utility model

Ref document number: 7336325

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150