JP2021043403A - 半導体装置、それを用いた自動車、ディスプレイ装置 - Google Patents

Abstract

【課題】起動時の画面のブラックアウト時間を短縮することが可能な半導体装置を提供する。【解決手段】半導体装置３００において、ビデオ入力インタフェース３０２は、通常状態においてビデオデータを受信する。内部メモリ３０６は、複数のＯＳＤ（On Screen Display）キャラクタそれぞれの画像データおよび表示フラグを格納する。ＯＳＤコントローラ３０８は、表示フラグが真であるＯＳＤキャラクタの画像データを、ビデオデータに重畳する。外部メモリコントローラ３１０は、外付けの不揮発性メモリ１４０とのインタフェースである。外部メモリコントローラ３１０は、起動時に、不揮発性メモリ１４０から、複数のＯＳＤキャラクタの画像データをロードして内部メモリ３０６に格納し、複数のＯＳＤキャラクタの画像データのロードの完了後に、複数のＯＳＤキャラクタの表示フラグをロードして内部メモリ３０６に格納する。【選択図】図２

Description

本発明は、デジタルビデオ信号のインタフェースを有する半導体装置に関する。

図１は、画像表示システムのブロック図である。画像表示システム１００Ｒは、液晶パネルや有機ＥＬパネルなどのディスプレイパネル１０２と、ゲートドライバ１０４、ソースドライバ１０６、グラフィックコントローラ１１０、マイコン１２０、タイミングコントローラ２００Ｒを備える。グラフィックコントローラ１１０は、ディスプレイパネル１０２に表示すべきビデオデータを生成する。このビデオデータに含まれるピクセル（ＲＧＢ）データは、シリアル形式で、タイミングコントローラ２００Ｒに伝送される。

タイミングコントローラ２００Ｒは、ビデオデータを受け、各種の制御／同期信号を生成する。ゲートドライバ１０４は、タイミングコントローラ２００Ｒからの信号と同期してディスプレイパネル１０２の走査線Ｌ_Ｓを順に選択する。またＲＧＢデータは、ソースドライバ１０６に供給される。

タイミングコントローラ２００Ｒは、受信回路２０２、送信回路２０４、ロジック回路２１０を備える。受信回路２０２は、グラフィックコントローラ１１０からシリアル形式でビデオデータを受信する。外付けのＲＯＭ１１１には、ディスプレイパネル１０２のＩＤ（識別情報）、解像度やリフレッシュレートなどが格納されている。ロジック回路２１０は、受信回路２０２が受信したビデオデータにもとづいて、制御／同期信号を生成する。送信回路２０４は、制御信号やビデオデータを、ゲートドライバ１０４およびソースドライバ１０６に出力する。

タイミングコントローラ２００Ｒには、受信回路２０２が受信するビデオデータとは別に、あらかじめ決められた文字、図形、アイコン（以下、単にＯＳＤキャラクタと称する）などを表示するＯＳＤ（On Screen Display）機能が要求される場合がある。このためにロジック回路２１０は、ＯＳＤ回路２１２を備える。

ＲＯＭ１１１には、ＯＳＤキャラクタのビットマップデータが格納されている。タイミングコントローラ２００Ｒは、ビデオデータとは別に、マイコン１２０から入力される制御信号に応じた図形のビットマップデータをＲＯＭ１１１から読み出し、ディスプレイパネル１０２に表示させる。

特開平６−３１７７８２号公報 特開２００２−１６９５２４号公報

図１の画像表示システム１００Ｒは、以下のシーケンスで起動する。画像表示システム１００の電源が投入されると、グラフィックコントローラ１１０、マイコン１２０、タイミングコントローラ２００Ｒそれぞれが起動する。一般的にはグラフィックコントローラ１１０の起動時間は数秒のオーダーであり、起動開始から数秒間の間は、グラフィックコントローラ１１０が生成する画像をディスプレイに表示することはできず、画面はブラックアウトしている。

これに対してマイコン１２０の起動時間は、数十ｍｓ〜数百ｍｓのオーダーである。したがって、マイコン１２０の起動完了後であれば、タイミングコントローラ２００Ｒは、マイコン１２０の制御にもとづいて、ＯＳＤキャラクタをディスプレイに表示することができる。ただしＯＳＤ制御のためにマイコン１２０の起動完了を待つ必要があるため、起動から数百ｍｓの間は、ブラックアウトが避けられない。

本発明は係る課題に鑑みてなされたものであり、そのある態様の例示的な目的のひとつは、起動時の画面のブラックアウト時間を短縮することが可能な半導体装置の提供にある。

本発明のある態様は、半導体装置に関する。半導体装置は、通常状態においてビデオデータを受信するビデオ入力インタフェースと、複数のＯＳＤ（On Screen Display）キャラクタそれぞれの画像データおよび表示フラグを格納するための内部メモリと、表示フラグが真であるＯＳＤキャラクタの画像データを、ビデオデータに重畳するＯＳＤコントローラと、複数のＯＳＤキャラクタそれぞれの画像データおよび表示フラグを含むキャラクタデータを格納する外付けの不揮発性メモリとのインタフェースである外部メモリコントローラと、を備える。外部メモリコントローラは、起動時に、不揮発性メモリから、複数のＯＳＤキャラクタの画像データをロードして内部メモリに格納し、複数のＯＳＤキャラクタの画像データのロードの完了後に、複数のＯＳＤキャラクタの表示フラグをロードして内部メモリに格納する。

この態様によると、マイコンの起動を待たずに、複数のＯＳＤキャラクタを、まとめて表示することができるようになり、起動時のブラックアウト時間を短縮できる。

不揮発性メモリは、起動時において外部メモリコントローラがまとめてロードおよび表示すべきＯＳＤキャラクタのセットを指定する選択データをさらに格納してもよい。外部メモリコントローラは、起動時に、不揮発性メモリから、キャラクタデータに先行して選択データをロードし、当該選択データが指定するＯＳＤキャラクタの画像データをロードし、続いて選択データが指定するＯＳＤキャラクタの表示フラグをロードしてもよい。これにより起動時に一斉表示するＯＳＤキャラクタを指定することができる。

不揮発性メモリは、複数の選択データを格納してもよい。外部メモリコントローラは、複数の選択データを順に処理してもよい。これにより、ＯＳＤキャラクタを複数回に分けて一斉表示できる。

半導体装置は、ＯＳＤキャラクタの画像データを圧縮する画像エンコーダをさらに備えてもよい。キャラクタデータは、画像データの圧縮の可否を示す圧縮フラグをさらに含んでもよい。外部メモリコントローラは、圧縮フラグを画像データとともに先行してロードし、画像エンコーダは、各ＯＳＤキャラクタについて、圧縮フラグが真であるときに、画像データを圧縮して、内部メモリに格納してもよい。

なお、以上の構成要素を任意に組み合わせたもの、あるいは本発明の表現を、方法、装置などの間で変換したものもまた、本発明の態様として有効である。

本発明のある態様によれば、起動時の画面のブラックアウト時間を短縮できる。

画像表示システムのブロック図である。 実施の形態に係る半導体装置を備える画像表示システムのブロック図である。 複数のＯＳＤキャラクタのキャラクタデータを格納する不揮発性メモリを示す図である。 図２の画像表示システムの起動時の動作を示す図である。 比較技術１に係る起動時のＯＳＤシーケンスを示す図である。 比較技術２に係る起動時のＯＳＤシーケンスを示す図である。 変形例１に係る半導体装置のブロック図である。 変形例２に係る半導体装置の動作を説明する図である。 変形例３に係る半導体装置の動作を説明する図である。 図１０（ａ）〜（ｄ）は、半導体装置の具体的なアプリケーションを示す図である。 タイミングコントローラの構成例を示すブロック図である。 図１２（ａ）〜（ｃ）は、実施の形態に係る車載用ディスプレイ装置を示す図である。 電子機器を示す斜視図である。

以下、本発明を好適な実施の形態をもとに図面を参照しながら説明する。各図面に示される同一または同等の構成要素、部材、処理には、同一の符号を付するものとし、適宜重複した説明は省略する。また、実施の形態は、発明を限定するものではなく例示であって、実施の形態に記述されるすべての特徴やその組み合わせは、必ずしも発明の本質的なものであるとは限らない。

本明細書において、「部材Ａが、部材Ｂと接続された状態」とは、部材Ａと部材Ｂが物理的に直接的に接続される場合のほか、部材Ａと部材Ｂが、電気的な接続状態に影響を及ぼさず、あるいは機能を阻害しない他の部材を介して間接的に接続される場合も含む。
同様に、「部材Ｃが、部材Ａと部材Ｂの間に設けられた状態」とは、部材Ａと部材Ｃ、あるいは部材Ｂと部材Ｃが直接的に接続される場合のほか、電気的な接続状態に影響を及ぼさず、あるいは機能を阻害しない他の部材を介して間接的に接続される場合も含む。

図２は、実施の形態に係る半導体装置３００を備える画像表示システム１００のブロック図である。画像表示システム１００は、半導体装置３００およびグラフィックコントローラ１１０、マイコン（プロセッサ）１２０、不揮発性メモリ１４０を備える。

グラフィックコントローラ１１０は、ＧＰＵ（Graphics Processing Unit）などであり、ビデオデータＳ_１を生成する。グラフィックコントローラ１１０は、ＨＤＭＩ（登録商標）規格やDisplayPort規格あるいはＤＶＩ（Digital Visual Interface）規格に準拠したトランスミッタ（ビデオ出力インタフェース）を含み、ビデオ伝送ライン１１２を介して半導体装置３００と接続される。ビデオデータＳ_１を含むデジタルビデオ信号は、シリアル形式で半導体装置３００に伝送される。

マイコン（プロセッサ）１３０は、画像表示システム１００を統合的に制御する。マイコン１２０と半導体装置３００とは、ビデオ伝送ライン１１２とは別系統の制御ライン１２２を介して接続される。制御ライン１２２には、Ｉ^２ＣインタフェースやＳＰＩを用いることができる。

半導体装置３００は、通常の動作状態において、グラフィックコントローラ１１０からビデオデータＳ_１を受信し、マイコン１２０による制御に応答して、ビデオデータＳ_１にＯＳＤキャラクタの画像データをオーバーレイするＯＳＤ機能を備える。

不揮発性メモリ１４０は、複数のＯＳＤキャラクタＯＣ_１〜ＯＣ_Ｎそれぞれのキャラクタデータを格納する。不揮発性メモリ１４０は、その限りでないが、フラッシュメモリやＥＥＰＲＯＭ（Electrically Erasable Programmable Read-Only Memory）であってもよい。

図３は、複数のＯＳＤキャラクタのキャラクタデータを格納する不揮発性メモリ１４０を示す図である。各ＯＳＤキャラクタＯＣのキャラクタデータは、シンボルヘッダＳＢ、表示フラグＨＢ０、画像データＤＢを含む。

（i）シンボルヘッダＳＢは、キャラクタデータの先頭を表す。

（ii）表示フラグＨＢ０は、ＯＳＤキャラクタＯＣの表示のオン、オフを指定する。たとえば値１＝表示、０＝非表示である。後述のように、起動時には、この表示フラグＨＢ０が半導体装置３００にロードされて、ＯＳＤキャラクタの表示が制御される。したがって表示フラグＨＢ０には、半導体装置３００の起動時に、ＯＳＤキャラクタＯＣを表示したい場合、１、表示しない場合には０が格納される。

（iii）画像データＤＢは、ＯＳＤキャラクタの画像データである。画像データ形式は特に限定ないが、たとえばビットマップデータであってもよい。

以下、ｉ番目のＯＳＤキャラクタＯＣ_ｉの画像データをＤＢ［ｉ］、表示フラグをＨＢ０［ｉ］のように表記する。

続いて半導体装置３００の構成を説明する。半導体装置３００は、ビデオ入力インタフェース３０２、制御入力インタフェース３０４、内部メモリ３０６、ＯＳＤコントローラ３０８、外部メモリコントローラ３１０を備える。

ビデオ入力インタフェース３０２は、ビデオ伝送ライン１１２を介してグラフィックコントローラ１１０と接続され、通常状態において、ビデオデータＳ_１を含むデジタルビデオ信号を受信する。ビデオ入力インタフェース３０２は、ＨＤＭＩ、DisplayPort規格あるいはＤＶＩなどのレシーバを含む。

制御入力インタフェース３０４は、制御ライン１２２を介してマイコン１２０と接続される。制御入力インタフェース３０４は、レジスタアクセス型のインタフェースを用いることができ、たとえばＳＰＩ（Serial Peripheral Interface）またはＩ^２Ｃ（Inter-Integrated Circuit）インタフェースが好適であるがその限りでない。

なお制御入力インタフェース３０４の形式は、レジスタアクセス型には限定されない。たとえばビデオ伝送ライン１１２と同様に、差動シリアル伝送を用いてもよいし、任意のインタフェースで設計することができる。

内部メモリ３０６は、複数のＯＳＤキャラクタＯＣ_１〜ＯＣ_Ｎそれぞれの画像データＤＢ［１］〜ＤＢ［Ｎ］および表示フラグＨＢ０［１］〜ＨＢ０［Ｎ］を格納するためのアドレス空間を有する。外部のマイコン１２０は、制御入力インタフェース３０４を介して内部メモリ３０６にアクセス可能であり、各ＯＳＤキャラクタの表示フラグＨＢ０の値を書き換えることにより、各ＯＳＤキャラクタの表示、非表示を制御可能となっている。内部メモリ３０６はその限りでないがＳＲＡＭ（Static Random Access Memory）であってもよい。

ＯＳＤコントローラ３０８は、内部メモリ３０６を参照し、表示フラグＨＢ０が真（１）であるＯＳＤキャラクタの画像データＤＢを読み出し、ビデオデータＳ_１に重畳する。ＯＳＤコントローラ３０８の処理は公知技術を用いればよく、特に限定されない。たとえばＯＳＤコントローラ３０８は、ビデオデータＳ_１のうち、画像データＤＢをオーバーレイすべき領域の輝度値を、画像データＤＢの輝度値に置換してもよい。

あるいはアルファブレンディングによって、ＯＳＤキャラクタを、透明あるいは半透明で表示してもよい。これにより、画像データＤＢの背景を透明あるいは半透明として、フレームデータに重ねて表示できる。

ＯＳＤコントローラ３０８による処理を経たビデオデータＳ_２は、図示しない回路ブロックを経由して外部のディスプレイパネルに供給される。

なお画像データＤＢの表示位置を、マイコン１２０によって制御可能としてもよい。この場合、内部メモリ３０６に、ＯＳＤキャラクタごとの表示位置を指定する位置データを格納するアドレスを追加し、マイコン１２０が、この位置データを書き換えることにより、位置を設定してもよい。

外部メモリコントローラ３１０は、外付けの不揮発性メモリ１４０とのインタフェースである。

外部メモリコントローラ３１０は、起動時に、不揮発性メモリ１４０から、複数のＯＳＤキャラクタＯＣ_１〜ＯＣ_Ｎの画像データＤＢをロードして内部メモリ３０６に格納する。そして、複数のＯＳＤキャラクタＯＣ_１〜ＯＣ_Ｎの画像データＤＢのロードの完了後に、複数のＯＳＤキャラクタＯＣ_１〜ＯＣ_Ｎの表示フラグＨＢ０をロードして内部メモリ３０６に格納する。

以上が半導体装置３００および画像表示システム１００の構成である。続いて画像表示システム１００の動作を説明する。

図４は、図２の画像表示システム１００の起動時の動作を示す図である。半導体装置３００の外部メモリコントローラ３１０は、起動時に、複数のＯＳＤキャラクタＯＣ_１〜ＯＣ_Ｎの画像データＤＢ［１］〜ＤＢ［Ｎ］を順にロードする。複数の画像データＤＢ１［１］〜ＤＢ１［Ｎ］のロード時間は、ＯＳＤキャラクタのサイズに応じて異なっているが、数十ｍｓ〜数百ｍｓのオーダーである。

そしてロードが完了すると、複数のＯＳＤキャラクタＯＣ_１〜ＯＣ_Ｎの表示フラグＨＢ０［１］〜ＨＢ０［Ｎ］を順にロードする。表示フラグＨＢ０［ｉ］が内部メモリ３０６にロードされた時点で、その値が１であれば、ＯＳＤコントローラ３０８は、画像データＤＢ［ｉ］を直ちに表示する。１個の表示フラグＨＢ０のロード時間は、１μｓより短い（＜１μｓ）。したがって、複数の表示フラグＨＢ０［１］〜ＨＢ０［Ｎ］全部のロード時間は、せいぜい数十〜数百μｓのオーダーであり、複数の画像データＤＢ［１］〜ＤＢ［Ｎ］の表示タイミングのタイムラグは無視することができ、実質的に同時に、一斉に表示されることとなる。

以上が半導体装置３００の動作である。この半導体装置３００によれば、マイコン１２０の起動を待たずに、複数のＯＳＤキャラクタＯＣ_１〜ＯＣ_Ｎを、まとめて一斉に表示することができるようになる。これにより起動時のディスプレイパネルのブラックアウト時間を短縮できる。

半導体装置３００の利点は、以下で説明する比較技術との対比によって一層明確となる。

（比較技術１）
図５は、比較技術１に係る起動時のＯＳＤシーケンスを示す図である。比較技術１では、半導体装置３００の起動時に、ＯＳＤキャラクタごとに、画像データＤＢと表示フラグＨＢ０がセットでロードされる。

具体的には、はじめに先頭のＯＳＤキャラクタＯＣ_１の画像データＤＢ［１］がロードされ、続いてその表示フラグＨＢ０［１］がロードされる。続いて二番目のＯＳＤキャラクタＯＣ_２の画像データＤＢ［２］がロードされ、続いてその表示フラグＨＢ０［２］がロードされる。この動作が、最後のＯＳＤキャラクタＯＣ_Ｎまで繰り返される。

比較技術１では、ＯＳＤキャラクタごとに、画像データとそれに続く表示フラグのロードが完了するたびに、そのＯＳＤキャラクタが表示されることとなる。つまり、複数のＯＳＤキャラクタの表示タイミングはバラバラとなる。上述したように、画像データのサイズはＯＳＣキャラクタごとに異なるため、表示タイミングも不均等となってしまい、見栄えが悪くなる。

さらに、ＯＳＤキャラクタのサイズが大きすぎる場合、ひとつのＯＳＤキャラクタを複数の部分に分割して定義しておく必要がある。この場合に比較技術１のシーケンスを採用すると、ひとつのＯＳＤキャラクタが部分ごとに時間差で表示されてしまい、見栄えが悪い。

実施の形態に係る半導体装置３００によれば、比較技術１の問題を解決できる。

（比較技術２）
図６は、比較技術２に係る起動時のＯＳＤシーケンスを示す図である。比較技術２では、半導体装置３００の起動時に、ＯＳＤキャラクタごとに、画像データＤＢと表示フラグＨＢ０がセットでロードされるが、不揮発性メモリ１４０に格納される表示フラグＨＢ０［１］〜ＨＢ０［Ｎ］はすべて０（偽）となっている。

具体的には、はじめに先頭のＯＳＤキャラクタＯＣ_１の画像データＤＢ［１］がロードされ、続いてその表示フラグＨＢ０［１］がロードされる。続いて二番目のＯＳＤキャラクタＯＣ_２の画像データＤＢ［２］がロードされ、続いてその表示フラグＨＢ０［２］がロードされる。この動作が、最後のＯＳＤキャラクタＯＣ_Ｎまで繰り返される。

比較技術２では、表示フラグＨＢ０［１］〜ＨＢ０［Ｎ］が０であるから、すべてのキャラクタデータのロードが完了した時点において、いかなるＯＳＤキャラクタも表示されない。

その後、マイコン１２０の起動が完了すると、マイコン１２０が内部メモリ３０６にアクセスし、表示フラグＨＢ０［１］〜ＨＢ０［Ｎ］の値を１に書き換える。これにより、複数のＯＳＤキャラクタが一斉に表示される。

比較技術２では、複数のＯＳＤキャラクタを一斉に表示させることが可能であるが、マイコンの起動完了を待たなければならず、ブラックアウト時間が長くなる。それに加えて、マイコン１２０の処理が、表示フラグＨＢ０［１］〜ＨＢ０［Ｎ］の書き換え処理に占有されるため、マイコン１２０が実行すべき他の処理が遅れることとなる。

実施の形態に係る半導体装置３００によれば、マイコン１２０による制御に頼らずに、短いブラックアウト時間で複数のＯＳＤキャラクタを一斉表示できる。

続いて半導体装置３００の変形例を説明する。

（変形例１）
図７は、変形例１に係る半導体装置３００Ａのブロック図である。ＯＳＤキャラクタの個数Ｎが多かったり、キャラクタの画像データのサイズが大きいと、内部メモリ３０６の容量が大きくなり、半導体装置３００のコストアップの要因となる。そこで半導体装置３００Ａは、不揮発性メモリ１４０からロードした画像データＤＢ［１］〜ＤＢ［Ｎ］をエンコード（圧縮）するエンコーダ３１２を備え、圧縮後の画像データＤＢ［１］〜ＤＢ［Ｎ］を内部メモリ３０６に格納する。エンコードの方式は特に限定されないが、ランレングス圧縮が好適である。

ＯＳＤコントローラ３０８は、エンコーダ３１２に対応するデコーダ３１４を含む。デコーダ３１４は、内部メモリ３０６から圧縮された画像データを読み出し、それをデコード（解凍）してビデオデータＳ_１にオーバーレイする。

不揮発性メモリ１４０に格納されるキャラクタデータは、画像データＤＢ、表示フラグＨＢ０に加えて、圧縮フラグＨＢ１を含む。圧縮フラグＨＢ１は、画像データＤＢの圧縮の可否を示す。

外部メモリコントローラ３１０は、起動時に、圧縮フラグＨＢ１を画像データＤＢとともに先行してロードする。そしてエンコーダ３１２は、圧縮フラグＨＢ１が１（真）である画像データＤＢを圧縮し、内部メモリ３０６に格納する。圧縮フラグＨＢ１が０（偽）であるＯＳＤキャラクタについては、画像データＤＢを非圧縮のまま内部メモリ３０６に格納する。なおエンコーダ３１２およびデコーダ３１４が、複数の圧縮／解凍方式をサポートする場合、圧縮フラグＨＢ１は、圧縮方式を指定するデータを含んでもよい。

この半導体装置３００Ａによれば、内部メモリ３０６の容量を削減することができる。

（変形例２）
図２の半導体装置３００では、起動時に複数ＯＳＤキャラクタＯＣ_１〜ＯＣ_Ｎの全部を一斉に表示したが、半導体装置３００Ｂは、それらの一部分のみを選択的に一斉表示する機能をサポートする。

不揮発性メモリ１４０は、キャラクタデータに加えて、選択データＳＥＬをさらに含む。選択データＳＥＬは、起動時において外部メモリコントローラ３１０がまとめてロードおよび表示すべきＯＳＤキャラクタのセットを指定するデータである。

選択データＳＥＬの形式は特に限定されないが、たとえばロードすべきキャラクタの先頭の識別子Ｘと、ロードすべきキャラクタデータの個数Ｙを含んでもよい。

外部メモリコントローラ３１０は、起動時に不揮発性メモリ１４０から、キャラクタデータに先行して選択データＳＥＬをロードする。そして選択データＳＥＬが指定するＯＳＤキャラクタの画像データＤＢをロードし、続いて選択データＳＥＬが指定するＯＳＤキャラクタの表示フラグＨＢ０をロードする。

図８は、変形例２に係る半導体装置３００の動作を説明する図である。はじめに、外部メモリコントローラ３１０は、選択データＳＥＬをロードする。この選択データＳＥＬは、Ｘ＝１１番目のＯＳＤキャラクタを先頭として、連続するＹ＝３個のキャラクタデータをロードすべきことを示している。この選択データＳＥＬにもとづいて、はじめに１１番目〜１３番目のキャラクタデータの画像データＤＢ［１１］〜ＤＢ［１３］がロードされ、続いて１１番目〜１３番目のキャラクタデータの表示フラグＨＢ０［１１］〜ＨＢ０［１３］がロードされる。

この変形例２によれば起動時に一斉表示するＯＳＤキャラクタを指定することができる。

（変形例３）
変形例３では、不揮発性メモリ１４０に、複数Ｍ個の選択データＳＥＬ_１〜ＳＥＬ_Ｍが格納される。外部メモリコントローラ３１０は、複数の選択データＳＥＬ_１〜ＳＥＬ_Ｍを順に処理する。

図９は、変形例３に係る半導体装置３００の動作を説明する図である。ここでは３個の選択データＳＥＬ_１〜ＳＥＬ_３が用意されているものとする。はじめに、外部メモリコントローラ３１０は、１番目の選択データＳＥＬ_１をロードする。この選択データＳＥＬ_１は、Ｘ＝１番目のＯＳＤキャラクタを先頭として、連続するＹ＝１０個のキャラクタデータをロードすべきことを示している。この選択データＳＥＬ_１にもとづいて、はじめに１番目〜１０番目のキャラクタデータの画像データＤＢ［１］〜ＤＢ［１０］がロードされる。

続いて１番目〜１０番目のキャラクタデータの表示フラグＨＢ０［１］〜ＨＢ０［１０］がロードされる。この段階で、１０個のＯＳＤキャラクタＯＣ_１〜ＯＣ_１０のうち、表示フラグが１であるものが一斉に表示される。

１番目の選択データＳＥＬ_１の処理が完了すると、外部メモリコントローラ３１０は２番目の選択データＳＥＬ_２をロードする。この選択データＳＥＬ_２は、Ｘ＝１１番目のＯＳＤキャラクタを先頭として、連続するＹ＝１０個のキャラクタデータをロードすべきことを示している。この選択データＳＥＬ_２にもとづいて、はじめに１１番目〜２０番目のキャラクタデータの画像データＤＢ［１１］〜ＤＢ［２０］がロードされる。

続いて１１番目〜２０番目のキャラクタデータの表示フラグＨＢ０［１１］〜ＨＢ０［２０］がロードされる。この段階で、１０個のＯＳＤキャラクタＯＣ_１１〜ＯＣ_２０のうち、表示フラグが１であるものが一斉に表示される。

２番目の選択データＳＥＬ_２の処理が完了すると、外部メモリコントローラ３１０は３番目の選択データＳＥＬ_３をロードする。この選択データＳＥＬ_３は、Ｘ＝２５番目のＯＳＤキャラクタを先頭として、連続するＹ＝６個のキャラクタデータをロードすべきことを示している。この選択データＳＥＬ_２にもとづいて、はじめに２５番目〜３０番目のキャラクタデータの画像データＤＢ［２５］〜ＤＢ［３０］がロードされる。

続いて２５番目〜３０番目のキャラクタデータの表示フラグＨＢ０［２５］〜ＨＢ０［３０］がロードされる。この段階で、６個のＯＳＤキャラクタＯＣ２５〜ＯＣ３０のうち、表示フラグが１であるものが一斉に表示される。

この変形例３によれば、ＯＳＤキャラクタを複数Ｍ回に分けて一斉表示できる。

続いて半導体装置３００のアプリケーションを説明する。図１０（ａ）〜（ｄ）は、半導体装置３００の具体的なアプリケーションを示す図である。図１０（ａ）において、半導体装置３００は、タイミングコントローラ２００である。タイミングコントローラ２００は、グラフィックコントローラ１１０からのデジタルビデオ信号Ｓ_２を受け、ゲートドライバ１０４およびソースドライバ１０６を制御する。

図１０（ｂ）において、半導体装置３００は、ブリッジチップ１５０である。ブリッジチップ１５０は、グラフィックコントローラ１１０とタイミングコントローラ２００の間に設けられ、グラフィックコントローラ１１０の出力インタフェースと、タイミングコントローラの入力インタフェースの橋渡しをする。

図１０（ｃ）において、半導体装置３００は、ブリッジチップ１６０である。ブリッジチップ１６０は、グラフィックコントローラ１１０からのビデオ信号を、複数系統に分岐する。ブリッジチップ１６０は、複数の系統に、入力されたビデオ信号と同じビデオ信号を分配してもよい。あるいは、ブリッジチップ１６０は、入力されたビデオ信号を複数の領域（画面）に分割して、複数の系統に分配してもよい。

図１０（ｄ）において、半導体装置３００は、ワンチップドライバ１７０である。ワンチップドライバ１７０は、タイミングコントローラの機能とディスプレイドライバ（ソースドライバ）の機能を備える。

図１０（ａ）〜（ｄ）の画像表示システムは、車載用ディスプレイや医療用ディスプレイ、テレビ、ＰＣ用のディスプレイを初めとするさまざまなディスプレイ装置に用いることができる。あるいは、画像表示システムは、ノートコンピュータやタブレット端末、スマートフォン、デジタルカメラやデジタルビデオカメラなどの電子機器に内蔵することもできる。

図１１は、タイミングコントローラ２００の構成例を示すブロック図である。タイミングコントローラ２００は、グラフィックコントローラ１１０からのデジタルビデオ信号Ｓ_２を受け、ひとつまたは複数のソースドライバ１０６にビデオデータＳ_３Ａを供給し、ゲートドライバ１０４およびひとつまたは複数のソースドライバ１０６に制御／同期信号Ｓ_３Ｂを出力する。

タイミングコントローラ２００は、上述したビデオ入力インタフェース３０２、制御入力インタフェース３０４、内部メモリ３０６、ＯＳＤコントローラ３０８、外部メモリコントローラ３１０に加えて、メインロジック３２０および出力インタフェース３３０を備える。

メインロジック３２０は、ビデオデータＳ_１（フレームデータ）あるいはＯＳＤ処理後のビデオデータＳ_２にさまざまな信号処理を施す。メインロジック３２０の信号処理は特に限定されず、公知技術を用いればよいが、たとえば、γ（ガンマ）補正、ＦＲＣ（Frame Rate Control）処理、ＲＧＢマッピングなどが例示される。出力インタフェース３３０は、メインロジック３２０の処理後の出力ビデオデータＳ_３Ａをソースドライバ１０６に出力する。またメインロジック３２０は、ゲートドライバ１０４やソースドライバ１０６に供給すべき制御／同期信号Ｓ_３Ｂを生成する。

（用途）
半導体装置３００は、車載用ディスプレイ装置に用いることができる。図１２（ａ）は、実施の形態に係る車載用ディスプレイ装置６００を示す図である。車載用ディスプレイ装置６００は、コクピット正面のコンソール６０２に埋め込まれており、車両側のプロセッサから、スピードメータ６０４、エンジンの回転数を示すタコメータ６０６、燃料の残量６０８、ハイブリッド自動車や電気自動車にあってはバッテリの残量などを含むビデオデータＳ_１を受け、それを表示する（図１２（ａ））。

従来では、図１２（ｂ）に示すような、何らかの異常や、バッテリ上がりを示す表示灯や警告灯（以下、単に警告灯と総称する）は、ディスプレイパネルの外に、独立したＬＥＤを用いて表示していた。ディスプレイパネル上に警告灯を表示させない理由は以下の通りである。すなわち半導体装置３００（タイミングコントローラ２００）とグラフィックコントローラ１１０の間は、差動シリアルインタフェースで接続され、システムの起動開始から、タイミングコントローラ２００とグラフィックコントローラ１１０の間のシリアルインタフェースのリンクが確立するまでの間、ビデオデータの伝送ができず、したがってディスプレイパネル１０２に画像を表示できない。あるいは、一旦リンクが確立した後に、ノイズなどの影響でリンクが切断されると、再びリンクが確立するまでの間、ディスプレイパネル１０２に画像を表示できない。そのほか、ケーブルの抜け、断線が生じた場合、シリアルインタフェースやグラフィックコントローラ１１０の一部が故障した場合も同様である。これらのように、画像が表示できない状態を、「表示不能状態」と称する。

警告灯は、ドライバに知らせるべき重要な情報を含んでいるため、表示不能状態であっても点灯可能であることが要求される。かかる事情から警告灯はディスプレイパネルの外部に設ける必要があった。

これに対して、実施の形態に係るタイミングコントローラ２００あるいは半導体装置３００のその他の形態を利用し、ＯＳＤ用の画像データＤＢとして、警告灯を、ディスプレイパネル上に表示することが可能となる。ＯＳＤの表示には、差動シリアルインタフェースの通信を必要としないからである。これによりＬＥＤやその駆動回路が不要となるため、コストを下げることができる。またＩ^２ＣなどのＥＣＵの標準機能を用いることができるため、さらにコストを下げることができる。

また、車載用ディスプレイ装置６００において、ビデオデータＳ_１が表示できない状況（表示不能状態）が生ずると、ディスプレイパネル１０２がブラックアウトし、運転に支障をきたす。そこで数字やアルファベットなどを、ＯＳＤ用の画像データＤＢとして用意しておいてもよい。図１２（ｃ）に示すように、走行中に何らかの異常が発生し、スピードメータ６０４やタコメータ６０６が表示不能となった場合に、ＯＳＤ機能を利用して、車速情報６１０やエンジンの回転数の情報６１２をリアルタイムで表示することができ、安全性を高めることができる。

あるいは、自動車のイグニションオンに際して、車載用ディスプレイ装置６００が起動する際に、ビデオデータＳ_１を表示できるようになるまでの間、”PLEASE WAIT...”や、現在の時刻などの文字列を、ＯＳＤ機能を利用して表示することが可能となる。

特に、半導体装置３００のアーキテクチャを採用することにより、マイコンの起動を待たずに高速に、ディスプレイパネルにＯＳＤキャラクタを表示することが可能となる。したがって、イグニッションオンの後に瞬時に、ディスプレイパネルに各種警告灯などを一斉点灯したり、あるいは自動車メーカあるいは車種固有のロゴなどを表示させることができる。

半導体装置３００の一形態であるタイミングコントローラ２００は、医療用ディスプレイ装置に用いることもできる。医療用ディスプレイ装置は、診察、治療あるいは手術中に、医師や看護師が必要な情報を表示する。医療用ディスプレイ装置においては、ビデオデータＳ_１を表示できない状況においても、重要な情報（たとえば患者の心拍数、血圧など）をＯＳＤ機能を用いて表示することが可能となる。

図１３は、電子機器５００を示す斜視図である。図１３の電子機器５００は、ラップトップコンピュータやタブレット端末、スマートフォン、ポータブルゲーム機、オーディオプレイヤなどであり得る。電子機器５００は、筐体５０２に内蔵されたグラフィックコントローラ１１０、ディスプレイパネル１０２、ゲートドライバ１０４、ソースドライバ１０６を備える。タイミングコントローラ２００とグラフィックコントローラ１１０の間には、差動トランスミッタ、伝送路および差動レシーバを含む伝送装置１３０が設けられてもよい。

実施の形態にもとづき、具体的な語句を用いて本発明を説明したが、実施の形態は、本発明の原理、応用を示しているにすぎず、実施の形態には、請求の範囲に規定された本発明の思想を逸脱しない範囲において、多くの変形例や配置の変更が認められる。

１００ 画像表示システム
１０２ ディスプレイパネル
１０４ ゲートドライバ
１０６ ソースドライバ
１１０ グラフィックコントローラ
１１２ ビデオ伝送ライン
１２０ マイコン
１２２ 制御ライン
１４０ 不揮発性メモリ
２００ タイミングコントローラ
３００ 半導体装置
３０２ ビデオ入力インタフェース
３０４ 制御入力インタフェース
３０６ 内部メモリ
３０８ ＯＳＤコントローラ
３１０ 外部メモリコントローラ
３１２ エンコーダ
３１４ デコーダ
５００ 電子機器
６００ 車載用ディスプレイ装置

Claims (9)

1. 通常状態においてビデオデータを受信するビデオ入力インタフェースと、
   複数のＯＳＤ（On Screen Display）キャラクタそれぞれの画像データおよび表示フラグを格納するための内部メモリと、
   前記表示フラグが真である前記ＯＳＤキャラクタの前記画像データを、前記ビデオデータに重畳するＯＳＤコントローラと、
   前記複数のＯＳＤキャラクタそれぞれの前記画像データおよび前記表示フラグを含むキャラクタデータを格納する外付けの不揮発性メモリとのインタフェースである外部メモリコントローラと、
   を備え、
   前記外部メモリコントローラは、起動時に、前記不揮発性メモリから、前記複数のＯＳＤキャラクタの前記画像データをロードして前記内部メモリに格納し、前記複数のＯＳＤキャラクタの前記画像データのロードの完了後に、前記複数のＯＳＤキャラクタの前記表示フラグをロードして前記内部メモリに格納することを特徴とする半導体装置。
2. 前記不揮発性メモリは、起動時において前記外部メモリコントローラがまとめてロードおよび表示すべき前記ＯＳＤキャラクタのセットを指定する選択データをさらに格納しており、
   前記外部メモリコントローラは、起動時に、前記不揮発性メモリから、前記キャラクタデータに先行して前記選択データをロードし、前記選択データが指定するＯＳＤキャラクタの前記画像データをロードし、続いて前記選択データが指定するＯＳＤキャラクタの前記表示フラグをロードすることを特徴とする請求項１に記載の半導体装置。
3. 前記不揮発性メモリは、複数の前記選択データを格納しており、
   前記外部メモリコントローラは、複数の前記選択データを順に処理することを特徴とする請求項２に記載の半導体装置。
4. 前記ＯＳＤキャラクタの前記画像データを圧縮する画像エンコーダをさらに備え、
   前記キャラクタデータは、前記画像データの圧縮の可否を示す圧縮フラグをさらに含み、
   前記外部メモリコントローラは、前記圧縮フラグを前記画像データとともに先行してロードし、
   前記画像エンコーダは、各ＯＳＤキャラクタについて、前記圧縮フラグが真であるときに、前記画像データを圧縮して、前記内部メモリに格納することを特徴とする請求項１から３のいずれかに記載の半導体装置。
5. タイミングコントローラであることを特徴とする請求項１から４のいずれかに記載の半導体装置。
6. タイミングコントローラとソースドライバの機能を備えるワンチップドライバであることを特徴とする請求項１から４のいずれかに記載の半導体装置。
7. ブリッジ回路であることを特徴とする請求項１から４のいずれかに記載の半導体装置。
8. 請求項１から７のいずれかに記載の半導体装置を備えることを特徴とするディスプレイ装置。
9. 請求項１から７のいずれかに記載の半導体装置を備えることを特徴とする自動車。

Images