JP2010130660A - 情報処理システム、情報処理装置および情報処理方法 - Google Patents

情報処理システム、情報処理装置および情報処理方法 Download PDF

Info

Publication number
JP2010130660A
JP2010130660A JP2008306751A JP2008306751A JP2010130660A JP 2010130660 A JP2010130660 A JP 2010130660A JP 2008306751 A JP2008306751 A JP 2008306751A JP 2008306751 A JP2008306751 A JP 2008306751A JP 2010130660 A JP2010130660 A JP 2010130660A
Authority
JP
Japan
Prior art keywords
standard
conversion adapter
signal
information processing
video
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2008306751A
Other languages
English (en)
Other versions
JP4459288B1 (ja
Inventor
Hiroaki Chiba
弘明 千葉
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP2008306751A priority Critical patent/JP4459288B1/ja
Priority to US12/541,019 priority patent/US7907208B2/en
Application granted granted Critical
Publication of JP4459288B1 publication Critical patent/JP4459288B1/ja
Publication of JP2010130660A publication Critical patent/JP2010130660A/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/14—Digital output to display device ; Cooperation and interconnection of the display device with other functional units
    • G06F3/1423—Digital output to display device ; Cooperation and interconnection of the display device with other functional units controlling a plurality of local displays, e.g. CRT and flat panel display
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N21/00—Selective content distribution, e.g. interactive television or video on demand [VOD]
    • H04N21/40—Client devices specifically adapted for the reception of or interaction with content, e.g. set-top-box [STB]; Operations thereof
    • H04N21/41—Structure of client; Structure of client peripherals
    • H04N21/426—Internal components of the client ; Characteristics thereof
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G5/00—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators
    • G09G5/003—Details of a display terminal, the details relating to the control arrangement of the display terminal and to the interfaces thereto
    • G09G5/006—Details of the interface to the display terminal
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N21/00—Selective content distribution, e.g. interactive television or video on demand [VOD]
    • H04N21/40—Client devices specifically adapted for the reception of or interaction with content, e.g. set-top-box [STB]; Operations thereof
    • H04N21/41—Structure of client; Structure of client peripherals
    • H04N21/4104—Peripherals receiving signals from specially adapted client devices
    • H04N21/4122—Peripherals receiving signals from specially adapted client devices additional display device, e.g. video projector
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N21/00—Selective content distribution, e.g. interactive television or video on demand [VOD]
    • H04N21/40—Client devices specifically adapted for the reception of or interaction with content, e.g. set-top-box [STB]; Operations thereof
    • H04N21/41—Structure of client; Structure of client peripherals
    • H04N21/414—Specialised client platforms, e.g. receiver in car or embedded in a mobile appliance
    • H04N21/4143—Specialised client platforms, e.g. receiver in car or embedded in a mobile appliance embedded in a Personal Computer [PC]
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N21/00—Selective content distribution, e.g. interactive television or video on demand [VOD]
    • H04N21/40—Client devices specifically adapted for the reception of or interaction with content, e.g. set-top-box [STB]; Operations thereof
    • H04N21/43—Processing of content or additional data, e.g. demultiplexing additional data from a digital video stream; Elementary client operations, e.g. monitoring of home network or synchronising decoder's clock; Client middleware
    • H04N21/436—Interfacing a local distribution network, e.g. communicating with another STB or one or more peripheral devices inside the home
    • H04N21/4363—Adapting the video or multiplex stream to a specific local network, e.g. a IEEE 1394 or Bluetooth® network
    • H04N21/43632—Adapting the video or multiplex stream to a specific local network, e.g. a IEEE 1394 or Bluetooth® network involving a wired protocol, e.g. IEEE 1394
    • H04N21/43635—HDMI
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2370/00—Aspects of data communication
    • G09G2370/10—Use of a protocol of communication by packets in interfaces along the display data pipeline
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2370/00—Aspects of data communication
    • G09G2370/12—Use of DVI or HDMI protocol in interfaces along the display data pipeline

Abstract

【課題】出力映像信号の電圧調整を行うディスクリート部品を用いた回路を有し、変換アダプタの構成を簡素にすることができる情報処理装置、この情報処理装置を備えた情報処理システム、およびこの情報処理装置の情報処理方法を提供する。
【解決手段】本発明に係る情報処理システム１０は、本発明にかかる情報処理装置としてのパーソナルコンピュータ１１および映像信号のバイアス電圧を調整する機能のないDisplayPort to HDMI変換アダプタ１２を有する。パーソナルコンピュータ１１は、映像出力端子（ＤＰソケット）１３、ＧＰＵ３１（Graphics Processing Unit）、主制御部３２およびバイアス回路４０を少なくとも有する。主制御部３２は、パーソナルコンピュータ１１に変換アダプタ１２が接続されるとＧＰＵ３１およびバイアス回路４０を制御し、パーソナルコンピュータ１１からＨＤＭＩ規格の物理層および論理層の規格に準拠した信号を出力する処理を実行する。
【選択図】 図３

Description

本発明は、映像端子変換アダプタを利用する情報処理システム、情報処理装置および情報処理方法に関する。
従来、パーソナルコンピュータなどの情報処理装置が生成する映像信号をユーザの利用形態に応じて制御するための種々の技術が提案されている（たとえば特許文献１および非特許文献１参照）。
特許文献１に開示された情報処理装置は、複数のグラフィックスチップを利用可能に構成され、ユーザの利用目的に応じて最適なグラフィックスチップを用いて映像信号を処理するようになっている。
また、非特許文献１には、異なる規格に準拠した映像端子どうしを接続するための映像端子変換アダプタ（以下、変換アダプタという）についての記載があり、特にＤｉｓｐｌａｙＰｏｒｔ（以下、ＤＰという）端子とＨＤＭＩ（High-Definition Multimedia Interface）端子の変換アダプタおよびＤＰ端子とＤＶＩ（Digital Visual Interface）端子の変換アダプタについて推奨される仕様が記載されている。この非特許文献に開示された変換アダプタによれば、ＤＰ端子を映像出力端子として備えた情報処理装置と、ＨＤＭＩ端子またはＤＶＩ端子を映像入力端子として備えた情報処理装置とを容易に接続することができるようになっている。
特開２００７−１７９２２５号公報 ビデオ・エレクトロニクス・スタンダーズ・アソシエーション（Video Electronics Standards Association : VESA）編、「ベサ・ディスプレイポート・インターオペラビリティ・ガイドライン（VESA DisplayPort Interoperability Guideline ）」、Version 1.1、２００８年１月２８日
ＤＰ信号は、ＨＤＭＩ信号やＤＶＩ信号とはバイアス電圧（物理層の情報）が異なる。このバイアス電圧の違いを調整するため、非特許文献１に開示された変換アダプタは、変換アダプタ内に電圧を調整するための集積回路（レベルシフトＩＣ）を備える。ディスクリート部品の組み合わせにより構成される回路に比べ、ＩＣは信号のバラつきが少なく、また部品の性能のバラつきに影響されることもない。この種の集積回路（ＩＣ）を備えた変換アダプタは、ＩＣの制御により情報処理装置の個体差に対応することも可能であり、汎用性が高いといえる。
しかし、非特許文献１に開示された変換アダプタは、あらかじめ情報処理装置の内部構成がわかっている場合について考慮していない。あらかじめ情報処理装置の内部構成がわかっている場合には、電圧調整のためだけにこの種のＩＣを用いることは冗長に過ぎる。
本発明は、上述した事情を考慮してなされたもので、出力映像信号の電圧調整を行うディスクリート部品を用いた回路を有し、変換アダプタの構成を簡素にすることができる情報処理装置、この情報処理装置を備えた情報処理システム、およびこの情報処理装置の情報処理方法を提供することを目的とする。
本発明に係る情報処理装置は、上述した課題を解決するために、第１の規格に準拠した映像入力端子および第２の規格に準拠した映像出力端子を有する変換アダプタを接続可能な情報処理装置であって、前記変換アダプタの前記第１の規格に準拠した前記映像入力端子を接続するための前記第１の規格に準拠した映像出力端子と、前記変換アダプタが接続されると前記第２の規格の論理層の規格に準拠した信号を出力する一方、前記変換アダプタが接続されないと前記第１の規格の論理層の規格に準拠した信号を出力する画像処理部と、前記画像処理部が出力した信号の物理層の情報を必要に応じて変更し、この必要に応じて変更した信号を前記第１の規格に準拠した前記映像出力端子に出力するバイアス回路と、を備えたことを特徴とするものである。
また、本発明に係る情報処理システムは、上述した課題を解決するために、第１の規格に準拠した映像入力端子および第２の規格に準拠した映像出力端子を有する変換アダプタと、前記変換アダプタの前記第１の規格に準拠した前記映像入力端子を接続するための前記第１の規格に準拠した映像出力端子を有し前記変換アダプタと接続可能な前記情報処理装置と、を備え、前記情報処理装置は、さらに、前記変換アダプタが接続されると前記第２の規格の論理層の規格に準拠した信号を出力する一方、前記変換アダプタが接続されないと前記第１の規格の論理層の規格に準拠した信号を出力する画像処理部と、前記画像処理部が出力した信号の物理層の情報を必要に応じて変更し、この必要に応じて変更した信号を前記第１の規格に準拠した前記映像出力端子に出力するバイアス回路と、を有することを特徴とするものである。
一方、本発明に係る情報処理方法は、上述した課題を解決するために、第１の規格に準拠した映像入力端子および第２の規格に準拠した映像出力端子を有する変換アダプタと接続される前記第１の規格に準拠した映像出力端子を有する情報処理装置の情報処理方法であって、前記変換アダプタの前記第１の規格に準拠した前記映像入力端子を前記情報処理装置の前記第１の規格に準拠した前記映像出力端子に接続することにより前記変換アダプタを前記情報処理装置に接続するステップと、前記第２の規格の論理層の規格に準拠した信号を出力するステップと、前記第２の規格の論理層の規格に準拠した信号の物理層の情報を必要に応じて変更し、この必要に応じて変更した信号を前記第１の規格に準拠した前記映像出力端子に出力するステップと、を有することを特徴とする方法である。
本発明に係る情報処理システム、情報処理装置および情報処理方法によれば、ディスクリート部品を用いた回路により出力映像信号の電圧調整を行うことができ、変換アダプタの構成を簡素にすることができる。
本発明に係る情報処理システム、情報処理装置および情報処理方法の実施の形態について、添付図面を参照して説明する。
図１は、本発明に係る情報処理システムの第１実施形態を示す概略的な外観図である。
情報処理システム１０は、情報処理装置１１およびこの情報処理装置１１に接続される映像端子変換アダプタ（変換アダプタ）１２を有する。なお、以下の説明では、本発明に係る情報処理装置として、第１の規格としてのDisplayPort規格（ＤＰ規格）に準拠した映像出力端子（ＤＰソケット）１３を有するノートブック型のパーソナルコンピュータ（以下、パーソナルコンピュータという）１１を用いる場合の一例について示す。また、以下の説明では、変換アダプタ１２として、ＤＰ規格に準拠した映像入力端子（ＤＰプラグ）１４と、第２の規格としてのＨＤＭＩ規格に準拠した映像出力端子（ＨＤＭＩソケット）１５とを有する変換アダプタ１２を用いる場合の一例について示す。なお、本発明に係る変換アダプタとしては、図１に示したDisplayPort to HDMI変換アダプタ１２のほか、DisplayPort to DVI変換アダプタなどを用いることができる。
図１に示すように、パーソナルコンピュータ１１は、映像出力端子（ＤＰソケット）１３に変換アダプタ１２の映像入力端子（ＤＰプラグ）１４が接続されることにより、変換アダプタ１２と電気的に接続される。変換アダプタ１２の映像出力端子（ＨＤＭＩソケット）１５には、ＨＤＭＩケーブル１６の一端に設けられた端子（ＨＤＭＩプラグ）１７が接続される。映像入力端子（ＨＤＭＩソケット）１９を有する液晶ディスプレイなどにより構成される外部の表示装置２０（モニタディスプレイ）は、映像入力端子（ＨＤＭＩソケット）１９にＨＤＭＩケーブル１６の他端に設けられた端子（ＨＤＭＩプラグ）１８が接続されることにより、ＨＤＭＩケーブル１６および変換アダプタ１２を介してパーソナルコンピュータ１１と電気的に接続される。
変換アダプタ１２を介して接続されることにより、ＤＰ規格に準拠した映像出力端子を有するパーソナルコンピュータ１１は、ＨＤＭＩ規格に準拠した映像入力端子を有する外部の表示装置２０に対して映像信号を与えることができる。
パーソナルコンピュータ１１は、図１に示すように、コンピュータ本体２１およびディスプレイユニット２２を備える。
コンピュータ本体２１は、薄い箱形の筐体を有し、この筐体上面の中央部には、入力部２３としてのキーボードが設けられる。コンピュータ本体２１の筐体上面の手前側には、パームレストが形成される。
ディスプレイユニット２２は、ＬＣＤ（Liquid Crystal Display）などにより構成される表示部２４を有し、コンピュータ本体２１に対し開閉自在に支持する連結部２５（ヒンジ）を介して連結される。
本実施形態に係る情報処理システム１０について説明する前に、従来の情報処理システム１０について簡単に説明する。
本実施形態に係るパーソナルコンピュータ１１および従来のパーソナルコンピュータ１０１は、通常使用時にはいずれもＤＰ規格にもとづいた映像信号を出力するよう構成され、変換アダプタが接続された場合にのみＨＤＭＩ規格にもとづいた信号をユーザが利用できるよう出力映像信号を変更するようになっている。
図２は、従来の情報処理システム１００を構成する従来の情報処理装置（パーソナルコンピュータ）１０１および他の変換アダプタとしての従来の変換アダプタ１０２の内部構成例を概略的に示すブロック図である。
図２に示すように、従来のパーソナルコンピュータ１０１は、入力部２３、表示部２４、映像出力端子（ＤＰソケット）１３、画像処理部としてのＧＰＵ３１（Graphics Processing Unit）および従来の主制御部１０３を有する。
ＧＰＵ３１は、ＤＰ用信号生成回路３３、ＨＤＭＩ用信号生成回路３４、レジスタ３５、マルチプレクサ３６およびＧＰＩＯ（General Purpose Input/Output）３７を有する。
ＤＰ用信号生成回路３３は、ＤＰ規格の物理層および論理層の規格に準拠した映像信号を生成する。また、ＨＤＭＩ用信号生成回路３４は、ＨＤＭＩ規格の論理層の規格に準拠する映像信号を生成する（但し、ＤＣレベルは未調整の信号）。
レジスタ３５は、主制御部１０３によりマルチプレクサ３６を制御するために必要な情報を記述され、この記述された情報にもとづいてマルチプレクサ３６を制御する。マルチプレクサ３６は、レジスタ３５に記述された情報にもとづいて、ＤＰ用信号生成回路３３が生成した映像信号およびＨＤＭＩ用信号生成回路３４が生成した映像信号のいずれか一方の信号を出力する。
ＧＰＵ３１のＧＰＩＯ３７は、従来の変換アダプタ１０２からパーソナルコンピュータ１０１の映像出力端子（ＤＰソケット）１３を介して変換アダプタが接続された旨の信号（以下、アダプタ認識信号という）を受け、このアダプタ認識信号を主制御部１０３に与える。
なお、アダプタ認識信号としては、たとえば変換アダプタが接続されているか否かを示す２値の信号を用いることができる。この場合、アダプタ認識信号は、たとえば変換アダプタが接続されていれば「０」、変換アダプタが接続されていないと「１」と設定しておく。
主制御部１０３は、ＣＰＵ、ＲＡＭ、ＲＯＭをはじめとする記憶媒体などにより構成され、この記憶媒体に記憶されたプログラムに従って、パーソナルコンピュータ１１の映像信号処理を含む処理全般を制御する。
たとえば、従来の変換アダプタ１０２が接続されてＧＰＵ３１のＧＰＩＯ３７を介して従来の変換アダプタ１０２からアダプタ認識信号を受けると、主制御部３２は、レジスタ３５に対してＨＤＭＩ用信号を生成すべき旨の情報を書き込む。マルチプレクサ３６は、このレジスタ３５に書き込まれた情報にもとづいてＨＤＭＩ用信号生成回路３４が生成した映像信号を出力する。
以下の説明では、図２に示すようにＤＰ用信号生成回路３３がＤＰ規格の物理層および論理層の規格に準拠した映像信号を生成し、ＤＰ用バイアス回路３８が必要ない場合の例について示す。
従来の変換アダプタ１０２は、映像入力端子（ＤＰプラグ）１４、映像出力端子（ＨＤＭＩソケット）１５および集積回路としてのレベルシフトＩＣ１０４を有する。
従来の変換アダプタ１０２は、パーソナルコンピュータ１０１と接続されるとパーソナルコンピュータ１０１の映像出力端子（ＤＰソケット）１３を介して、ＨＤＭＩ規格の論理層の規格に準拠する信号を受信する（但し、ＤＣレベルは未調整の信号）。
集積回路としてのレベルシフトＩＣ１０４は、映像入力端子（ＤＰプラグ）１４から受信した信号のバイアス電圧（物理層の情報）を調整することにより、ＨＤＭＩ規格の物理層の規格に準拠した信号に変換する。この結果、レベルシフトＩＣ１０４が出力する信号は、ＨＤＭＩ規格の物理層および論理層の規格に準拠した映像信号となる。外部の表示装置２０は、各端子１５、１７、１８、１９およびＨＤＭＩケーブル１６を介してこの信号を受信し、利用することができる。
従来のパーソナルコンピュータ１０１は、従来の変換アダプタ１０２が接続されるとＨＤＭＩ規格の論理層の規格に準拠する信号を出力する（但し、ＤＣレベルは未調整の信号）。従来の変換アダプタ１０２は、レベルシフトＩＣ１０４によりパーソナルコンピュータ１０１から受信した信号のバイアス電圧を調整することで、ＨＤＭＩ規格の物理層および論理層の規格に準拠した映像信号を出力する。
従来の情報処理システム１００は、バイアス電圧を調整するためにレベルシフトＩＣ１０４を用いている。一般に、ＩＣは、ディスクリート部品の組み合わせにより構成される回路に比べ、部品の性能のバラつきに影響されることがなく、信号のバラつきが少ない。また、レベルシフトＩＣ１０４は、レベルシフトＩＣ１０４に対する入力信号のバイアス電圧にある程度の幅が存在しても、ＩＣによる制御により柔軟に対応することができる。このため、レベルシフトＩＣ１０４は、ＧＰＵ３１の仕様が異なるなどしてパーソナルコンピュータ１０１の出力信号のバイアス電圧にある程度の幅が存在しても適切な出力信号を生成することができる。従って、レベルシフトＩＣ１０４を有する従来の変換アダプタ１０２は、複数の異なるパーソナルコンピュータ１０１に対して適用することができる。
しかし、あるパーソナルコンピュータ１０１のＧＰＵ３１の映像信号に関する情報があらかじめわかっている場合には、映像信号の電圧調整のためだけにこの種のＩＣを用いることは冗長に過ぎる。この場合は、ディスクリート部品の組み合わせによりバイアス電圧を調整するための回路を構成すれば足りる。また、パーソナルコンピュータ１０１の内部構成としてこのバイアス電圧を調整するための回路を設け、パーソナルコンピュータ１０１の製造過程でこのバイアス電圧を調整するための回路のディスクリーと部品の品質を保証すれば、信号のバラつきを防ぐことができる。
そこで、本実施形態に係るパーソナルコンピュータ１１は、ＨＤＭＩ用信号生成回路３４の出力信号のバイアス電圧を調整するための回路を有し、パーソナルコンピュータ１１の出力時点でＨＤＭＩ用信号生成回路３４の出力信号をＨＤＭＩ規格の物理層および論理層の規格に準拠した映像信号に変換しておく。このため、本実施形態に係る変換アダプタ１２は、レベルシフトＩＣ１０４を必要としない。また、本実施形態に係るパーソナルコンピュータ１１は、従来の変換アダプタ１０２が接続される場合にも対応可能に構成される。
図３は、第１実施形態に係る情報処理としてのパーソナルコンピュータ１１および変換アダプタ１２の内部構成例を概略的に示すブロック図である。また、図４は、第１実施形態に係る情報処理としてのパーソナルコンピュータ１１および従来の変換アダプタ１０２の内部構成例を概略的に示すブロック図である。
図３および図４に示すように、本実施形態に係るパーソナルコンピュータ１１は、入力部２３、表示部２４、映像出力端子（ＤＰソケット）１３、ＧＰＵ（Graphics Processing Unit）３１、主制御部３２およびバイアス回路４０を有する。
ＧＰＵ３１は、ＤＰ用信号生成回路３３、ＨＤＭＩ用信号生成回路３４、レジスタ３５、マルチプレクサ３６およびＧＰＩＯ（General Purpose Input/Output）３７を有する。
ＤＰ用信号生成回路３３は、ＤＰ規格の物理層および論理層の規格に準拠した映像信号を生成する。また、ＨＤＭＩ用信号生成回路３４は、ＨＤＭＩ規格の論理層の規格に準拠する映像信号を生成する（但し、ＤＣレベルは未調整の信号）。
レジスタ３５は、主制御部３２によりマルチプレクサ３６を制御するために必要な情報を記述され、この記述された情報にもとづいてマルチプレクサ３６を制御する。マルチプレクサ３６は、レジスタ３５に記述された情報にもとづいて、ＤＰ用信号生成回路３３が生成した映像信号およびＨＤＭＩ用信号生成回路３４が生成した映像信号のいずれか一方の信号を出力する。
ＧＰＵ３１のＧＰＩＯ３７は、変換アダプタ１２および従来の変換アダプタ１０２からパーソナルコンピュータ１１の映像出力端子（ＤＰソケット）１３を介して変換アダプタ１２および従来の変換アダプタ１０２のいずれか一方が接続された旨の信号（以下、アダプタ認識信号という）を受け、このアダプタ認識信号を主制御部３２に与える。また、ＧＰＵ３１のＧＰＩＯ３７は、主制御部３２からバイアス回路４０の制御信号を受け、この制御信号をバイアス回路４０に与える。
バイアス回路４０は、ＤＰ用バイアス回路３８、ＨＤＭＩ用バイアス回路４１および切替部４２を有する。
ＤＰ用バイアス回路３８は、ＧＰＵ３１が出力した信号をそのまま映像出力端子（ＤＰソケット）１３に与えるための回路であり、簡単な配線により構成される。本実施形態ではＤＰ用信号生成回路３３がＤＰ規格の物理層および論理層の規格に準拠した映像信号を生成する場合の例について説明するため、ＤＰ用バイアス回路３８は簡単な配線でよい。
ＨＤＭＩ用バイアス回路４１は、抵抗やＦＥＴ（Field Effect Transistor）などのディスクリート部品の組み合わせにより構成される。このＨＤＭＩ用バイアス回路４１は、ＧＰＵ３１が出力した信号のバイアス電圧（物理層の情報）を調整することにより、ＧＰＵ３１が出力した信号をＨＤＭＩ規格の物理層の規格に準拠した信号に変換する。
ＨＤＭＩ用信号生成回路３４が出力する信号の特性があらかじめわかっていれば、ＨＤＭＩ用バイアス回路４１の回路構成は容易に決定することができる。本実施形態に係るパーソナルコンピュータ１１は、ＧＰＵ３１およびＨＤＭＩ用バイアス回路４１を共に備えるものであり、ＧＰＵ３１のＨＤＭＩ用信号生成回路３４が出力する信号の特性はあらかじめ取得可能である。このため、ＨＤＭＩ用バイアス回路４１の回路構成は、このＨＤＭＩ用信号生成回路３４の出力特性に応じて容易に決定することができる。
切替部４２は、図３および図４に示すように、一端をマルチプレクサ３６と電気的に接続され、他端をＤＰ用バイアス回路３８およびＨＤＭＩ用バイアス回路４１のいずれか一方と電気的に接続される。切替部４２は、ＧＰＵ３１のＧＰＩＯ３７を介して主制御部３２から制御信号を受け、ＧＰＵ３１とＤＰ用バイアス回路３８およびＨＤＭＩ用バイアス回路４１のいずれか一方とを電気的に接続する。なお、以下の説明では、通常の使用状態では切替部４２はＧＰＵ３１とＤＰ用バイアス回路３８とを接続している場合の例について示す。
主制御部３２は、ＣＰＵ、ＲＡＭ、ＲＯＭをはじめとする記憶媒体などにより構成され、この記憶媒体に記憶されたプログラムに従って、パーソナルコンピュータ１１の映像信号処理を含む処理全般を制御する。ＣＰＵは、ＲＯＭをはじめとする記憶媒体に記憶されたディスプレイドライバプログラム（以下、ディスプレイドライバという）およびこのディスプレイドライバの実行のために必要なデータをＲＡＭへロードし、このディスプレイドライバに従ってパーソナルコンピュータ１１に変換アダプタ１２が接続されるとＧＰＵ３１およびバイアス回路４０を制御し、パーソナルコンピュータ１１からＨＤＭＩ規格の物理層および論理層の規格に準拠した信号を出力する処理を実行する。
たとえば、変換アダプタ１２が接続されてＧＰＵ３１のＧＰＩＯ３７を介して変換アダプタ１２からアダプタ認識信号を受けると、主制御部３２は、レジスタ３５に対してＨＤＭＩ用信号を生成すべき旨の情報を書き込むとともに、ＧＰＵ３１のＧＰＩＯ３７を介してバイアス回路４０に対してＧＰＵ３１の出力信号をＨＤＭＩ用バイアス回路４１に与えるべき旨の制御信号を与える。マルチプレクサ３６は、レジスタ３５に書き込まれた情報にもとづいてＨＤＭＩ用信号生成回路３４が生成した映像信号を出力する。バイアス回路４０の切替部４２は、制御信号にもとづいてＧＰＵ３１とＨＤＭＩ用バイアス回路４１とを電気的に接続し、ＧＰＵ３１の出力信号をＨＤＭＩ用バイアス回路４１に与える。この結果、変換アダプタ１２が接続されると、バイアス回路４０からはＨＤＭＩ規格の物理層および論理層の規格に準拠した信号が出力され、この信号が映像出力端子（ＤＰソケット）１３に与えられる。
主制御部３２のＲＡＭは、ＣＰＵが実行するプログラムおよびデータを一時的に格納するワークエリアを提供する。
主制御部３２のＲＯＭをはじめとする記憶媒体は、パーソナルコンピュータ１１の起動プログラム、ディスプレイドライバや、これらのプログラムを実行するために必要な各種データを記憶する。
なお、ＲＯＭをはじめとする記憶媒体は、磁気的もしくは光学的記録媒体または半導体メモリなどの、ＣＰＵにより読み取り可能な記録媒体を含んだ構成を有し、これら記憶媒体内のプログラムおよびデータの一部または全部は電子ネットワークを介してダウンロードされるように構成してもよい。
本実施形態に係る変換アダプタ１２は、映像入力端子（ＤＰプラグ）１４、映像出力端子（ＨＤＭＩソケット）１５を有する。
本実施形態に係るパーソナルコンピュータ１１は、変換アダプタ１２が接続されると、ＨＤＭＩ規格の物理層および論理層の規格に準拠した信号を出力する。このため、変換アダプタ１２は、従来の変換アダプタ１０２と異なりレベルシフトＩＣ１０４を必要としない。
図５は、第１実施形態に係る主制御部３２のＣＰＵによる機能実現部の構成例を示す概略的なブロック図である。なお、この機能実現部は、ＣＰＵを用いることなく回路などのハードウエアロジックによって構成してもよい。
主制御部３２のＣＰＵは、ディスプレイドライバによって、少なくとも接続判定部５１、認識画像生成部５２、選択要求画像生成部５３、選択受付部５４、種別判定部５５、論理プロトコル決定部５７およびバイアス制御部５６として機能する。この各部５１〜５７は、主制御部３２のＲＡＭの所要のワークエリアをデータの一時的な格納場所として利用する。
接続判定部５１は、ＧＰＵ３１のＧＰＩＯ３７を介して変換アダプタ１２および従来の変換アダプタ１０２からアダプタ認識信号を受け、このアダプタ認識信号にもとづいて変換アダプタ１２および従来の変換アダプタ１０２のいずれか一方がパーソナルコンピュータ１１に接続されているか否かを判定する。
認識画像生成部５２は、変換アダプタ１２および従来の変換アダプタ１０２のいずれか一方がパーソナルコンピュータ１１に接続されると、その旨の情報をユーザに提示するための画像を生成し、この画像を表示部２４に表示させる。
選択要求画像生成部５３は、変換アダプタ１２および従来の変換アダプタ１０２のどちらが接続されているかを設定するようユーザに促すための画像を生成し、この画像を表示部２４に表示させる。
なお、認識画像生成部５２および選択要求画像生成部５３により生成される画像は、表示部２４が文字情報を表示する能力しかない場合などは、文字列であってもよい。
選択受付部５４は、入力部２３を介してユーザにより選択された変換アダプタ１２および従来の変換アダプタ１０２のどちらが接続されているかを示すアダプタ種別情報を取得する。
種別判定部５５は、選択受付部５４により取得されたアダプタ種別情報にもとづき、変換アダプタ１２および従来の変換アダプタ１０２のどちらが接続されているかを判定する。
論理プロトコル決定部５７は、接続判定部５１により変換アダプタ１２および従来の変換アダプタ１０２のいずれか一方がパーソナルコンピュータ１１に接続されていると判定されると、レジスタ３５に対し、ＨＤＭＩ用信号生成回路３４の出力信号を有効にすべき旨の情報を書込む。レジスタ３５は、この情報にもとづいて、ＨＤＭＩ用信号生成回路３４が生成した映像信号を出力するようマルチプレクサ３６を制御する。
バイアス制御部５６は、種別判定部５５により変換アダプタ１２が接続されていると判定されると、バイアス回路４０の切替部４２に対してＧＰＵ３１のＧＰＩＯ３７を介してＧＰＵ３１の出力信号をＨＤＭＩ用バイアス回路４１に与えるべき旨の制御信号を与える。また、種別判定部５５により従来の変換アダプタ１０２が接続されていると判定されると、バイアス回路４０の切替部４２に対してＧＰＵ３１のＧＰＩＯ３７を介してＧＰＵ３１の出力信号をＤＰ用バイアス回路３８に与えるべき旨の制御信号を与える。
次に、本実施形態に係る情報処理システム１０の動作の一例について説明する。
図６は、第１実施形態に係る主制御部３２のＣＰＵにより、パーソナルコンピュータ１１に変換アダプタ１２が接続されるとＧＰＵ３１およびバイアス回路４０を制御してパーソナルコンピュータ１１からＨＤＭＩ規格の物理層および論理層の規格に準拠した信号を出力する際の手順を示すフローチャートである。図６において、Ｓに数字を付した符号は、フローチャートの各ステップを示す。
この手順は、パーソナルコンピュータ１１の映像出力端子（ＤＰソケット）１３に何も接続されておらず、切替部４２がＧＰＵ３１とＤＰ用バイアス回路３８とを接続している状態でスタートとなる。なお、以下の説明では、ＤＰ用バイアス回路３８は、ＧＰＵ３１が出力した信号をそのまま映像出力端子（ＤＰソケット）１３に与えるための回路であり、簡単な配線により構成される場合の例について示す。
まず、ステップＳ１において、接続判定部５１は、ＧＰＵ３１のＧＰＩＯ３７を介して変換アダプタ１２および従来の変換アダプタ１０２からアダプタ認識信号を受け、このアダプタ認識信号にもとづいて変換アダプタ１２および従来の変換アダプタ１０２のいずれか一方がパーソナルコンピュータ１１に接続されているか否かを判定する。変換アダプタ１２および従来の変換アダプタ１０２のいずれか一方が接続されている場合はステップＳ２に進む。一方、変換アダプタ１２および従来の変換アダプタ１０２のいずれも接続されていない場合は引き続き変換アダプタ１２および従来の変換アダプタ１０２のいずれか一方のパーソナルコンピュータ１１に対する接続を監視する。
次に、ステップＳ２において、主制御部３２は、変換アダプタ１２および従来の変換アダプタ１０２のどちらが接続されているかを示すアダプタ種別情報を取得する。
次に、ステップＳ３において、種別判定部５５は、アダプタ種別情報にもとづいて変換アダプタ１２および従来の変換アダプタ１０２のどちらが接続されているかを判定する。変換アダプタ１２が接続されている場合は、ステップＳ４に進む。一方、従来の変換アダプタ１０２が接続されている場合は、ステップＳ８に進む。
次に、ステップＳ４において、バイアス制御部５６は、バイアス回路４０の切替部４２に対して、ＧＰＵ３１のＧＰＩＯ３７を介してＧＰＵ３１の出力信号をＨＤＭＩ用バイアス回路４１に与えるべき旨の制御信号を与える。この結果、切替部４２は、この制御信号にもとづいてＧＰＵ３１とＨＤＭＩ用バイアス回路４１とを接続する（図３の切替部４２参照）。
次に、ステップＳ５において、論理プロトコル決定部５７は、接続判定部５１から変換アダプタ１２および従来の変換アダプタ１０２のいずれか一方がパーソナルコンピュータ１１に接続されている旨の情報を受け、ＧＰＵ３１のレジスタ３５に対し、ＨＤＭＩ用信号生成回路３４の出力信号を有効にすべき旨の情報を書込む。この結果、マルチプレクサ３６は、レジスタ３５に記述された情報にもとづいて、ＨＤＭＩ用信号生成回路３４が生成した映像信号を出力する。
次に、ステップＳ６において、バイアス回路４０は、ＧＰＵ３１のマルチプレクサ３６からＨＤＭＩ用信号生成回路３４が生成したＨＤＭＩ規格の論理層の規格に準拠する映像信号を受信する（但し、ＤＣレベルは未調整の信号）。そして、バイアス回路４０は、ＨＤＭＩ用バイアス回路４１によりこの受信した信号のバイアス電圧（物理層の情報）を調整することにより、受信した信号をＨＤＭＩ規格の物理層および論理層の規格に準拠した信号に変換する。
次に、ステップＳ７において、バイアス回路４０が出力したＨＤＭＩ規格の物理層および論理層の規格に準拠した信号は、パーソナルコンピュータ１１の映像出力端子（ＤＰソケット）１３から変換アダプタ１２に与えられ、ＨＤＭＩケーブル１６を介して外部の表示装置２０に与えられる。
以上のステップＳ１〜Ｓ７の手順により、パーソナルコンピュータ１１は、変換アダプタ１２が接続されるとＨＤＭＩ規格の物理層および論理層の規格に準拠した信号を出力することにより、変換アダプタ１２を介して外部の表示装置２０にＨＤＭＩ規格の物理層および論理層の規格に準拠した信号を与えることができる。
他方、ステップＳ３で種別判定部５５により従来の変換アダプタ１０２が接続されていると判定されると、ステップＳ８において、バイアス制御部５６は、バイアス回路４０の切替部４２に対して、ＧＰＵ３１のＧＰＩＯ３７を介してＧＰＵ３１の出力信号をＤＰ用バイアス回路３８に与えるべき旨の制御信号を与える。この結果、切替部４２は、ＧＰＵ３１とＤＰ用バイアス回路３８とを接続した状態を維持する（図４の切替部４２参照）。
次に、ステップＳ９において、論理プロトコル決定部５７は、ステップＳ５の手順と同様に、接続判定部５１から変換アダプタ１２および従来の変換アダプタ１０２のいずれか一方がパーソナルコンピュータ１１に接続されている旨の情報を受け、ＧＰＵ３１のレジスタ３５に対し、ＨＤＭＩ用信号生成回路３４の出力信号を有効にすべき旨の情報を書込む。この結果、マルチプレクサ３６は、レジスタ３５に記述された情報にもとづいて、ＨＤＭＩ用信号生成回路３４が生成した映像信号を出力する。
次に、ステップＳ１０において、バイアス回路４０は、ＧＰＵ３１のマルチプレクサ３６からＨＤＭＩ用信号生成回路３４が生成したＨＤＭＩ規格の論理層の規格に準拠する映像信号を受信する。そして、バイアス回路４０は、ＤＰ用バイアス回路３８により受信した信号をそのまま出力する。
次に、ステップＳ１１において、従来の変換アダプタ１０２は、バイアス回路４０が出力したＨＤＭＩ規格の論理層の規格に準拠する映像信号を受信する。そして、従来の変換アダプタ１０２のレベルシフトＩＣ１０４は、この受信した信号のバイアス電圧（物理層の情報）を調整することにより、ＤＣレベルに調整された信号が出力される。
以上のステップＳ１〜Ｓ３およびステップＳ８〜Ｓ１１の手順により、パーソナルコンピュータ１１は、従来の変換アダプタ１０２が接続されるとＨＤＭＩ規格の論理層の規格に準拠する映像信号（但し、ＤＣレベルは未調整の信号）を出力することにより、従来の変換アダプタ１０２を介して外部の表示装置２０にＨＤＭＩ規格の物理層および論理層の規格に準拠した信号を与えることができる。
続いて、変換アダプタ１２および従来の変換アダプタ１０２のどちらが接続されているかを示すアダプタ種別情報を取得する際の手順を説明する。
図７は、図６のステップＳ２で主制御部３２により実行されるアダプタ種別情報の取得手順を示すサブルーチンフローチャートである。図７において、Ｓに数字を付した符号は、フローチャートの各ステップを示す。
ステップＳ２１において、認識画像生成部５２は、変換アダプタ１２および従来の変換アダプタ１０２のいずれか一方がパーソナルコンピュータ１１に接続されると、その旨の情報をユーザに提示するための画像を生成し、この画像を表示部２４に表示させる。
次に、ステップＳ２２において、選択要求画像生成部５３は、変換アダプタ１２および従来の変換アダプタ１０２のどちらが接続されているかを設定するようユーザに促すための画像を生成し、この画像を表示部２４に表示させる。
次に、ステップＳ２３において、選択受付部５４は、入力部２３を介してユーザにより選択された変換アダプタ１２および従来の変換アダプタ１０２のどちらが接続されているかを示すアダプタ種別情報を取得してこのアダプタ種別情報を種別判定部５５に与え、図６のステップＳ３に進む。
以上の手順により、主制御部３２は、変換アダプタ１２および従来の変換アダプタ１０２のどちらが接続されているかを示すアダプタ種別情報を取得することができる。
本実施形態に係るパーソナルコンピュータ１１は、ＨＤＭＩ用バイアス回路４１を備える。このＨＤＭＩ用バイアス回路４１は、パーソナルコンピュータ１１が備えるＧＰＵ３１のＨＤＭＩ用信号生成回路３４の特性にあわせた構成を有する。このため、パーソナルコンピュータ１１は、ＨＤＭＩ規格の物理層および論理層の規格に準拠した信号を出力することができる。したがって、変換アダプタ１２は、パーソナルコンピュータ１１の出力信号のバイアス電圧の調整を行うためのレベルシフトＩＣ１０４を必要とせず、非常に簡素な構成とすることができる。
ＨＤＭＩ用バイアス回路４１は、ＧＰＵ３１のＨＤＭＩ用信号生成回路３４の特性にあわせて、安価なディスクリート部品により構成される。このため、本実施形態に係る情報処理システム１０は、レベルシフトＩＣ１０４を必要とする従来の変換アダプタ１０２を用いる従来の情報処理システム１００にくらべ、安価に構成することができる。
なお、本実施形態では、変換アダプタ１２としてDisplayPort to HDMI変換アダプタを用いる場合の例について示したが、この変換アダプタ１２としてはDisplayPort to DVI変換アダプタを用いることができる。これは、ＨＤＭＩ規格とＤＶＩ規格では物理層および論理層の規格がほぼ同じであるためである。
また、変換アダプタの映像出力端子がＤＰ、ＨＤＭＩおよびＤＶＩ以外の他の規格に準拠したものであっても、本実施形態に係る情報処理システム１０を適用することができる。この場合、ＧＰＵ３１はこの他の規格に合わせた信号生成回路を有し、バイアス回路４０はこの他の規格用のバイアス回路４０を有するようにすればよい。
図８は、第２実施形態に係る情報処理としてのパーソナルコンピュータ１１Ａおよび変換アダプタ１２の内部構成例を概略的に示すブロック図である。また、図９は、第２実施形態に係る情報処理としてのパーソナルコンピュータ１１Ａおよび従来の変換アダプタ１０２の内部構成例を概略的に示すブロック図である。
この第２実施形態に係る情報処理システム１０Ａは、パーソナルコンピュータ１１Ａの主制御部３２Ａがディスプレイドライバに加えＢＩＯＳ（Basic Input/Output System）を利用して処理を行い、ＧＰＵ３１のＧＰＩＯ３７を利用しない点で第１実施形態に係る情報処理システム１０と異なる。他の構成および作用については第１実施形態に係る情報処理システム１０と実質的に異ならないため、同じ構成には同一符号を付して説明を省略する。
図８および図９に示すように、本実施形態に係るパーソナルコンピュータ１１Ａは、入力部２３、表示部２４、映像出力端子（ＤＰソケット）１３、ＧＰＵ３１（Graphics Processing Unit）、主制御部３２Ａ、エンベデッドコントローラ６１、ＢＩＯＳ−ＲＯＭ６２およびＩＣＨ６３（Input/Output Controller Hub）を有する。
エンベデッドコントローラ６１は、入力部２３や図示しない電源ボタンなどの種々のスイッチの制御を行うとともに、映像出力端子（ＤＰソケット）１３から直接にアダプタ認識信号を受け、このアダプタ認識信号を主制御部３２Ａに与える。エンベデッドコントローラ６１は、パーソナルコンピュータ１１Ａのシステム状態に関わらず、各種のデバイス（周辺装置やセンサ、電源回路等）を監視し制御するワンチップ・マイコンである。
エンベデッドコントローラ６１は、第１実施形態に係る主制御部３２の接続判定部５１と同等の機能を有する接続判定部（ＥＣ）７１、およびアダプタ認識信号にもとづいて変換アダプタ１２および従来の変換アダプタ１０２のいずれか一方がパーソナルコンピュータ１１Ａに接続されている旨の情報を主制御部３２Ａに与える接続通知部（ＥＣ）７２として少なくとも機能する。なお、（ＥＣ）はエンベデッドコントローラ６１による機能実現部を表すものとする。
ＢＩＯＳ−ＲＯＭ６２は、システムのシャットダウン中も記憶内容を保持可能な記憶媒体により構成され、ＢＩＯＳ（Basic Input/Output System）を格納する。ＢＩＯＳ−ＲＯＭ６２は、ＥＥＰＲＯＭなどの不揮発性記憶媒体により構成されてもよいし、ボタン電池などの補助電源により常時給電されるＣＭＯＳ（Complementary Metal Oxide Semiconductor）により構成されてもよい。ＢＩＯＳには、本実施形態に係る映像信号処理に必要なプログラムが含まれる。
ＩＣＨ６３は、少なくともＧＰＩＯ６４を有し、様々なデバイスのＩ／Ｏコントローラ機能を集積したいわゆるサウスブリッジである。
ＩＣＨ６３のＧＰＩＯ６４は、主制御部３２Ａからバイアス回路４０の制御信号を受け、この制御信号をバイアス回路４０に与える。
図１０は、第２実施形態に係る主制御部３２ＡのＣＰＵおよびエンベデッドコントローラ６１による機能実現部の構成例を示す概略的なブロック図である。なお、この機能実現部は、ＣＰＵおよびエンベデッドコントローラ６１を用いることなく回路などのハードウエアロジックによって構成してもよい。
主制御部３２ＡのＣＰＵは、ＢＩＯＳによって、少なくとも接続通知部（ＢＩ）７３およびバイアス制御部（ＢＩ）７４として機能する。なお、（ＢＩ）はＢＩＯＳによる主制御部３２Ａの機能実現部を表すものとする。
また、主制御部３２ＡのＣＰＵは、ディスプレイドライバによって、少なくとも認識画像生成部（ＤＤ）７５、選択要求画像生成部（ＤＤ）７６、選択受付部（ＤＤ）７７、種別判定部（ＤＤ）７８、種別通知部（ＤＤ）７９および論理プロトコル決定部（ＤＤ）８０として機能する。なお、（ＤＤ）はディスプレイドライバによる主制御部３２Ａの機能実現部を表すものとする。この各部７３〜８０は、主制御部３２ＡのＲＡＭの所要のワークエリアをデータの一時的な格納場所として利用する。
接続通知部（ＢＩ）７３は、接続通知部（ＥＣ）７２から変換アダプタ１２および従来の変換アダプタ１０２のいずれか一方がパーソナルコンピュータ１１Ａに接続されている旨の情報を受け、この情報を認識画像生成部（ＤＤ）７５および論理プロトコル決定部（ＤＤ）８０に与える。
バイアス制御部（ＢＩ）７４は、種別通知部（ＤＤ）７９から変換アダプタ１２および従来の変換アダプタ１０２のどちらが接続されているかを示すアダプタ種別情報を受ける。変換アダプタ１２が接続されている場合、バイアス制御部（ＢＩ）７４はバイアス回路４０の切替部４２に対してＩＣＨ６３のＧＰＩＯ６４を介してＧＰＵ３１の出力信号をＨＤＭＩ用バイアス回路４１に与えるべき旨の制御信号を与える。また、従来の変換アダプタ１０２が接続されている場合、バイアス制御部（ＢＩ）７４はバイアス回路４０の切替部４２に対してＩＣＨ６３のＧＰＩＯ６４を介してＧＰＵ３１の出力信号をＤＰ用バイアス回路３８に与えるべき旨の制御信号を与える。
認識画像生成部（ＤＤ）７５は、接続通知部（ＢＩ）７３から変換アダプタ１２および従来の変換アダプタ１０２のいずれか一方がパーソナルコンピュータ１１Ａに接続されている旨の情報を受け、この情報をユーザに提示するための画像を生成し、この画像を表示部２４に表示させる。
選択要求画像生成部（ＤＤ）７６、選択受付部（ＤＤ）７７および種別判定部（ＤＤ）７８は、第１実施形態において説明した選択要求画像生成部５３、選択受付部５４および種別判定部５５と構成および作用が同一であり説明を省略する。
種別通知部（ＤＤ）７９は、バイアス制御部（ＢＩ）７４に対してアダプタ識別情報を与える。
論理プロトコル決定部（ＤＤ）８０は、接続通知部（ＢＩ）７３から変換アダプタ１２および従来の変換アダプタ１０２のいずれか一方がパーソナルコンピュータ１１Ａに接続されている旨の情報を受け、レジスタ３５に対し、ＨＤＭＩ用信号生成回路３４の出力信号を有効にすべき旨の情報を書込む。レジスタ３５は、この情報にもとづいて、ＨＤＭＩ用信号生成回路３４が生成した映像信号を出力するようマルチプレクサ３６を制御する。
次に、第２実施形態に係る情報処理システム１０Ａの動作の一例について説明する。
図１１は、第２実施形態に係る主制御部３２ＡのＣＰＵにより、パーソナルコンピュータ１１Ａに変換アダプタ１２が接続されるとＧＰＵ３１およびバイアス回路４０を制御してパーソナルコンピュータ１１ＡからＨＤＭＩ規格の物理層および論理層の規格に準拠した信号を出力する際の手順を示すフローチャートである。図１１において、Ｓに数字を付した符号は、フローチャートの各ステップを示す。図６と同等のステップには同一符号を付し、重複する説明を省略する。
この手順は、パーソナルコンピュータ１１Ａの映像出力端子（ＤＰソケット）１３に何も接続されておらず、切替部４２がＧＰＵ３１とＤＰ用バイアス回路３８とを接続している状態でスタートとなる。なお、以下の説明では、ＤＰ用バイアス回路３８は、ＧＰＵ３１が出力した信号をそのまま映像出力端子（ＤＰソケット）１３に与えるための回路であり、簡単な配線により構成される場合の例について示す。
ステップＳ３１において、接続判定部（ＥＣ）７１は、ＧＰＵ３１のＧＰＩＯ３７を介すことなく、変換アダプタ１２および従来の変換アダプタ１０２からアダプタ認識信号を受け、このアダプタ認識信号にもとづいて変換アダプタ１２および従来の変換アダプタ１０２のいずれか一方がパーソナルコンピュータ１１Ａに接続されているか否かを判定する。変換アダプタ１２および従来の変換アダプタ１０２のいずれか一方が接続されている場合はステップＳ３２に進む。一方、変換アダプタ１２および従来の変換アダプタ１０２のいずれも接続されていない場合は引き続き変換アダプタ１２および従来の変換アダプタ１０２のいずれか一方のパーソナルコンピュータ１１Ａに対する接続を監視する。
次に、ステップＳ３２において、主制御部３２Ａは、変換アダプタ１２および従来の変換アダプタ１０２のどちらが接続されているかを示すアダプタ種別情報を取得する。
ステップＳ３３において、種別通知部（ＤＤ）７９は、バイアス制御部（ＢＩ）７４に対して変換アダプタ１２が接続されている旨のアダプタ識別情報を与える。
次に、ステップＳ３４において、バイアス制御部（ＢＩ）７４は、ＩＣＨ６３のＧＰＩＯ６４を介して、バイアス回路４０の切替部４２に対してＧＰＵ３１の出力信号をＨＤＭＩ用バイアス回路４１に与えるべき旨の制御信号を与える。この結果、切替部４２は、この制御信号にもとづいてＧＰＵ３１とＨＤＭＩ用バイアス回路４１とを接続する（図８の切替部４２参照）。
ステップＳ３５では、種別通知部（ＤＤ）７９がバイアス制御部（ＢＩ）７４に対して従来の変換アダプタ１０２が接続されている旨のアダプタ識別情報を与える。
次に、ステップＳ３６において、バイアス制御部（ＢＩ）７４は、ＩＣＨ６３のＧＰＩＯ６４を介して、バイアス回路４０の切替部４２に対してＧＰＵ３１の出力信号をＨＤＭＩ用バイアス回路４１に与えるべき旨の制御信号を与える。この結果、切替部４２は、この制御信号にもとづいてＧＰＵ３１とＤＰ用バイアス回路３８とを接続した状態を維持する（図９の切替部４２参照）。
図１１に示す手順によれば、パーソナルコンピュータ１１Ａは、ＧＰＵ３１のＧＰＩＯ３７を介すことなく、変換アダプタ１２が接続されるとＨＤＭＩ規格の物理層および論理層の規格に準拠した信号を出力することにより、変換アダプタ１２を介して外部の表示装置２０にＨＤＭＩ規格の物理層および論理層の規格に準拠した信号を与えることができる。また、パーソナルコンピュータ１１Ａは、ＧＰＵ３１のＧＰＩＯ３７を介すことなく、従来の変換アダプタ１０２が接続されるとＨＤＭＩ規格の論理層の規格に準拠する映像信号を出力することにより、従来の変換アダプタ１０２を介して外部の表示装置２０にＨＤＭＩ規格の物理層および論理層の規格に準拠した信号を与えることができる。
図１２は、図１１のステップＳ３２で主制御部３２Ａにより実行されるアダプタ種別情報の取得手順を示すサブルーチンフローチャートである。図１２において、Ｓに数字を付した符号は、フローチャートの各ステップを示す。図７と同等のステップには同一符号を付し、重複する説明を省略する。
ステップＳ４１において、接続通知部（ＥＣ）７２は、接続判定部（ＥＣ）７１から変換アダプタ１２および従来の変換アダプタ１０２のいずれか一方が接続されている旨の情報を受け、この情報を主制御部３２Ａの接続通知部（ＢＩ）７３に与える。
次に、ステップＳ４２において、接続通知部（ＢＩ）７３は、接続通知部（ＥＣ）７２から変換アダプタ１２および従来の変換アダプタ１０２のいずれか一方が接続されている旨の情報を受け、この情報を認識画像生成部（ＤＤ）７５に与える。
次に、ステップＳ４３において、認識画像生成部（ＤＤ）７５は、接続通知部（ＢＩ）７３から変換アダプタ１２および従来の変換アダプタ１０２のいずれか一方がパーソナルコンピュータ１１Ａに接続されている旨の情報を受け、この情報をユーザに提示するための画像を生成し、この画像を表示部２４に表示させる。
以上の手順により、図７に示した手順と同様に、主制御部３２Ａは、変換アダプタ１２および従来の変換アダプタ１０２のどちらが接続されているかを示すアダプタ種別情報を取得することができる。
本実施形態に係る情報処理システム１０Ａは、ＧＰＵ３１のＧＰＩＯ３７を利用しない。このため、本実施形態に係る情報処理システム１０Ａは、従来用いられてきたＧＰＵ３１のＧＰＩＯ３７の仕様を変更することなく、第１実施形態に係る情報処理システム１０と同様の作用効果を奏する。
なお、本発明は上記実施形態そのままに限定されるものではなく、実施段階ではその要旨を逸脱しない範囲で構成要素を変形して具体化できる。また、上記実施形態に開示されている複数の構成要素の適宜な組み合わせにより、種々の発明を形成できる。例えば、実施形態に示される全構成要素から幾つかの構成要素を削除してもよい。さらに、異なる実施形態にわたる構成要素を適宜組み合わせても良い。
また、本発明の実施形態では、フローチャートの各ステップは、記載された順序に沿って時系列的に行われる処理の例を示したが、必ずしも時系列的に処理されなくとも、並列的あるいは個別実行される処理をも含むものである。
本発明に係る情報処理システムの第１実施形態を示す概略的な外観図。 従来の情報処理システムを構成する従来の情報処理装置（パーソナルコンピュータ）および他の変換アダプタとしての従来の変換アダプタの内部構成例を概略的に示すブロック図。 第１実施形態に係る情報処理としてのパーソナルコンピュータおよび変換アダプタの内部構成例を概略的に示すブロック図。 第１実施形態に係る情報処理としてのパーソナルコンピュータおよび従来の変換アダプタの内部構成例を概略的に示すブロック図。 第１実施形態に係る主制御部のＣＰＵによる機能実現部の構成例を示す概略的なブロック図。 第１実施形態に係る主制御部のＣＰＵにより、パーソナルコンピュータに変換アダプタが接続されるとＧＰＵおよびバイアス回路を制御してパーソナルコンピュータからＨＤＭＩ規格の物理層および論理層の規格に準拠した信号を出力する際の手順を示すフローチャート。 図６のステップＳ２で主制御部により実行されるアダプタ種別情報の取得手順を示すサブルーチンフローチャート。 第２実施形態に係る情報処理としてのパーソナルコンピュータおよび変換アダプタの内部構成例を概略的に示すブロック図。 第２実施形態に係る情報処理としてのパーソナルコンピュータおよび従来の変換アダプタの内部構成例を概略的に示すブロック図。 第２実施形態に係る主制御部のＣＰＵによる機能実現部の構成例を示す概略的なブロック図。 第２実施形態に係る主制御部のＣＰＵにより、パーソナルコンピュータに変換アダプタが接続されるとＧＰＵおよびバイアス回路を制御してパーソナルコンピュータからＨＤＭＩ規格の物理層および論理層の規格に準拠した信号を出力する際の手順を示すフローチャート。 図１１のステップＳ３２で主制御部により実行されるアダプタ種別情報の取得手順を示すサブルーチンフローチャート。
符号の説明
１０、１０Ａ 情報処理システム
１１、１１Ａ パーソナルコンピュータ
１２ 変換アダプタ
１３ ＤＰソケット
１４ ＤＰプラグ
１５、１９ ＨＤＭＩソケット
１６ ＨＤＭＩケーブル
１７、１８ ＨＤＭＩプラグ
２０ 外部の表示装置
２１ コンピュータ本体
２２ ディスプレイユニット
２３ 入力部
２４ 表示部
２５ 連結部
３１ ＧＰＵ（画像処理部）
３２、３２Ａ 主制御部
３３ ＤＰ用信号生成回路
３４ ＨＤＭＩ用信号生成回路
３５ レジスタ
３６ マルチプレクサ
３７ ＧＰＵ３１のＧＰＩＯ
３８ ＤＰ用バイアス回路
４０ バイアス回路
４１ ＨＤＭＩ用バイアス回路
４２ 切替部
５１ 接続判定部
５２ 認識画像生成部
５３ 選択要求画像生成部
５４ 選択受付部
５５ 種別判定部
５６ バイアス制御部
５７ 論理プロトコル決定部
６１ エンベデッドコントローラ
６２ ＢＩＯＳ−ＲＯＭ
６３ ＩＣＨ
６４ ＩＣＨ６３のＧＰＩＯ
７１ 接続判定部（ＥＣ）
７２ 接続通知部（ＥＣ）
７３ 接続通知部（ＢＩ）
７４ バイアス制御部（ＢＩ）
７５ 認識画像生成部（ＤＤ）
７６ 選択要求画像生成部（ＤＤ）
７７ 選択受付部（ＤＤ）
７８ 種別判定部（ＤＤ）
７９ 種別通知部（ＤＤ）
８０ 論理プロトコル決定部（ＤＤ）
１００ 従来の情報処理システム
１０１ 従来のパーソナルコンピュータ
１０２ 従来の変換アダプタ（他の変換アダプタ）
１０３ 従来の主制御部
１０４ レベルシフトＩＣ（集積回路）

Claims (20)

  1. 第１の規格に準拠した映像入力端子および第２の規格に準拠した映像出力端子を有する変換アダプタを接続可能な情報処理装置であって、
    前記変換アダプタの前記第１の規格に準拠した前記映像入力端子を接続するための前記第１の規格に準拠した映像出力端子と、
    前記変換アダプタが接続されると前記第２の規格の論理層の規格に準拠した信号を出力する一方、前記変換アダプタが接続されないと前記第１の規格の論理層の規格に準拠した信号を出力する画像処理部と、
    前記画像処理部が出力した信号の物理層の情報を必要に応じて変更し、この必要に応じて変更した信号を前記第１の規格に準拠した前記映像出力端子に出力するバイアス回路と、
    を備えたことを特徴とする情報処理装置。
  2. 前記バイアス回路は、
    前記変換アダプタが接続されると、前記画像処理部が出力した信号のバイアス電圧を調整することにより前記画像処理部が出力した信号を前記第２の規格の物理層の規格に準拠した信号に変換して前記第１の規格に準拠した前記映像出力端子に出力し、
    前記変換アダプタは、
    前記第１の規格に準拠した前記映像出力端子から出力された信号を前記第１の規格に準拠した前記映像入力端子を介して入力されると、前記入力された信号の物理層および論理層の情報を変更することなく前記入力された信号を前記第２の規格に準拠した前記映像出力端子に出力するよう構成された、
    請求項１記載の情報処理装置。
  3. 前記バイアス回路は、
    前記第１の規格に準拠した前記映像入力端子および前記第２の規格に準拠した前記映像出力端子を有する他の変換アダプタが接続されると、前記画像処理部が出力した信号の物理層および論理層の情報を変更することなく前記画像処理部が出力した信号を前記第１の規格に準拠した前記映像出力端子に出力し、
    前記他の変換アダプタは、
    前記第１の規格に準拠した前記映像出力端子から出力された信号を前記第１の規格に準拠した前記映像入力端子を介して入力されると、前記入力された信号の電圧を調整することにより前記入力された信号を前記第２の規格の物理層の規格に準拠した信号に変換して前記第１の規格に準拠した前記映像出力端子に出力するよう構成された、
    請求項２記載の情報処理装置。
  4. 前記変換アダプタおよび前記他の変換アダプタのいずれか一方が接続されているか否かを判定する接続判定部と、
    前記接続判定部が前記変換アダプタおよび前記他の変換アダプタのいずれか一方が接続されていると判定すると、前記変換アダプタおよび前記他の変換アダプタのどちらが接続されているかを設定するようユーザに促す画像を生成する選択要求画像生成部と、
    をさらに備えた請求項３記載の情報処理装置。
  5. 前記変換アダプタおよび前記他の変換アダプタのどちらが接続されているかを設定するようユーザに促す画像を表示する表示部と、
    前記変換アダプタおよび前記他の変換アダプタのどちらが接続されているかの設定をユーザから受け付ける入力部と、
    をさらに備えた請求項３記載の情報処理装置。
  6. 前記接続判定部の機能を実現するエンベデッドコントローラ、
    をさらに備えた請求項４記載の情報処理装置。
  7. 前記第１の規格は、ＤｉｓｐｌａｙＰｏｒｔ規格であり、
    前記第２の規格は、ＨＤＭＩ（High-Definition Multimedia Interface）規格およびＤＶＩ（Digital Visual Interface）規格のいずれか一方である、
    請求項１記載の情報処理装置。
  8. 前記変換アダプタが接続されると、前記第２の規格の論理層の規格に準拠した信号を出力するよう前記画像処理部を制御する論理プロトコル決定部、
    をさらに備えた請求項１記載の情報処理装置。
  9. 第１の規格に準拠した映像入力端子および第２の規格に準拠した映像出力端子を有する変換アダプタと、
    前記変換アダプタの前記第１の規格に準拠した前記映像入力端子を接続するための前記第１の規格に準拠した映像出力端子を有し、前記変換アダプタと接続可能な前記情報処理装置と、
    を備え、
    前記情報処理装置は、さらに、
    前記変換アダプタが接続されると前記第２の規格の論理層の規格に準拠した信号を出力する一方、前記変換アダプタが接続されないと前記第１の規格の論理層の規格に準拠した信号を出力する画像処理部と、
    前記画像処理部が出力した信号の物理層の情報を必要に応じて変更し、この必要に応じて変更した信号を前記第１の規格に準拠した前記映像出力端子に出力するバイアス回路と、
    を有することを特徴とする情報処理システム。
  10. 前記バイアス回路は、
    前記変換アダプタが前記情報処理装置に接続されると、前記画像処理部が出力した信号のバイアス電圧を調整することにより前記画像処理部が出力した信号を前記第２の規格の物理層の規格に準拠した信号に変換して前記第１の規格に準拠した前記映像出力端子に出力し、
    前記変換アダプタは、
    前記第１の規格に準拠した前記映像出力端子から出力された信号を前記第１の規格に準拠した前記映像入力端子を介して入力されると、前記入力された信号の物理層および論理層の情報を変更することなく前記入力された信号を前記第２の規格に準拠した前記映像出力端子に出力するよう構成された、
    請求項９記載の情報処理システム。
  11. 前記バイアス回路は、
    前記第１の規格に準拠した前記映像入力端子および前記第２の規格に準拠した前記映像出力端子を有する他の変換アダプタが前記情報処理装置に接続されると、前記画像処理部が出力した信号の物理層および論理層の情報を変更することなく前記画像処理部が出力した信号を前記第１の規格に準拠した前記映像出力端子に出力し、
    前記他の変換アダプタは、
    前記第１の規格に準拠した前記映像出力端子から出力された信号を前記第１の規格に準拠した前記映像入力端子を介して入力されると、前記入力された信号の電圧を調整することにより前記入力された信号を前記第２の規格の物理層の規格に準拠した信号に変換して前記第１の規格に準拠した前記映像出力端子に出力する集積回路、
    をさらに有する請求項１０記載の情報処理システム。
  12. 前記情報処理装置は、
    前記変換アダプタおよび前記他の変換アダプタのいずれか一方が接続されているか否かを判定する接続判定部と、
    前記接続判定部が前記変換アダプタおよび前記他の変換アダプタのいずれか一方が接続されていると判定すると、前記変換アダプタおよび前記他の変換アダプタのどちらが接続されているかを設定するようユーザに促す画像を生成する選択要求画像生成部と、
    をさらに有する請求項１１記載の情報処理システム。
  13. 前記情報処理装置は、
    前記変換アダプタおよび前記他の変換アダプタのどちらが接続されているかを設定するようユーザに促す画像を表示する表示部と、
    前記変換アダプタおよび前記他の変換アダプタのどちらが接続されているかの設定をユーザから受け付ける入力部と、
    をさらに有する請求項１１記載の情報処理システム。
  14. 前記情報処理装置は、
    前記接続判定部の機能を実現するエンベデッドコントローラ、
    をさらに有する請求項１２記載の情報処理システム。
  15. 前記第１の規格は、ＤｉｓｐｌａｙＰｏｒｔ規格であり、
    前記第２の規格は、ＨＤＭＩ（High-Definition Multimedia Interface）規格およびＤＶＩ（Digital Visual Interface）規格のいずれか一方である、
    請求項９記載の情報処理システム。
  16. 前記情報処理装置は、
    前記変換アダプタが接続されると、前記第２の規格の論理層の規格に準拠した信号を出力するよう前記画像処理部を制御する論理プロトコル決定部、
    をさらに有する請求項９記載の情報処理システム。
  17. 第１の規格に準拠した映像入力端子および第２の規格に準拠した映像出力端子を有する変換アダプタと接続される前記第１の規格に準拠した映像出力端子を有する情報処理装置の情報処理方法であって、
    前記変換アダプタの前記第１の規格に準拠した前記映像入力端子を前記情報処理装置の前記第１の規格に準拠した前記映像出力端子に接続することにより前記変換アダプタを前記情報処理装置に接続するステップと、
    前記第２の規格の論理層の規格に準拠した信号を出力するステップと、
    前記第２の規格の論理層の規格に準拠した信号の物理層の情報を必要に応じて変更し、この必要に応じて変更した信号を前記第１の規格に準拠した前記映像出力端子に出力するステップと、
    を有することを特徴とする情報処理方法。
  18. 前記必要に応じて変更した信号を前記第１の規格に準拠した前記映像出力端子に出力するステップは、
    前記変換アダプタが接続されると、前記第２の規格の論理層の規格に準拠した信号のバイアス電圧を調整することによりこの前記第２の規格の論理層の規格に準拠した信号を前記第２の規格の物理層の規格に準拠した信号に変換して前記第１の規格に準拠した前記映像出力端子に出力するステップであり、
    前記変換アダプタは、
    前記第１の規格に準拠した前記映像出力端子から出力された信号を前記第１の規格に準拠した前記映像入力端子を介して入力されると、前記入力された信号の物理層および論理層の情報を変更することなく前記入力された信号を前記第２の規格に準拠した前記映像出力端子に出力するよう構成された、
    請求項１７記載の情報処理方法。
  19. 前記必要に応じて変更した信号を前記第１の規格に準拠した前記映像出力端子に出力するステップは、
    前記第１の規格に準拠した前記映像入力端子および前記第２の規格に準拠した前記映像出力端子を有する他の変換アダプタが接続されると、前記第２の規格の論理層の規格に準拠した信号の物理層および論理層の情報を変更することなく前記第２の規格の論理層の規格に準拠した信号を前記第１の規格に準拠した前記映像出力端子に出力し、
    前記他の変換アダプタは、
    前記第１の規格に準拠した前記映像出力端子から出力された信号を前記第１の規格に準拠した前記映像入力端子を介して入力されると、前記入力された信号の電圧を調整することにより前記入力された信号を前記第２の規格の物理層の規格に準拠した信号に変換して前記第１の規格に準拠した前記映像出力端子に出力するよう構成された、
    請求項１８記載の情報処理方法。
  20. 前記変換アダプタおよび前記他の変換アダプタのいずれか一方が接続されているか否かを判定するステップと、
    前記変換アダプタおよび前記他の変換アダプタのどちらが接続されているかを設定するステップと、
    をさらに有する請求項１９記載の情報処理方法。
JP2008306751A 2008-12-01 2008-12-01 情報処理システム、情報処理装置および情報処理方法 Active JP4459288B1 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2008306751A JP4459288B1 (ja) 2008-12-01 2008-12-01 情報処理システム、情報処理装置および情報処理方法
US12/541,019 US7907208B2 (en) 2008-12-01 2009-08-13 Information processing system, information processing apparatus, and information processing method for signal conversion

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2008306751A JP4459288B1 (ja) 2008-12-01 2008-12-01 情報処理システム、情報処理装置および情報処理方法

Publications (2)

Publication Number Publication Date
JP4459288B1 JP4459288B1 (ja) 2010-04-28
JP2010130660A true JP2010130660A (ja) 2010-06-10

Family

ID=42222497

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2008306751A Active JP4459288B1 (ja) 2008-12-01 2008-12-01 情報処理システム、情報処理装置および情報処理方法

Country Status (2)

Country Link
US (1) US7907208B2 (ja)
JP (1) JP4459288B1 (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20120002108A1 (en) * 2010-06-30 2012-01-05 Hiroaki Chiba Extender
JP2012147441A (ja) * 2012-02-02 2012-08-02 Toshiba Corp 拡張装置

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2012061121A2 (en) * 2010-10-25 2012-05-10 Openpeak Inc. Display system
US20130104182A1 (en) * 2011-04-12 2013-04-25 Jupiter Systems Method and Apparatus for Fast Data Delivery on a Digital Pixel Cable
TWI519148B (zh) * 2013-03-29 2016-01-21 正文科技股份有限公司 視訊播放裝置及視訊顯示裝置
CN104079965B (zh) * 2013-03-29 2018-01-19 正文科技股份有限公司 视频播放装置及视频显示装置
US9794496B2 (en) * 2014-08-12 2017-10-17 High Sec Labs Ltd Meeting room power and multimedia center device
CN105812681A (zh) * 2014-12-31 2016-07-27 鸿富锦精密工业(武汉)有限公司 主板及其视频信号切换电路
TWM565388U (zh) * 2018-04-17 2018-08-11 宏緯電子股份有限公司 Modular circuit board

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001125693A (ja) * 1999-10-28 2001-05-11 Nec Home Electronics Ltd 画像表示装置用の信号ケーブル
JP2001175230A (ja) * 1999-12-21 2001-06-29 Nanao Corp 表示装置
JP2004271987A (ja) * 2003-03-10 2004-09-30 Toshiba Corp 電子機器及び表示装置設定方法
JP2005091795A (ja) * 2003-09-18 2005-04-07 Sony Corp 表示装置
JP2007280355A (ja) * 2006-04-03 2007-10-25 Aopen Inc コンピュータシステムと該コンピュータシステムに用いるコンピュータ装置及び信号転送装置
JP2008003318A (ja) * 2006-06-22 2008-01-10 I-O Data Device Inc 映像出力装置

Family Cites Families (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4344021A (en) * 1980-07-21 1982-08-10 Rca Corporation System for compensating for transfer characteristic variations of electron guns
US5229852A (en) * 1989-12-05 1993-07-20 Rasterops Corporation Real time video converter providing special effects
US5327243A (en) * 1989-12-05 1994-07-05 Rasterops Corporation Real time video converter
US5943065A (en) * 1991-11-21 1999-08-24 Videologic Limited Video/graphics memory system
US5798802A (en) * 1996-01-31 1998-08-25 Deutsche Itt Industries Gmbh Video signal clamping circuit
US6104414A (en) * 1997-03-12 2000-08-15 Cybex Computer Products Corporation Video distribution hub
US6314479B1 (en) * 1997-08-04 2001-11-06 Compaq Computer Corporation Universal multi-pin plug and display connector for standardizing signals transmitted between a computer and a display for a PC theatre interconnectivity system
JPH11143598A (ja) * 1997-11-11 1999-05-28 Canon Inc コンピュータ及びその表示制御方法
US6215465B1 (en) * 1998-09-16 2001-04-10 Victor Company Of Japan, Ltd. Apparatus and method of displaying image by liquid crystal display device
JP2000181591A (ja) * 1998-12-18 2000-06-30 Pfu Ltd Ｌｖｄｓインタフェース信号振幅設定機能を備える情報処理装置及びｌｖｄｓインタフェース信号振幅設定方法
KR100287866B1 (ko) * 1998-12-31 2001-05-02 구자홍 수직 영상 포맷 변환 장치 및 이를 이용한 디지털 수신 시스템
US20040049624A1 (en) * 2002-09-06 2004-03-11 Oak Technology, Inc. Network to computer internal interface
JP2004357029A (ja) * 2003-05-29 2004-12-16 Toshiba Corp 信号選択装置及び信号選択方法
KR100607951B1 (ko) * 2003-07-29 2006-08-03 삼성전자주식회사 멀티미디어 시스템에서의 디스플레이 자동 제어 장치 및방법
US20050128217A1 (en) * 2003-12-12 2005-06-16 Boaz Cohen Device, system and method for video signal modification
US7460175B2 (en) * 2004-04-02 2008-12-02 Nvidia Corporation Supersampling of digital video output for multiple analog display formats
JP5076317B2 (ja) 2005-12-27 2012-11-21 ソニー株式会社 情報処理装置、情報処理方法及びそのプログラム
US8169542B2 (en) * 2006-10-27 2012-05-01 Broadcom Corporation Automatic format identification of analog video input signals
US20090079687A1 (en) * 2007-09-21 2009-03-26 Herz Williams S Load sensing forced mode lock
US9110624B2 (en) * 2007-09-21 2015-08-18 Nvdia Corporation Output restoration with input selection

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001125693A (ja) * 1999-10-28 2001-05-11 Nec Home Electronics Ltd 画像表示装置用の信号ケーブル
JP2001175230A (ja) * 1999-12-21 2001-06-29 Nanao Corp 表示装置
JP2004271987A (ja) * 2003-03-10 2004-09-30 Toshiba Corp 電子機器及び表示装置設定方法
JP2005091795A (ja) * 2003-09-18 2005-04-07 Sony Corp 表示装置
JP2007280355A (ja) * 2006-04-03 2007-10-25 Aopen Inc コンピュータシステムと該コンピュータシステムに用いるコンピュータ装置及び信号転送装置
JP2008003318A (ja) * 2006-06-22 2008-01-10 I-O Data Device Inc 映像出力装置

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20120002108A1 (en) * 2010-06-30 2012-01-05 Hiroaki Chiba Extender
US8583846B2 (en) * 2010-06-30 2013-11-12 Kabushiki Kaisha Toshiba Extender
JP2012147441A (ja) * 2012-02-02 2012-08-02 Toshiba Corp 拡張装置

Also Published As

Publication number Publication date
JP4459288B1 (ja) 2010-04-28
US20100134681A1 (en) 2010-06-03
US7907208B2 (en) 2011-03-15

Similar Documents

Publication Publication Date Title
JP4459288B1 (ja) 情報処理システム、情報処理装置および情報処理方法
US20090160868A1 (en) Information processing apparatus
US9304544B2 (en) System and display control method for external device
US9459880B2 (en) Information processing apparatus and output control method
US20090160733A1 (en) Information processing device and display control method
KR20090008045A (ko) 디스플레이장치, 호스트 장치 및 그 제어방법
JP2009060204A (ja) ソース／シンク兼用機器
EP1868180A2 (en) Display apparatus and control method thereof
WO2014049686A1 (ja) Ｈｄｍｉ装置、通信システムおよびホットプラグ制御方法
TW201624266A (zh) 顯示系統及其操作方法
CN111788820A (zh) 自适应地控制低电力显示模式的方法及其电子装置
JP4922438B2 (ja) 拡張装置
US11335229B2 (en) Display for controlling operation of gamma block on basis of indication of content, and electronic device comprising said display
US20120327062A1 (en) Electronic apparatus, control method of electronic apparatus, and non-transitory computer-readable medium storing computer executable control program of electronic apparatus
US20110173472A1 (en) Graphic Controller, Information Processing Apparatus, and Power Saving Method
EP1521236A2 (en) Electronic display device and method of controlling such a display device
WO2018136091A1 (en) Timing controllers for display devices
JP5289593B2 (ja) 拡張装置
JP2004302415A (ja) 液晶表示装置
JP2007317073A (ja) 情報処理装置および制御方法
KR101178713B1 (ko) 노트북 컴퓨터용 액정표시장치 및 그 구동회로
US11307608B2 (en) Integrated circuit and electronic device for controlling function modules in low-power state according to operation state, and control method therefor
JP7336325B2 (ja) 半導体装置、それを用いた自動車、ディスプレイ装置
JP2008304794A (ja) 電子機器
US11182874B2 (en) Signal processing device and signal processing method

Legal Events

Date Code Title Description
TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20100209

R151 Written notification of patent or utility model registration

Ref document number: 4459288

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R151

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130219

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140219

Year of fee payment: 4

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313117

Free format text: JAPANESE INTERMEDIATE CODE: R313121

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350