JPWO2019146567A1 - 半導体装置、それを用いた電子機器、ディスプレイ装置 - Google Patents

Abstract

ビデオ入力インタフェース３０２は、通常状態においてビデオデータＳ１を受信する。制御入力インタフェース３０４は、セットアップ状態において、複数の圧縮画像データＳ４を受信し、メモリ３０６に格納する。デコーダ３０８は、通常状態において、複数の圧縮画像データＳ４のうち、表示すべき図形データＳ５を指定する指示信号Ｓ６に応じたひとつをメモリから読み出してデコードし、圧縮前の元の図形データＳ５を再生する。マルチプレクサ３１０は、ビデオデータＳ１に図形データＳ５を重ねる。

Description

本発明は、デジタルビデオ信号のインタフェースを有する半導体装置に関する。

図１は、画像表示システムのブロック図である。画像表示システム１００Ｒは、液晶パネルや有機ＥＬパネルなどのディスプレイパネル１０２と、ゲートドライバ１０４、ソースドライバ１０６、グラフィックコントローラ１１０およびタイミングコントローラ２００Ｒを備える。グラフィックコントローラ１１０は、ディスプレイパネル１０２に表示すべき画像データを生成する。この画像データに含まれるピクセル（ＲＧＢ）データは、シリアル形式で、タイミングコントローラ２００Ｒに伝送される。

タイミングコントローラ２００Ｒは、画像データを受け、各種の制御／同期信号を生成する。ゲートドライバ１０４は、タイミングコントローラ２００Ｒからの信号と同期してディスプレイパネル１０２の走査線Ｌ_Ｓを順に選択する。またＲＧＢデータは、ソースドライバ１０６に供給される。

タイミングコントローラ２００Ｒは、受信回路２０２、送信回路２０４、ロジック回路２１０を備える。受信回路２０２は、グラフィックコントローラ１１０からシリアル形式で画像データを受信する。外付けのＲＯＭ１１１には、ディスプレイパネル１０２のＩＤ（識別情報）、解像度やリフレッシュレートなどが格納されている。ロジック回路２１０は、受信回路２０２が受信した画像データにもとづいて、制御／同期信号を生成する。送信回路２０４は、制御信号や画像データを、ゲートドライバ１０４およびソースドライバ１０６に出力する。

タイミングコントローラ２００Ｒには、受信回路２０２が受信する画像データとは別に、あらかじめ決められた文字、図形、アイコン（以下、単に図形と称する）などを表示するＯＳＤ（On Screen Display）機能が要求される場合がある。このためにロジック回路２１０は、ＯＳＤ回路２１２を備える。

ＲＯＭ１１１には、いくつかの文字やアイコンのビットマップデータが格納されている。タイミングコントローラ２００Ｒは、画像データとは別に入力される制御信号に応じた図形のビットマップデータをＲＯＭ１１１から読み出し、ディスプレイパネル１０２に表示させる。

特開平６−３１７７８２号公報 特開２００２−１６９５２４号公報

従来のタイミングコントローラ２００Ｒでは、図形のビットマップデータをＲＯＭ１１１に格納する必要があるところ、ＲＯＭ１１１の容量には制限があるため、図形のピクセル数を大きくしにくいという問題がある。またタイミングコントローラ２００Ｒは、ＲＯＭ１１１に格納された図形しか表示することができないため、一旦、製品が出荷された後には、図形の修正や追加が困難である。このように従来のタイミングコントローラにおけるＯＳＤ機能は柔軟性に欠けるという問題があった。

本発明は係る課題に鑑みてなされたものであり、そのある態様の例示的な目的のひとつは、柔軟性のあるＯＳＤ機能を提供可能な半導体装置の提供にある。

本発明のある態様は半導体装置に関する。半導体装置は、通常状態においてビデオデータを受信するビデオ入力インタフェースと、メモリと、セットアップ状態において、複数の圧縮画像データを受信し、メモリに格納する制御入力インタフェースと、通常状態において、複数の圧縮画像データのうち、指示信号に応じたひとつをメモリから読み出してデコードし、圧縮前の元の図形データを再生するデコーダと、ビデオデータに図形データを重ねるマルチプレクサと、を備える。

本発明の別の態様は、電子機器に関する。電子機器は上述の半導体装置を備える。

本発明の別の態様は、ディスプレイ装置に関する。ディスプレイ装置は、上述の半導体装置を備える。

なお、以上の構成要素を任意に組み合わせたもの、あるいは本発明の表現を、方法、装置などの間で変換したものもまた、本発明の態様として有効である。

本発明のある態様によれば、柔軟なＯＳＤ機能が提供される。

画像表示システムのブロック図である。 実施の形態に係る半導体装置を備える画像表示システムのブロック図である。 図形データのランレングス圧縮を説明する図である。 圧縮画像データＣＯＭＰが不揮発性メモリあるいはメモリに格納される様子を示す図である。 図５（ａ）〜（ｃ）は、同色セグメントＳＥＧのデータ構造を示す図である。 ２個の図形データが表示されたディスプレイパネルを示す図である。 図５（ｂ）の第２のデータ構造を採用したときの同色セグメントの圧縮率を示す図である。 図８（ａ）〜（ｄ）は、半導体装置の具体的なアプリケーションを示す図である。 タイミングコントローラの構成例を示すブロック図である。 図１０（ａ）〜（ｃ）は、タイミングコントローラを用いた車載用ディスプレイ装置を示す図である。 電子機器を示す斜視図である。

（実施の形態の概要）
本明細書に開示される一実施の形態は、半導体装置に関する。半導体装置は、通常状態においてビデオデータを受信するビデオ入力インタフェースと、メモリと、セットアップ状態において、複数の圧縮画像データを受信し、メモリに格納する制御入力インタフェースと、通常状態において、表示すべき図形データを指定する指示信号を受信し、複数の圧縮画像データのうち指示信号に応じたひとつをメモリから読み出してデコードし、圧縮前の元の図形データを再生するデコーダと、ビデオデータに図形データを重ねるマルチプレクサと、を備える。半導体装置のセットアップごとに、ＯＳＤ用の図形データを予め圧縮した状態で半導体装置にロードすることにより、様々な図形データの表示が可能となる。また図形データを保持しておくＲＯＭの容量を小さくでき、さらにロードの際の通信量を減らすことができる。なお図形データは、図形、アイコン、文字、それらに任意の組み合わせを含みうる。

圧縮画像データは、ランレングス圧縮により図形データを圧縮したものであり、圧縮画像データは、少なくともひとつのセグメントデータを含み、各セグメントデータは、同一色の連続するピクセルである同色セグメントを表してもよい。これによりデコーダの回路規模を小さくでき、またメモリの容量を小さくできる。

セグメントデータは、色を表すカラーデータと、連続ピクセル数を表すランレングス値と、を含んでもよい。ランレングス値のフォーマット長は可変であってもよい。これによりさらに圧縮率を高めることができる。

セグメントデータは、セパレータビットおよびカラーデータを含むカラーワードと、それぞれがセパレータビットおよびランレングス値を含む少なくともひとつのランレングスワードと、を含んでもよい。

セグメントデータは、カラーデータを含むカラーワードと、ランレングス値のワード数を表すワード数指定ビットと、ワード数分のランレングスワードと、を含んでもよい。

制御入力インタフェースは、図形データのピクセルサイズを指定するサイズデータを受信し、圧縮画像データとともにメモリに格納してもよい。これにより、さまざまな大きさの図形データを表示可能となる。

指示信号は、図形データを表示すべき位置を指定する位置情報を含み、マルチプレクサは、位置情報に応じた位置に、図形データを表示してもよい。これによりさらに柔軟なＯＳＤ機能が提供される。

制御入力インタフェースは、ＳＰＩ（Serial Peripheral Interface）またはＩ^２Ｃ（Inter-Integrated Circuit）インタフェースであってもよい。これらは広く一般に利用されるインタフェースであるため、実装が容易である。

（実施の形態）
以下、本発明を好適な実施の形態をもとに図面を参照しながら説明する。各図面に示される同一または同等の構成要素、部材、処理には、同一の符号を付するものとし、適宜重複した説明は省略する。また、実施の形態は、発明を限定するものではなく例示であって、実施の形態に記述されるすべての特徴やその組み合わせは、必ずしも発明の本質的なものであるとは限らない。

本明細書において、「部材Ａが、部材Ｂと接続された状態」とは、部材Ａと部材Ｂが物理的に直接的に接続される場合のほか、部材Ａと部材Ｂが、電気的な接続状態に影響を及ぼさず、あるいは機能を阻害しない他の部材を介して間接的に接続される場合も含む。
同様に、「部材Ｃが、部材Ａと部材Ｂの間に設けられた状態」とは、部材Ａと部材Ｃ、あるいは部材Ｂと部材Ｃが直接的に接続される場合のほか、電気的な接続状態に影響を及ぼさず、あるいは機能を阻害しない他の部材を介して間接的に接続される場合も含む。

図２は、実施の形態に係る半導体装置３００を備える画像表示システム１００のブロック図である。画像表示システム１００は、半導体装置３００およびグラフィックプロセッサ４００、マイクロコントローラ（プロセッサ）１３０を備える。

グラフィックプロセッサ４００は、ＧＰＵ（Graphics Processing Unit）などであり、ビデオデータＳ_１を生成する。グラフィックプロセッサ４００は、ＨＤＭＩ（登録商標）規格やDisplayPort規格あるいはＤＶＩ（Digital Visual Interface）規格に準拠したトランスミッタ（ビデオ出力インタフェース）を含み、ビデオ伝送ライン１３２を介して半導体装置３００と接続される。ビデオデータＳ_１を含むデジタルビデオ信号Ｓ_２は、シリアル形式で半導体装置３００に伝送される。

マイクロコントローラ（プロセッサ）１３０は、画像表示システム１００を統合的に制御する。マイクロコントローラ１３０と半導体装置３００とは、ビデオ伝送ライン１３２とは別系統の制御ライン１３４を介して接続される。制御ライン１３４には、Ｉ^２ＣインタフェースやＳＰＩを用いることができる。

マイクロコントローラ１３０は、不揮発性メモリ１４０と接続される。不揮発性メモリ１４０は、その限りでないが、ハードディスクやＳＳＤ（Solid State Drive）、ＥＥＰＲＯＭ（Electrically Erasable Programmable Read-Only Memory）、フラッシュメモリを用いることができる。ＯＳＤ用の図形データ（ＯＳＤキャラクタ）Ｓ_５を所定の圧縮方式で圧縮した圧縮画像データＳ_４が格納される。

マイクロコントローラ１３０は、画像表示システム１００のセットアップ状態において、不揮発性メモリ１４０から圧縮画像データＳ_４を読み出し、制御ライン１３４を介して半導体装置３００に送信する。

マイクロコントローラ１３０の機能は、グラフィックプロセッサ４００に統合されてもよく、この場合、グラフィックプロセッサ４００が、制御用インタフェースを内蔵する。

半導体装置３００は、グラフィックプロセッサ４００からのデジタルビデオ信号Ｓ_２を受信可能なビデオ入力インタフェースを有するさまざまなデバイスであり、その種類は特に限定されない。

半導体装置３００は、ビデオ入力インタフェース３０２、制御入力インタフェース３０４、メモリ３０６、デコーダ３０８、マルチプレクサ３１０を備える。

半導体装置３００（あるいは画像表示システム１００）は、回路（あるいはシステム）を初期設定（あるいは設定変更）するためのセットアップ状態と、セットアップ状態の完了後に、半導体装置３００の本来の処理を実行する通常状態を有する。半導体装置３００に対して外部からコマンドを与えることにより、セットアップ状態に設定できるようにしてもよい。たとえば半導体装置３００の内部に、セットアップ状態と関連づけたレジスタを設け、外部（たとえばマイクロコントローラ１３０）からそのレジスタへ１をライトすることにより、セットアップ状態に遷移させてもよい。この場合、半導体装置３００の起動直後のみでなく、任意のタイミングでセットアップ状態に移行することができる。

ビデオ入力インタフェース３０２は、ビデオ伝送ライン１３２を介してグラフィックプロセッサ４００と接続され、通常状態において、ビデオデータＳ_１を含むデジタルビデオ信号Ｓ_２を受信する。

制御入力インタフェース３０４は、制御ライン１３４を介してマイクロコントローラ１３０と接続される。制御入力インタフェース３０４は、レジスタアクセス型のインタフェースを用いることができ、たとえばＳＰＩ（Serial Peripheral Interface）またはＩ^２Ｃ（Inter-Integrated Circuit）インタフェースが好適であるがその限りでない。制御入力インタフェース３０４は、セットアップ状態において、マイクロコントローラ１３０から複数の圧縮画像データＳ_４を受信し、メモリ３０６に格納する。メモリ３０６はその限りでないがＳＲＡＭ（Static Random Access Memory）であってもよい。

上述のように圧縮画像データＳ_４は、ＯＳＤで使用する図形データＳ_５を所定のフォーマットで圧縮したものである。

複数の圧縮画像データＳ_４それぞれにＩＤが付与され、各圧縮画像データＳ_４を格納したアドレスを示すアドレス情報Ｓ_７が、ＩＤと対応付けて保持される。

図形データＳ_５は、その限りでないがモノクロ、あるいはカラーのビットマップデータであってもよい。また図形データＳ_５が表す対象は、アイコン、図形、文字など任意である。

また制御入力インタフェース３０４は、通常状態において、ＯＳＤにより表示すべき図形データを指定する指示信号Ｓ_６を受信する。デコーダ３０８は、複数の圧縮画像データのうち、指示信号Ｓ_６に応じたひとつをメモリ３０６から読み出してデコードし、圧縮前の元の図形データＳ_５を再生する。

マルチプレクサ３１０は、ビデオ入力インタフェース３０２が受信したビデオデータＳ_１に、デコーダ３０８がデコードした図形データＳ_５を重ねる。マルチプレクサ３１０の処理は公知技術を用いればよく、特に限定されない。たとえばマルチプレクサ３１０は、ビデオデータＳ_１が示すフレームのうち、図形データＳ_５が配置される領域（あるいは有効なピクセル）の輝度値を、図形データＳ_５の輝度値に置換してもよい。

なお図形データＳ_５の表示位置を制御可能とすることが望ましい。指示信号Ｓ_６は、図形データＳ_５を表示すべき位置を指定する位置情報ＰＯＳを含んでもよい。マルチプレクサ３１０は、位置情報ＰＯＳに応じた位置に、図形データＳ_５を表示する。以上が半導体装置３００を備える画像表示システム１００の構成である。

以上が半導体装置３００および画像表示システム１００の構成である。続いて図形データＳ_５の圧縮について説明する。図形データＳ_５の圧縮には、ランレングス圧縮を用いることができる。

図３は、図形データＳ_５のランレングス圧縮を説明する図である。図３では説明の簡易化のために７×６ピクセルの図形データが示されるが、実際の図形データは、５０×５０ピクセル、１００×１００ピクセル、あるいはその他のピクセル数で構成することができる。また縦のピクセル数と横のピクセル数は異なっていてもよい。

ランレングス圧縮では、同一色の連続するピクセル（同色セグメントという）を、カラーデータＣＤと、連続回数値を表すランレングス値ＲＬに変換する。ランレングス圧縮は、上のラインから下のラインに向かって、各ラインでは左端のピクセルから右端のピクセルに向かって順に処理される。図３の矢印は、同色セグメントＳＥＧを表している。

カラーデータＣＤは、ＲＧＢ各８ビットの２４ビットで表すことができる。

図３の図形データＳ_５は、５個の同色セグメントＳＥＧ_１〜ＳＥＧ_５に分割される。同色セグメントＳＥＧ_１〜ＳＥＧ_５それぞれのランレングス値ＲＬは１７，２，５，２，１６である。また同色セグメントＳＥＧ_１，ＳＥＧ_３，ＳＥＧ_５は、第１の色を有し、同色セグメントＳＥＧ_２，ＳＥＧ_４は、第２の色を有している。したがって、ひとつの図形データＳ_５に対応する圧縮画像データＳ_４は、ひとつまたは複数のセグメントデータＳＥＧの組み合わせで表すことができる。

図４は、圧縮画像データＣＯＭＰ（Ｓ_４）が不揮発性メモリ１４０あるいはメモリ３０６に格納される様子を示す図である。１個目の圧縮画像データＣＯＭＰ_１は、Ｍ個の同色セグメントを表すＭ個のセグメントデータを含み、２個目の圧縮画像データＣＯＭＰ_２は、Ｎ個のセグメントデータを含み、３個目の圧縮画像データＣＯＭＰ_３は、Ｋ個のセグメントデータを含んでいる。各圧縮画像データＣＯＭＰの先頭アドレスが、アドレス情報ＡＤＲとしてメモリ３０６に記録される。

図形データＳ_５のサイズ（ピクセル数）は、５０ピクセル×５０ピクセルのように固定してもよいが、さらなる柔軟性を提供するために、複数の選択肢からユーザが選択可能としてもよい。たとえば半導体装置３００を、５０×５０ピクセル、１００×１００ピクセルの２つのサイズをサポートするように構成してもよい。この場合、セットアップ状態において、図形データＳ_５とともに、サイズを指定するサイズデータＳＩＺＥを入力すればよい。このサイズデータＳＩＺＥは、図形データＳ_５のＩＤと対応付けて、メモリ３０６に記録される。

さらなる柔軟性を提供するために、図形データＳ_５のサイズを、ユーザが自由に指定可能としてもよい。たとえばセットアップ状態において、図形データＳ_５とともに、縦のピクセル数、横のピクセル数を指定するサイズデータＳＩＺＥを入力すればよい。このサイズデータは、図形データＳ_５のＩＤと対応付けて、メモリ３０６に記録される。

図５（ａ）〜（ｃ）は、同色セグメントＳＥＧのデータ構造を示す図である。図５（ａ）は、第１のデータ構造を表す。ひとつの同色セグメントＳＥＧのデータ（セグメントデータ）は、カラーワードＣＷとランレングスワードＲＬＷのセットＳＥＴを、ひとつあるいは複数含む。

ランレングスワードＲＬＷのビット数を３とした場合、連続回数（ランレングス値）にゼロがないものとすれば、ランレングスワードＲＬＷの<000>〜<111>は、ランレングス値１〜８を表すことができる。

同色セグメントＳＥＧ_２（ＳＥＧ_３，ＳＥＧ_４）のように、ランレングス値ＲＬが８以下の場合、図５（ａ）に示すように、その圧縮画像データは、１個のカラーワードＣＷと１個のランレングスワードＲＬＷを含む１セットＳＥＴ_１で表される。

ひとつの同色セグメントＳＥＧのランレングス値ＲＬが９以上の場合、ひとつの同色セグメントＳＥＧは、カラーデータＣＤの値を同一とする複数のセットを含む。たとえばランレングス値ＲＬが１７である同色セグメントＳＥＧ_１は、連続回数値１６と１に分割される。つまり同色セグメントＳＥＧ_１は、２セットＳＥＴ_１，ＳＥＴ_２で表される。２セットＳＥＴ_１，ＳＥＴ_２のカラーワードＣＷは同値であり、１個目のランレングスワードＲＬＷは<111>、２個目のランレングスワードＲＬＷは<011>となる。

ランレングス値ＲＬが１７〜２４の場合、８＋８＋ａ（ただし１≦ａ≦８）に分割することができ、同色セグメントＳＥＧは、３つのセットＳＥＴを含みうる。

なお、ここでは理解の容易化のため、１ワード３ビットとしたがその限りではなく、４〜６ビット程度としてもよい。１ワードの最適なビット数は、図形データの形状やサイズを考慮して、圧縮率が高くなるように決めればよい。

図５（ｂ）は、第２のデータ構造を表す。第２のデータ構造では、ランレングス値ＲＬのフォーマット長を可変とする。

カラーワードＣＷおよびランレングスワードＲＬＷの先頭には、同色セグメントＳＥＧの境界を表すセパレートビットが含まれる。図５（ｂ）の例では、セパレートビットは、同色セグメントの終端を示す終端ビットＴＢであり、値１が終端を表す。セパレートビットは終端に代えて、始点を表すようにしてもよい。

ランレングス値ＲＬが１の同色セグメントは、終端ビットＴＢが１であるカラーワードＣＷのみを含み、ランレングスワードＲＬＷを含まないものとしてもよい。これにより、圧縮率をさらに高めることができる。この場合、４ビットのランレングスワードＲＬＷの<0000>〜<1111>は、ランレングス値２〜１７を表すことができる。

たとえば図形データが文字を表す場合、滑らかなフォントを表示するために、アンチエイリアスが施される場合があり、文字の輪郭部分に、ランレングス値ＲＬが１の同色セグメントが発生しやすい。ランレングス値ＲＬ＝１をランレングスワードＲＬＷ無しで表すことにより、特に文字の圧縮率を高めることができる。

終端ビットＴＢ＝１が、２個目のランレングスワードＲＬＷに付加されているとき、ランレングス値は、２ワード８ビットで表される。たとえば、１個目のランレングスワードＲＬＷを下位４ビットに、２個目のランレングスワードＲＬＷを上位４ビットに割り当ててもよいし、その逆であってもよい。２個のランレングスワードＲＬＷを結合して得られる８ビットのランレングス値ＲＬ<00000000>〜<11111111>は、２〜２５７を表す。

なおランレングス値の下位ビットから順に、先行するランレングスワードＲＬＷから割り当てることにより、デコードする際に、後続のランレングスワードＲＬＷを読み出す前に、先行するランレングスワードＲＬＷが表すランレングス値ＲＬに相当するピクセル群をマーク（すなわちラスタライズ）することができる。

終端ビットＴＢ＝１が、３個目のランレングスワードＲＬＷに付加されているとき、ランレングス値ＲＬは、３ワード１２ビットで表される。

図５（ａ）の第１のデータ構造では、セットＳＥＴごとに同じ値のカラーワードＣＷが含まれるため冗長であり、圧縮率が低くなる場合がある。これに対して第２のデータ構造によれば、カラーワードＣＷの冗長性をなくせるため、圧縮率を高めることができる。

図５（ｃ）は、第３のデータ構造を表す。第３のデータ構造は、第２のデータ構造と同様に、ランレングス値ＲＬのフォーマット長が可変となっている。第３のデータ構造においてセグメントデータは、ワード毎の終端ビットＴＢは含まず、ランレングス値ＲＬのワード数を指定するビット（ワード数指定ビット）ＷＢが挿入されている。ワード数指定ビットＷＢのビット数は特に限定されないが、ここでは例として２ビットとする。ランレングス値ＲＬが２〜１７のとき、ワード数指定ビットＷＢは１（バイナリで<01>）であり、セグメントデータは、１個のランレングスワードＲＬＷを含む。ランレングス値ＲＬが２〜２５７のとき、ワード数指定ビットＷＢは２（バイナリで<10>）であり、セグメントデータは、２個のランレングスワードＲＬＷを含む。先頭のランレングスワードＲＬＷはランレングス値ＲＬの下位４ビットを、２個目のランレングスワードＲＬＷはランレングス値ＲＬの上位４ビットを表してもよい。

図５（ｂ）の第２のデータ構造では、ランレングス値のワード数が増加するに従い、終端ビットＴＢの総個数が増えていくため、圧縮率が低下する傾向にある。これに対して、第３のデータ構造では、ランレングス値のワード数が増加しても、ワード数ビットＷＢのビット数は一定であるため、圧縮率の低下を抑制できる。なお、第２のデータ構造と第３のデータ構造は、図形データの形状やサイズを考慮して、圧縮率が高くなるように選択すればよい。

その他のデータ構造として、以下のものが考えられる。たとえば第２，第３のデータ構造において、第１のデータ構造と同様に、複数のランレングスワードＲＬＷそれぞれの値の合計をランレングス値ＲＬとしてもよい。たとえばセグメントデータに、値<0001>と<1111>の２個のランレングスワードＲＬＷが含まれるとき、ランレングス値ＲＬを３＋１７＝２０としてもよい。

続いて画像表示システム１００の動作を説明する。

１． セットアップ状態
半導体装置３００を備える画像表示システム１００が起動すると、画像表示システム１００がセットアップ状態となる。マイクロコントローラ１３０は、複数の圧縮画像データＳ_４を、それぞれのサイズデータＳＩＺＥとともに制御入力インタフェース３０４に送信する。

半導体装置３００は、セットアップ状態において受信した複数の圧縮画像データＳ_４を、メモリ３０６に格納する。

２． 通常状態
グラフィックプロセッサ４００は、ビデオ伝送ライン１３２を介してデジタルビデオ信号Ｓ_２を送信する。

マイクロコントローラ１３０は、ディスプレイパネルにＯＳＤ機能を用いて図形を表示したいときに、デジタルビデオ信号Ｓ_２とは別系統で、指示信号Ｓ_６を送信する。指示信号Ｓ_６は、セットアップ状態において半導体装置３００に送信した複数の圧縮画像データＳ_４（図形データＳ_５）のうちひとつを指定するＩＤ情報、表示位置を指示する位置情報ＰＯＳを含む。

デコーダ３０８は、制御入力インタフェース３０４が受信した指示信号Ｓ_６にもとづいて、ＩＤ情報に対応するアドレス情報Ｓ_７を参照し、それに対応する圧縮画像データＳ_４にアクセスする。そしてサイズデータＳＩＺＥにもとづいて圧縮画像データＳ_４をデコードしてビットマップ形式の図形データＳ_５に展開する。マルチプレクサ３１０は、図形データＳ_５を、位置情報ＰＯＳが指定する位置に表示させる。

図６は、２個の図形データＳ_５＿１，Ｓ_５＿_２が表示されたディスプレイパネル１０２を示す図である。

以上が画像表示システム１００の動作である。続いてその利点を説明する。

画像表示システム１００のセットアップ時に、ＯＳＤで用いる図形データを半導体装置３００に与えることにより、様々な図形データの表示が可能となる。

また図形データＳ_５は、圧縮された形式でメモリ３０６に格納されるため、メモリ３０６の容量を小さくでき、コストを下げることができる。また、圧縮により、マイクロコントローラ１３０から半導体装置３００に送信する情報量を減らすことができる。さらに不揮発性メモリ１４０にも圧縮した状態で格納しておくことで、不揮発性メモリ１４０の容量を減らすこともできる。

図７は、図５（ｂ）の第２のデータ構造を採用したときの同色セグメントの圧縮率を示す図である。ここではランレングスワードＲＬＷのビット幅を４ビットとする。ランレングス値ＲＬが大きくなるにしたがい、高圧縮率が得られている。ランレングス値が１あるいは２の場合、セグメントデータは、元のピクセルデータのデータ量より大きくなる。しかしながら、多くの文字、アイコン、図形において、ランレングス値が１あるいは２はアンチエイリアシング等に限られ、その出現確率は非常に低いため、図形データ全体としてみたときの圧縮率を十分に高めることができる。

また図１では、ＯＳＤ用の図形データを格納するＲＯＭ１１１を、タイミングコントローラ２００Ｒ側に設ける必要があるが、図２の画像表示システム１００では、図形データをＲＯＭに格納する必要はない。ＳＲＡＭなどのメモリ３０６は、ＲＯＭに比べて安価であるため、コストを削減できる。

図１のシステムでは、ＲＯＭ１１１は、ＯＴＰ（ワンタイムプログラマブル）ＲＯＭが用いられる。したがってＯＳＤ用の図形データを変更あるいは追加したい場合、ＲＯＭ１１１を交換する必要があるが、多くの場合、ＲＯＭの交換は不可能であり、あるいはできたとしても膨大なコストがかかる。

一方、多くのシステムにおいて、マイクロコントローラ１３０には、ワンタイムＲＯＭではなく、書き換え可能な不揮発性メモリ１４０、たとえばハードディスクやＳＳＤ（Solid State Drive）、ＥＥＰＲＯＭ（Electrically Erasable Programmable Read-Only Memory）、フラッシュメモリなどが接続される。したがって図２の画像表示システム１００では、不揮発性メモリ１４０に格納される図形データを変更し、あるいは追加することにより、ＯＳＤ用の図形を変更、追加できる。

続いて半導体装置３００のアプリケーションを説明する。図８（ａ）〜（ｄ）は、半導体装置３００の具体的なアプリケーションを示す図である。図８（ａ）において、半導体装置３００は、タイミングコントローラ２００である。タイミングコントローラ２００は、グラフィックプロセッサ４００からのデジタルビデオ信号Ｓ_２を受け、ゲートドライバ１０４およびソースドライバ１０６を制御する。

図８（ｂ）において、半導体装置３００は、ブリッジチップ１５０である。ブリッジチップ１５０は、グラフィックプロセッサ４００とタイミングコントローラ２００の間に設けられ、グラフィックプロセッサ４００の出力インタフェースと、タイミングコントローラの入力インタフェースの橋渡しをする。

図８（ｃ）において、半導体装置３００は、ブリッジチップ１６０である。ブリッジチップ１６０は、グラフィックプロセッサ４００からのビデオ信号を、複数系統に分岐する。ブリッジチップ１６０は、複数の系統に、入力されたビデオ信号と同じビデオ信号を分配してもよい。あるいは、ブリッジチップ１６０は、入力されたビデオ信号を複数の領域（画面）に分割して、複数の系統に分配してもよい。

図８（ｄ）において、半導体装置３００は、ワンチップドライバ１７０である。ワンチップドライバ１７０は、タイミングコントローラの機能とディスプレイドライバ（ソースドライバ）の機能を備える。

図８（ａ）〜（ｄ）の画像表示システムは、車載用ディスプレイや医療用ディスプレイ、テレビ、ＰＣ用のディスプレイを初めとするさまざまなディスプレイ装置に用いることができる。あるいは、画像表示システムは、ノートコンピュータやタブレット端末、スマートフォン、デジタルカメラやデジタルビデオカメラなどの電子機器に内蔵することもできる。

図９は、タイミングコントローラ２００の構成例を示すブロック図である。タイミングコントローラ２００は、グラフィックプロセッサ４００からのデジタルビデオ信号Ｓ_２を受け、ひとつまたは複数のソースドライバ１０６に画像データＳ_３Ａを供給し、ゲートドライバ１０４およびひとつまたは複数のソースドライバ１０６に制御／同期信号Ｓ_３Ｂを出力する。

タイミングコントローラ２００は、上述したビデオ入力インタフェース３０２、制御入力インタフェース３０４、メモリ３０６、デコーダ３０８、マルチプレクサ３１０に加えて、メインロジック３２０および出力インタフェース３３０を備える。

ビデオ入力インタフェース３０２、メインロジック３２０、出力インタフェース３３０は、グラフィックプロセッサ４００からの画像データの表示に関する回路ブロックであり、従来のタイミングコントローラ２００Ｒに備わるものと同じでよい。ビデオ入力インタフェース３０２が受信したビデオデータＳ_１を、フレームデータとしてメモリ３０６に格納してもよい。

メインロジック３２０は、ビデオデータＳ_１（フレームデータ）にさまざまな信号処理を施す。メインロジック３２０の信号処理は特に限定されず、公知技術を用いればよいが、たとえば、γ（ガンマ）補正、ＦＲＣ（Frame Rate Control）処理、ＲＧＢマッピングなどが例示される。出力インタフェース３３０は、メインロジック３２０の処理後の出力画像データＳ_３Ａをソースドライバ１０６に出力する。またメインロジック３２０は、ゲートドライバ１０４やソースドライバ１０６に供給すべき制御／同期信号Ｓ_３Ｂを生成する。

制御入力インタフェース３０４、デコーダ３０８、マルチプレクサ３１０は、ＯＳＤ機能に関連して設けられる。

タイミングコントローラ２００は、電源投入直後において、セットアップ状態となる。一例として、タイミングコントローラ２００には、起動時に、ビデオ入力データを受信してパネルに出力する前段階として、γ補正やＲＧＢマッピングのパラメータ等をセッティングする期間（イニシャライズ期間）が存在する。このイニシャライズ期間の一部を、セットアップ状態としてもよい。

あるいはタイミングコントローラ２００に対して外部からコマンドを与えることにより、セットアップ状態に設定できるようにしてもよい。たとえばタイミングコントローラ２００の内部に、セットアップ状態と関連づけたレジスタを設け、外部（たとえばマイクロコントローラ１３０）からそのレジスタへ１をライトすることにより、セットアップ状態に遷移させてもよい。この場合、タイミングコントローラ２００の起動直後のみでなく、任意のタイミングでセットアップ状態に移行することができる。

制御入力インタフェース３０４は、セットアップ状態において、マイクロコントローラ１３０からＯＳＤ（On Screen Display）用の図形データＳ_５を圧縮して得られる圧縮画像データＳ_４を受信する。

制御入力インタフェース３０４は、通常状態において、表示すべき図形データを指定するＩＤを含む指示信号Ｓ_６を受信する。デコーダ３０８は、ＩＤに対応するアドレス情報Ｓ_７を参照し、メモリ３０６からＩＤ情報に応じたひとつの圧縮画像データＳ_４を読み出してデコードし、元の図形データＳ_５を再生する。

マルチプレクサ３１０は、メインロジック３２０から出力されるフレームデータに、図形データＳ_５を重ねて、出力インタフェース３３０に出力する。

図１０（ａ）は、実施の形態に係る車載用ディスプレイ装置６００を示す図である。車載用ディスプレイ装置６００は、コクピット正面のコンソール６０２に埋め込まれており、車両側のプロセッサから、スピードメータ６０４、エンジンの回転数を示すタコメータ６０６、燃料の残量６０８、ハイブリッド自動車や電気自動車にあってはバッテリの残量などを含むビデオデータＳ_１を受け、それを表示する（図１０（ａ））。

従来では、図１０（ｂ）に示すような、何らかの異常や、バッテリ上がりを示す表示灯や警告灯（以下、単に警告灯と総称する）は、ディスプレイパネルの外に、独立したＬＥＤを用いて表示していた。ディスプレイパネル上に警告灯を表示させない理由は以下の通りである。すなわち半導体装置３００（タイミングコントローラ２００）とグラフィックコントローラ１１０の間は、差動シリアルインタフェースで接続され、システムの起動開始から、タイミングコントローラ２００とグラフィックコントローラ１１０の間のシリアルインタフェースのリンクが確立するまでの間、画像データの伝送ができず、したがってディスプレイパネル１０２に画像を表示できない。あるいは、一旦リンクが確立した後に、ノイズなどの影響でリンクが切断されると、再びリンクが確立するまでの間、ディスプレイパネル１０２に画像を表示できない。そのほか、ケーブルの抜け、断線が生じた場合、シリアルインタフェースやグラフィックコントローラ１１０の一部が故障した場合も同様である。これらのように、画像が表示できない状態を、「表示不能状態」と称する。

警告灯は、ドライバに知らせるべき重要な情報を含んでいるため、表示不能状態であっても点灯可能であることが要求される。かかる事情から警告灯はディスプレイパネルの外部に設ける必要があった。

これに対して、実施の形態に係るタイミングコントローラ２００あるいは半導体装置３００のその他の形態を利用し、ＯＳＤ用の図形データＳ_５として、警告灯を、ディスプレイパネル上に表示することが可能となる。ＯＳＤの表示には、差動シリアルインタフェースの通信を必要としないからである。これによりＬＥＤやその駆動回路が不要となるため、コストを下げることができる。またＩ^２ＣなどのＥＣＵの標準機能を用いることができるため、さらにコストを下げることができる。

また、車載用ディスプレイ装置６００において、ビデオデータＳ_１が表示できない状況（表示不能状態）が生ずると、ディスプレイパネル１０２がブラックアウトし、運転に支障をきたす。そこで数字やアルファベットなどを、ＯＳＤ用の図形データＳ_５として用意しておいてもよい。図１０（ｃ）に示すように、走行中に何らかの異常が発生し、スピードメータ６０４やタコメータ６０６が表示不能となった場合に、ＯＳＤ機能を利用して、車速情報６１０やエンジンの回転数の情報６１２をリアルタイムで表示することができ、安全性を高めることができる。

あるいは、自動車のイグニションオンに際して、車載用ディスプレイ装置６００が起動する際に、ビデオデータＳ_１を表示できるようになるまでの間、”PLEASE WAIT...”や、現在の時刻などの文字列を、ＯＳＤ機能を利用して表示することが可能となる。

半導体装置３００の一形態であるタイミングコントローラ２００は、医療用ディスプレイ装置に用いることもできる。医療用ディスプレイ装置は、診察、治療あるいは手術中に、医師や看護師が必要な情報を表示する。医療用ディスプレイ装置においては、ビデオデータＳ_１を表示できない状況においても、重要な情報（たとえば患者の心拍数、血圧など）をＯＳＤ機能を用いて表示することが可能となる。

図１１は、電子機器５００を示す斜視図である。図１１の電子機器５００は、ラップトップコンピュータやタブレット端末、スマートフォン、ポータブルゲーム機、オーディオプレイヤなどであり得る。電子機器５００は、筐体５０２に内蔵されたグラフィックコントローラ１１０、ディスプレイパネル１０２、ゲートドライバ１０４、ソースドライバ１０６を備える。タイミングコントローラ２００とグラフィックコントローラ１１０の間には、差動トランスミッタ、伝送路および差動レシーバを含む伝送装置１２０が設けられてもよい。

以上、本発明について、実施の形態をもとに説明した。この実施の形態は例示であり、それらの各構成要素や各処理プロセスの組み合わせにいろいろな変形例が可能なこと、またそうした変形例も本発明の範囲にあることは当業者に理解されるところである。以下、こうした変形例について説明する。

（第１変形例）
実施の形態では、フレームデータを背景としてＯＳＤ用の図形データＳ_５を表示するものとしたが、その限りではなく、アルファブレンディングによって、ＯＳＤ用の図形を、透明あるいは半透明で表示してもよい。この場合、カラーデータＣＤを、透明度を表すα値としてもよい。これにより、図形データＳ_５の背景を透明あるいは半透明として、フレームデータに重ねて表示できる。

（第２変形例）
制御入力インタフェース３０４の形式は、レジスタアクセス型には限定されない。たとえば第１ライン１１２と同様に、差動シリアル伝送を用いても良いし、任意のインタフェースで設計することができる。

（第３変形例）
実施の形態では、セットアップ状態における図形データＳ_５と、通常状態における指示信号Ｓ_６を、共通の制御入力インタフェース３０４によって受信したが、それらは別々のインタフェースであってもよい。

（第４変形例）
実施の形態では、実装の容易なランレングス圧縮を説明したが、その他の画像圧縮を用いてもよい。また図形データＳ_５や指示信号Ｓ_６などに、ＣＲＣ（Cyclic Redundancy Check）などの誤り検出を付加してもよい。ＣＲＣの他、パリティやチェックサムなどの誤り検出を付加してもよい。

（第５変形例）
実施の形態では、図形データを予め圧縮しておき、それをマイクロコントローラ１３０に付随する不揮発性メモリ１４０に格納しておいたがその限りでない。不揮発性メモリ１４０には、図形データを非圧縮で（あるいは別方式で圧縮された画像データ）格納しておき、セットアップ状態において、マイクロコントローラ１３０が図形データを半導体装置３００のデコーダ３０８に対応するフォーマットに圧縮してから送信してもよい。

実施の形態にもとづき、具体的な語句を用いて本発明を説明したが、実施の形態は、本発明の原理、応用を示しているにすぎず、実施の形態には、請求の範囲に規定された本発明の思想を逸脱しない範囲において、多くの変形例や配置の変更が認められる。

１００ 画像表示システム
１０２ ディスプレイパネル
１０４ ゲートドライバ
１０６ ソースドライバ
１１０ グラフィックコントローラ
１１１ ＲＯＭ
１３０ マイクロコントローラ
１３２ ビデオ伝送ライン
１３４ 制御ライン
１４０ 不揮発性メモリ
３００ 半導体装置
３０２ ビデオ入力インタフェース
３０４ 制御入力インタフェース
３０６ メモリ
３０８ デコーダ
３１０ マルチプレクサ
４００ グラフィックプロセッサ
Ｓ_１ ビデオデータ
Ｓ_２ デジタルビデオ信号
Ｓ_４ 圧縮画像データ
Ｓ_５ 図形データ
Ｓ_６ 指示信号
５００ 電子機器
６００ 車載用ディスプレイ装置

本発明は、デジタルビデオ信号のインタフェースを有する半導体装置に関する。

Claims (13)

1. 通常状態においてビデオデータを受信するビデオ入力インタフェースと、
   メモリと、
   セットアップ状態において、複数の圧縮画像データを受信し、前記メモリに格納する制御入力インタフェースと、
   前記通常状態において、前記複数の圧縮画像データのうち、指示信号に応じたひとつを前記メモリから読み出してデコードし、圧縮前の元の図形データを再生するデコーダと、
   前記ビデオデータに前記図形データを重ねるマルチプレクサと、
   を備えることを特徴とする半導体装置。
2. 前記圧縮画像データは、ランレングス圧縮により前記図形データを圧縮したものであり、
   前記圧縮画像データは、少なくともひとつのセグメントデータを含み、各セグメントデータは、同一色の連続するピクセルである同色セグメントを表すことを特徴とする請求項１に記載の半導体装置。
3. 前記セグメントデータは、色を表すカラーデータと、連続ピクセル数を表すランレングス値と、を含み、
   前記ランレングス値のフォーマット長は可変であることを特徴とする請求項２に記載の半導体装置。
4. 前記セグメントデータは、セパレータビットおよび前記カラーデータを含むカラーワードと、それぞれがセパレータビットおよびランレングス値を含む少なくともひとつのランレングスワードと、を含むことを特徴とする請求項３に記載の半導体装置。
5. 前記セグメントデータは、前記カラーデータを含むカラーワードと、前記ランレングス値のワード数を表すワード数指定ビットと、前記ワード数分のランレングスワードと、を含むことを特徴とする請求項３に記載の半導体装置。
6. 前記制御入力インタフェースは、前記図形データのピクセルサイズを指定するサイズデータを受信し、前記圧縮画像データとともに前記メモリに格納することを特徴とする請求項１から５のいずれかに記載の半導体装置。
7. 前記指示信号は、前記図形データを表示すべき位置を指定する位置情報を含み、前記マルチプレクサは、前記位置情報に応じた位置に、前記図形データを表示することを特徴とする請求項１から６のいずれかに記載の半導体装置。
8. 前記制御入力インタフェースは、ＳＰＩ（Serial Peripheral Interface）またはＩ^２Ｃ（Inter-Integrated Circuit）インタフェースであることを特徴とする請求項１から７のいずれかに記載の半導体装置。
9. タイミングコントローラであることを特徴とする請求項１から８のいずれかに記載の半導体装置。
10. タイミングコントローラとソースドライバの機能を備えるワンチップドライバであることを特徴とする請求項１から８のいずれかに記載の半導体装置。
11. ブリッジ回路であることを特徴とする請求項１から８のいずれかに記載の半導体装置。
12. 請求項１から１１のいずれかに記載の半導体装置を備えることを特徴とするディスプレイ装置。
13. 請求項１から１１のいずれかに記載の半導体装置を備えることを特徴とする電子機器。

Images