JPWO2017145585A1 - 送信装置、送信方法、および通信システム - Google Patents

Abstract

本開示の送信装置は、３以上の所定数の電圧状態を用いてデータ信号を送信し、各電圧状態における電圧を設定可能に構成されたドライバ部と、所定数の電圧状態間の遷移に応じたエンファシス電圧を設定することにより、ドライバ部にエンファシスを行わせる制御部とを備える。

Description

本開示は、信号を送信する送信装置、そのような送信装置において用いられる送信方法、および、そのような送信装置を備えた通信システムに関する。

近年の電子機器の高機能化および多機能化に伴い、電子機器には、半導体チップ、センサ、表示デバイスなどの様々なデバイスが搭載される。これらのデバイス間では、多くのデータのやり取りが行われ、そのデータ量は、電子機器の高機能化および多機能化に応じて多くなってきている。そこで、しばしば、例えば数Ｇｂｐｓでデータを送受信可能な高速インタフェースを用いて、データのやりとりが行われる。

高速インタフェースにおける通信性能の向上を図るため、様々な技術が開示されている。例えば、特許文献１，２には、３本の伝送路を用いて３つの差動信号を伝送する通信システムが開示されている。また、例えば、特許文献３には、プリエンファシスを行う通信システムが開示されている。

特開平０６−２６１０９２号公報 米国特許第８０６４５３５号明細書 特開２０１１−１４２３８２号公報

このように、通信システムでは、通信性能の向上が望まれており、さらなる通信性能の向上が期待されている。

通信性能を高めることができる送信装置、送信方法、および通信システムを提供することが望ましい。

本開示の一実施の形態における送信装置は、ドライバ部と、制御部とを備えている。ドライバ部は、３以上の所定数の電圧状態を用いてデータ信号を送信し、各電圧状態における電圧を設定可能に構成されたものである。制御部は、所定数の電圧状態間の遷移に応じたエンファシス電圧を設定することにより、ドライバ部にエンファシスを行わせるものである。

本開示の一実施の形態における送信方法は、３以上の所定数の電圧状態を用いてデータ信号を送信し、所定数の電圧状態間の遷移に応じたエンファシス電圧を設定することによりエンファシスを行うものである。

本開示の一実施の形態における通信システムは、送信装置と、受信装置とを備えている。送信装置は、ドライバ部と、制御部とを有している。ドライバ部は、３以上の所定数の電圧状態を用いてデータ信号を送信し、各電圧状態における電圧を設定可能に構成されたものである。制御部は、所定数の電圧状態間の遷移に応じたエンファシス電圧を設定することにより、ドライバ部にエンファシスを行わせるものである。

本開示の一実施の形態における送信装置、送信方法、および通信システムでは、３以上の所定数の電圧状態を用いて、データ信号が送信される。各電圧状態における電圧は、設定可能に構成されている。そして、所定数の電圧状態間の遷移に応じたエンファシス電圧を設定することにより、エンファシスが行われる。

本開示の一実施の形態における送信装置、送信方法、および通信システムによれば、所定数の電圧状態間の遷移に応じたエンファシス電圧を設定することにより、エンファシスを行うようにしたので、通信性能を高めることができる。なお、ここに記載された効果は必ずしも限定されるものではなく、本開示中に記載されたいずれの効果があってもよい。

本開示の一実施の形態に係る通信システムの一構成例を表すブロック図である。 図１に示した通信システムが送受信する信号の電圧状態を表す説明図である。 図１に示した通信システムが送受信する信号の電圧状態を表す他の説明図である。 図１に示した通信システムが送受信するシンボルの遷移を表す説明図である。 図１に示した送信部の一構成例を表すブロック図である。 図５に示した送信シンボル生成部の一動作例を表す表である。 図５に示した出力部の一構成例を表すブロック図である。 図７に示したドライバ部の一構成例を表すブロック図である。 図７に示したエンファシス制御部の一動作例を表す表である。 図７に示したドライバ部の一動作例を表す説明図である。 図７に示したドライバ部の他の動作例を表す説明図である。 図７に示したドライバ部の他の動作例を表す説明図である。 図７に示したドライバ部の他の動作例を表す説明図である。 図７に示したドライバ部の他の動作例を表す説明図である。 図７に示したドライバ部の他の動作例を表す説明図である。 図７に示したドライバ部の他の動作例を表す説明図である。 図７に示したドライバ部の他の動作例を表す説明図である。 図７に示したドライバ部の他の動作例を表す説明図である。 図１に示した受信部の一構成例を表すブロック図である。 図１３に示した受信部の受信動作の一例を表す説明図である。 図７に示した送信部の一動作例を表すタイミング波形図である。 図７に示した送信部の他の動作例を表すタイミング波形図である。 図７に示した送信部の他の動作例を表すタイミング波形図である。 図１に示した通信システムの一動作例を表すタイミング波形図である。 図１に示した通信システムの他の動作例を表すタイミング波形図である。 図１に示した通信システムの他の動作例を表すタイミング波形図である。 図１に示した通信システムの他の動作例を表すタイミング波形図である。 図１に示した通信システムの他の動作例を表すタイミング波形図である。 デエンファシス動作を行う場合における、伝送路が無い場合の信号の一例を表すアイダイアグラムである。 デエンファシス動作を行う場合における、伝送路を通過した後の信号の一例を表すアイダイアグラムである。 デエンファシス動作を行わない場合における、伝送路が無い場合の信号の一例を表すアイダイアグラムである。 デエンファシス動作を行わない場合における、伝送路を通過した後の信号の一例を表すアイダイアグラムである。 比較例に係る通信システムの一動作例を表すタイミング波形図である。 比較例に係る通信システムの他の動作例を表すタイミング波形図である。 比較例に係る通信システムの他の動作例を表すタイミング波形図である。 比較例に係る通信システムの他の動作例を表すタイミング波形図である。 比較例に係る通信システムの他の動作例を表すタイミング波形図である。 変形例に係る送信部の一構成例を表すブロック図である。 図２０に示した出力部の一構成例を表すブロック図である。 他の変形例に係る通信システムが送受信する信号の電圧状態を表す説明図である。 他の変形例に係る通信システムが送受信する信号の電圧状態を表す説明図である。 一実施の形態に係る通信システムが適用されたスマートフォンの外観構成を表す斜視図である。 一実施の形態に係る通信システムが適用されたアプリケーションプロセッサの一構成例を表すブロック図である。 一実施の形態に係る通信システムが適用されたイメージセンサの一構成例を表すブロック図である。 一実施の形態に係る通信システムが適用された車両制御システムの一構成例を表すブロック図である。

以下、本開示の実施の形態について、図面を参照して詳細に説明する。なお、説明は以下の順序で行う。
１．実施の形態
２．適用例

＜１．実施の形態＞
［構成例］
図１は、一実施の形態に係る通信システム（通信システム１）の一構成例を表すものである。通信システム１は、デエンファシスにより通信性能の向上を図るものである。

通信システム１は、送信装置１０と、伝送路１００と、受信装置３０とを備えている。送信装置１０は、３つの出力端子ＴoutＡ，ＴoutＢ，ＴoutＣを有し、伝送路１００は、線路１１０Ａ，１１０Ｂ，１１０Ｃを有し、受信装置３０は、３つの入力端子ＴinＡ，ＴinＢ，ＴinＣを有している。そして、送信装置１０の出力端子ＴoutＡおよび受信装置３０の入力端子ＴinＡは、線路１１０Ａを介して互いに接続され、送信装置１０の出力端子ＴoutＢおよび受信装置３０の入力端子ＴinＢは、線路１１０Ｂを介して互いに接続され、送信装置１０の出力端子ＴoutＣおよび受信装置３０の入力端子ＴinＣは、線路１１０Ｃを介して互いに接続されている。線路１１０Ａ〜１１０Ｃの特性インピーダンスは、この例では約５０［Ω］である。

送信装置１０は、出力端子ＴoutＡから信号ＳＩＧＡを出力し、出力端子ＴoutＢから信号ＳＩＧＢを出力し、出力端子ＴoutＣから信号ＳＩＧＣを出力する。そして、受信装置３０は、入力端子ＴinＡを介して信号ＳＩＧＡを受信し、入力端子ＴinＢを介して信号ＳＩＧＢを受信し、入力端子ＴinＣを介して信号ＳＩＧＣを受信する。信号ＳＩＧＡ，ＳＩＧＢ，ＳＩＧＣは、それぞれ、３つの電圧状態ＳＨ，ＳＭ，ＳＬをとり得るものである。

図２は、３つの電圧状態ＳＨ，ＳＭ，ＳＬを表すものである。電圧状態ＳＨは、３つの高レベル電圧ＶＨ（ＶＨ０，ＶＨ１，ＶＨ２）に対応する状態である。高レベル電圧ＶＨ０，ＶＨ１，ＶＨ２のうち、高レベル電圧ＶＨ０は一番低い電圧であり、高レベル電圧ＶＨ２は一番高い電圧である。電圧状態ＳＭは、３つの中レベル電圧ＶＭ（ＶＭ０，ＶＭ１plus，ＶＭ１minus）に対応する状態である。中レベル電圧ＶＭ０，ＶＭ１plus，ＶＭ１minusのうち、中レベル電圧ＶＭ１minusは一番低い電圧であり、中レベル電圧ＶＭ１plusは一番高い電圧である。電圧状態ＳＬは、３つの低レベル電圧ＶＬ（ＶＬ０，ＶＬ１，ＶＬ２）に対応する状態である。低レベル電圧ＶＬ０，ＶＬ１，ＶＬ２のうち、低レベル電圧ＶＬ０は一番高い電圧であり、低レベル電圧ＶＬ２は一番低い電圧である。高レベル電圧ＶＨ２は、デエンファシスをかけない場合の高レベル電圧であり、中レベル電圧ＶＭ０は、デエンファシスをかけない場合の中レベル電圧であり、低レベル電圧ＶＬ２は、デエンファシスをかけない場合の低レベル電圧である。

図３は、信号ＳＩＧＡ，ＳＩＧＢ，ＳＩＧＣの電圧状態を表すものである。送信装置１０は、３つの信号ＳＩＧＡ，ＳＩＧＢ，ＳＩＧＣを用いて、６つのシンボル“＋ｘ”，“−ｘ”，“＋ｙ”，“−ｙ”，“＋ｚ”，“−ｚ”を送信する。例えば、シンボル“＋ｘ”を送信する場合には、送信装置１０は、信号ＳＩＧＡを電圧状態ＳＨにし、信号ＳＩＧＢを電圧状態ＳＬにし、信号ＳＩＧＣを電圧状態ＳＭにする。シンボル“−ｘ”を送信する場合には、送信装置１０は、信号ＳＩＧＡを電圧状態ＳＬにし、信号ＳＩＧＢを電圧状態ＳＨにし、信号ＳＩＧＣを電圧状態ＳＭにする。シンボル“＋ｙ”を送信する場合には、送信装置１０は、信号ＳＩＧＡを電圧状態ＳＭにし、信号ＳＩＧＢを電圧状態ＳＨにし、信号ＳＩＧＣを電圧状態ＳＬにする。シンボル“−ｙ”を送信する場合には、送信装置１０は、信号ＳＩＧＡを電圧状態ＳＭにし、信号ＳＩＧＢを電圧状態ＳＬにし、信号ＳＩＧＣを電圧状態ＳＨにする。シンボル“＋ｚ”を送信する場合には、送信装置１０は、信号ＳＩＧＡを電圧状態ＳＬにし、信号ＳＩＧＢを電圧状態ＳＭにし、信号ＳＩＧＣを電圧状態ＳＨにする。シンボル“−ｚ”を送信する場合には、送信装置１０は、信号ＳＩＧＡを電圧状態ＳＨにし、信号ＳＩＧＢを電圧状態ＳＭにし、信号ＳＩＧＣを電圧状態ＳＬにするようになっている。

伝送路１００は、このような信号ＳＩＧＡ，ＳＩＧＢ，ＳＩＧＣを用いて、シンボルのシーケンスを伝える。すなわち、３つの線路１１０Ａ，１１０Ｂ，１１０Ｃは、シンボルのシーケンスを伝える１つのレーンとして機能するようになっている。

（送信装置１０）
送信装置１０は、図１に示したように、クロック生成部１１と、処理部１２と、送信部２０とを有している。

クロック生成部１１は、クロック信号ＴｘＣＫを生成するものである。クロック信号ＴｘＣＫの周波数は、例えば２．５［ＧＨｚ］である。なお、これに限定されるものではなく、例えば、送信装置１０における回路を、いわゆるハーフレートアーキテクチャを用いて構成した場合には、クロック信号ＴｘＣＫの周波数を１．２５［ＧＨｚ］にすることができる。クロック生成部１１は、例えばＰＬＬ（Phase Locked Loop）を用いて構成され、例えば送信装置１０の外部から供給されるリファレンスクロック（図示せず）に基づいてクロック信号ＴｘＣＫを生成する。そして、クロック生成部１１は、このクロック信号ＴｘＣＫを、処理部１２および送信部２０に供給するようになっている。

処理部１２は、所定の処理を行うことにより、遷移信号ＴｘＦ０〜ＴｘＦ６，ＴｘＲ０〜ＴｘＲ６，ＴｘＰ０〜ＴｘＰ６を生成するものである。ここで、１組の遷移信号ＴｘＦ０，ＴｘＲ０，ＴｘＰ０は、送信装置１０が送信するシンボルのシーケンスにおけるシンボルの遷移を示すものである。同様に、１組の遷移信号ＴｘＦ１，ＴｘＲ１，ＴｘＰ１はシンボルの遷移を示し、１組の遷移信号ＴｘＦ２，ＴｘＲ２，ＴｘＰ２はシンボルの遷移を示し、１組の遷移信号ＴｘＦ３，ＴｘＲ３，ＴｘＰ３はシンボルの遷移を示し、１組の遷移信号ＴｘＦ４，ＴｘＲ４，ＴｘＰ４はシンボルの遷移を示し、１組の遷移信号ＴｘＦ５，ＴｘＲ５，ＴｘＰ５はシンボルの遷移を示し、１組の遷移信号ＴｘＦ６，ＴｘＲ６，ＴｘＰ６はシンボルの遷移を示すものである。すなわち、処理部１２は、７組の遷移信号を生成するものである。以下、７組の遷移信号のうちの任意の一組を表すものとして遷移信号ＴｘＦ，ＴｘＲ，ＴｘＰを適宜用いる。

図４は、遷移信号ＴｘＦ，ＴｘＲ，ＴｘＰとシンボルの遷移との関係を表すものである。各遷移に付した３桁の数値は、遷移信号ＴｘＦ，ＴｘＲ，ＴｘＰの値をこの順で示したものである。

遷移信号ＴｘＦ（Flip）は、“＋ｘ”と“−ｘ”との間でシンボルを遷移させ、“＋ｙ”と“−ｙ”との間でシンボルを遷移させ、“＋ｚ”と“−ｚ”との間でシンボルを遷移させるものである。具体的には、遷移信号ＴｘＦが“１”である場合には、シンボルの極性を変更するように（例えば“＋ｘ”から“−ｘ”へ）遷移し、遷移信号ＴｘＦが“０”である場合には、このような遷移を行わないようになっている。

遷移信号ＴｘＲ（Rotation），ＴｘＰ（Polarity）は、遷移信号ＴｘＦが“０”である場合において、“＋ｘ”と“−ｘ”以外との間、“＋ｙ”と“−ｙ”以外との間、“＋ｚ”と“−ｚ”以外との間でシンボルを遷移させるものである。具体的には、遷移信号ＴｘＲ，ＴｘＰが“１”，“０”である場合には、シンボルの極性を保ったまま、図４において右回りに（例えば“＋ｘ”から“＋ｙ”へ）遷移し、遷移信号ＴｘＲ，ＴｘＰが“１”，“１”である場合には、シンボルの極性を変更するとともに、図４において右回りに（例えば“＋ｘ”から“−ｙ”へ）遷移する。また、遷移信号ＴｘＲ，ＴｘＰが“０”，“０”である場合には、シンボルの極性を保ったまま、図４において左回りに（例えば“＋ｘ”から“＋ｚ”へ）遷移し、遷移信号ＴｘＲ，ＴｘＰが“０”，“１”である場合には、シンボルの極性を変更するとともに、図４において左回りに（例えば“＋ｘ”から“−ｚ”へ）遷移する。

処理部１２は、このような遷移信号ＴｘＦ，ＴｘＲ，ＴｘＰを７組生成する。そして、処理部１２は、この７組の遷移信号ＴｘＦ，ＴｘＲ，ＴｘＰ（遷移信号ＴｘＦ０〜ＴｘＦ６，ＴｘＲ０〜ＴｘＲ６，ＴｘＰ０〜ＴｘＰ６）を送信部２０に供給するようになっている。

送信部２０は、遷移信号ＴｘＦ０〜ＴｘＦ６，ＴｘＲ０〜ＴｘＲ６，ＴｘＰ０〜ＴｘＰ６に基づいて、信号ＳＩＧＡ，ＳＩＧＢ，ＳＩＧＣを生成するものである。

図５は、送信部２０の一構成例を表すものである。送信部２０は、シリアライザ２１Ｆ，２１Ｒ，２１Ｐと、送信シンボル生成部２２と、出力部２６とを有している。

シリアライザ２１Ｆは、遷移信号ＴｘＦ０〜ＴｘＦ６およびクロック信号ＴｘＣＫに基づいて、遷移信号ＴｘＦ０〜ＴｘＦ６をこの順にシリアライズして、遷移信号ＴｘＦ９を生成するものである。シリアライザ２１Ｒは、遷移信号ＴｘＲ０〜ＴｘＲ６およびクロック信号ＴｘＣＫに基づいて、遷移信号ＴｘＲ０〜ＴｘＲ６をこの順にシリアライズして、遷移信号ＴｘＲ９を生成するものである。シリアライザ２１Ｐは、遷移信号ＴｘＰ０〜ＴｘＰ６およびクロック信号ＴｘＣＫに基づいて、遷移信号ＴｘＰ０〜ＴｘＰ６をこの順にシリアライズして、遷移信号ＴｘＰ９を生成するものである。

送信シンボル生成部２２は、遷移信号ＴｘＦ９，ＴｘＲ９，ＴｘＰ９およびクロック信号ＴｘＣＫに基づいて、シンボル信号Ｔｘ１，Ｔｘ２，Ｔｘ３およびシンボル信号Ｄ１，Ｄ２，Ｄ３を生成するものである。送信シンボル生成部２２は、信号生成部２３と、フリップフロップ２４とを有している。

信号生成部２３は、遷移信号ＴｘＦ９，ＴｘＲ９，ＴｘＰ９およびシンボル信号Ｄ１，Ｄ２，Ｄ３に基づいて、現在のシンボルＮＳに係るシンボル信号Ｔｘ１，Ｔｘ２，Ｔｘ３を生成するものである。具体的には、信号生成部２３は、シンボル信号Ｄ１，Ｄ２，Ｄ３が示すシンボル（一つ前のシンボルＤＳ）と、遷移信号ＴｘＦ９，ＴｘＲ９，ＴｘＰ９とに基づいて、図３に示したように現在のシンボルＮＳを求め、シンボル信号Ｔｘ１，Ｔｘ２，Ｔｘ３として出力するようになっている。

フリップフロップ２４は、クロック信号ＴｘＣＫに基づいてシンボル信号Ｔｘ１，Ｔｘ２，Ｔｘ３をサンプリングして、そのサンプリング結果をシンボル信号Ｄ１，Ｄ２，Ｄ３としてそれぞれ出力するものである。

図６は、送信シンボル生成部２２の一動作例を表すものである。この図６は、シンボル信号Ｄ１，Ｄ２，Ｄ３が示すシンボルＤＳと遷移信号ＴｘＦ９，ＴｘＲ９，ＴｘＰ９とに基づいて生成されるシンボルＮＳを示している。シンボルＤＳが“＋ｘ”である場合を例に挙げて説明する。遷移信号ＴｘＦ９，ＴｘＲ９，ＴｘＰ９が“０００”である場合には、シンボルＮＳは“＋ｚ”であり、遷移信号ＴｘＦ９，ＴｘＲ９，ＴｘＰ９が“００１”である場合には、シンボルＮＳは“−ｚ”であり、遷移信号ＴｘＦ９，ＴｘＲ９，ＴｘＰ９が“０１０”である場合には、シンボルＮＳは“＋ｙ”であり、遷移信号ＴｘＦ９，ＴｘＲ９，ＴｘＰ９が“０１１”である場合には、シンボルＮＳは“−ｙ”であり、遷移信号ＴｘＦ９，ＴｘＲ９，ＴｘＰ９が“１ｘｘ”である場合には、シンボルＮＳは“−ｘ”である。ここで、“ｘ”は、“１”，“０”のどちらであってもよいことを示している。シンボルＤＳが“−ｘ”である場合、“＋ｙ”である場合、“−ｙ”である場合、“＋ｚ”である場合、“−ｚ”である場合についても同様である。

出力部２６は、シンボル信号Ｔｘ１，Ｔｘ２，Ｔｘ３、シンボル信号Ｄ１，Ｄ２，Ｄ３、およびクロック信号ＴｘＣＫに基づいて、信号ＳＩＧＡ，ＳＩＧＢ，ＳＩＧＣを生成するものである。

図７は、出力部２６の一構成例を表すものである。出力部２６は、ドライバ制御部２７Ｎと、ドライバ制御部２７Ｄと、エンファシス制御部２８Ａ，２８Ｂ，２８Ｃと、ドライバ部２９Ａ，２９Ｂ，２９Ｃとを有している。

ドライバ制御部２７Ｎは、現在のシンボルＮＳに係るシンボル信号Ｔｘ１，Ｔｘ２，Ｔｘ３、およびクロック信号ＴｘＣＫに基づいて、信号ＭＡＩＮＡＮ，ＳＵＢＡＮ，ＭＡＩＮＢＮ，ＳＵＢＢＮ，ＭＡＩＮＣＮ，ＳＵＢＣＮを生成するものである。具体的には、ドライバ制御部２７Ｎは、シンボル信号Ｔｘ１，Ｔｘ２，Ｔｘ３が示す現在のシンボルＮＳに基づいて、図３に示したように、信号ＳＩＧＡ，ＳＩＧＢ，ＳＩＧＣの電圧状態をそれぞれ求める。そして、ドライバ制御部２７Ｎは、例えば、信号ＳＩＧＡを電圧状態ＳＨにする場合には、信号ＭＡＩＮＡＮ，ＳＵＢＡＮをそれぞれ“１”，“０”にし、信号ＳＩＧＡを電圧状態ＳＬにする場合には、信号ＭＡＩＮＡＮ，ＳＵＢＡＮをそれぞれ“０”，“１”にし、信号ＳＩＧＡを電圧状態ＳＭにする場合には、信号ＭＡＩＮＡＮ，ＳＵＢＡＮをともに“１”または“０”にする。信号ＭＡＩＮＢＮ，ＳＵＢＢＮ，および信号ＭＡＩＮＣＮ，ＳＵＢＣＮについても同様である。そして、ドライバ制御部２７Ｎは、信号ＭＡＩＮＡＮ，ＳＵＢＡＮをエンファシス制御部２８Ａに供給し、信号ＭＡＩＮＢＮ，ＳＵＢＢＮをエンファシス制御部２８Ｂに供給し、信号ＭＡＩＮＣＮ，ＳＵＢＣＮをエンファシス制御部２８Ｃに供給するようになっている。

ドライバ制御部２７Ｄは、１つ前のシンボルＤＳに係るシンボル信号Ｄ１，Ｄ２，Ｄ３、およびクロック信号ＴｘＣＫに基づいて、信号ＭＡＩＮＡＤ，ＳＵＢＡＤ，ＭＡＩＮＢＤ，ＳＵＢＢＤ，ＭＡＩＮＣＤ，ＳＵＢＣＤを生成するものである。ドライバ制御部２７Ｄは、ドライバ制御部２７Ｎと同じ回路構成を有するものである。そして、ドライバ制御部２７Ｄは、信号ＭＡＩＮＡＤ，ＳＵＢＡＤをエンファシス制御部２８Ａに供給し、信号ＭＡＩＮＢＤ，ＳＵＢＢＤをエンファシス制御部２８Ｂに供給し、信号ＭＡＩＮＣＤ，ＳＵＢＣＤをエンファシス制御部２８Ｃに供給するようになっている。

エンファシス制御部２８Ａは、信号ＭＡＩＮＡＮ，ＳＵＢＡＮおよび信号ＭＡＩＮＡＤ，ＳＵＢＡＤに基づいて、８つの信号ＵＰＡＡ０，ＵＰＡＢ０，ＵＰＡＡ１，ＵＰＡＢ１，ＤＮＡＡ０，ＤＮＡＢ０，ＤＮＡＡ１，ＤＮＡＢ１を生成するものである。ドライバ部６９Ａは、８つの信号ＵＰＡＡ０，ＵＰＡＢ０，ＵＰＡＡ１，ＵＰＡＢ１，ＤＮＡＡ０，ＤＮＡＢ０，ＤＮＡＡ１，ＤＮＡＢ１に基づいて、信号ＳＩＧＡを生成するものである。

エンファシス制御部２８Ｂは、信号ＭＡＩＮＢＮ，ＳＵＢＢＮおよび信号ＭＡＩＮＢＤ，ＳＵＢＢＤに基づいて、８つの信号ＵＰＢＡ０，ＵＰＢＢ０，ＵＰＢＡ１，ＵＰＢＢ１，ＤＮＢＡ０，ＤＮＢＢ０，ＤＮＢＡ１，ＤＮＢＢ１を生成するものである。ドライバ部６９Ａは、８つの信号ＵＰＢＡ０，ＵＰＢＢ０，ＵＰＢＡ１，ＵＰＢＢ１，ＤＮＢＡ０，ＤＮＢＢ０，ＤＮＢＡ１，ＤＮＢＢ１に基づいて、信号ＳＩＧＢを生成するものである。

エンファシス制御部２８Ｃは、信号ＭＡＩＮＣＮ，ＳＵＢＣＮおよび信号ＭＡＩＮＣＤ，ＳＵＢＣＤに基づいて、８つの信号ＵＰＣＡ０，ＵＰＣＢ０，ＵＰＣＡ１，ＵＰＣＢ１，ＤＮＣＡ０，ＤＮＣＢ０，ＤＮＣＡ１，ＤＮＣＢ１を生成するものである。ドライバ部６９Ａは、８つの信号ＵＰＣＡ０，ＵＰＣＢ０，ＵＰＣＡ１，ＵＰＣＢ１，ＤＮＣＡ０，ＤＮＣＢ０，ＤＮＣＡ１，ＤＮＣＢ１に基づいて、信号ＳＩＧＣを生成するものである。

図８は、ドライバ部２９Ａの一構成例を表すものである。なお、ドライバ部２９Ｂ，２９Ｃについても同様である。ドライバ部２９Ａは、Ｍ個の回路ＵＡ０（回路ＵＡ０₁〜ＵＡ０_M）と、Ｎ個の回路ＵＢ０（回路ＵＢ０₁〜ＵＢ０_N）と、Ｍ個の回路ＵＡ１（回路ＵＡ１₁〜ＵＡ１_M）と、Ｎ個の回路ＵＢ１（回路ＵＢ１₁〜ＵＢ１_N）と、Ｍ個の回路ＤＡ０（回路ＤＡ０₁〜ＤＡ０_M）と、Ｎ個の回路ＤＢ０（回路ＤＢ０₁〜ＤＢ０_N）と、Ｍ個の回路ＤＡ１（回路ＤＡ１₁〜ＤＡ１_M）と、Ｎ個の回路ＤＢ１（回路ＤＢ１₁〜ＤＢ１_N）とを有している。ここで、“Ｍ”は“Ｎ”よりも大きい数である。なお、これに限定されるものではなく、これに代えて、例えば、“Ｍ”は“Ｎ”よりも小さい数にしてもよい。

回路ＵＡ０₁〜ＵＡ０_M，ＵＢ０₁〜ＵＢ０_N，ＵＡ１₁〜ＵＡ１_M，ＵＢ１₁〜ＵＢ１_Nのそれぞれは、トランジスタ９１と、抵抗素子９２とを有している。トランジスタ９１は、この例では、ＮチャネルＭＯＳ（Metal Oxide Semiconductor）型のＦＥＴ（Field Effect Transistor）である。回路ＵＡ０₁〜ＵＡ０_Mのそれぞれにおいて、トランジスタ９１のゲートには信号ＵＰＡＡ０が供給され、ドレインには電圧Ｖ１が供給され、ソースは抵抗素子９２の一端に接続されている。回路ＵＢ０₁〜ＵＢ０_Nのそれぞれにおいて、トランジスタ９１のゲートには信号ＵＰＡＢ０が供給され、ドレインには電圧Ｖ１が供給され、ソースは抵抗素子９２の一端に接続されている。回路ＵＡ１₁〜ＵＡ１_Mのそれぞれにおいて、トランジスタ９１のゲートには信号ＵＰＡＡ１が供給され、ドレインには電圧Ｖ１が供給され、ソースは抵抗素子９２の一端に接続されている。回路ＵＢ１₁〜ＵＢ１_Nのそれぞれにおいて、トランジスタ９１のゲートには信号ＵＰＡＢ１が供給され、ドレインには電圧Ｖ１が供給され、ソースは抵抗素子９２の一端に接続されている。回路ＵＡ０₁〜ＵＡ０_M，ＵＢ０₁〜ＵＢ０_N，ＵＡ１₁〜ＵＡ１_M，ＵＢ１₁〜ＵＢ１_Nのそれぞれにおいて、抵抗素子９２の一端はトランジスタ９１のソースに接続され、他端は出力端子ＴoutＡに接続されている。トランジスタ９１のオン状態における抵抗値と、抵抗素子９２の抵抗値との和は、この例では“５０×（２×Ｍ＋２×Ｎ）”［Ω］である。

回路ＤＡ０₁〜ＤＡ０_M，ＤＢ０₁〜ＤＢ０_N，ＤＡ１₁〜ＤＡ１_M，ＤＢ１₁〜ＤＢ１_Nのそれぞれは、抵抗素子９３と、トランジスタ９４とを有している。回路ＤＡ０₁〜ＤＡ０_M，ＤＢ０₁〜ＤＢ０_N，ＤＡ１₁〜ＤＡ１_M，ＤＢ１₁〜ＤＢ１_Nのそれぞれにおいて、抵抗素子９３の一端は出力端子ＴoutＡに接続され、他端はトランジスタ９４のドレインに接続されている。トランジスタ９４は、この例では、ＮチャネルＭＯＳ型のＦＥＴである。回路ＤＡ０₁〜ＤＡ０_Mのそれぞれにおいて、トランジスタ９４のゲートには信号ＤＮＡＡ０が供給され、ドレインは抵抗素子９３の他端に接続され、ソースは接地されている。回路ＤＢ０₁〜ＤＢ０_Nのそれぞれにおいて、トランジスタ９４のゲートには信号ＤＮＡＢ０が供給され、ドレインは抵抗素子９３の他端に接続され、ソースは接地されている。回路ＤＡ１₁〜ＤＡ１_Mのそれぞれにおいて、トランジスタ９４のゲートには信号ＤＮＡＡ１が供給され、ドレインは抵抗素子９３の他端に接続され、ソースは接地されている。回路ＤＢ１₁〜ＤＢ１_Nのそれぞれにおいて、トランジスタ９４のゲートには信号ＤＮＡＢ１が供給され、ドレインは抵抗素子９３の他端に接続され、ソースは接地されている。抵抗素子９３の抵抗値と、トランジスタ９４のオン状態における抵抗値との和は、この例では“５０×（２×Ｍ＋２×Ｎ）”［Ω］である。

図９は、エンファシス制御部２８Ａの一動作例を表すものである。図１０Ａ〜１０Ｃは、信号ＳＩＧＡを電圧状態ＳＨにするときのドライバ部２９Ａの一動作例を表すものであり、図１１Ａ〜１１Ｃは、信号ＳＩＧＡを電圧状態ＳＭにするときのドライバ部２９Ａの一動作例を表すものであり、図１２Ａ〜１２Ｃは、信号ＳＩＧＡを電圧状態ＳＬにするときのドライバ部２９Ａの一動作例を表すものである。図１０Ａ〜１０Ｃ，１１Ａ〜１１Ｃ，１２Ａ〜１２Ｃにおいて、回路ＵＡ０₁〜ＵＡ０_M，ＵＢ０₁〜ＵＢ０_N，ＵＡ１₁〜ＵＡ１_M，ＵＢ１₁〜ＵＢ１_Nのうち、実線で示した回路は、トランジスタ９１がオン状態になっている回路を示し、破線で示した回路は、トランジスタ９１がオフ状態になっている回路を示す。同様に、回路ＤＡ０₁〜ＤＡ０_M，ＤＢ０₁〜ＤＢ０_N，ＤＡ１₁〜ＤＡ１_M，ＤＢ１₁〜ＤＢ１_Nのうち、実線で示した回路は、トランジスタ９４がオン状態になっている回路を示し、破線で示した回路は、トランジスタ９４がオフ状態になっている回路を示す。なお、ここでは、エンファシス制御部２８Ａおよびドライバ部２９Ａを例に挙げて説明するが、エンファシス制御部２８Ｂおよびドライバ部２９Ｂについても同様であり、エンファシス制御部２８Ｃおよびドライバ部２９Ｃについても同様である。

エンファシス制御部２８Ａは、現在のシンボルＮＳに係る信号ＭＡＩＮＡＮ，ＳＵＢＡＮがともに“０”または“１”である場合には、図１１Ａ〜１１Ｃに示したように、信号ＳＩＧＡの電圧を３つの中レベル電圧ＶＭ０，ＶＭ１plus，ＶＭ１minusのいずれかに設定する。

具体的には、エンファシス制御部２８Ａは、例えば、図９に示したように、１つ前のシンボルＤＳに係る信号ＭＡＩＮＡＤ，ＳＵＢＡＤが“０”，“０”であり、現在のシンボルＮＳに係る信号ＭＡＩＮＡＮ，ＳＵＢＡＮが“０”，“０”である場合には、信号ＵＰＡＡ０，ＵＰＡＢ０，ＵＰＡＡ１，ＵＰＡＢ１，ＤＮＡＡ０，ＤＮＡＢ０，ＤＮＡＡ１，ＤＮＡＢ１を“１１００１１００”にする。これにより、ドライバ部２９Ａでは、図１１Ｂに示したように、回路ＵＡ０₁〜ＵＡ０_M，ＵＢ０₁〜ＵＢ０_Nにおけるトランジスタ９１がオン状態になるとともに、回路ＤＡ０₁〜ＤＡ０_M，ＤＢ０₁〜ＤＢ０_Nにおけるトランジスタ９４がオン状態になる。その結果、信号ＳＩＧＡの電圧は中レベル電圧ＶＭ０になるとともに、ドライバ部２９Ａの出力終端抵抗（出力インピーダンス）が約５０［Ω］になる。１つ前のシンボルＤＳに係る信号ＭＡＩＮＡＤ，ＳＵＢＡＤが“１”，“１”であり、現在のシンボルＮＳに係る信号ＭＡＩＮＡＮ，ＳＵＢＡＮが“０”，“０”である場合も同様である。また、１つ前のシンボルＤＳに係る信号ＭＡＩＮＡＤ，ＳＵＢＡＤが“０”，“０”であり、現在のシンボルＮＳに係る信号ＭＡＩＮＡＮ，ＳＵＢＡＮが“１”，“１”である場合も同様である。また、１つ前のシンボルＤＳに係る信号ＭＡＩＮＡＤ，ＳＵＢＡＤが“１”，“１”であり、現在のシンボルＮＳに係る信号ＭＡＩＮＡＮ，ＳＵＢＡＮが“１”，“１”である場合も同様である。

また、エンファシス制御部２８Ａは、例えば、１つ前のシンボルＤＳに係る信号ＭＡＩＮＡＤ，ＳＵＢＡＤが“０”，“１”であり、現在のシンボルＮＳに係る信号ＭＡＩＮＡＮ，ＳＵＢＡＮが“０”，“０”である場合には、信号ＵＰＡＡ０，ＵＰＡＢ０，ＵＰＡＡ１，ＵＰＡＢ１，ＤＮＡＡ０，ＤＮＡＢ０，ＤＮＡＡ１，ＤＮＡＢ１を“１１０１１０００”にする。これにより、ドライバ部２９Ａでは、図１１Ａに示したように、回路ＵＡ０₁〜ＵＡ０_M，ＵＢ０₁〜ＵＢ０_N，ＵＢ１₁〜ＵＢ１_Nにおけるトランジスタ９１がオン状態になるとともに、回路ＤＡ０₁〜ＤＡ０_Mにおけるトランジスタ９４がオン状態になる。その結果、信号ＳＩＧＡの電圧は中レベル電圧ＶＭ１plusになるとともに、ドライバ部２９Ａの出力終端抵抗（出力インピーダンス）が約５０［Ω］になる。１つ前のシンボルＤＳに係る信号ＭＡＩＮＡＤ，ＳＵＢＡＤが“０”，“１”であり、現在のシンボルＮＳに係る信号ＭＡＩＮＡＮ，ＳＵＢＡＮが“１”，“１”である場合も同様である。

また、エンファシス制御部２８Ａは、例えば、１つ前のシンボルＤＳに係る信号ＭＡＩＮＡＤ，ＳＵＢＡＤが“１”，“０”であり、現在のシンボルＮＳに係る信号ＭＡＩＮＡＮ，ＳＵＢＡＮが“０”，“０”である場合には、信号ＵＰＡＡ０，ＵＰＡＢ０，ＵＰＡＡ１，ＵＰＡＢ１，ＤＮＡＡ０，ＤＮＡＢ０，ＤＮＡＡ１，ＤＮＡＢ１を“１０００１１０１”にする。これにより、ドライバ部２９Ａでは、図１１Ｃに示したように、回路ＵＡ０₁〜ＵＡ０_Mにおけるトランジスタ９１がオン状態になるとともに、回路ＤＡ０₁〜ＤＡ０_M，ＤＢ０₁〜ＤＢ０_N，ＤＢ１₁〜ＤＢ１_Nおけるトランジスタ９４がオン状態になる。その結果、信号ＳＩＧＡの電圧は中レベル電圧ＶＭ１minusになるとともに、ドライバ部２９Ａの出力終端抵抗（出力インピーダンス）が約５０［Ω］になる。１つ前のシンボルＤＳに係る信号ＭＡＩＮＡＤ，ＳＵＢＡＤが“１”，“０”であり、現在のシンボルＮＳに係る信号ＭＡＩＮＡＮ，ＳＵＢＡＮが“１”，“１”である場合も同様である。

また、エンファシス制御部２８Ａは、現在のシンボルＮＳに係る信号ＭＡＩＮＡＮ，ＳＵＢＡＮが“０”，“１”である場合には、図１２Ａ〜１２Ｃに示したように、信号ＳＩＧＡの電圧を３つの低レベル電圧ＶＬ０，ＶＬ１，ＶＬ２のいずれかに設定する。

具体的には、エンファシス制御部２８Ａは、例えば、１つ前のシンボルＤＳに係る信号ＭＡＩＮＡＤ，ＳＵＢＡＤが“１”，“０”であり、現在のシンボルＮＳに係る信号ＭＡＩＮＡＮ，ＳＵＢＡＮが“０”，“１”である場合には、信号ＵＰＡＡ０，ＵＰＡＢ０，ＵＰＡＡ１，ＵＰＡＢ１，ＤＮＡＡ０，ＤＮＡＢ０，ＤＮＡＡ１，ＤＮＡＢ１を“００００１１１１”にする。これにより、ドライバ部２９Ａでは、図１２Ｃに示したように、回路ＤＡ０₁〜ＤＡ０_M，ＤＢ０₁〜ＤＢ０_N，ＤＡ１₁〜ＤＡ１_M，ＤＢ１₁〜ＤＢ１_Nにおけるトランジスタ９４がオン状態になる。その結果、信号ＳＩＧＡの電圧は低レベル電圧ＶＬ２になるとともに、ドライバ部２９Ａの出力終端抵抗（出力インピーダンス）が約５０［Ω］になる。

また、エンファシス制御部２８Ａは、例えば、１つ前のシンボルＤＳに係る信号ＭＡＩＮＡＤ，ＳＵＢＡＤが“０”，“０”であり、現在のシンボルＮＳに係る信号ＭＡＩＮＡＮ，ＳＵＢＡＮが“０”，“１”である場合には、信号ＵＰＡＡ０，ＵＰＡＢ０，ＵＰＡＡ１，ＵＰＡＢ１，ＤＮＡＡ０，ＤＮＡＢ０，ＤＮＡＡ１，ＤＮＡＢ１を“０１００１１１０”にする。これにより、ドライバ部２９Ａでは、図１２Ｂに示したように、回路ＵＢ０₁〜ＵＢ０_Nにおけるトランジスタ９１がオン状態になるとともに、回路ＤＡ０₁〜ＤＡ０_M，ＤＢ０₁〜ＤＢ０_N，ＤＡ１₁〜ＤＡ１_Mにおけるトランジスタ９４がオン状態になる。その結果、信号ＳＩＧＡの電圧は低レベル電圧ＶＬ１になるとともに、ドライバ部２９Ａの出力終端抵抗（出力インピーダンス）が約５０［Ω］になる。１つ前のシンボルＤＳに係る信号ＭＡＩＮＡＤ，ＳＵＢＡＤが“１”，“１”であり、現在のシンボルＮＳに係る信号ＭＡＩＮＡＮ，ＳＵＢＡＮが“０”，“１”である場合も同様である。

また、エンファシス制御部２８Ａは、例えば、１つ前のシンボルＤＳに係る信号ＭＡＩＮＡＤ，ＳＵＢＡＤが“０”，“１”であり、現在のシンボルＮＳに係る信号ＭＡＩＮＡＮ，ＳＵＢＡＮが“０”，“１”である場合には、信号ＵＰＡＡ０，ＵＰＡＢ０，ＵＰＡＡ１，ＵＰＡＢ１，ＤＮＡＡ０，ＤＮＡＢ０，ＤＮＡＡ１，ＤＮＡＢ１を“０１０１１０１０”にする。これにより、ドライバ部２９Ａでは、図１２Ｂに示したように、回路ＵＢ０₁〜ＵＢ０_N，ＵＢ１₁〜ＵＢ１_Nにおけるトランジスタ９１がオン状態になるとともに、回路ＤＡ０₁〜ＤＡ０_M，ＤＡ１₁〜ＤＡ１_Mにおけるトランジスタ９４がオン状態になる。その結果、信号ＳＩＧＡの電圧は低レベル電圧ＶＬ０になるとともに、ドライバ部２９Ａの出力終端抵抗（出力インピーダンス）が約５０［Ω］になる。

また、エンファシス制御部２８Ａは、現在のシンボルＮＳに係る信号ＭＡＩＮＡＮ，ＳＵＢＡＮが“１”，“０”である場合には、図１０Ａ〜１０Ｃに示したように、信号ＳＩＧＡの電圧を３つの高レベル電圧ＶＨ０，ＶＨ１，ＶＨ２のいずれかに設定する。

具体的には、エンファシス制御部２８Ａは、例えば、１つ前のシンボルＤＳに係る信号ＭＡＩＮＡＤ，ＳＵＢＡＤが“０”，“１”であり、現在のシンボルＮＳに係る信号ＭＡＩＮＡＮ，ＳＵＢＡＮが“１”，“０”である場合には、信号ＵＰＡＡ０，ＵＰＡＢ０，ＵＰＡＡ１，ＵＰＡＢ１，ＤＮＡＡ０，ＤＮＡＢ０，ＤＮＡＡ１，ＤＮＡＢ１を“１１１１００００”にする。これにより、ドライバ部２９Ａでは、図１０Ａに示したように、回路ＵＡ０₁〜ＵＡ０_M，ＵＢ０₁〜ＵＢ０_N，ＵＡ１₁〜ＵＡ１_M，ＵＢ１₁〜ＵＢ１_Nにおけるトランジスタ９１がオン状態になる。その結果、信号ＳＩＧＡの電圧は高レベル電圧ＶＨ２になるとともに、ドライバ部２９Ａの出力終端抵抗（出力インピーダンス）が約５０［Ω］になる。

また、エンファシス制御部２８Ａは、例えば、１つ前のシンボルＤＳに係る信号ＭＡＩＮＡＤ，ＳＵＢＡＤが“０”，“０”であり、現在のシンボルＮＳに係る信号ＭＡＩＮＡＮ，ＳＵＢＡＮが“１”，“０”である場合には、信号ＵＰＡＡ０，ＵＰＡＢ０，ＵＰＡＡ１，ＵＰＡＢ１，ＤＮＡＡ０，ＤＮＡＢ０，ＤＮＡＡ１，ＤＮＡＢ１を“１０１１０００１”にする。これにより、ドライバ部２９Ａでは、図１０Ｂに示したように、回路ＵＡ０₁〜ＵＡ０_M，ＵＡ１₁〜ＵＡ１_M，ＵＢ１₁〜ＵＢ１_Nにおけるトランジスタ９１がオン状態になるとともに、回路ＤＢ１₁〜ＤＢ１_Nにおけるトランジスタ９４がオン状態になる。その結果、信号ＳＩＧＡの電圧は高レベル電圧ＶＨ１になるとともに、ドライバ部２９Ａの出力終端抵抗（出力インピーダンス）が約５０［Ω］になる。１つ前のシンボルＤＳに係る信号ＭＡＩＮＡＤ，ＳＵＢＡＤが“１”，“１”であり、現在のシンボルＮＳに係る信号ＭＡＩＮＡＮ，ＳＵＢＡＮが“１”，“０”である場合も同様である。

また、エンファシス制御部２８Ａは、例えば、１つ前のシンボルＤＳに係る信号ＭＡＩＮＡＤ，ＳＵＢＡＤが“１”，“０”であり、現在のシンボルＮＳに係る信号ＭＡＩＮＡＮ，ＳＵＢＡＮが“１”，“０”である場合には、信号ＵＰＡＡ０，ＵＰＡＢ０，ＵＰＡＡ１，ＵＰＡＢ１，ＤＮＡＡ０，ＤＮＡＢ０，ＤＮＡＡ１，ＤＮＡＢ１を“１０１００１０１”にする。これにより、ドライバ部２９Ａでは、図１０Ｃに示したように、回路ＵＡ０₁〜ＵＡ０_M，ＵＡ１₁〜ＵＡ１_Mにおけるトランジスタ９１がオン状態になるとともに、回路ＤＢ０₁〜ＤＢ０_N，ＤＢ１₁〜ＤＢ１_Nにおけるトランジスタ９４がオン状態になる。その結果、信号ＳＩＧＡの電圧は高レベル電圧ＶＨ０になるとともに、ドライバ部２９Ａの出力終端抵抗（出力インピーダンス）が約５０［Ω］になる。

このようにして、出力部２６は、現在のシンボルＮＳに基づいて、出力端子ＴoutＡ，ＴoutＢ，ＴoutＣにおける電圧状態を設定するとともに、現在のシンボルＮＳおよび一つ前のシンボルＤＳに基づいて、各電圧状態における電圧レベルを設定する。その際、送信装置１０は、いわゆる２タップのＦＩＲ（Finite Impulse Response）フィルタのように動作し、デエンファシス動作を行う。これにより、通信システム１では、通信性能を高めることができるようになっている。

（受信装置３０）
図１に示したように、受信装置３０は、受信部４０と、処理部３２とを有している。

受信部４０は、信号ＳＩＧＡ，ＳＩＧＢ，ＳＩＧＣを受信するとともに、この信号ＳＩＧＡ，ＳＩＧＢ，ＳＩＧＣに基づいて、遷移信号ＲｘＦ，ＲｘＲ、ＲｘＰおよびクロック信号ＲｘＣＫを生成するものである。

図１３は、受信部４０の一構成例を表すものである。受信部４０は、抵抗素子４１Ａ，４１Ｂ，４１Ｃと、スイッチ４２Ａ，４２Ｂ，４２Ｃと、アンプ４３Ａ，４３Ｂ，４３Ｃと、クロック生成部４４と、フリップフロップ４５，４６と、信号生成部４７とを有している。

抵抗素子４１Ａ，４１Ｂ，４１Ｃは、通信システム１の終端抵抗として機能するものであり、抵抗値は、この例では、５０［Ω］程度である。抵抗素子４１Ａの一端は入力端子ＴinＡに接続されるとともに信号ＳＩＧＡが供給され、他端はスイッチ４２Ａの一端に接続されている。抵抗素子４１Ｂの一端は入力端子ＴinＢに接続されるとともに信号ＳＩＧＢが供給され、他端はスイッチ４２Ｂの一端に接続されている。抵抗素子４１Ｃの一端は入力端子ＴinＣに接続されるとともに信号ＳＩＧＣが供給され、他端はスイッチ４２Ｃの一端に接続されている。

スイッチ４２Ａの一端は抵抗素子４１Ａの他端に接続され、他端はスイッチ４２Ｂ，４２Ｃの他端に接続されている。スイッチ４２Ｂの一端は抵抗素子４１Ｂの他端に接続され、他端はスイッチ４２Ａ，４２Ｃの他端に接続されている。スイッチ４２Ｃの一端は抵抗素子４１Ｃの他端に接続され、他端はスイッチ４２Ａ，４２Ｂの他端に接続されている。受信装置３０では、スイッチ４２Ａ，４２Ｂ，４２Ｃは、オン状態に設定され、抵抗素子４１Ａ〜４１Ｃが終端抵抗として機能するようになっている。

アンプ４３Ａの正入力端子は、アンプ４３Ｃの負入力端子および抵抗素子４１Ａの一端に接続されるとともに信号ＳＩＧＡが供給され、負入力端子は、アンプ４３Ｂの正入力端子および抵抗素子４１Ｂの一端に接続されるとともに信号ＳＩＧＢが供給される。アンプ４３Ｂの正入力端子は、アンプ４３Ａの負入力端子および抵抗素子４１Ｂの一端に接続されるとともに信号ＳＩＧＢが供給され、負入力端子は、アンプ４３Ｃの正入力端子および抵抗素子４１Ｃの一端に接続されるとともに信号ＳＩＧＣが供給される。アンプ４３Ｃの正入力端子は、アンプ４３Ｂの負入力端子および抵抗素子４１Ｃの一端に接続されるとともに信号ＳＩＧＣが供給され、負入力端子は、アンプ４３Ａの正入力端子および抵抗素子４１Ａに接続されるとともに信号ＳＩＧＡが供給される。

この構成により、アンプ４３Ａは、信号ＳＩＧＡと信号ＳＩＧＢとの差分ＡＢ（ＳＩＧＡ−ＳＩＧＢ）に応じた信号を出力し、アンプ４３Ｂは、信号ＳＩＧＢと信号ＳＩＧＣとの差分ＢＣ（ＳＩＧＢ−ＳＩＧＣ）に応じた信号を出力し、アンプ４３Ｃは、信号ＳＩＧＣと信号ＳＩＧＡとの差分ＣＡ（ＳＩＧＣ−ＳＩＧＡ）に応じた信号を出力するようになっている。

図１４は、受信部４０がシンボル“＋ｘ”を受信する場合における、アンプ４３Ａ，４３Ｂ，４３Ｃの一動作例を表すものである。なお、スイッチ４２Ａ，４２Ｂ，４２Ｃは、オン状態であるため、図示を省いている。この例では、信号ＳＩＧＡの電圧状態は電圧状態ＳＨであり、信号ＳＩＧＢの電圧状態は電圧状態ＳＬであり、信号ＳＩＧＣの電圧状態は電圧状態ＳＭである。この場合には、入力端子ＴinＡ、抵抗素子４１Ａ、抵抗素子４１Ｂ、入力端子ＴinＢの順に電流Ｉinが流れる。そして、アンプ４３Ａの正入力端子には電圧状態ＳＨに対応する電圧が供給されるとともに負入力端子には電圧状態ＳＬに対応する電圧が供給され、差分ＡＢは正（ＡＢ＞０）になるため、アンプ３２Ａは“１”を出力する。また、アンプ４３Ｂの正入力端子には電圧状態ＳＬに対応する電圧が供給されるとともに負入力端子には電圧状態ＳＭに対応する電圧が供給され、差分ＢＣは負（ＢＣ＜０）になるため、アンプ４３Ｂは“０”を出力する。また、アンプ４３Ｃの正入力端子には電圧状態ＳＭに対応する電圧が供給されるとともに負入力端子には電圧状態ＳＨに対応する電圧が供給され、差分ＣＡは負（ＣＡ＜０）になるため、アンプ４３Ｃは“０”を出力するようになっている。

クロック生成部４４は、アンプ４３Ａ，４３Ｂ，４３Ｃの出力信号に基づいて、クロック信号ＲｘＣＫを生成するものである。

フリップフロップ４５は、アンプ４３Ａ，４３Ｂ，４３Ｃの出力信号を、クロック信号ＲｘＣＫの１クロック分遅延させ、それぞれ出力するものである。フリップフロップ４６は、フリップフロップ４５の３つの出力信号を、クロック信号ＲｘＣＫの１クロック分遅延させ、それぞれ出力するものである。

信号生成部４７は、フリップフロップ４５，４６の出力信号、およびクロック信号ＲｘＣＫに基づいて、遷移信号ＲｘＦ，ＲｘＲ，ＲｘＰを生成するものである。この遷移信号ＲｘＦ，ＲｘＲ，ＲｘＰは、送信装置１０における遷移信号ＴｘＦ９，ＴｘＲ９，ＴｘＰ９（図５）にそれぞれ対応するものであり、シンボルの遷移を表すものである。信号生成部４７は、フリップフロップ４５の出力信号が示すシンボルと、フリップフロップ４６の出力信号が示すシンボルに基づいて、シンボルの遷移（図４）を特定し、遷移信号ＲｘＦ，ＲｘＲ，ＲｘＰを生成するようになっている。

処理部３２（図１）は、遷移信号ＲｘＦ，ＲｘＲ，ＲｘＰおよびクロック信号ＲｘＣＫに基づいて、所定の処理を行うものである。

ここで、ドライバ部２９Ａ，２９Ｂ，２９Ｃは、本開示における「ドライバ部」の一具体例に対応する。信号ＳＩＧＡ，ＳＩＧＢ，ＳＩＧＣは、本開示における「データ信号」の一具体例に対応する。ドライバ制御部２７Ｎ，２７Ｄ、およびエンファシス制御部２８Ａ，２８Ｂ，２８Ｃは、本開示における「制御部」の一具体例に対応する。送信シンボル生成部２２は、本開示における「信号生成部」の一具体例に対応する。回路ＵＡ０₁〜ＵＡ０_M，ＵＢ０₁〜ＵＢ０_N，ＵＡ１₁〜ＵＡ１_M，ＵＢ１₁〜ＵＢ１_Nのそれぞれは、本開示における「第１のサブ回路」の一具体例に対応する。回路ＤＡ０₁〜ＤＡ０_M，ＤＢ０₁〜ＤＢ０_N，ＤＡ１₁〜ＤＡ１_M，ＤＢ１₁〜ＤＢ１_Nのそれぞれは、本開示における「第２のサブ回路」の一具体例に対応する。

［動作および作用］
続いて、本実施の形態の通信システム１の動作および作用について説明する。

（全体動作概要）
まず、図１，５，７を参照して、通信システム１の全体動作概要を説明する。送信装置１０のクロック生成部１１は、クロック信号ＴｘＣＫを生成する。処理部１２は、所定の処理を行うことにより、遷移信号ＴｘＦ０〜ＴｘＦ６，ＴｘＲ０〜ＴｘＲ６，ＴｘＰ０〜ＴｘＰ６を生成する。送信部２０（図５）において、シリアライザ２１Ｆは、遷移信号ＴｘＦ０〜ＴｘＦ６およびクロック信号ＴｘＣＫに基づいて遷移信号ＴｘＦ９を生成し、シリアライザ２１Ｒは、遷移信号ＴｘＲ０〜ＴｘＲ６およびクロック信号ＴｘＣＫに基づいて遷移信号ＴｘＲ９を生成し、シリアライザ２１Ｐは、遷移信号ＴｘＰ０〜ＴｘＰ６およびクロック信号ＴｘＣＫに基づいて遷移信号ＴｘＰ９を生成する。送信シンボル生成部２２は、遷移信号ＴｘＦ９，ＴｘＲ９，ＴｘＰ９およびクロック信号ＴｘＣＫに基づいて、現在のシンボルＮＳに係るシンボル信号Ｔｘ１，Ｔｘ２，Ｔｘ３、および一つ前のシンボルＤＳに係るシンボル信号Ｄ１，Ｄ２，Ｄ３を生成する。

出力部２６（図７）において、ドライバ制御部２７Ｎは、現在のシンボルＮＳに係るシンボル信号Ｔｘ１，Ｔｘ２，Ｔｘ３、およびクロック信号ＴｘＣＫに基づいて、信号ＭＡＩＮＡＮ，ＳＵＢＡＮ，ＭＡＩＮＢＮ，ＳＵＢＢＮ，ＭＡＩＮＣＮ，ＳＵＢＣＮを生成する。ドライバ制御部２７Ｄは、一つ前のシンボルＤＳに係るシンボル信号Ｄ１，Ｄ２，Ｄ３、およびクロック信号ＴｘＣＫに基づいて、信号ＭＡＩＮＡＤ，ＳＵＢＡＤ，ＭＡＩＮＢＤ，ＳＵＢＢＤ，ＭＡＩＮＣＤ，ＳＵＢＣＤを生成する。エンファシス制御部２８Ａは、信号ＭＡＩＮＡＮ，ＳＵＢＡＮ，ＭＡＩＮＡＤ，ＳＵＢＡＤに基づいて、信号ＵＰＡＡ０，ＵＰＡＢ０，ＵＰＡＡ１，ＵＰＡＢ１，ＤＮＡＡ０，ＤＮＡＢ０，ＤＮＡＡ１，ＤＮＡＢ１を生成する。エンファシス制御部２８Ｂは、信号ＭＡＩＮＢＮ，ＳＵＢＢＮ，ＭＡＩＮＢＤ，ＳＵＢＢＤに基づいて、信号ＵＰＢＡ０，ＵＰＢＢ０，ＵＰＢＡ１，ＵＰＢＢ１，ＤＮＢＡ０，ＤＮＢＢ０，ＤＮＢＡ１，ＤＮＢＢ１を生成する。エンファシス制御部２８Ｂは、信号ＭＡＩＮＣＮ，ＳＵＢＣＮ，ＭＡＩＮＣＤ，ＳＵＢＣＤに基づいて、信号ＵＰＣＡ０，ＵＰＣＢ０，ＵＰＣＡ１，ＵＰＣＢ１，ＤＮＣＡ０，ＤＮＣＢ０，ＤＮＣＡ１，ＤＮＣＢ１を生成する。ドライバ部２９Ａは、信号ＵＰＡＡ０，ＵＰＡＢ０，ＵＰＡＡ１，ＵＰＡＢ１，ＤＮＡＡ０，ＤＮＡＢ０，ＤＮＡＡ１，ＤＮＡＢ１に基づいて信号ＳＩＧＡを生成する。ドライバ部２９Ｂは、信号ＵＰＢＡ０，ＵＰＢＢ０，ＵＰＢＡ１，ＵＰＢＢ１，ＤＮＢＡ０，ＤＮＢＢ０，ＤＮＢＡ１，ＤＮＢＢ１に基づいて信号ＳＩＧＢを生成する。ドライバ部２９Ｃは、信号ＵＰＣＡ０，ＵＰＣＢ０，ＵＰＣＡ１，ＵＰＣＢ１，ＤＮＣＡ０，ＤＮＣＢ０，ＤＮＣＡ１，ＤＮＣＢ１に基づいて信号ＳＩＧＣを生成する。

受信装置３０（図１）では、受信部４０は、信号ＳＩＧＡ，ＳＩＧＢ，ＳＩＧＣを受信するとともに、この信号ＳＩＧＡ，ＳＩＧＢ，ＳＩＧＣに基づいて、遷移信号ＲｘＦ，ＲｘＲ、ＲｘＰおよびクロック信号ＲｘＣＫを生成する。処理部３２は、遷移信号ＲｘＦ，ＲｘＲ，ＲｘＰおよびクロック信号ＲｘＣＫに基づいて、所定の処理を行う。

（詳細動作）
次に、送信装置１０の動作について、詳細に説明する。送信装置１０において、出力部２６は、現在のシンボルＮＳに基づいて、出力端子ＴoutＡ，ＴoutＢ，ＴoutＣにおける電圧状態を設定するとともに、現在のシンボルＮＳおよび一つ前のシンボルＤＳに基づいて、各電圧状態における電圧レベルを設定する。

図１５Ａは、信号ＳＩＧＡの電圧状態が電圧状態ＳＨから他の電圧状態へ遷移する場合における、信号ＳＩＧＡの電圧変化を表すものである。なお、信号ＳＩＧＢ，ＳＩＧＣについても同様である。この図１５Ａにおいて、１ＵＩ（Unit Interval）は、１つのシンボルを送信する期間である。また、ΔＶは、高レベル電圧ＶＨ０と中レベル電圧ＶＭ０との差であり、同様に、中レベル電圧ＶＭ０と低レベル電圧ＶＬ０との差である。これらの高レベル電圧ＶＨ０、中レベル電圧ＶＭ０、および低レベル電圧ＶＬ０は、デエンファシス動作の基準となる電圧である。

信号ＳＩＧＡの電圧状態が、電圧状態ＳＨから電圧状態ＳＭに遷移する場合には、信号ＳＩＧＡの電圧は、３つの高レベル電圧ＶＨ（ＶＨ０，ＶＨ１，ＶＨ２）のいずれかから中レベル電圧ＶＭ１minusに変化する。具体的には、この場合には、１つ前のシンボルＤＳにおける電圧状態が電圧状態ＳＨであるので、信号ＭＡＩＮＡＤ，ＳＵＢＡＤは“１”，“０”であり、現在のシンボルＮＳにおける電圧状態が電圧状態ＳＭであるので、信号ＭＡＩＮＡＮ，ＳＵＢＡＮは例えば“０”，“０”である。よって、図９に示したように、ドライバ部２９Ａは、エンファシス制御部２８Ａから供給される信号に基づいて、信号ＳＩＧＡの電圧を中レベル電圧ＶＭ１minusにする。すなわち、この場合には、信号ＳＩＧＡの遷移量は、約（−ΔＶ）であるので、エンファシス制御部２８Ａは、信号ＳＩＧＡの遷移後の電圧を、基準となる中レベル電圧ＶＭ０よりも１段階低い中レベル電圧ＶＭ１minusに設定する。

また、信号ＳＩＧＡの電圧状態が、電圧状態ＳＨから電圧状態ＳＬに遷移する場合には、信号ＳＩＧＡの電圧は、３つの高レベル電圧ＶＨ（ＶＨ０，ＶＨ１，ＶＨ２）のいずれかから低レベル電圧ＶＬ２に変化する。具体的には、この場合には、１つ前のシンボルＤＳにおける電圧状態が電圧状態ＳＨであるので、信号ＭＡＩＮＡＤ，ＳＵＢＡＤは“１”，“０”であり、現在のシンボルＮＳにおける電圧状態が電圧状態ＳＬであるので、信号ＭＡＩＮＡＮ，ＳＵＢＡＮは“０”，“１”である。よって、図９に示したように、ドライバ部２９Ａは、エンファシス制御部２８Ａから供給される信号に基づいて、信号ＳＩＧＡの電圧を低レベル電圧ＶＬ２にする。すなわち、この場合には、信号ＳＩＧＡの遷移量は、約（−２ΔＶ）であるので、エンファシス制御部２８Ａは、信号ＳＩＧＡの遷移後の電圧を、基準となる低レベル電圧ＶＬ０よりも２段階低い低レベル電圧ＶＬ２に設定する。

なお、信号ＳＩＧＡの電圧状態が、電圧状態ＳＨに維持される場合には、信号ＳＩＧＡの電圧は、３つの高レベル電圧ＶＨ（ＶＨ０，ＶＨ１，ＶＨ２）のいずれかから高レベル電圧ＶＨ０に変化する。具体的には、この場合には、１つ前のシンボルＤＳにおける電圧状態が電圧状態ＳＨであるので、信号ＭＡＩＮＡＤ，ＳＵＢＡＤは“１”，“０”であり、現在のシンボルＮＳにおける電圧状態が電圧状態ＳＨであるので、信号ＭＡＩＮＡＮ，ＳＵＢＡＮは“１”，“０”である。よって、図９に示したように、ドライバ部２９Ａは、エンファシス制御部２８Ａから供給される信号に基づいて、信号ＳＩＧＡの電圧を高レベル電圧ＶＨ０にする。このように、送信装置１０では、複数のユニットインターバルにわたり信号ＳＩＧＡの電圧状態が電圧状態ＳＨに維持される場合には、２番目以降のユニットインターバルにおいて、信号ＳＩＧＡの電圧を高レベル電圧ＶＨ０にする。すなわち、この高レベル電圧ＶＨ０は、デエンファシスされた電圧である。

図１５Ｂは、信号ＳＩＧＡの電圧状態が電圧状態ＳＭから他の電圧状態へ遷移する場合における、信号ＳＩＧＡの電圧変化を表すものである。

信号ＳＩＧＡの電圧状態が、電圧状態ＳＭから電圧状態ＳＨに遷移する場合には、信号ＳＩＧＡの電圧は、３つの中レベル電圧ＶＭ（ＶＭ０，ＶＭ１plus，ＶＭ１minus）のいずれかから高レベル電圧ＶＨ１に変化する。具体的には、この場合には、１つ前のシンボルＤＳにおける電圧状態が電圧状態ＳＭであるので、信号ＭＡＩＮＡＤ，ＳＵＢＡＤは例えば“０”，“０”であり、現在のシンボルＮＳにおける電圧状態が電圧状態ＳＨであるので、信号ＭＡＩＮＡＮ，ＳＵＢＡＮは“１”，“０”である。よって、図９に示したように、ドライバ部２９Ａは、エンファシス制御部２８Ａから供給される信号に基づいて、信号ＳＩＧＡの電圧を高レベル電圧ＶＨ１にする。すなわち、この場合には、信号ＳＩＧＡの遷移量は、約（＋ΔＶ）であるので、エンファシス制御部２８Ａは、信号ＳＩＧＡの遷移後の電圧を、基準となる高レベル電圧ＶＨ０よりも１段階高い高レベル電圧ＶＨ１に設定する。

また、信号ＳＩＧＡの電圧状態が、電圧状態ＳＭから電圧状態ＳＬに遷移する場合には、信号ＳＩＧＡの電圧は、３つの中レベル電圧ＶＭ（ＶＭ０，ＶＭ１plus，ＶＭ１minus）のいずれかから低レベル電圧ＶＬ１に変化する。具体的には、この場合には、１つ前のシンボルＤＳにおける電圧状態が電圧状態ＳＭであるので、信号ＭＡＩＮＡＤ，ＳＵＢＡＤは例えば“０”，“０”であり、現在のシンボルＮＳにおける電圧状態が電圧状態ＳＬであるので、信号ＭＡＩＮＡＮ，ＳＵＢＡＮは“０”，“１”である。よって、図９に示したように、ドライバ部２９Ａは、エンファシス制御部２８Ａから供給される信号に基づいて、信号ＳＩＧＡの電圧を低レベル電圧ＶＬ１にする。すなわち、この場合には、信号ＳＩＧＡの遷移量は、約（−ΔＶ）であるので、エンファシス制御部２８Ａは、信号ＳＩＧＡの遷移後の電圧を、基準となる低レベル電圧ＶＬ０よりも１段階低い低レベル電圧ＶＬ１に設定する。

なお、信号ＳＩＧＡの電圧状態が、電圧状態ＳＭに維持される場合には、信号ＳＩＧＡの電圧は、３つの中レベル電圧ＶＭ（ＶＭ０，ＶＭ１plus，ＶＭ１minus）のいずれかから中レベル電圧ＶＭ０に変化する。具体的には、この場合には、１つ前のシンボルＤＳにおける電圧状態が電圧状態ＳＭであるので、信号ＭＡＩＮＡＤ，ＳＵＢＡＤは例えば“０”，“０”であり、現在のシンボルＮＳにおける電圧状態が電圧状態ＳＭであるので、信号ＭＡＩＮＡＮ，ＳＵＢＡＮは例えば“０”，“０”である。よって、図９に示したように、ドライバ部２９Ａは、エンファシス制御部２８Ａから供給される信号に基づいて、信号ＳＩＧＡの電圧を中レベル電圧ＶＭ０にする。このように、送信装置１０では、複数のユニットインターバルにわたり信号ＳＩＧＡの電圧状態が電圧状態ＳＭに維持される場合には、２番目以降のユニットインターバルにおいて、信号ＳＩＧＡの電圧を中レベル電圧ＶＭ０にする。

図１５Ｃは、信号ＳＩＧＡの電圧状態が電圧状態ＳＬから他の電圧状態へ遷移する場合における、信号ＳＩＧＡの電圧変化を表すものである。

信号ＳＩＧＡの電圧状態が、電圧状態ＳＬから電圧状態ＳＭに遷移する場合には、信号ＳＩＧＡの電圧は、３つの低レベル電圧ＶＬ（ＶＬ０，ＶＬ１，ＶＬ２）のいずれかから中レベル電圧ＶＭ１plusに変化する。具体的には、この場合には、１つ前のシンボルＤＳにおける電圧状態が電圧状態ＳＬであるので、信号ＭＡＩＮＡＤ，ＳＵＢＡＤは“０”，“１”であり、現在のシンボルＮＳにおける電圧状態が電圧状態ＳＭであるので、信号ＭＡＩＮＡＮ，ＳＵＢＡＮは例えば“０”，“０”である。よって、図９に示したように、ドライバ部２９Ａは、エンファシス制御部２８Ａから供給される信号に基づいて、信号ＳＩＧＡの電圧を中レベル電圧ＶＭ１plusにする。すなわち、この場合には、信号ＳＩＧＡの遷移量は、約（＋ΔＶ）であるので、エンファシス制御部２８Ａは、信号ＳＩＧＡの遷移後の電圧を、基準となる中レベル電圧ＶＭ０よりも１段階高い中レベル電圧ＶＭ１plusに設定する。

また、信号ＳＩＧＡの電圧状態が、電圧状態ＳＬから電圧状態ＳＨに遷移する場合には、信号ＳＩＧＡの電圧は、３つの低レベル電圧ＶＬ（ＶＬ０，ＶＬ１，ＶＬ２）のいずれかから高レベル電圧ＶＨ２に変化する。具体的には、この場合には、１つ前のシンボルＤＳにおける電圧状態が電圧状態ＳＬであるので、信号ＭＡＩＮＡＤ，ＳＵＢＡＤは“０”，“１”であり、現在のシンボルＮＳにおける電圧状態が電圧状態ＳＨであるので、信号ＭＡＩＮＡＮ，ＳＵＢＡＮは“１”，“０”である。よって、図９に示したように、ドライバ部２９Ａは、エンファシス制御部２８Ａから供給される信号に基づいて、信号ＳＩＧＡの電圧を高レベル電圧ＶＨ２にする。すなわち、この場合には、信号ＳＩＧＡの遷移量は、約（＋２ΔＶ）であるので、エンファシス制御部２８Ａは、信号ＳＩＧＡの遷移後の電圧を、基準となる高レベル電圧ＶＨ０よりも２段階高い高レベル電圧ＶＨ２に設定する。

なお、信号ＳＩＧＡの電圧状態が、電圧状態ＳＬに維持される場合には、信号ＳＩＧＡの電圧は、３つの低レベル電圧ＶＬ（ＶＬ０，ＶＬ１，ＶＬ２）のいずれかから低レベル電圧ＶＬ０に変化する。具体的には、この場合には、１つ前のシンボルＤＳにおける電圧状態が電圧状態ＳＬであるので、信号ＭＡＩＮＡＤ，ＳＵＢＡＤは“０”，“１”であり、現在のシンボルＮＳにおける電圧状態が電圧状態ＳＬであるので、信号ＭＡＩＮＡＮ，ＳＵＢＡＮは“０”，“１”である。よって、図９に示したように、ドライバ部２９Ａは、エンファシス制御部２８Ａから供給される信号に基づいて、信号ＳＩＧＡの電圧を低レベル電圧ＶＬ０にする。このように、送信装置１０では、複数のユニットインターバルにわたり信号ＳＩＧＡの電圧状態が電圧状態ＳＬに維持される場合には、２番目以降のユニットインターバルにおいて、信号ＳＩＧＡの電圧を低レベル電圧ＶＬ０にする。すなわち、この低レベル電圧ＶＬ０は、デエンファシスされた電圧である。

このように、送信装置１０は、信号ＳＩＧＡ，ＳＩＧＢ，ＳＩＧＣのそれぞれにおいて、電圧状態の遷移に伴う電圧の遷移量に応じて、遷移後の電圧を設定する。具体的には、送信装置１０は、電圧状態が１つ高い状態に遷移する場合には、遷移後の電圧を、基準となる電圧（例えば中レベル電圧ＶＭ０や高レベル電圧ＶＨ０）よりも１段階高い電圧に設定する。すなわち、この場合には、送信装置１０は、１段階分の正のエンファシス電圧を設定する。また、送信装置１０は、電圧状態が２つ高い状態に遷移する場合には、遷移後の電圧を、基準となる電圧（例えば高レベル電圧ＶＨ０）よりも２段階高い電圧に設定する。すなわち、この場合には、送信装置１０は、２段階分の正のエンファシス電圧を設定する。また、送信装置１０は、電圧状態が１つ低い状態に遷移する場合には、遷移後の電圧を、基準となる電圧（例えば中レベル電圧ＶＭ０や低レベル電圧ＶＬ０）よりも１段階低い電圧に設定する。すなわち、この場合には、送信装置１０は、１段階分の負のエンファシス電圧を設定する。また、送信装置１０は、電圧状態が２つ低い状態に遷移する場合には、基準となる電圧（例えば低レベル電圧ＶＬ０）よりも２段階低い電圧に設定する。すなわち、この場合には、送信装置１０は、２段階分の負のエンファシス電圧を設定する。このように、送信装置１０は、信号ＳＩＧＡ，ＳＩＧＢ，ＳＩＧＣのそれぞれにおいて、電圧の遷移量に応じて、その遷移量に比例するように、エンファシス電圧を設定する。

図１６Ａ〜１６Ｅは、シンボルが“＋ｘ”から“＋ｘ”以外のシンボルに遷移する場合における通信システム１の一動作例を表すものであり、図１６Ａは、シンボルが“＋ｘ”から“−ｘ”に遷移する場合を示し、図１６Ｂは、シンボルが“＋ｘ”から“＋ｙ”に遷移する場合を示し、図１６Ｃは、シンボルが“＋ｘ”から“−ｙ”に遷移する場合を示し、図１６Ｄは、シンボルが“＋ｘ”から“＋ｚ”に遷移する場合を示し、図１６Ｅは、シンボルが“＋ｘ”から“−ｚ”に遷移する場合を示す。図１６Ａ〜１６Ｅのそれぞれにおいて、（Ａ）は、送信装置１０の出力端子ＴoutＡ，ＴoutＢ，ＴoutＣにおける信号ＳＩＧＡ，ＳＩＧＢ，ＳＩＧＣの波形を示し、（Ｂ）は、受信装置３０における差分ＡＢ，ＢＣ，ＣＡの波形を示す。また、実線は、デエンファシス動作を行ったときの波形を示し、破線は、デエンファシス動作を行わないときの波形を示す。また、遷移前における信号ＳＩＧＡの電圧は、３つの高レベル電圧ＶＨのいずれかであるが、この図では、説明の便宜上、信号ＳＩＧＡの電圧を高レベル電圧ＶＨ０にしている。同様に、遷移前における信号ＳＩＧＢの電圧を低レベル電圧ＶＬ０とし、遷移前における信号ＳＩＧＣの電圧を中レベル電圧ＶＭ０としている。

シンボルが“＋ｘ”から“−ｘ”に遷移する場合には、図１６Ａ（Ａ）に示したように、信号ＳＩＧＡは高レベル電圧ＶＨ０から低レベル電圧ＶＬ２に変化し、信号ＳＩＧＢは低レベル電圧ＶＬ０から高レベル電圧ＶＨ２に変化し、信号ＳＩＧＣは中レベル電圧ＶＭ０に維持される。すなわち、信号ＳＩＧＡの遷移量は、約（−２ΔＶ）であるので、送信装置１０は、信号ＳＩＧＡの電圧を、基準となる低レベル電圧ＶＬ０よりも２段階低い低レベル電圧ＶＬ２に設定する。また、信号ＳＩＧＢの遷移量は、約（＋２ΔＶ）であるので、送信装置１０は、信号ＳＩＧＢの電圧を、基準となる高レベル電圧ＶＨ０よりも２段階高い高レベル電圧ＶＨ２に設定する。このとき、図１６Ａ（Ｂ）に示したように、差分ＡＢ（ＳＩＧＡ−ＳＩＧＢ）の遷移量は、約（−４ΔＶ）であるので、遷移後の差分ＡＢは、デエンファシス動作を行わない場合に比べて４段階低くなる。また、差分ＢＣ（ＳＩＧＢ−ＳＩＧＣ）の遷移量は、約（＋２ΔＶ）であるので、遷移後の差分ＢＣは、デエンファシス動作を行わない場合に比べて２段階高くなる。また、差分ＣＡ（ＳＩＧＣ−ＳＩＧＡ）の遷移量は、約（＋２ΔＶ）であるので、遷移後の差分ＣＡは、デエンファシス動作を行わない場合に比べて２段階高くなる。

シンボルが“＋ｘ”から“＋ｙ”に遷移する場合には、図１６Ｂ（Ａ）に示したように、信号ＳＩＧＡは高レベル電圧ＶＨ０から中レベル電圧ＶＭ１minusに変化し、信号ＳＩＧＢは低レベル電圧ＶＬ０から高レベル電圧ＶＨ２に変化し、信号ＳＩＧＣは中レベル電圧ＶＭ０から低レベル電圧ＶＬ１に変化する。すなわち、信号ＳＩＧＡの遷移量は、約（−ΔＶ）であるので、送信装置１０は、信号ＳＩＧＡの電圧を、基準となる中レベル電圧ＶＭ０よりも１段階低い中レベル電圧ＶＭ１minusに設定する。また、信号ＳＩＧＢの遷移量は、約（＋２ΔＶ）であるので、送信装置１０は、信号ＳＩＧＢの電圧を、基準となる高レベル電圧ＶＨ０よりも２段階高い高レベル電圧ＶＨ２に設定する。また、信号ＳＩＧＣの遷移量は、約（−ΔＶ）であるので、送信装置１０は、信号ＳＩＧＣの電圧を、基準となる低レベル電圧ＶＬ０よりも１段階低い低レベル電圧ＶＬ１に設定する。このとき、図１６Ｂ（Ｂ）に示したように、差分ＡＢ（ＳＩＧＡ−ＳＩＧＢ）の遷移量は、約（−３ΔＶ）であるので、遷移後の差分ＡＢは、デエンファシス動作を行わない場合に比べて３段階低くなる。また、差分ＢＣ（ＳＩＧＢ−ＳＩＧＣ）の遷移量は、約（＋３ΔＶ）であるので、遷移後の差分ＢＣは、デエンファシス動作を行わない場合に比べて３段階高くなる。

シンボルが“＋ｘ”から“−ｙ”に遷移する場合には、図１６Ｃ（Ａ）に示したように、信号ＳＩＧＡは高レベル電圧ＶＨ０から中レベル電圧ＶＭ１minusに変化し、信号ＳＩＧＢは低レベル電圧ＶＬ０に維持され、信号ＳＩＧＣは中レベル電圧ＶＭ０から高レベル電圧ＶＨ１に変化する。すなわち、信号ＳＩＧＡの遷移量は、約（−ΔＶ）であるので、送信装置１０は、信号ＳＩＧＡの電圧を、基準となる中レベル電圧ＶＭ０よりも１段階低い中レベル電圧ＶＭ１minusに設定する。また、信号ＳＩＧＣの遷移量は、約（＋ΔＶ）であるので、送信装置１０は、信号ＳＩＧＣの電圧を、基準となる高レベル電圧ＶＨ０よりも１段階高い高レベル電圧ＶＨ１に設定する。このとき、図１６Ｃ（Ｂ）に示したように、差分ＡＢ（ＳＩＧＡ−ＳＩＧＢ）の遷移量は、約（−ΔＶ）であるので、遷移後の差分ＡＢは、デエンファシス動作を行わない場合に比べて１段階低くなる。また、差分ＢＣ（ＳＩＧＢ−ＳＩＧＣ）の遷移量は、約（−ΔＶ）であるので、遷移後の差分ＢＣは、デエンファシス動作を行わない場合に比べて１段階低くなる。また、差分ＣＡ（ＳＩＧＣ−ＳＩＧＡ）の遷移量は、約（＋２ΔＶ）であるので、遷移後の差分ＣＡは、デエンファシス動作を行わない場合に比べて２段階高くなる。

シンボルが“＋ｘ”から“＋ｚ”に遷移する場合には、図１６Ｄ（Ａ）に示したように、信号ＳＩＧＡは高レベル電圧ＶＨ０から低レベル電圧ＶＬ２に変化し、信号ＳＩＧＢは低レベル電圧ＶＬ０から中レベル電圧ＶＭ１plusに変化し、信号ＳＩＧＣは中レベル電圧ＶＭ０から高レベル電圧ＶＨ１に変化する。すなわち、信号ＳＩＧＡの遷移量は、約（−２ΔＶ）であるので、送信装置１０は、信号ＳＩＧＡの電圧を、基準となる低レベル電圧ＶＬ０よりも２段階低い低レベル電圧ＶＬ２に設定する。また、信号ＳＩＧＢの遷移量は、約（＋ΔＶ）であるので、送信装置１０は、信号ＳＩＧＢの電圧を、基準となる中レベル電圧ＶＭ０よりも１段階高い中レベル電圧ＶＭ１plusに設定する。また、信号ＳＩＧＣの遷移量は、約（＋ΔＶ）であるので、送信装置１０は、信号ＳＩＧＣの電圧を、基準となる高レベル電圧ＶＨ０よりも１段階高い高レベル電圧ＶＨ１に設定する。このとき、図１６Ｄ（Ｂ）に示したように、差分ＡＢ（ＳＩＧＡ−ＳＩＧＢ）の遷移量は、約（−３ΔＶ）であるので、遷移後の差分ＡＢは、デエンファシス動作を行わない場合に比べて３段階低くなる。また、差分ＣＡ（ＳＩＧＣ−ＳＩＧＡ）の遷移量は、約（＋３ΔＶ）であるので、遷移後の差分ＣＡは、デエンファシス動作を行わない場合に比べて３段階高くなる。

シンボルが“＋ｘ”から“−ｚ”に遷移する場合には、図１６Ｅ（Ａ）に示したように、信号ＳＩＧＡは高レベル電圧ＶＨ０に維持され、信号ＳＩＧＢは低レベル電圧ＶＬ０から中レベル電圧ＶＭ１plusに変化し、信号ＳＩＧＣは中レベル電圧ＶＭ０から低レベル電圧ＶＬ１に変化する。すなわち、信号ＳＩＧＢの遷移量は、約（＋ΔＶ）であるので、送信装置１０は、信号ＳＩＧＢの電圧を、基準となる中レベル電圧ＶＭ０よりも１段階高い中レベル電圧ＶＭ１plusに設定する。また、信号ＳＩＧＣの遷移量は、約（−ΔＶ）であるので、送信装置１０は、信号ＳＩＧＣの電圧を、基準となる低レベル電圧ＶＬ０よりも１段階低い低レベル電圧ＶＬ１に設定する。このとき、図１６Ｅ（Ｂ）に示したように、差分ＡＢ（ＳＩＧＡ−ＳＩＧＢ）の遷移量は、約（−ΔＶ）であるので、遷移後の差分ＡＢは、デエンファシス動作を行わない場合に比べて１段階低くなる。また、差分ＢＣ（ＳＩＧＢ−ＳＩＧＣ）の遷移量は、約（＋２ΔＶ）であるので、遷移後の差分ＢＣは、デエンファシス動作を行わない場合に比べて２段階高くなる。また、差分ＣＡ（ＳＩＧＣ−ＳＩＧＡ）の遷移量は、約（−ΔＶ）であるので、遷移後の差分ＣＡは、デエンファシス動作を行わない場合に比べて１段階低くなる。

このように、通信システム１では、信号ＳＩＧＡ，ＳＩＧＢ，ＳＩＧＣのそれぞれにおいて、電圧の遷移量に応じて、エンファシス電圧を設定する。すなわち、送信装置１０は、信号ＳＩＧＡ，ＳＩＧＢ，ＳＩＧＣのそれぞれ（シングルエンド信号）に対して、デエンファシス動作を行う。その結果、通信システム１では、信号ＳＩＧＡ，ＳＩＧＢ，ＳＩＧＣのそれぞれについて、波形品質を高めることができるため、通信性能を高めることができる。

また、通信システム１では、このように信号ＳＩＧＡ，ＳＩＧＢ，ＳＩＧＣのそれぞれに対してエンファシス電圧を設定することにより、差動信号である差分ＡＢ，ＢＣ，ＣＡのそれぞれにおいても、電圧の遷移量に応じて、エンファシス電圧が設定される。その結果、通信システム１では、差分ＡＢ，ＢＣ，ＣＡのそれぞれについても、波形品質を高めることができるため、通信性能を高めることができる。

図１７Ａ，１７Ｂは、デエンファシス動作を行った場合における、信号ＳＩＧＡと信号ＳＩＧＢとの差分ＡＢ、信号ＳＩＧＢと信号ＳＩＧＣとの差分ＢＣ、信号ＳＩＧＣと信号ＳＩＧＡとの差分ＣＡのアイダイアグラムを表すものである。図１８Ａ，１８Ｂは、デエンファシス動作を行わない場合における、信号ＳＩＧＡと信号ＳＩＧＢとの差分ＡＢ、信号ＳＩＧＢと信号ＳＩＧＣとの差分ＢＣ、信号ＳＩＧＣと信号ＳＩＧＡとの差分ＣＡのアイダイアグラムを表すものである。図１７Ａ，１８Ａは、伝送路１００が無い場合における送信装置１０の出力端子ＴoutＡ，ＴoutＢ，ＴoutＣにおけるアイダイアグラムを示し、図１７Ｂ，１８Ｂは、伝送路１００がある場合における受信装置３０の入力端子ＴinＡ，ＴinＢ，ＴinＣにおけるアイダイアグラムを示す。通信システム１では、図１７Ｂ，１８Ｂに示したように、デエンファシス動作を行うことにより、アイ開口を広くすることができ、その結果、通信性能を高めることができる。

（比較例）
次に、比較例と対比して、本実施の形態の作用を説明する。比較例に係る通信システム１Ｒは、送信装置１０Ｒを備えている。送信装置１０Ｒは、プリエンファシス動作を行うものである。送信装置１０Ｒは、互いに出力端子ＴoutＡに接続された２つのドライバ部２９ＲＡと、互いに出力端子ＴoutＢに接続された２つのドライバ部２９ＲＢと、互いに出力端子ＴoutＣに接続された２つのドライバ部２９ＲＣとを有している。この送信装置１０Ｒは、例えば、２つのドライバ部２９ＲＡをともに動作させることにより、出力インピーダンスを約２５［Ω］にし、２つのドライバ部２９ＲＢをともに動作させることにより、出力インピーダンスを約２５［Ω］にし、２つのドライバ部２９ＲＣをともに動作させることにより、出力インピーダンスを約２５［Ω］にすることができるようになっている。送信装置１０Ｒは、このように出力インピーダンスを下げることにより、プリエンファシス動作を行うようになっている。

図１９Ａ〜１９Ｅは、シンボルが“＋ｘ”から“＋ｘ”以外のシンボルに遷移する場合における通信システム１Ｒの一動作例を表すものである。例えば、図１９Ａに示したように、シンボルが“＋ｘ”から“−ｘ”に遷移する場合には、信号ＳＩＧＡは高レベル電圧ＶＨ０から低レベル電圧ＶＬ０よりも低い電圧を経て低レベル電圧ＶＬに変化し、信号ＳＩＧＢは低レベル電圧ＶＬ０から高レベル電圧ＶＨ０よりも高い電圧を経て高レベル電圧ＶＨに変化し、信号ＳＩＧＣは中レベル電圧ＶＭ０を維持する。その際、送信装置１０Ｒがシンボル“−ｘ”を出力する期間における前半の期間（例えば０．５ＵＩ）において、２つのドライバ部２９ＲＡがともに動作することにより、出力インピーダンスが約２５［Ω］になり、２つのドライバ部２９ＲＢをともに動作することにより、出力インピーダンスが約２５［Ω］になり、２つのドライバ部２９ＲＣがともに動作することにより、出力インピーダンスを約２５［Ω］になる。図１９Ｂ〜１９Ｅに示した他のシンボル遷移についても同様である。なお、この例では、前半の期間の長さを０．５ＵＩとしたが、これに限定されるものではなく、これに代えて、例えば、０．５ＵＩよりも長い期間であってもよい。

このように、比較例に係る通信システム１Ｒでは、出力インピーダンスを約２５［Ω］にすることによりプリエンファシス動作を行うようにしたので、出力インピーダンスが、伝送路１００の特性インピーダンスと整合しない期間が生じる。よって、通信システム１Ｒでは、波形品質が低下し、通信性能が低下するおそれがある。また、通信システム１Ｒでは、中レベル電圧ＶＭ０を出力する際に出力インピーダンスが過渡的に約２５［Ω］になるため、テブナン終端による直流電流が多くなり、その結果、その直流電流に係る消費電力が増加してしまう。また、通信システム１Ｒでは、２つのドライバ部２９ＲＡ、２つのドライバ部２９ＲＢ、および２つのドライバ部２９ＲＣを設けたので、回路面積が増大してしまう。

一方、本実施の形態に係る通信システム１では、オン状態にするトランジスタ９１，９４の数を変更することにより、デエンファシス動作を行うようにしたので、出力インピーダンスを約５０［Ω］に維持することができる。その結果、出力インピーダンスが、伝送路１００の特性インピーダンスと整合するので、波形品質を高めることができ、通信性能を高めることができる。また、通信システム１では、比較例に係る通信システム１Ｒに比べて、テブナン終端による直流電流を抑えることができるため、消費電力を低減することができる。また、通信システム１では、ドライバ部２９Ａ，２９Ｂ，２９Ｃを１つずつ設けるため、比較例に係る通信システム１Ｒに比べて、回路面積を小さくすることができる。

［効果］
以上のように本実施の形態では、信号ＳＩＧＡ，ＳＩＧＢ，ＳＩＧＣのそれぞれにおいて、電圧の遷移量に応じて、エンファシス電圧を設定したので、信号ＳＩＧＡ，ＳＩＧＢ，ＳＩＧＣのそれぞれについて、波形品質を高めることができるため、通信性能を高めることができる。

本実施の形態では、オン状態にするトランジスタ９１，９４の数を変更することにより、出力インピーダンスが約５０［Ω］に維持しつつ、エンファシス電圧を設定したので、通信性能を高めることができるとともに、消費電力を低減することができる。

［変形例１］
上記実施の形態では、出力部２６は、シンボル信号Ｔｘ１，Ｔｘ２，Ｔｘ３、シンボル信号Ｄ１，Ｄ２，Ｄ３、およびクロック信号ＴｘＣＫに基づいて、信号ＳＩＧＡ，ＳＩＧＢ，ＳＩＧＣを生成したが、これに限定されるものではない。以下に、本変形例に係る送信装置１０Ａについて詳細に説明する。

図２０は、送信装置１０Ａの送信部２０Ａの一構成例を表すものである。送信部２０Ａは、送信シンボル生成部２２Ａと、出力部２６Ａとを有している。送信シンボル生成部２２Ａは、遷移信号ＴｘＦ９，ＴｘＲ９，ＴｘＰ９およびクロック信号ＴｘＣＫに基づいて、シンボル信号Ｔｘ１，Ｔｘ２，Ｔｘ３を生成するものである。出力部２６Ａは、シンボル信号Ｔｘ１，Ｔｘ２，Ｔｘ３およびクロック信号ＴｘＣＫに基づいて、信号ＳＩＧＡ，ＳＩＧＢ，ＳＩＧＣを生成するものである。

図２１は、出力部２６Ａの一構成例を表すものである。出力部２６Ａは、ドライバ制御部２７Ｎと、フリップフロップ１７Ａ，１７Ｂ，１７Ｃとを有している。ドライバ制御部２７Ｎは、現在のシンボルＮＳに係るシンボル信号Ｔｘ１，Ｔｘ２，Ｔｘ３、およびクロック信号ＴｘＣＫに基づいて、信号ＭＡＩＮＡＮ，ＳＵＢＡＮ，ＭＡＩＮＢＮ，ＳＵＢＢＮ，ＭＡＩＮＣＮ，ＳＵＢＣＮを生成するものである。フリップフロップ１７Ａは、信号ＭＡＩＮＡＮ，ＳＵＢＡＮを、クロック信号ＴｘＣＫの１クロック分遅延させ、信号ＭＡＩＮＡＤ，ＳＵＢＡＤとしてそれぞれ出力するものである。フリップフロップ１７Ｂは、信号ＭＡＩＮＢＮ，ＳＵＢＢＮを、クロック信号ＴｘＣＫの１クロック分遅延させ、信号ＭＡＩＮＢＤ，ＳＵＢＢＤとしてそれぞれ出力するものである。フリップフロップ１７Ｃは、信号ＭＡＩＮＣＮ，ＳＵＢＣＮを、クロック信号ＴｘＣＫの１クロック分遅延させ、信号ＭＡＩＮＣＤ，ＳＵＢＣＤとしてそれぞれ出力するものである。

このように構成しても、上記実施の形態の場合と同様の効果を得ることができる。

［変形例２］
上記実施の形態では、送信装置１０はデエンファシス動作を行うようにしたが、これに限定されるものではなく、プリエンファシス動作を行うようにしてもよい。図２２は、３つの電圧状態ＳＨ，ＳＭ，ＳＬを表すものである。電圧状態ＳＨは、３つの高レベル電圧ＶＨ（ＶＨ０，ＶＨ１，ＶＨ２）に対応する状態であり、電圧状態ＳＭは、３つの中レベル電圧ＶＭ（ＶＭ０，ＶＭ１plus，ＶＭ１minus）に対応する状態であり、電圧状態ＳＬは、３つの低レベル電圧ＶＬ（ＶＬ０，ＶＬ１，ＶＬ２）に対応する状態である。高レベル電圧ＶＨ０は、プリエンファシスをかけない場合の高レベル電圧であり、中レベル電圧ＶＭ０は、プリエンファシスをかけない場合の中レベル電圧であり、低レベル電圧ＶＬ０は、プリエンファシスをかけない場合の低レベル電圧である。このように構成しても、上記実施の形態の場合と同様の効果を得ることができる。

［変形例３］
上記実施の形態では、信号ＳＩＧＡ，ＳＩＧＢ，ＳＩＧＣのそれぞれにおいて、３つの電圧状態ＳＨ，ＳＭ，ＳＬを設けたが、これに限定されるものではない。本技術は、３以上の複数の電圧状態を用いてデータを伝送する通信システムに適用することができる。

図２３は、本変形例に係る通信システムにおいて用いられるｎ個の電圧状態Ｓ（１）〜Ｓ（ｎ）を表すものである。各電圧状態Ｓは、ｎ個の電圧に対応している。具体的には、例えば、電圧状態Ｓ（１）は、ｎ個の電圧Ｖ（１）₀，Ｖ（１）₁Ｖ（１）₂，…，Ｖ（１）_n-1に対応する。電圧状態Ｓ（２）は、ｎ個の電圧Ｖ（２）_(n-1)×_{0.5 minus}，…，Ｖ（２）_{1 minus}，Ｖ（２）₀，Ｖ（２）_{1 plus}，…，Ｖ（２）_(n-1)×_{0.5 plus}に対応する。電圧状態Ｓ（ｎ−１）は、ｎ個の電圧Ｖ（ｎ−１）_(n-1)×_{0.5 minus}，…，Ｖ（ｎ−１）_{1 minus}，Ｖ（ｎ−１）₀，Ｖ（ｎ−１）_{1 plus}，…，Ｖ（ｎ−１）_(n-1)×_{0.5 plus}に対応する。電圧状態Ｓ（ｎ）は、ｎ個の電圧Ｖ（ｎ）₀，Ｖ（ｎ）₁，Ｖ（ｎ）₂，…，Ｖ（ｎ）_n-1に対応する。

また、上記実施の形態では、３つの信号ＳＩＧＡ，ＳＩＧＢ，ＳＩＧＣを用いてデータを伝達したが、これに限定されるものではなく、２つ以下または４つ以上の信号を用いてデータを伝送してもよい。

［その他の変形例］
また、これらの変形例のうちの２以上を組み合わせてもよい。

＜２．適用例＞
次に、上記実施の形態および変形例で説明した通信システムの適用例について説明する。

（適用例１）
図２４は、上記実施の形態等の通信システムが適用されるスマートフォン３００（多機能携帯電話）の外観を表すものである。このスマートフォン３００には、様々なデバイスが搭載されており、それらのデバイス間でデータのやり取りを行う通信システムにおいて、上記実施の形態等の通信システムが適用されている。

図２５は、スマートフォン３００に用いられるアプリケーションプロセッサ３１０の一構成例を表すものである。アプリケーションプロセッサ３１０は、ＣＰＵ（Central Processing Unit）３１１と、メモリ制御部３１２と、電源制御部３１３と、外部インタフェース３１４と、ＧＰＵ（Graphics Processing Unit）３１５と、メディア処理部３１６と、ディスプレイ制御部３１７と、ＭＩＰＩ（Mobile Industry Processor Interface）インタフェース３１８とを有している。ＣＰＵ３１１、メモリ制御部３１２、電源制御部３１３、外部インタフェース３１４、ＧＰＵ３１５、メディア処理部３１６、ディスプレイ制御部３１７は、この例では、システムバス３１９に接続され、このシステムバス３１９を介して、互いにデータのやり取りをすることができるようになっている。

ＣＰＵ３１１は、プログラムに従って、スマートフォン３００で扱われる様々な情報を処理するものである。メモリ制御部３１２は、ＣＰＵ３１１が情報処理を行う際に使用するメモリ５０１を制御するものである。電源制御部３１３は、スマートフォン３００の電源を制御するものである。

外部インタフェース３１４は、外部デバイスと通信するためのインタフェースであり、この例では、無線通信部５０２およびイメージセンサ４１０と接続されている。無線通信部５０２は、携帯電話の基地局と無線通信をするものであり、例えば、ベースバンド部や、ＲＦ（Radio Frequency）フロントエンド部などを含んで構成される。イメージセンサ４１０は、画像を取得するものであり、例えばＣＭＯＳセンサを含んで構成される。

ＧＰＵ３１５は、画像処理を行うものである。メディア処理部３１６は、音声や、文字や、図形などの情報を処理するものである。ディスプレイ制御部３１７は、ＭＩＰＩインタフェース３１８を介して、ディスプレイ５０４を制御するものである。ＭＩＰＩインタフェース３１８は、画像信号をディスプレイ５０４に送信するものである。画像信号としては、例えば、ＹＵＶ形式やＲＧＢ形式などの信号を用いることができる。ＭＩＰＩインタフェース３１８は、例えば水晶振動子を含む発振回路３３０から供給される基準クロックに基づいて動作するようになっている。このＭＩＰＩインタフェース３１８とディスプレイ５０４との間の通信システムには、例えば、上記実施の形態等の通信システムが適用される。

図２６は、イメージセンサ４１０の一構成例を表すものである。イメージセンサ４１０は、センサ部４１１と、ＩＳＰ（Image Signal Processor）４１２と、ＪＰＥＧ（Joint Photographic Experts Group）エンコーダ４１３と、ＣＰＵ４１４と、ＲＡＭ（Random Access Memory）４１５と、ＲＯＭ（Read Only Memory）４１６と、電源制御部４１７と、Ｉ²Ｃ（Inter-Integrated Circuit）インタフェース４１８と、ＭＩＰＩインタフェース４１９とを有している。これらの各ブロックは、この例では、システムバス４２０に接続され、このシステムバス４２０を介して、互いにデータのやり取りをすることができるようになっている。

センサ部４１１は、画像を取得するものであり、例えばＣＭＯＳセンサにより構成されるものである。ＩＳＰ４１２は、センサ部４１１が取得した画像に対して所定の処理を行うものである。ＪＰＥＧエンコーダ４１３は、ＩＳＰ４１２が処理した画像をエンコードしてＪＰＥＧ形式の画像を生成するものである。ＣＰＵ４１４は、プログラムに従ってイメージセンサ４１０の各ブロックを制御するものである。ＲＡＭ４１５は、ＣＰＵ４１４が情報処理を行う際に使用するメモリである。ＲＯＭ４１６は、ＣＰＵ４１４において実行されるプログラムやキャリブレーションにより得られた設定値などを記憶するものである。電源制御部４１７は、イメージセンサ４１０の電源を制御するものである。Ｉ²Ｃインタフェース４１８は、アプリケーションプロセッサ３１０から制御信号を受け取るものである。また、図示していないが、イメージセンサ４１０は、アプリケーションプロセッサ３１０から、制御信号に加えてクロック信号をも受け取るようになっている。具体的には、イメージセンサ４１０は、様々な周波数のクロック信号に基づいて動作できるよう構成されている。ＭＩＰＩインタフェース４１９は、画像信号をアプリケーションプロセッサ３１０に送信するものである。画像信号としては、例えば、ＹＵＶ形式やＲＧＢ形式などの信号を用いることができる。ＭＩＰＩインタフェース４１９は、例えば水晶振動子を含む発振回路４３０から供給される基準クロックに基づいて動作するようになっている。このＭＩＰＩインタフェース４１９とアプリケーションプロセッサ３１０との間の通信システムには、例えば、上記実施の形態等の通信システムが適用される。

（適用例２）
図２７は、上記実施の形態等の通信システムが適用される車両制御システム６００の一構成例を表すものである。車両制御システム６００は、自動車、電気自動車、ハイブリッド電気自動車、自動二輪車などの動作を制御するものである。この車両制御システム６００は、駆動系制御ユニット６１０と、ボディ系制御ユニット６２０と、バッテリ制御ユニット６３０と、車外情報検出ユニット６４０と、車内情報検出ユニット６５０と、統合制御ユニット６６０とを有している。これらのユニットは、通信ネットワーク６９０を介して互いに接続されている。通信ネットワーク６９０は、例えば、ＣＡＮ（Controller Area Network）、ＬＩＮ（Local Interconnect Network）、ＬＡＮ（Local Area Network）、ＦｌｅｘＲａｙ（登録商標）などの任意の規格に準拠したネットワークを用いることができる。各ユニットは、例えば、マイクロコンピュータ、記憶部、制御対象の装置を駆動する駆動回路、通信Ｉ／Ｆなどを含んで構成される。

駆動系制御ユニット６１０は、車両の駆動系に関連する装置の動作を制御するものである。駆動系制御ユニット６１０には、車両状態検出部６１１が接続されている。車両状態検出部６１１は、車両の状態を検出するものであり、例えば、ジャイロセンサ、加速度センサ、アクセルペダルやブレーキペダルの操作量や操舵角などを検出するセンサなどを含んで構成されるものである。駆動系制御ユニット６１０は、車両状態検出部６１１により検出された情報に基づいて、車両の駆動系に関連する装置の動作を制御するようになっている。この駆動系制御ユニット６１０と車両状態検出部６１１との間の通信システムには、例えば、上記実施の形態等の通信システムが適用される。

ボディ系制御ユニット６２０は、キーレスエントリシステム、パワーウィンドウ装置、各種ランプなど、車両に装備された各種装置の動作を制御するものである。

バッテリ制御ユニット６３０は、バッテリ６３１を制御するものである。バッテリ制御ユニット６３０には、バッテリ６３１が接続されている。バッテリ６３１は、駆動用モータへ電力を供給するものであり、例えば２次電池、冷却装置などを含んで構成されるものである。バッテリ制御ユニット６３０は、バッテリ６３１から、温度、出力電圧、バッテリ残量などの情報を取得し、これらの情報に基づいて、バッテリ６３１の冷却装置などを制御するようになっている。このバッテリ制御ユニット６３０とバッテリ６３１との間の通信システムには、例えば、上記実施の形態等の通信システムが適用される。

車外情報検出ユニット６４０は、車両の外部の情報を検出するものである。車外情報検出ユニット６４０には、撮像部６４１および車外情報検出部６４２が接続されている。撮像部６４１は、車外の画像を撮像するものであり、例えば、ＴｏＦ（Time Of Flight）カメラ、ステレオカメラ、単眼カメラ、赤外線カメラなどを含んで構成されるものである。車外情報検出部６４２は、車外の情報を検出するものであり、例えば、天候や気象を検出するセンサや、車両の周囲の他の車両、障害物、歩行者などを検出するセンサなどを含んで構成されるものである。車外情報検出ユニット６４０は、撮像部６４１により得られた画像や、車外情報検出部６４２により検出された情報に基づいて、例えば、天候や気象、路面状況などを認識し、車両の周囲の他の車両、障害物、歩行者、標識や路面上の文字などの物体検出を行い、あるいはそれらと車両との間の距離を検出するようになっている。この車外情報検出ユニット６４０と、撮像部６４１および車外情報検出部６４２との間の通信システムには、例えば、上記実施の形態等の通信システムが適用される。

車内情報検出ユニット６５０は、車両の内部の情報を検出するものである。車内情報検出ユニット６５０には、運転者状態検出部６５１が接続されている。運転者状態検出部６５１は、運転者の状態を検出するものであり、例えば、カメラ、生体センサ、マイクなどを含んで構成されるものである。車内情報検出ユニット６５０は、運転者状態検出部６５１により検出された情報に基づいて、例えば、運転者の疲労度合、運転者の集中度合い、運転者が居眠りをしていないかどうかなどを監視するようになっている。この車内情報検出ユニット６５０と運転者状態検出部６５１との間の通信システムには、例えば、上記実施の形態等の通信システムが適用される。

統合制御ユニット６６０は、車両制御システム６００の動作を制御するものである。統合制御ユニット６６０には、操作部６６１、表示部６６２、およびインストルメントパネル６６３が接続されている。操作部６６１は、搭乗者が操作するものであり、例えば、タッチパネル、各種ボタンやスイッチなどを含んで構成されるものである。表示部６６２は、画像を表示するものであり、例えば液晶表示パネルなどを用いて構成されるものである。インストルメントパネル６６３は、車両の状態を表示するものであり、スピードメータなどのメータ類や各種警告ランプなどを含んで構成されるものである。この統合制御ユニット６６０と、操作部６６１、表示部６６２、およびインストルメントパネル６６３との間の通信システムには、例えば、上記実施の形態等の通信システムが適用される。

以上、実施の形態および変形例、ならびに電子機器への適用例を挙げて本技術を説明したが、本技術はこれらの実施の形態等には限定されず、種々の変形が可能である。

例えば、上記の実施の形態等では、現在のシンボルＮＳおよび一つ前のシンボルＤＳに基づいて、各電圧状態における電圧レベルを設定したが、これに限定されるものではない。これに代えて、例えば、現在のシンボルＮＳ、一つ前のシンボルＤＳ、およびさらに一つ前のシンボルに基づいて、各電圧状態における電圧レベルを設定してもよい。この場合には、送信装置は、いわゆる３タップのＦＩＲフィルタのように動作し、デエンファシス動作を行う。なお、これに限定されるものではなく、現在のシンボルＮＳを含む４つ以上のシンボルに基づいて、各電圧状態における電圧レベルを設定してもよい。

なお、本明細書に記載された効果はあくまで例示であって限定されるものでは無く、また他の効果があってもよい。

なお、本技術は以下のような構成とすることができる。

（１）３以上の所定数の電圧状態を用いてデータ信号を送信し、各電圧状態における電圧を設定可能に構成されたドライバ部と、
前記所定数の電圧状態間の遷移に応じたエンファシス電圧を設定することにより、前記ドライバ部にエンファシスを行わせる制御部と
を備えた送信装置。
（２）前記所定数の電圧状態は、第１の電圧状態、第２の電圧状態、および前記第１の電圧状態と前記第２の電圧状態との間の第３の電圧状態を含み、
前記第１の電圧状態から前記第２の電圧状態に遷移する場合の前記エンファシス電圧は、前記第１の電圧状態から前記第３の電圧状態に遷移する場合の前記エンファシス電圧よりも大きい
前記（１）に記載の送信装置。
（３）前記ドライバ部は、
第１の出力端子における電圧状態を、前記第１の電圧状態、前記第２の電圧状態、および前記第３の電圧状態のうちのいずれかに選択的に設定する第１のドライバ部と、
第２の出力端子における電圧状態を、前記第１の電圧状態、前記第２の電圧状態、および前記第３の電圧状態のうちのいずれかに選択的に設定する第２のドライバ部と、
第３の出力端子における電圧状態を、前記第１の電圧状態、前記第２の電圧状態、および前記第３の電圧状態のうちのいずれかに選択的に設定する第３のドライバ部と
有し、
前記第１の出力端子、前記第２の出力端子、および前記第３の出力端子における電圧状態は互いに異なる
前記（２）に記載の送信装置。
（４）前記データ信号は、シンボルのシーケンスを示し、
前記制御部は、シンボルのシーケンスに応じて、前記第１の出力端子、前記第２の出力端子、および前記第３の出力端子における前記エンファシス電圧をそれぞれ設定する
前記（３）に記載の送信装置。
（５）シンボルの遷移を示す遷移信号に基づいて、シンボルを示す第１のシンボル信号と、前記第１のシンボル信号が示すシンボルの１つ前のシンボルを示す第２のシンボル信号とを生成する信号生成部をさらに備え、
前記制御部は、前記第１のシンボル信号および前記第２のシンボル信号に基づいて、前記第１の出力端子、前記第２の出力端子、および前記第３の出力端子における前記エンファシス電圧をそれぞれ設定する
前記（４）に記載の送信装置。
（６）前記第１のドライバ部、前記第２のドライバ部、および前記第３のドライバ部は、前記第１のシンボル信号に基づいて、前記第１の出力端子、前記第２の出力端子、および前記第３の出力端子における電圧状態をそれぞれ設定する
前記（５）に記載の送信装置。
（７）シンボルの遷移を示す遷移信号に基づいて、シンボルを示すシンボル信号を生成する信号生成部をさらに備え、
前記制御部は、前記シンボル信号が示すシンボルのシーケンスに基づいて、前記第１の出力端子、前記第２の出力端子、および前記第３の出力端子における前記エンファシス電圧をそれぞれ設定する
前記（４）に記載の送信装置。
（８）前記第１のドライバ部は、
第１の電源から前記第１の出力端子への経路上に設けられた第１の回路と、
第２の電源から前記第１の出力端子への経路上に設けられた第２の回路と
を有し、
前記制御部は、前記第１の回路におけるインピーダンスと、前記第２の回路におけるインピーダンスとのインピーダンス比を設定することにより、前記第１の出力端子における前記エンファシス電圧を設定する
前記（３）から（７）のいずれかに記載の送信装置。
（９）前記制御部は、前記第１の回路におけるインピーダンスおよび前記第２の回路におけるインピーダンスの並列インピーダンスが一定になるように、前記インピーダンス比を設定する
前記（８）に記載の送信装置。
（１０）前記第１の回路は、それぞれが、前記第１の電源から前記第１の出力端子への経路上に設けられた第１の抵抗素子および第１のトランジスタとを含む、複数の第１のサブ回路を有し、
前記第２の回路は、それぞれが、前記第２の電源から前記第１の出力端子への経路上に設けられた第２の抵抗素子および第２のトランジスタとを含む、複数の第２のサブ回路を有し、
前記制御部は、前記第１の回路における複数の第１のトランジスタのうちのオン状態にする第１のトランジスタの数を設定するとともに、前記第２の回路における複数の第２のトランジスタのうちのオン状態にする第２のトランジスタの数を設定することにより、前記第１の出力端子における前記エンファシス電圧を設定する
前記（８）または（９）に記載の送信装置。
（１１）前記複数の第１のサブ回路は、複数の第１のグループにグループ分けされ、
前記複数の第２のサブ回路は、複数の第２のグループにグループ分けされ、
前記制御部は、前記第１の回路における複数の第１のトランジスタを、前記第１のグループ単位でオンオフするとともに、前記第２の回路における複数の第２のトランジスタを、前記第２のグループ単位でオンオフすることにより、前記第１の出力端子における前記エンファシス電圧を設定する
前記（１０）に記載の送信装置。
（１２）前記複数の第１のグループは、第１のサブグループと、第２のサブグループを含み、
前記第１のサブグループに属する前記第１のサブ回路の数は、前記第２のサブグループに属する前記第１のサブ回路の数と異なる
前記（１１）に記載の送信装置。
（１３）各電圧状態における電圧は、互いに異なる、前記所定数と同数の電圧に設定可能である
前記（１）から（１２）のいずれかに記載の送信装置。
（１４）前記エンファシスは、デエンファシスである
前記（１）から（１３）のいずれかに記載の送信装置。
（１５）前記エンファシスは、プリエンファシスである
前記（１）から（１３）のいずれかに記載の送信装置。
（１６）３以上の所定数の電圧状態を用いてデータ信号を送信し、
前記所定数の電圧状態間の遷移に応じたエンファシス電圧を設定することによりエンファシスを行う
送信方法。
（１７）送信装置と
受信装置と
を備え、
前記送信装置は、
３以上の所定数の電圧状態を用いてデータ信号を送信し、各電圧状態における電圧を設定可能に構成されたドライバ部と、
前記所定数の電圧状態間の遷移に応じたエンファシス電圧を設定することにより、前記ドライバ部にエンファシスを行わせる制御部と
を有する
通信システム。

本出願は、日本国特許庁において２０１６年２月２２日に出願された日本特許出願番号２０１６−０３１２２２号を基礎として優先権を主張するものであり、この出願のすべての内容を参照によって本出願に援用する。

当業者であれば、設計上の要件や他の要因に応じて、種々の修正、コンビネーション、サブコンビネーション、および変更を想到し得るが、それらは添付の請求の範囲やその均等物の範囲に含まれるものであることが理解される。

Claims (17)

1. ３以上の所定数の電圧状態を用いてデータ信号を送信し、各電圧状態における電圧を設定可能に構成されたドライバ部と、
   前記所定数の電圧状態間の遷移に応じたエンファシス電圧を設定することにより、前記ドライバ部にエンファシスを行わせる制御部と
   を備えた送信装置。
2. 前記所定数の電圧状態は、第１の電圧状態、第２の電圧状態、および前記第１の電圧状態と前記第２の電圧状態との間の第３の電圧状態を含み、
   前記第１の電圧状態から前記第２の電圧状態に遷移する場合の前記エンファシス電圧は、前記第１の電圧状態から前記第３の電圧状態に遷移する場合の前記エンファシス電圧よりも大きい
   請求項１に記載の送信装置。
3. 前記ドライバ部は、
   第１の出力端子における電圧状態を、前記第１の電圧状態、前記第２の電圧状態、および前記第３の電圧状態のうちのいずれかに選択的に設定する第１のドライバ部と、
   第２の出力端子における電圧状態を、前記第１の電圧状態、前記第２の電圧状態、および前記第３の電圧状態のうちのいずれかに選択的に設定する第２のドライバ部と、
   第３の出力端子における電圧状態を、前記第１の電圧状態、前記第２の電圧状態、および前記第３の電圧状態のうちのいずれかに選択的に設定する第３のドライバ部と
   有し、
   前記第１の出力端子、前記第２の出力端子、および前記第３の出力端子における電圧状態は互いに異なる
   請求項２に記載の送信装置。
4. 前記データ信号は、シンボルのシーケンスを示し、
   前記制御部は、シンボルのシーケンスに応じて、前記第１の出力端子、前記第２の出力端子、および前記第３の出力端子における前記エンファシス電圧をそれぞれ設定する
   請求項３に記載の送信装置。
5. シンボルの遷移を示す遷移信号に基づいて、シンボルを示す第１のシンボル信号と、前記第１のシンボル信号が示すシンボルの１つ前のシンボルを示す第２のシンボル信号とを生成する信号生成部をさらに備え、
   前記制御部は、前記第１のシンボル信号および前記第２のシンボル信号に基づいて、前記第１の出力端子、前記第２の出力端子、および前記第３の出力端子における前記エンファシス電圧をそれぞれ設定する
   請求項４に記載の送信装置。
6. 前記第１のドライバ部、前記第２のドライバ部、および前記第３のドライバ部は、前記第１のシンボル信号に基づいて、前記第１の出力端子、前記第２の出力端子、および前記第３の出力端子における電圧状態をそれぞれ設定する
   請求項５に記載の送信装置。
7. シンボルの遷移を示す遷移信号に基づいて、シンボルを示すシンボル信号を生成する信号生成部をさらに備え、
   前記制御部は、前記シンボル信号が示すシンボルのシーケンスに基づいて、前記第１の出力端子、前記第２の出力端子、および前記第３の出力端子における前記エンファシス電圧をそれぞれ設定する
   請求項４に記載の送信装置。
8. 前記第１のドライバ部は、
   第１の電源から前記第１の出力端子への経路上に設けられた第１の回路と、
   第２の電源から前記第１の出力端子への経路上に設けられた第２の回路と
   を有し、
   前記制御部は、前記第１の回路におけるインピーダンスと、前記第２の回路におけるインピーダンスとのインピーダンス比を設定することにより、前記第１の出力端子における前記エンファシス電圧を設定する
   請求項３に記載の送信装置。
9. 前記制御部は、前記第１の回路におけるインピーダンスおよび前記第２の回路におけるインピーダンスの並列インピーダンスが一定になるように、前記インピーダンス比を設定する
   請求項８に記載の送信装置。
10. 前記第１の回路は、それぞれが、前記第１の電源から前記第１の出力端子への経路上に設けられた第１の抵抗素子および第１のトランジスタとを含む、複数の第１のサブ回路を有し、
    前記第２の回路は、それぞれが、前記第２の電源から前記第１の出力端子への経路上に設けられた第２の抵抗素子および第２のトランジスタとを含む、複数の第２のサブ回路を有し、
    前記制御部は、前記第１の回路における複数の第１のトランジスタのうちのオン状態にする第１のトランジスタの数を設定するとともに、前記第２の回路における複数の第２のトランジスタのうちのオン状態にする第２のトランジスタの数を設定することにより、前記第１の出力端子における前記エンファシス電圧を設定する
    請求項８に記載の送信装置。
11. 前記複数の第１のサブ回路は、複数の第１のグループにグループ分けされ、
    前記複数の第２のサブ回路は、複数の第２のグループにグループ分けされ、
    前記制御部は、前記第１の回路における複数の第１のトランジスタを、前記第１のグループ単位でオンオフするとともに、前記第２の回路における複数の第２のトランジスタを、前記第２のグループ単位でオンオフすることにより、前記第１の出力端子における前記エンファシス電圧を設定する
    請求項１０に記載の送信装置。
12. 前記複数の第１のグループは、第１のサブグループと、第２のサブグループを含み、
    前記第１のサブグループに属する前記第１のサブ回路の数は、前記第２のサブグループに属する前記第１のサブ回路の数と異なる
    請求項１１に記載の送信装置。
13. 各電圧状態における電圧は、互いに異なる、前記所定数と同数の電圧に設定可能である
    請求項１に記載の送信装置。
14. 前記エンファシスは、デエンファシスである
    請求項１に記載の送信装置。
15. 前記エンファシスは、プリエンファシスである
    請求項１に記載の送信装置。
16. ３以上の所定数の電圧状態を用いてデータ信号を送信し、
    前記所定数の電圧状態間の遷移に応じたエンファシス電圧を設定することによりエンファシスを行う
    送信方法。
17. 送信装置と
    受信装置と
    を備え、
    前記送信装置は、
    ３以上の所定数の電圧状態を用いてデータ信号を送信し、各電圧状態における電圧を設定可能に構成されたドライバ部と、
    前記所定数の電圧状態間の遷移に応じたエンファシス電圧を設定することにより、前記ドライバ部にエンファシスを行わせる制御部と
    を有する
    通信システム。

Images