JPWO2017057373A1 - 撮像素子、撮像装置、および電子機器 - Google Patents
撮像素子、撮像装置、および電子機器 Download PDFInfo
- Publication number
- JPWO2017057373A1 JPWO2017057373A1 JP2017543436A JP2017543436A JPWO2017057373A1 JP WO2017057373 A1 JPWO2017057373 A1 JP WO2017057373A1 JP 2017543436 A JP2017543436 A JP 2017543436A JP 2017543436 A JP2017543436 A JP 2017543436A JP WO2017057373 A1 JPWO2017057373 A1 JP WO2017057373A1
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- current
- current source
- holding
- unit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000003384 imaging method Methods 0.000 title claims abstract description 68
- 239000000758 substrate Substances 0.000 claims description 36
- 239000004065 semiconductor Substances 0.000 claims description 35
- 238000006243 chemical reaction Methods 0.000 claims description 18
- 238000012423 maintenance Methods 0.000 claims 1
- 238000012986 modification Methods 0.000 description 43
- 230000004048 modification Effects 0.000 description 43
- 102100031418 EF-hand domain-containing protein D2 Human genes 0.000 description 31
- 101000802344 Homo sapiens Zinc finger SWIM domain-containing protein 7 Proteins 0.000 description 31
- 239000003990 capacitor Substances 0.000 description 31
- 230000002093 peripheral effect Effects 0.000 description 25
- 238000010586 diagram Methods 0.000 description 23
- 101100188686 Danio rerio opn1sw2 gene Proteins 0.000 description 15
- 102100031414 EF-hand domain-containing protein D1 Human genes 0.000 description 15
- 101150096151 EFHD1 gene Proteins 0.000 description 15
- 101001077298 Homo sapiens Retinoblastoma-binding protein 5 Proteins 0.000 description 15
- 102100025192 Retinoblastoma-binding protein 5 Human genes 0.000 description 15
- 101150089053 SWS2 gene Proteins 0.000 description 15
- 101100071627 Schizosaccharomyces pombe (strain 972 / ATCC 24843) swo1 gene Proteins 0.000 description 14
- 101000771599 Homo sapiens WD repeat-containing protein 5 Proteins 0.000 description 10
- 102100029445 WD repeat-containing protein 5 Human genes 0.000 description 10
- 102100036550 WD repeat-containing protein 82 Human genes 0.000 description 9
- 101710093192 WD repeat-containing protein 82 Proteins 0.000 description 9
- 238000009792 diffusion process Methods 0.000 description 7
- 230000006870 function Effects 0.000 description 7
- 101100439027 Schizosaccharomyces pombe (strain 972 / ATCC 24843) cdc2 gene Proteins 0.000 description 5
- 230000000694 effects Effects 0.000 description 5
- 230000003287 optical effect Effects 0.000 description 4
- 238000007599 discharging Methods 0.000 description 2
- 239000011159 matrix material Substances 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
- H04N25/70—SSIS architectures; Circuits associated therewith
- H04N25/709—Circuitry for control of the power supply
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
- H04N25/70—SSIS architectures; Circuits associated therewith
- H04N25/71—Charge-coupled device [CCD] sensors; Charge-transfer registers specially adapted for CCD sensors
- H04N25/75—Circuitry for providing, modifying or processing image signals from the pixel array
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
- H04N25/70—SSIS architectures; Circuits associated therewith
- H04N25/76—Addressed sensors, e.g. MOS or CMOS sensors
- H04N25/77—Pixel circuitry, e.g. memories, A/D converters, pixel amplifiers, shared circuits or shared components
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
- H04N25/70—SSIS architectures; Circuits associated therewith
- H04N25/76—Addressed sensors, e.g. MOS or CMOS sensors
- H04N25/78—Readout circuits for addressed sensors, e.g. output amplifiers or A/D converters
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
- H04N25/70—SSIS architectures; Circuits associated therewith
- H04N25/79—Arrangements of circuitry being divided between different or multiple substrates, chips or circuit boards, e.g. stacked image sensors
Abstract
Description
第2の態様によると、撮像素子は、光電変換された電荷により生成された第1信号を第1信号線に読み出す第1読出回路と、光電変換された電荷により生成された第2信号を第2信号線に読み出す第2読出回路と、電源回路からの電流に基づく電圧を保持する第1保持回路と、前記電源回路からの電流に基づく電圧を保持する第2保持回路と、前記第1信号線に接続される第1ドレイン部と、前記第1保持回路及び前記第1ドレイン部に接続される第1ゲート部と、を有する第1トランジスタを含む電流源であって、前記第1保持回路に保持された電圧により生成される電流を前記第1信号線に供給する第1電流源と、前記第2信号線に接続される第2ドレイン部と、前記第2保持回路及び前記第2ドレイン部に接続される第2ゲート部と、を有する第2トランジスタを含む電流源であって、前記第2保持回路に保持された電圧により生成される電流を前記第2信号線に供給する第2電流源と、を備える。
第3の態様によると、電子機器は、複数の電子部品を有する電子回路と、電源回路からの電流に基づく電圧を保持する保持回路と、前記電子回路に接続されるドレイン部と、前記保持回路及び前記ドレイン部に接続されるゲート部と、を有するトランジスタを含む電流源であって、前記保持回路に保持された電圧により生成される電流を前記電子回路に供給する電流源と、を備える。
図1は、第1の実施の形態に係る撮像装置1の構成を示すブロック図である。撮像装置1は、光学系2、撮像素子3、および制御部4を備える。光学系2は、撮像素子3に被写体からの光を射出する。撮像素子3は、光学系2から射出された光を撮像して、例えば、画像データを生成する。制御部4は、撮像素子3から出力された画像データに対して各種の画像処理を行う。また、制御部4は、撮像素子3の動作を制御するための制御信号を撮像素子3に出力する。なお、光学系2は、撮像装置1から着脱可能にしてもよい。
(1)撮像素子3は、光電変換された電荷により生成された信号を信号線17に読み出す読出回路100と、基準電流源I1からの電流i1に基づく電圧を記憶する記憶回路110と、読出回路100により信号を読み出すための電流を信号線17に供給する電流源であって、記憶回路110に記憶された電圧により生成される電流を信号線17に供給する電流源30と、を備える。第1の実施の形態では、電流源30は、記憶回路110に記憶された電圧により生成される電流を信号線17に供給する。そのため、IRドロップの影響を低減することができる。
(2)第1の実施の形態では、スイッチSWOをオンした後は、電流源30は記憶部32に記憶された電圧に基づく電流を生成する。電流源30により生成された電流は、配線抵抗(R1−R3)を介してグランドに流れる。グランド配線では電流と抵抗のIR積による電圧降下(IRドロップ)が生じて、電流源30のソース電圧が上昇する。記憶部32は電流源30のゲートソース間の相対的な電圧を保持しているため、電流源30のソース電圧が上昇することに伴って電圧Vgが上昇し、ゲートソース間電圧の変動が抑制される。ゲートソース間電圧の変動が抑制されることにより、電流源30により供給される電流の変動を抑制することができる。
(4)撮像素子3は、光電変換された電荷により生成された第1信号を第1信号線17Aに読み出す第1読出回路100Aと、光電変換された電荷により生成された第2信号を第2信号線17Bに読み出す第2読出回路100Bと、基準電流源I1からの電流i1に基づく電圧を記憶する第1記憶回路110Aと、基準電流源I1からの電流i1に基づく電圧を記憶する第2記憶回路110Bと、第1読出回路100Aにより第1信号を読み出すための電流を第1信号線17Aに供給する電流源であって、第1記憶回路110Aに記憶された電圧により生成される電流を第1信号線17Aに供給する第1電流源30Aと、第2読出回路100Bにより第2信号を読み出すための電流を第2信号線17Bに供給する電流源であって、第2記憶回路110Bに記憶された電圧により生成される電流を第2信号線17Bに供給する第2電流源30Bと、を備える。第1の実施の形態では、第1電流源30Aは、第1記憶回路110Aに記憶された電圧により生成される電流を信号線17Aに供給し、第2電流源30Bは、第2記憶回路110Bに記憶された電圧により生成される電流を信号線17Bに供給する。そのため、複数の信号線において、IRドロップの影響を低減することができる。
(6)第1記憶回路110Aは、第1読出回路100Aにより第1信号を第1信号線17Aに読み出しているときに、基準電流源I1からの電流i1を、第1読出回路100Aにより第1信号を第1信号線17Aに読み出していないときより小さくなるように制御する第1制御部33Aを有し、第2記憶回路110Bは、第2読出回路100Bにより第2信号を第2信号線17Bに読み出しているときに、基準電流源I1からの電流i1を、第2読出回路100Bにより第2信号を第2信号線17Bに読み出していないときより小さくなるように制御する第2制御部33Bを有する。このようにしたので、読出回路100は、記憶回路110に記憶された電圧により生成される電流に基づいて、画素信号を信号線17に読み出すことができる。また、基準電流源I1からの電流i1を小さくなるように調整することで、消費電力を低減することができる。
図7を参照して、第2の実施の形態に係る撮像素子3を説明する。なお、図中、第1の実施の形態と同一もしくは相当部分には、同一の参照番号を付し、相違点を主に説明する。第2の実施の形態では、基準電流源I1からの電流i1に基づく電圧を記憶する第1記憶部32と、第1記憶部32に記憶された電圧により生成された電流を供給する供給部130と、有する電流源回路50をさらに備え、電流源30は、電流源回路50からの電流により読出回路100に供給する電流を生成する。
(8)記憶回路110は、基準電流源I1からの電流i1に基づく電圧を記憶する第1記憶部32と、第1記憶部32に記憶された電圧により生成された電流を供給する供給部130と、供給部130から供給された電流に基づく電圧を記憶する第2記憶部132と、を有し、電流源30は、第2記憶部132に記憶された電圧により生成される電流を信号線17に供給する。このようにしたので、基準電流源I1の基準電流i1に基づいて供給部130に電流を生成させて、供給部130からの電流に基づいて電流源30に電流を生成させることができる。
(9)記憶回路110は、供給部130及び第2記憶部132の間に設けられ、読出回路100により信号を信号線17に読み出しているときに、基準電流源I1から第1記憶部32に流れる電流を、読出回路100により信号を信号線17に読み出していないときより小さくなるように制御する制御部33を有する。このようにしたので、読出回路100は、記憶回路110に記憶された電圧により生成される電流に基づいて、画素信号を信号線17に読み出すことができる。また、基準電流源I1からの電流i1を小さくなるように調整することで、消費電力を低減することができる。
図8は、第3の実施の形態に係る電流源30と記憶回路110の構成を示す回路図である。なお、図中、第1の実施の形態と同一もしくは相当部分には、同一の参照番号を付し、相違点を主に説明する。図3に示した第1の実施の形態では、基準電流源回路31の基準電流源I1は、記憶回路110A−110Cに順次基準電流i1を供給して、電流源30A−30Cの閾値電圧と基準電流i1とに基づく電圧を記憶させる例について説明した。これに対して、第3の実施の形態では、基準電流源回路31の基準電流源I1は、基準電圧生成部60に基準電流i1を供給して基準電圧Vbを生成し、基準電圧Vbを各記憶回路110A−110Cに共通に記憶させる。
(10)第3の実施の形態では、撮像素子3は、基準電流i1に基づき基準電圧Vbを生成する基準電圧生成部60を更に備える。このようにしたので、複数の記憶回路110A−110Cに、基準電流i1に基づく基準電圧Vbを同時に記憶させることができる。
図9(a)は、変形例1に係る電流源回路50とその周辺回路の構成を示す図である。変形例1に係る撮像素子3は、プリチャージ部70とスイッチSWSrとを更に備える。変形例1に係る電流源回路50(50A−50C)は、それぞれ図3に示した電流源30A−30Cおよび記憶部32A−32Cと同一の電流源および記憶部から構成される。
図10(a)は、変形例2に係る電流源回路50とその周辺回路の構成を示す図である。変形例2に係る撮像素子3では、変形例1に対して、スイッチSWXを更に備える。
図11(a)は、変形例3に係る電流源回路50とその周辺回路の構成を示す図である。変形例3に係る撮像素子3では、基準電流源回路31A−31Cを備える。基準電流源回路31A−31Cは、それぞれ基準電流源I1−I3を含んで構成される。基準電流源I1−I3は、それぞれ異なる電流値となる基準電流i1−i3を生成する。変形例3に係る電流源回路50は、それぞれ図3に示した電流源30および記憶部32と同一の電流源および記憶部から構成される。
図12(a)は、変形例4に係る電流源回路50とその周辺回路の構成を示す図である。変形例4に係る撮像素子3では、スイッチSWSbを更に備える。スイッチSWSbはその制御信号がハイレベルとなりオンすることで、グランドレベルを各電流源回路50A−50Cに与える。変形例4に係る電流源回路50は、それぞれ図3に示した電流源および記憶部と同一の電流源および記憶部から構成される。
上述した実施の形態では、各電流源30は、1つのトランジスタにより構成される例を説明した。しかし、図13(a)−(d)に示す例のように、複数のトランジスタM10及びM20のカスコード接続によって構成してもよい。電流源30をトランジスタのカスコード構成とすることで、電流源30の出力インピーダンスを高めることができ、電流源30が供給する電流の変動を抑制することができる。
撮像素子3は、1つの半導体基板により構成してもよいし、複数の半導体基板を積層した構成としてもよい。撮像素子3は、たとえば、読出回路100が設けられた第1半導体基板と、第1記憶部32及び供給部130が設けられた第2半導体基板とを備えるようにする。
(1)光電変換された電荷により生成された信号を信号線に読み出す読出回路と、電源回路からの電流に基づく電圧を保持する保持回路と、上記信号線に接続されるドレイン部と、上記保持回路及び上記ドレイン部に接続されるゲート部と、を有するトランジスタを含む電流源であって、上記保持回路に保持された電圧により生成される電流を上記信号線に供給する電流源と、を備える撮像素子。
(2)(1)のような撮像素子において、上記保持回路は、上記電源回路からの電流に基づく電圧を保持する第1保持部と、上記第1保持部に保持された電圧により生成された電流を供給する供給部と、上記供給部から供給された電流に基づく電圧を保持する第2保持部と、を有し、上記電流源は、上記第2保持部に保持された電圧により生成される電流を上記信号線に供給する。
(3)(2)のような撮像素子において、上記保持回路は、上記供給部及び上記第2保持部の間に設けられ、上記読出回路により上記信号を上記信号線に読み出しているときに、上記電源回路から上記第1保持部に流れる電流を、上記読出回路により上記信号を上記信号線に読み出していないときより小さくなるように制御する制御部を有する。
(4)(2)又は(3)のような撮像素子において、上記保持回路は、上記読出回路により上記信号を上記信号線に読み出しているときに、上記電源回路からの電流に基づく電圧を上記第1保持部に保持する。
(5)(2)又は(3)のような撮像素子において、上記第1保持部及び上記供給部は、上記読出回路が設けられた第1半導体基板とは異なる第2半導体基板に設けられている。
(6)(5)のような撮像素子において、上記第1半導体基板は、上記第2半導体基板により積層されている。
(7)(1)から(6)のような撮像素子を備えた撮像装置。
(8)光電変換された電荷により生成された第1信号を第1信号線に読み出す第1読出回路と、光電変換された電荷により生成された第2信号を第2信号線に読み出す第2読出回路と、電源回路からの電流に基づく電圧を保持する第1保持回路と、上記電源回路からの電流に基づく電圧を保持する第2保持回路と、上記第1信号線に接続される第1ドレイン部と、上記第1保持回路及び上記第1ドレイン部に接続される第1ゲート部と、を有する第1トランジスタを含む電流源であって、上記第1保持回路に保持された電圧により生成される電流を上記第1信号線に供給する第1電流源と、上記第2信号線に接続される第2ドレイン部と、上記第2保持回路及び上記第2ドレイン部に接続される第2ゲート部と、を有する第2トランジスタを含む電流源であって、上記第2保持回路に保持された電圧により生成される電流を上記第2信号線に供給する第2電流源と、を備える撮像素子。
(9)(8)のような撮像素子において、上記第2保持回路は、上記第1保持回路に上記電源回路からの電流に基づく電圧が保持された後に、上記電源回路からの電流に基づく電圧を保持する。
(10)(8)又は(9)のような撮像素子において、上記第1保持回路は、上記第1読出回路により上記第1信号を上記第1信号線に読み出しているときに、上記電源回路からの電流を、上記第1読出回路により上記第1信号を上記第1信号線に読み出していないときより小さくなるように制御する第1制御部を有し、上記第2保持回路は、上記第2読出回路により上記第2信号を上記第2信号線に読み出しているときに、上記電源回路からの電流を、上記第2読出回路により上記第2信号を上記第2信号線に読み出していないときより小さくなるように制御する第2制御部を有する。
(11)(8)のような撮像素子において、上記第1保持回路は、上記電源回路からの電流に基づく電圧を保持する第1保持部と、上記第1保持部に記憶された電圧により生成された電流を出力する第1供給部と、上記第1供給部から供給された電流に基づく電圧を保持する第2保持部と、を有し、上記第2保持回路は、上記電源回路からの電流に基づく電圧を保持する第3保持部と、上記第3保持部に記憶された電圧により生成された電流を出力する第2供給部と、上記第2供給部から供給された電流に基づく電圧を保持する第4保持部と、を有し、上記第1電流源は、上記第2保持部に保持された電圧により生成される電流を上記第1信号線に供給し、上記第2電流源は、上記第4保持部に保持された電圧により生成される電流を上記第2信号線に供給する。
(12)(11)のような撮像素子において、上記第1保持回路は、上記第1供給部及び上記第2保持部の間に設けられ、上記第1読出回路により上記第1信号を上記第1信号線に読み出しているときに、上記電源回路から上記第2保持部に流れる電流を、上記第1読出回路により上記第1信号を上記第1信号線に読み出していないときより小さくなるように制御する第1制御部を有し、上記第2保持回路は、上記第2供給部及び上記第4保持部の間に設けられ、上記第2読出回路により上記第2信号を上記第2信号線に読み出しているときに、上記電源回路から上記第4保持部に流れる電流を、上記第2読出回路により上記第2信号を上記第2信号線に読み出していないときより小さくなるように制御する第2制御部を有する。
(13)(11)又は(12)のような撮像素子において、上記第1保持回路は、上記第1読出回路により上記第1信号を上記第1信号線に読み出しているときに、上記電源回路からの電流に基づく電圧を上記第1保持部に保持し、上記第2保持回路は、上記第2読出回路により上記第2信号を上記第2信号線に読み出しているときに、上記電源回路からの電流に基づく電圧を上記第4保持部に保持する。
(14)(11)から(13)のような撮像素子において、上記第3保持部は、上記第1保持部に上記電源回路からの電流に基づく電圧が保持された後に、上記電源回路からの電流に基づく電圧を保持する。
(15)(11)から(14)のような撮像素子において、上記第1保持部、上記第2保持部、上記第1供給部及び上記第2供給部は、上記第1読出回路及び上記第2読出回路が設けられた第1半導体基板とは異なる第2半導体基板に設けられている。
(16)(15)のような撮像素子において、上記第1半導体基板は、上記第2半導体基板により積層されている。
(17)(8)から(16)のような撮像素子を備えた撮像装置。
(18)複数の電子部品を有する電子回路と、電源回路からの電流に基づく電圧を保持する保持回路と、前記電子回路に接続されるドレイン部と、前記保持回路及び前記ドレイン部に接続されるゲート部と、を有するトランジスタを含む電流源であって、前記保持回路に保持された電圧により生成される電流を前記電子回路に供給する電流源と、を備える電子機器。
(19)(18)のような電子機器において、前記電源回路及び前記保持回路の間に設けられ、前記電源回路から前記保持回路の間の電気的な接続を制御する第1制御部と第2制御部とを備え、前記保持回路および前記ドレイン部は、前記第1制御部を介して接続され、前記電源回路および前記第1制御部は、前記第2制御部を介して接続される。
(20)(18)又は(19)のような電子機器において、前記保持回路は、前記電源回路からの電流に基づく電圧を保持する第1保持部と、前記第1保持部に保持された電圧により生成された電流を供給する供給部と、前記供給部から供給された電流に基づく電圧を保持する第2保持部と、を有し、前記電流源は、前記第2保持部に保持された電圧により生成される電流を前記電子回路に供給する。
(21)(20)のような電子機器において、前記保持回路は、前記電子回路が動作を行っているときに、前記電源回路からの電流に基づく電圧を前記第1保持部に保持する。
(22)(18)から(21)のような電子機器において、前記電源回路は、電流値の異なる電流を供給する複数の電流源回路を含み、前記保持回路は、前記複数の電流源回路のうち、選択された電流源回路からの電流に基づく電圧を保持する。
(23)(18)から(22)のような電子機器において、前記電流源による前記電子回路への電流供給動作を禁止する第3制御部を備える。
(24)(23)のような電子機器において、前記第3制御部は、グランドに接続される。
(25)(18)から(24)のような電子機器において、前記電流源は、前記トランジスタを含む複数のトランジスタによりカスコード接続で構成されている。
(26)(20)から(21)のような電子機器において、前記第1保持部及び前記供給部は、前記電子回路が設けられた第1半導体基板とは異なる第2半導体基板に設けられている。
(27)(26)のような電子機器において、前記第1半導体基板は、前記第2半導体基板により積層されている。
(28)(18)から(27)のような電子機器において、前記電子回路は、光電変換された電荷により生成される信号を読み出す読出回路である。
(29)(18)から(27)のような電子機器において、前記電子回路は、アナログ信号をデジタル信号に変換する変換部を構成する比較器である。
(1)光電変換された電荷により生成された信号を信号線に読み出す読出回路と、基準電流源からの電流に基づく電圧を記憶する記憶回路と、上記読出回路により上記信号を読み出すための電流を上記信号線に供給する電流源であって、上記記憶回路に記憶された電圧により生成される電流を上記信号線に供給する電流源と、を備える撮像素子。
(2)(1)のような撮像素子において、上記記憶回路は、上記基準電流源からの電流に基づく電圧を記憶する第1記憶部と、上記第1記憶部に記憶された電圧により生成された電流を供給する供給部と、上記供給部から供給された電流に基づく電圧を記憶する第2記憶部と、を有し、上記電流源は、上記第2記憶部に記憶された電圧により生成される電流を上記信号線に供給する。
(3)(2)のような撮像素子において、上記記憶回路は、上記供給部及び上記第2記憶部の間に設けられ、上記読出回路により上記信号を上記信号線に読み出しているときに、上記基準電流源から上記第1記憶部に流れる電流を、上記読出回路により上記信号を上記信号線に読み出していないときより小さくなるように調節する調節部を有する。
(4)(3)のような撮像素子において、上記記憶回路は、上記読出回路により上記信号を上記信号線に読み出しているときに、上記基準電流源からの電流に基づく電圧を上記第1記憶部に記憶する。
(5)(1)から(4)のような撮像素子において、上記電流源は、上記信号線に接続されるドレイン部と、上記記憶回路及び上記ドレイン部に接続されるゲート部と、を含むトランジスタを有する。
(6)(2)から(4)のような撮像素子において、上記第1記憶部及び上記供給部は、上記読出回路が設けられた第1半導体基板とは異なる第2半導体基板に設けられている。
(7)(6)のような撮像素子において、上記第1半導体基板は、上記第2半導体基板により積層されている。
(8)(1)から(7)のような撮像素子を備えた撮像装置。
(9)光電変換された電荷により生成された第1信号を第1信号線に読み出す第1読出回路と、光電変換された電荷により生成された第2信号を第2信号線に読み出す第2読出回路と、基準電流源からの電流に基づく電圧を記憶する第1記憶回路と、上記基準電流源からの電流に基づく電圧を記憶する第2記憶回路と、上記第1読出回路により上記第1信号を読み出すための電流を上記第1信号線に供給する電流源であって、上記第1記憶回路に記憶された電圧により生成される電流を上記第1信号線に供給する第1電流源と、上記第2読出回路により上記第2信号を読み出すための電流を上記第2信号線に供給する電流源であって、上記第2記憶回路に記憶された電圧により生成される電流を上記第2信号線に供給する第2電流源と、を備える撮像素子。
(10)(9)のような撮像素子において、上記第2記憶回路は、上記第1記憶回路に上記基準電流源からの電流に基づく電圧が記憶された後に、上記基準電流源からの電流に基づく電圧を記憶する。
(11)(9)又は(10)のような撮像素子において、上記第1記憶回路は、上記第1読出回路により上記第1信号を上記第1信号線に読み出しているときに、上記基準電流源からの電流を、上記第1読出回路により上記第1信号を上記第1信号線に読み出していないときより小さくなるように調節する第1調節部を有し、上記第2記憶回路は、上記第2読出回路により上記第2信号を上記第2信号線に読み出しているときに、上記基準電流源からの電流を、上記第2読出回路により上記第2信号を上記第2信号線に読み出していないときより小さくなるように調節する第2調節部を有する。
(12)(9)のような撮像素子において、上記第1記憶回路は、上記基準電流源からの電流に基づく電圧を記憶する第1記憶部と、上記第1記憶部に記憶された電圧により生成された電流を出力する第1供給部と、上記第1供給部から供給された電流に基づく電圧を記憶する第2記憶部と、を有し、上記第2記憶回路は、上記基準電流源からの電流に基づく電圧を記憶する第3記憶部と、上記第3記憶部に記憶された電圧により生成された電流を出力する第2供給部と、上記第2供給部から供給された電流に基づく電圧を記憶する第4記憶部と、を有し、上記第1電流源は、上記第2記憶部に記憶された電圧により生成される電流を上記第1信号線に供給し、上記第2電流源は、上記第4記憶部に記憶された電圧により生成される電流を上記第2信号線に供給する。
(13)(12)のような撮像素子において、上記第1記憶回路は、上記第1供給部及び上記第2記憶部の間に設けられ、上記第1読出回路により上記第1信号を上記第1信号線に読み出しているときに、上記基準電流源から上記第2記憶部に流れる電流を、上記第1読出回路により上記第1信号を上記第1信号線に読み出していないときより小さくなるように調節する第1調節部を有し、上記第2記憶回路は、上記第2供給部及び上記第4記憶部の間に設けられ、上記第2読出回路により上記第2信号を上記第2信号線に読み出しているときに、上記基準電流源から上記第4記憶部に流れる電流を、上記第2読出回路により上記第2信号を上記第2信号線に読み出していないときより小さくなるように調節する第2調節部を有する。
(14)(12)又は(13)のような撮像素子において、上記第1記憶回路は、第1読出回路により上記第1信号を上記第1信号線に読み出しているときに、上記基準電流源からの電流に基づく電圧を上記第1記憶部に記憶し、上記第2記憶回路は、上記第2読出回路により上記第2信号を上記第2信号線に読み出しているときに、上記基準電流源からの電流に基づく電圧を上記第4記憶部に記憶する。
(15)(12)から(14)のような撮像素子において、上記第3記憶部は、上記第1記憶部に上記基準電流源からの電流に基づく電圧が記憶された後に、上記基準電流源からの電流に基づく電圧を記憶する。
(16)(9)から(15)のような撮像素子において、上記第1電流源は、上記第1信号線に接続される第1ドレイン部と、上記第1記憶回路及び上記第1ドレイン部に接続される第1ゲート部と、を含む第1トランジスタを有し、上記第2電流源は、上記第2信号線に接続される第2ドレイン部と、上記第2記憶回路及び上記第2ドレイン部に接続される第2ゲート部と、を含む第2トランジスタを有する。
(17)(12)から(15)のような撮像素子において、上記第1記憶部、上記第2記憶部、上記第1供給部及び上記第2供給部は、上記第1読出回路及び上記第2読出回路が設けられた第1半導体基板とは異なる第2半導体基板に設けられている。
(18)(17)のような撮像素子において、上記第1半導体基板は、上記第2半導体基板により積層されている。
(19)(9)から(18)のような撮像素子を備えた撮像装置。
日本国特許出願2015年第195279号(2015年9月30日出願)
Claims (29)
- 光電変換された電荷により生成された信号を信号線に読み出す読出回路と、
電源回路からの電流に基づく電圧を保持する保持回路と、
前記信号線に接続されるドレイン部と、前記保持回路及び前記ドレイン部に接続されるゲート部と、を有するトランジスタを含む電流源であって、前記保持回路に保持された電圧により生成される電流を前記信号線に供給する電流源と、
を備える撮像素子。 - 前記保持回路は、前記電源回路からの電流に基づく電圧を保持する第1保持部と、前記第1保持部に保持された電圧により生成された電流を供給する供給部と、前記供給部から供給された電流に基づく電圧を保持する第2保持部と、を有し、
前記電流源は、前記第2保持部に保持された電圧により生成される電流を前記信号線に供給する請求項1に記載の撮像素子。 - 前記保持回路は、前記供給部及び前記第2保持部の間に設けられ、前記読出回路により前記信号を前記信号線に読み出しているときに、前記電源回路から前記第1保持部に流れる電流を、前記読出回路により前記信号を前記信号線に読み出していないときより小さくなるように制御する制御部を有する請求項2に記載の撮像素子。
- 前記保持回路は、前記読出回路により前記信号を前記信号線に読み出しているときに、前記電源回路からの電流に基づく電圧を前記第1保持部に保持する請求項2又は請求項3に記載の撮像素子。
- 前記第1保持部及び前記供給部は、前記読出回路が設けられた第1半導体基板とは異なる第2半導体基板に設けられている請求項2又は請求項3に記載の撮像素子。
- 前記第1半導体基板は、前記第2半導体基板により積層されている請求項5に記載の撮像素子。
- 請求項1から請求項6のいずれか一項に記載の撮像素子を備えた撮像装置。
- 光電変換された電荷により生成された第1信号を第1信号線に読み出す第1読出回路と、
光電変換された電荷により生成された第2信号を第2信号線に読み出す第2読出回路と、
電源回路からの電流に基づく電圧を保持する第1保持回路と、
前記電源回路からの電流に基づく電圧を保持する第2保持回路と、
前記第1信号線に接続される第1ドレイン部と、前記第1保持回路及び前記第1ドレイン部に接続される第1ゲート部と、を有する第1トランジスタを含む電流源であって、前記第1保持回路に保持された電圧により生成される電流を前記第1信号線に供給する第1電流源と、
前記第2信号線に接続される第2ドレイン部と、前記第2保持回路及び前記第2ドレイン部に接続される第2ゲート部と、を有する第2トランジスタを含む電流源であって、前記第2保持回路に保持された電圧により生成される電流を前記第2信号線に供給する第2電流源と、
を備える撮像素子。 - 前記第2保持回路は、前記第1保持回路に前記電源回路からの電流に基づく電圧が保持された後に、前記電源回路からの電流に基づく電圧を保持する請求項8に記載の撮像素子。
- 前記第1保持回路は、前記第1読出回路により前記第1信号を前記第1信号線に読み出しているときに、前記電源回路からの電流を、前記第1読出回路により前記第1信号を前記第1信号線に読み出していないときより小さくなるように制御する第1制御部を有し、
前記第2保持回路は、前記第2読出回路により前記第2信号を前記第2信号線に読み出しているときに、前記電源回路からの電流を、前記第2読出回路により前記第2信号を前記第2信号線に読み出していないときより小さくなるように制御する第2制御部を有する請求項8又は請求項9に記載の撮像素子。 - 前記第1保持回路は、前記電源回路からの電流に基づく電圧を保持する第1保持部と、前記第1保持部に記憶された電圧により生成された電流を出力する第1供給部と、前記第1供給部から供給された電流に基づく電圧を保持する第2保持部と、を有し、
前記第2保持回路は、前記電源回路からの電流に基づく電圧を保持する第3保持部と、前記第3保持部に記憶された電圧により生成された電流を出力する第2供給部と、前記第2供給部から供給された電流に基づく電圧を保持する第4保持部と、を有し、
前記第1電流源は、前記第2保持部に保持された電圧により生成される電流を前記第1信号線に供給し、
前記第2電流源は、前記第4保持部に保持された電圧により生成される電流を前記第2信号線に供給する請求項8に記載の撮像素子。 - 前記第1保持回路は、前記第1供給部及び前記第2保持部の間に設けられ、前記第1読出回路により前記第1信号を前記第1信号線に読み出しているときに、前記電源回路から前記第2保持部に流れる電流を、前記第1読出回路により前記第1信号を前記第1信号線に読み出していないときより小さくなるように制御する第1制御部を有し、
前記第2保持回路は、前記第2供給部及び前記第4保持部の間に設けられ、前記第2読出回路により前記第2信号を前記第2信号線に読み出しているときに、前記電源回路から前記第4保持部に流れる電流を、前記第2読出回路により前記第2信号を前記第2信号線に読み出していないときより小さくなるように制御する第2制御部を有する請求項11に記載の撮像素子。 - 前記第1保持回路は、前記第1読出回路により前記第1信号を前記第1信号線に読み出しているときに、前記電源回路からの電流に基づく電圧を前記第1保持部に保持し、
前記第2保持回路は、前記第2読出回路により前記第2信号を前記第2信号線に読み出しているときに、前記電源回路からの電流に基づく電圧を前記第4保持部に保持する請求項11又は請求項12に記載の撮像素子。 - 前記第3保持部は、前記第1保持部に前記電源回路からの電流に基づく電圧が保持された後に、前記電源回路からの電流に基づく電圧を保持する請求項11から請求項13のいずれか一項に記載の撮像素子。
- 前記第1保持部、前記第2保持部、前記第1供給部及び前記第2供給部は、前記第1読出回路及び前記第2読出回路が設けられた第1半導体基板とは異なる第2半導体基板に設けられている請求項11から請求項14のいずれか一項に記載の撮像素子。
- 前記第1半導体基板は、前記第2半導体基板により積層されている請求項15に記載の撮像素子。
- 請求項8から請求項16のいずれか一項に記載の撮像素子を備えた撮像装置。
- 複数の電子部品を有する電子回路と、
電源回路からの電流に基づく電圧を保持する保持回路と、
前記電子回路に接続されるドレイン部と、前記保持回路及び前記ドレイン部に接続されるゲート部と、を有するトランジスタを含む電流源であって、前記保持回路に保持された電圧により生成される電流を前記電子回路に供給する電流源と、
を備える電子機器。 - 前記電源回路及び前記保持回路の間に設けられ、前記電源回路から前記保持回路の間の電気的な接続を制御する第1制御部と第2制御部とを備え、
前記保持回路および前記ドレイン部は、前記第1制御部を介して接続され、
前記電源回路および前記第1制御部は、前記第2制御部を介して接続される請求項18に記載の電子機器。 - 前記保持回路は、前記電源回路からの電流に基づく電圧を保持する第1保持部と、前記第1保持部に保持された電圧により生成された電流を供給する供給部と、前記供給部から供給された電流に基づく電圧を保持する第2保持部と、を有し、
前記電流源は、前記第2保持部に保持された電圧により生成される電流を前記電子回路に供給する請求項18又は請求項19に記載の電子機器。 - 前記保持回路は、前記電子回路が動作を行っているときに、前記電源回路からの電流に基づく電圧を前記第1保持部に保持する請求項20に記載の電子機器。
- 前記電源回路は、電流値の異なる電流を供給する複数の電流源回路を含み、
前記保持回路は、前記複数の電流源回路のうち、選択された電流源回路からの電流に基づく電圧を保持する請求項18から請求項21のいずれか一項に記載の電子機器。 - 前記電流源による前記電子回路への電流供給動作を禁止する第3制御部を備える請求項18から請求項22のいずれか一項に記載の電子機器。
- 前記第3制御部は、グランドに接続される請求項23に記載の電子機器。
- 前記電流源は、前記トランジスタを含む複数のトランジスタによりカスコード接続で構成されている請求項18から請求項24のいずれか一項に記載の電子機器。
- 前記第1保持部及び前記供給部は、前記電子回路が設けられた第1半導体基板とは異なる第2半導体基板に設けられている請求項20から請求項21のいずれか一項に記載の電子機器。
- 前記第1半導体基板は、前記第2半導体基板により積層されている請求項26に記載の電子機器。
- 前記電子回路は、光電変換された電荷により生成される信号を読み出す読出回路である請求項18から請求項27のいずれか一項に記載の電子機器。
- 前記電子回路は、アナログ信号をデジタル信号に変換する変換部を構成する比較器である請求項18から請求項27のいずれか一項に記載の電子機器。
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2015195279 | 2015-09-30 | ||
JP2015195279 | 2015-09-30 | ||
PCT/JP2016/078478 WO2017057373A1 (ja) | 2015-09-30 | 2016-09-27 | 撮像素子、撮像装置、および電子機器 |
Related Child Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2019125238A Division JP6849019B2 (ja) | 2015-09-30 | 2019-07-04 | 撮像素子および撮像装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPWO2017057373A1 true JPWO2017057373A1 (ja) | 2018-07-19 |
JP6551532B2 JP6551532B2 (ja) | 2019-07-31 |
Family
ID=58427638
Family Applications (3)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2017543436A Active JP6551532B2 (ja) | 2015-09-30 | 2016-09-27 | 撮像素子、撮像装置、および電子機器 |
JP2019125238A Active JP6849019B2 (ja) | 2015-09-30 | 2019-07-04 | 撮像素子および撮像装置 |
JP2021034544A Active JP7156424B2 (ja) | 2015-09-30 | 2021-03-04 | 撮像素子および撮像装置 |
Family Applications After (2)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2019125238A Active JP6849019B2 (ja) | 2015-09-30 | 2019-07-04 | 撮像素子および撮像装置 |
JP2021034544A Active JP7156424B2 (ja) | 2015-09-30 | 2021-03-04 | 撮像素子および撮像装置 |
Country Status (6)
Country | Link |
---|---|
US (4) | US10554916B2 (ja) |
EP (1) | EP3358829B1 (ja) |
JP (3) | JP6551532B2 (ja) |
CN (2) | CN108141553B (ja) |
TW (2) | TWI736827B (ja) |
WO (1) | WO2017057373A1 (ja) |
Families Citing this family (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2017057382A1 (ja) * | 2015-09-30 | 2017-04-06 | 株式会社ニコン | 撮像素子および撮像装置 |
CN108141553B (zh) * | 2015-09-30 | 2020-10-30 | 株式会社尼康 | 摄像元件、摄像装置及电子设备 |
JP2019153946A (ja) * | 2018-03-05 | 2019-09-12 | ソニーセミコンダクタソリューションズ株式会社 | 撮像素子、電子機器 |
JP2021197632A (ja) | 2020-06-15 | 2021-12-27 | キヤノン株式会社 | 光電変換装置、光電変換システム及び移動体 |
JP2022169083A (ja) * | 2021-04-27 | 2022-11-09 | ソニーセミコンダクタソリューションズ株式会社 | 固体撮像装置およびその駆動方法、並びに電子機器 |
Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US20090090844A1 (en) * | 2007-10-04 | 2009-04-09 | Micron Technology, Inc. | Biasing apparatus, systems, and methods |
JP2009290628A (ja) * | 2008-05-30 | 2009-12-10 | Olympus Corp | 固体撮像装置 |
JP2012244331A (ja) * | 2011-05-18 | 2012-12-10 | Olympus Corp | 固体撮像装置、撮像装置および信号読み出し方法 |
JP2012253691A (ja) * | 2011-06-06 | 2012-12-20 | Canon Inc | 固体撮像装置およびカメラ |
JP2015023391A (ja) * | 2013-07-18 | 2015-02-02 | 株式会社ニコン | 固体撮像装置 |
JP2015046656A (ja) * | 2013-08-27 | 2015-03-12 | 株式会社ニコン | 固体撮像素子及び撮像装置 |
Family Cites Families (16)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP4349232B2 (ja) * | 2004-07-30 | 2009-10-21 | ソニー株式会社 | 半導体モジュール及びmos型固体撮像装置 |
JP4661212B2 (ja) * | 2004-12-27 | 2011-03-30 | ソニー株式会社 | 物理情報取得方法および物理情報取得装置並びに半導体装置 |
DE102007036973A1 (de) * | 2007-02-24 | 2008-09-04 | Fraunhofer-Gesellschaft zur Förderung der angewandten Forschung e.V. | Pixelzelle, Verfahren zum Betreiben einer Pixelzelle, Verfahren zum Bestimmen einer Position eines Maximums einer Hüllkurve eines analogen amplituden-modulierten Signals, Vorrichtung zum Bestimmen einer Ladungsmenge, Vorrichtung und Verfahren zum Bestimmen einer Ladungsmenge auf einem kapazitiven Element, Vorrichtung und Verfahren und Setzen eines Schaltungsknotens auf eine vorbestimmte Spannung, Vorrichtung und Verfahren zum ladungsbasierten analog-/digital-Wandeln und Vorrichtung und Verfahren zur ladungsbasierten Signalverarbeitung |
EP2192764B1 (en) * | 2007-09-05 | 2015-05-20 | Tohoku University | Solid state imaging element and imaging device |
US8659682B2 (en) * | 2008-05-30 | 2014-02-25 | Olympus Corporation | Solid-state imaging apparatus |
JP4835710B2 (ja) * | 2009-03-17 | 2011-12-14 | ソニー株式会社 | 固体撮像装置、固体撮像装置の製造方法、固体撮像装置の駆動方法、及び電子機器 |
JP5251702B2 (ja) * | 2009-04-24 | 2013-07-31 | ソニー株式会社 | Da変換装置、固体撮像素子、およびカメラシステム |
EP2461575A4 (en) * | 2009-07-30 | 2013-07-31 | Hamamatsu Photonics Kk | SOLID STATE IMAGE CRADLE |
US8952311B2 (en) * | 2011-07-22 | 2015-02-10 | Aptina Imaging Corporation | Imaging systems with column current mirror circuitry |
WO2013088644A1 (ja) * | 2011-12-14 | 2013-06-20 | パナソニック株式会社 | 固体撮像装置及び撮像装置 |
US9270906B2 (en) * | 2012-05-02 | 2016-02-23 | Semiconductor Components Industries, Llc | Exposure time selection using stacked-chip image sensors |
TWI659652B (zh) | 2013-08-05 | 2019-05-11 | 新力股份有限公司 | 攝像裝置、電子機器 |
WO2016151837A1 (ja) * | 2015-03-26 | 2016-09-29 | オリンパス株式会社 | 固体撮像装置 |
JP6407083B2 (ja) * | 2015-03-30 | 2018-10-17 | キヤノン株式会社 | 光電変換装置、および、光電変換システム |
CN108141553B (zh) * | 2015-09-30 | 2020-10-30 | 株式会社尼康 | 摄像元件、摄像装置及电子设备 |
JP6690650B2 (ja) * | 2015-09-30 | 2020-04-28 | 株式会社ニコン | 撮像素子、撮像装置、及び電子機器 |
-
2016
- 2016-09-27 CN CN201680056855.3A patent/CN108141553B/zh active Active
- 2016-09-27 EP EP16851544.3A patent/EP3358829B1/en active Active
- 2016-09-27 WO PCT/JP2016/078478 patent/WO2017057373A1/ja active Application Filing
- 2016-09-27 JP JP2017543436A patent/JP6551532B2/ja active Active
- 2016-09-27 US US15/764,066 patent/US10554916B2/en active Active
- 2016-09-27 CN CN202011078457.6A patent/CN112218015B/zh active Active
- 2016-09-30 TW TW108102030A patent/TWI736827B/zh active
- 2016-09-30 TW TW105131633A patent/TWI652948B/zh active
-
2019
- 2019-07-04 JP JP2019125238A patent/JP6849019B2/ja active Active
- 2019-10-02 US US16/590,719 patent/US11800252B2/en active Active
-
2021
- 2021-03-04 JP JP2021034544A patent/JP7156424B2/ja active Active
-
2022
- 2022-03-15 US US17/695,345 patent/US11812172B2/en active Active
-
2023
- 2023-08-03 US US18/229,746 patent/US20230396894A1/en active Pending
Patent Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US20090090844A1 (en) * | 2007-10-04 | 2009-04-09 | Micron Technology, Inc. | Biasing apparatus, systems, and methods |
JP2009290628A (ja) * | 2008-05-30 | 2009-12-10 | Olympus Corp | 固体撮像装置 |
JP2012244331A (ja) * | 2011-05-18 | 2012-12-10 | Olympus Corp | 固体撮像装置、撮像装置および信号読み出し方法 |
JP2012253691A (ja) * | 2011-06-06 | 2012-12-20 | Canon Inc | 固体撮像装置およびカメラ |
JP2015023391A (ja) * | 2013-07-18 | 2015-02-02 | 株式会社ニコン | 固体撮像装置 |
JP2015046656A (ja) * | 2013-08-27 | 2015-03-12 | 株式会社ニコン | 固体撮像素子及び撮像装置 |
Also Published As
Publication number | Publication date |
---|---|
CN112218015A (zh) | 2021-01-12 |
US11812172B2 (en) | 2023-11-07 |
EP3358829B1 (en) | 2020-09-09 |
US20230396894A1 (en) | 2023-12-07 |
TW201722140A (zh) | 2017-06-16 |
JP2021093768A (ja) | 2021-06-17 |
JP6551532B2 (ja) | 2019-07-31 |
US10554916B2 (en) | 2020-02-04 |
EP3358829A1 (en) | 2018-08-08 |
US20220210356A1 (en) | 2022-06-30 |
CN108141553A (zh) | 2018-06-08 |
TWI652948B (zh) | 2019-03-01 |
JP2019195213A (ja) | 2019-11-07 |
JP7156424B2 (ja) | 2022-10-19 |
TWI736827B (zh) | 2021-08-21 |
WO2017057373A1 (ja) | 2017-04-06 |
JP6849019B2 (ja) | 2021-03-24 |
US20180316883A1 (en) | 2018-11-01 |
US20200036921A1 (en) | 2020-01-30 |
CN108141553B (zh) | 2020-10-30 |
CN112218015B (zh) | 2024-02-23 |
TW201921915A (zh) | 2019-06-01 |
EP3358829A4 (en) | 2019-03-13 |
US11800252B2 (en) | 2023-10-24 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP7156424B2 (ja) | 撮像素子および撮像装置 | |
US9967502B2 (en) | Solid-state image pickup device with columns clustered into groups | |
US7961240B2 (en) | Image pickup device | |
JP2009164836A (ja) | 撮像装置及び撮像システム | |
US20150009380A1 (en) | Photoelectric conversion apparatus and photoelectric conversion system | |
JP2016152495A (ja) | 撮像装置 | |
US10992892B2 (en) | Image sensor and imaging apparatus | |
US9559641B2 (en) | Current mirror, control method, and image sensor | |
JP6529352B2 (ja) | 撮像装置及び撮像システム | |
JP2020114020A (ja) | 撮像素子および撮像装置 | |
JP6532224B2 (ja) | 撮像装置、撮像システム、及び撮像装置の駆動方法 | |
JP2020005253A (ja) | 撮像装置 | |
US7683671B2 (en) | Method, apparatus, and system providing power supply independent imager output driver having a constant slew rate | |
JP2021048588A (ja) | 電圧供給回路 | |
JP6796776B2 (ja) | 電圧供給回路 | |
JP2016213585A (ja) | 信号読み出し回路、撮像装置及び撮像システム | |
US9197831B2 (en) | Photoelectric conversion system | |
JP2016213645A (ja) | 撮像装置、および、撮像システム |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20180330 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20190604 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20190617 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 6551532 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |