TWI652948B - 攝影元件、攝影裝置、及電子機器 - Google Patents

攝影元件、攝影裝置、及電子機器 Download PDF

Info

Publication number
TWI652948B
TWI652948B TW105131633A TW105131633A TWI652948B TW I652948 B TWI652948 B TW I652948B TW 105131633 A TW105131633 A TW 105131633A TW 105131633 A TW105131633 A TW 105131633A TW I652948 B TWI652948 B TW I652948B
Authority
TW
Taiwan
Prior art keywords
circuit
current
holding
current source
voltage
Prior art date
Application number
TW105131633A
Other languages
English (en)
Other versions
TW201722140A (zh
Inventor
船水航
壽圓正博
駒井敦
Original Assignee
尼康股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 尼康股份有限公司 filed Critical 尼康股份有限公司
Publication of TW201722140A publication Critical patent/TW201722140A/zh
Application granted granted Critical
Publication of TWI652948B publication Critical patent/TWI652948B/zh

Links

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/709—Circuitry for control of the power supply
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/71—Charge-coupled device [CCD] sensors; Charge-transfer registers specially adapted for CCD sensors
    • H04N25/75—Circuitry for providing, modifying or processing image signals from the pixel array
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/76—Addressed sensors, e.g. MOS or CMOS sensors
    • H04N25/77—Pixel circuitry, e.g. memories, A/D converters, pixel amplifiers, shared circuits or shared components
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/76—Addressed sensors, e.g. MOS or CMOS sensors
    • H04N25/78—Readout circuits for addressed sensors, e.g. output amplifiers or A/D converters
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/79—Arrangements of circuitry being divided between different or multiple substrates, chips or circuit boards, e.g. stacked image sensors

Abstract

攝影元件具備：讀出電路，其將藉由經光電轉換而成之電荷而產生之訊號讀出至訊號線；保持電路，其保持基於來自電源電路之電流之電壓；以及電流源，其係包含具有連接於上述訊號線之汲極部、以及連接於上述保持電路及上述汲極部之閘極部的電晶體之電流源，且將藉由保持於上述保持電路之電壓而產生之電流供給至上述訊號線。

Description

攝影元件、攝影裝置、及電子機器
本發明係關於一種攝影元件、攝影裝置、及電子機器。
已知有可對自像素讀出之訊號以單位像素單元或彙集有多個像素之單元為單位進行並行處理之攝影裝置(專利文獻1)。
先前技術文獻
專利文獻
專利文獻1：日本特開2012-244331號公報
根據第1態樣，攝影元件具備：讀出電路，其將藉由經光電轉換而成之電荷而產生之訊號讀出至訊號線；保持電路，其保持基於來自電源電路之電流之電壓；以及電流源，其係包含具有連接於上述訊號線之汲極部、及連接於上述保持電路及上述汲極部之閘極部的電晶體之電流源，且將藉由保持於上述保持電路之電壓而產生之電流供給至上述訊號線。
根據第2態樣，攝影元件具備：第1讀出電路，其將藉由經光電轉換而成之電荷而產生之第1訊號讀出至第1訊號線；第2讀出電路，其將藉 由經光電轉換而成之電荷而產生之第2訊號讀出至第2訊號線；第1保持電路，其保持基於來自電源電路之電流之電壓；第2保持電路，其保持基於來自上述電源電路之電流之電壓；第1電流源，其係包含具有連接於上述第1訊號線之第1汲極部、及連接於上述第1保持電路及上述第1汲極部之第1閘極部的第1電晶體之電流源，且將藉由保持於上述第1保持電路之電壓而產生之電流供給至上述第1訊號線；以及第2電流源，其係包含具有連接於上述第2訊號線之第2汲極部、及連接於上述第2保持電路及上述第2汲極部之第2閘極部的第2電晶體之電流源，且將藉由保持於上述第2保持電路之電壓而產生之電流供給至上述第2訊號線。
根據第3態樣，電子機器具備：電子電路，其具有多個電子零件；保持電路，其保持基於來自電源電路之電流之電壓；以及電流源，其係包含具有連接於上述電子電路之汲極部、及連接於上述保持電路及上述汲極部之閘極部的電晶體之電流源，且將藉由保持於上述保持電路之電壓而產生之電流供給至上述電子電路。
3‧‧‧攝影元件
17‧‧‧訊號線
30‧‧‧電流源
100‧‧‧讀出電路
110‧‧‧記憶電路
圖1係表示第1實施形態之攝影裝置1之構成之方塊圖。
圖2係表示第1實施形態之像素10之構成之電路圖。
圖3係表示第1實施形態之電流源30及記憶電路110之構成之電路圖。
圖4係表示第1實施形態之控制部33之動作例之時序圖。
圖5係表示第1實施形態之電流源30之應用例之電路圖。
圖6係表示第1實施形態之電流源30之另一應用例之電路圖。
圖7(a)係表示第2實施形態之像素電路150之一部分、電流源電路50、及基準電流源電路31之電路圖。(b)係表示第2實施形態之像素電路150之一部分、電流源電路50、及基準電流源電路31之連接關係之圖。
圖8係表示第3實施形態之電流源30及記憶電路110之構成之電路圖。
圖9(a)係表示變形例1之電流源電路50及其周邊電路之構成之圖。(b)及(c)係表示變形例1之電流源電路50及其周邊電路之動作例之時序圖。
圖10(a)係表示變形例2之電流源電路50及其周邊電路之構成之圖。(b)及(c)係表示變形例2之電流源電路50及其周邊電路之動作例之時序圖。
圖11(a)係表示變形例3之電流源電路50及其周邊電路之構成之圖。(b)係表示變形例3之電流源電路50及其周邊電路之動作例之時序圖。
圖12(a)係表示變形例4之電流源電路50及其周邊電路之構成之圖。(b)係表示變形例4之像素10之一部分之構成例之圖。(c)係表示變形例4之電流源電路50及其周邊電路之動作例之時序圖。
圖13(a)-(d)係表示變形例5之電流源30及其周邊電路之構成之圖。
圖14(a)-(c)係表示變形例5之電流源30及其周邊電路之動作例之時序圖。
(第1實施形態)
圖1係表示第1實施形態之攝影裝置1之構成之方塊圖。攝影裝置1具備光學系統2、攝影元件3、及控制部4。光學系統2將來自被攝體之光射出至攝影元件3。攝影元件3對自光學系統2射出之光進行攝影，而產生例如圖像資料。控制部4對自攝影元件3輸出之圖像資料進行各種圖像處理。又，控制部4將用以控制攝影元件3之動作之控制訊號輸出至攝影元件3。再者，光學系統2亦可設為可自攝影裝置1裝卸。
圖2係表示第1實施形態之像素10之構成之電路圖。攝影元件3具有多個像素10。像素10具有光電轉換部12及讀出電路100。光電轉換部12係於攝影元件3之攝影區域，配置成例如矩陣狀。光電轉換部12具有將入射之光轉換成電荷之光電轉換功能。光電轉換部12儲存經光電轉換而成之電荷。光電轉換部12例如藉由光電二極體而構成。讀出電路100將藉由利用光電轉換部12進行光電轉換而成之電荷而產生之像素訊號讀出至訊號線17。像素訊號例如構成圖像資料。讀出電路100具有傳輸部13、放出部14、浮動擴散區15、及輸出部16。
傳輸部13將利用光電轉換部12進行光電轉換而成之電荷傳輸至浮動擴散區15。即，傳輸部13係於光電轉換部12與浮動擴散區15之間形成電荷傳輸路徑。輸出部16將藉由利用傳輸部13自光電轉換部12傳輸至浮動擴散區15之電荷而產生之像素訊號輸出至訊號線17。輸出部16係汲極端子、閘極端子及源極端子分別連接於電源VDD、浮動擴散區15及訊號線17之電晶體。放出部14將浮動擴散區15之電荷放出。浮動擴散區15係藉由利用放出部14放出電荷而被重設成基準電位。
電流源30係藉由訊號線17而連接於讀出電路100。電流源 30供給用以供藉由讀出電路100讀出像素訊號之電流，該像素訊號係藉由利用光電轉換部12進行光電轉換而成之電荷而產生。具體而言，電流源30係汲極端子、閘極端子及源極端子分別連接於訊號線17、基準電流源電路31及接地(GND)之電晶體。電流源30將電流供給至讀出電路100之輸出部16。即，輸出部16係以電流源30作為負載電流源而構成源極隨耦器電路。電流源30係基於來自基準電流源電路31之電流，而產生供給至訊號線17之電流。又，電流源30之汲極端子與閘極端子係經由開關而連接。
圖3係表示第1實施形態之電流源30、及用以藉由電流源30產生供給至訊號線17之電流之記憶電路(亦稱為保持電路)110之構成之電路圖。於圖3所示之例中，為了簡化說明，電流源30僅圖示有3個(電流源30A-電流源30C)。
基準電流源電路31具有基準電流源I1。基準電流源I1連接於電源VDD，輸出基準電流i1。電流源30將與自基準電流源I1輸出之基準電流i1對應之電流供給至訊號線17。
記憶電路110具有記憶部32及控制部33。記憶電路110(記憶電路110A-記憶電路110C)記憶基於自基準電流源I1輸出之基準電流i1之電壓。記憶電路110係藉由記憶部32而記憶(保持)基於自基準電流源I1輸出之基準電流i1之電壓。記憶部32連接於電流源30之閘極端子，且將所記憶(保持)之電壓供給至電流源30。
電流源30將基於記憶部32所記憶之電壓之電流供給至訊號線17。記憶部32例如藉由一電極連接於電流源30之閘極端子、另一電極連接於接地之電容器等電容元件而構成。記憶部32(記憶部32A-記憶部 32C)於圖3所示之例中分別藉由電容器C1-電容器C3而構成。
控制部33控制自基準電流源電路31供給至記憶部32之電流。例如，以如下方式進行控制，即，於將基於自基準電流源I1輸出之電流之電壓記憶至記憶部32A之情形時，使自基準電流源I1供給至記憶部32B及記憶部32C之電流變得小於自基準電流源I1供給至記憶部32A之電流。
控制部33例如藉由連接基準電流源電路31與記憶部32之開關而構成。控制部33(控制部33A-控制部33C)分別具有開關SWS(SWS1-SWS3)、開關SWD(SWD1-SWD3)、及開關SWO(SWO1-SWO3)。
開關SWS(SWS1-SWS3)、開關SWD(SWD1-SWD3)及開關SWO(SWO1-SWO3)例如分別藉由電晶體而構成。開關SWS(SWS1-SWS3)、開關SWD(SWD1-SWD3)及開關SWO(SWO1-SWO3)係藉由利用未圖示之控制電路輸出之控制訊號而控制。再者，電阻R1-電阻R3係連接於接地之配線之配線電阻。
圖4係表示第1實施形態之控制部33之動作例之時序圖。於圖4中，SWS1-SWS3、SWD1-SWD3、SWO1-SWO3表示自未圖示之控制電路輸入至開關SWS(SWS1-SWS3)、開關SWD(SWD1-SWD3)及開關SWO(SWO1-SWO3)之控制訊號。又，縱軸表示自未圖示之控制電路輸出之控制訊號之電壓位準，橫軸表示時刻。開關SWS(SWS1-SWS3)、開關SWD(SWD1-SWD3)及開關SWO(SWO1-SWO3)係於輸入之控制訊號為高位準之情形時接通，於輸入之控制訊號為低位準之情形時變為斷開。
於時刻t1，SWS1及SWD1變為高位準。藉由將開關SWD1接通，而電流源30A之閘極端子與汲極端子連接。由此，電流源30A變為 二極體連接。進而，藉由將開關SWS1接通，而基準電流源I1、與電流源30A及記憶部32A之間連接。由此，對電流源30A及記憶部32A供給來自基準電流源I1之基準電流i1。
電流源30A之閘極源極間電壓Vgs變為基於基準電流i1及電流源30A之閾值電壓Vth1之值。施加於電流源30A之閘極端子之電壓Vg1變為與電流源30A之閘極源極間電壓Vgs對應之值，且變為基於基準電流i1及電流源30A之閾值電壓Vth1之電壓。記憶部32A係根據基準電流i1而記憶電壓Vg1。
於時刻t2，SWD1變為低位準。藉由將開關SWD1斷開，而基準電流源I1與記憶部32A之間之連接被解除。於記憶部32A，記憶電流源30A之閘極源極間電壓Vgs。藉由使開關SWD1先於開關SWS1斷開，可防止經由電流源30A而記憶於記憶部32A之電壓Vg1下降。
於時刻t3，SWS1變為低位準。藉由將開關SWS1斷開，而基準電流源I1與電流源30A之間之連接被解除。以下，同樣地，藉由將開關SWS2及開關SWD2接通，而基準電流源I1、與電流源30B及記憶部32B之間連接。由此，對電流源30B及記憶部32B供給來自基準電流源I1之基準電流i1。於時刻t4-時刻t5，開關SWD2及開關SWS2分別變為低位準。藉由分別將開關SWD2及開關SWS2斷開，而基準電流源I1與記憶部32B之間之連接被解除。於記憶部32B，記憶電流源30B之閘極源極間電壓Vgs。
於時刻t5，SWS3及SWD3變為高位準。藉由將開關SWS3及開關SWD3接通，而基準電流源I1、與電流源30C及記憶部32C之間連接。由此，對電流源30C及記憶部32C供給來自基準電流源I1之基準電流 i1。於時刻t6-時刻t7，開關SWD3及開關SWS3分別變為低位準。藉由分別將開關SWD3及開關SWS3斷開，而基準電流源I1與記憶部32C之間之連接被解除。於記憶部32C，記憶電流源30C之閘極源極間電壓Vgs。
於時刻t8，SWO1-SWO3變為高位準。藉由將開關SWO1-開關SWO3接通，而電流源30A-電流源30C將基於施加於各者之閘極端子之電壓Vg1-電壓Vg3之電流供給至訊號線17A-訊號線17C。
圖5係表示第1實施形態之電流源30之應用例之電路圖。電流源30A-30C分別經由訊號線17而將電流供給至讀出電路100A-100C之輸出部16。
電流源30A-電流源30C係藉由控制部33A-控制部33C而供給來自基準電流源I1之基準電流。電流源30A-電流源30C係藉由控制部33A-控制部33C之開關SWS1-開關SWS3、開關SWD1-開關SWD3及開關SWO1-開關SWO3，而對電流源30A、電流源30B及電流源30C依序供給基準電流i1。由此，於記憶部32A-記憶部32C，記憶基於來自基準電流源I1之基準電流i1之電壓。即，於記憶部32A-記憶部32C，分別記憶基於基準電流i1及電流源30A-電流源30C之閾值電壓Vth1-閾值電壓Vth3之電壓Vg1-Vg3。
電流源30A-電流源30C將電流供給至訊號線17A-訊號線17C，該電流係藉由分別記憶於記憶部32A-記憶部32C之基於來自基準電流源I1之基準電流i1之電壓而產生。即，電流源30A-電流源30C係將電流分別供給至讀出電路100A-讀出電路100C之各輸出部16，該電流係藉由分別記憶於記憶部32A-記憶部32C之基於來自基準電流源I1之基準電流i1 之電壓Vg1-電壓Vg3而產生。
圖6係表示第1實施形態之電流源30之另一應用例之電路圖。於圖5中，針對電流源30A-電流源30C分別將電流供給至讀出電路100之應用例而表示，但並不限定於此。於圖6中，表示連接於圖5所示之訊號線17A-訊號線17C、且構成將藉由讀出電路100讀出之像素訊號轉換成數位訊號之類比/數位轉換電路之一部分之比較器電路21A-比較器電路21C之於電流源之應用例。
電流源30A-電流源30C分別將電流供給至比較器電路21A-比較器電路21C。於圖6所示之例中，電流源30A-30C係藉由PMOS電晶體M10-M30而構成。比較器電路21例如包含電晶體M6-M9而構成。電晶體M6及M7之源極端子被共通地連接而構成差動對。電晶體M8及M9係作為主動負載部而發揮功能。對電晶體M6及M7中之一者之閘極端子，自圖5所示之訊號線17A-17C，直接或經由電容器等而輸入像素訊號，對另一者之閘極端子，直接或經由電容器等而輸入基準訊號。電流源30A-30C係將電流供給至電晶體M6及M7之源極端子，作為比較器電路21之尾電流源而發揮功能。
比較器電路21將對像素訊號與基準訊號進行比較而產生之輸出訊號輸出至鎖存電路。鎖存電路係基於比較器電路21之輸出訊號，而保持與自比較開始時起之經過時間對應之計數值。
電流源30A-電流源30C係藉由控制部33A-控制部33C而被供給來自基準電流源I1之基準電流。電流源30A-電流源30C係藉由控制部33A-控制部33C之開關SWS1-開關SWS3、開關SWD1-開關SWD3及開 關SWO1-開關SWO3，而對電流源30A、電流源30B及電流源30C依序供給基準電流i1。由此，於記憶部32A-記憶部32C，記憶基於來自基準電流源I1而基準電流i1之電壓。即，於記憶部32A-記憶部32C，分別記憶基於基準電流i1及電流源30A-電流源30C之閾值電壓Vth1-閾值電壓Vth3之電壓Vg1-Vg3。
電流源30A-電流源30C將電流供給至比較器電路21A-比較器電路21C，該電流係藉由分別記憶於記憶部32A-記憶部32C之基於來自基準電流源I1之基準電流i1之電壓而產生。即，電流源30A-電流源30C將電流分別供給至比較器電路21A-比較器電路21C，該電流係藉由分別記憶於記憶部32A-記憶部32C之基於來自基準電流源I1之基準電流i1之電壓Vg1-電壓Vg3而產生。
於上述實施形態中，作為攝影元件3所包含之像素訊號之讀出電路100或將像素訊號轉換成數位訊號之類比/數位轉換電路之比較器電路21之電流源而表示，但並不限定於此。電流源30亦能夠作為除攝影元件3所包含之電子電路以外之其他源極隨耦器電路之電流源而應用。進而，電流源30亦能夠應用於除源極隨耦器電路以外之電子電路。
根據上述實施形態，可獲得以下之作用效果。
(1)攝影元件3具備：讀出電路100，其將藉由經光電轉換而成之電荷而產生之訊號讀出至訊號線17；記憶電路110，其記憶基於來自基準電流源I1之電流i1之電壓；及電流源30，其係將用以供藉由讀出電路100讀出訊號之電流供給至訊號線17之電流源，且將藉由記憶於記憶電路110之電壓而產生之電流供給至訊號線17。於第1實施形態中，電流源30將藉由記 憶於記憶電路110之電壓而產生之電流供給至訊號線17。因此，可降低IR壓降(IR Drop)之影響。
(2)於第1實施形態中，於將開關SWO接通之後，電流源30產生基於記憶部32所記憶之電壓之電流。藉由電流源30而產生之電流經由配線電阻(R1-R3)而流至接地。於接地配線中，產生由電流與電阻之IR乘積所導致之電壓下降(IR壓降)，而電流源30之源極電壓上升。由於記憶部32保持電流源30之閘極源極間之相對性電壓，故而隨著電流源30之源極電壓上升，而電壓Vg上升，閘極源極間電壓之變動得以抑制。藉由抑制閘極源極間電壓之變動，可抑制藉由電流源30供給之電流之變動。
(3)電流源30具有電晶體，該電晶體包含：汲極部，其連接於訊號線17；以及閘極部，其連接於記憶電路110及汲極部。如此，記憶電路110可記憶基於電晶體之閾值電壓Vth及基準電流i1之電壓。又，電流源30可供給受閾值電壓Vth偏差影響較少之電流。
(4)攝影元件3具備：第1讀出電路100A，其將藉由經光電轉換而成之電荷而產生之第1訊號讀出至第1訊號線17A；第2讀出電路100B，其將藉由經光電轉換而成之電荷而產生之第2訊號讀出至第2訊號線17B；第1記憶電路110A，其記憶基於來自基準電流源I1之電流i1之電壓；第2記憶電路110B，其記憶基於來自基準電流源I1之電流i1之電壓；第1電流源30A，其係將用以供藉由第1讀出電路100A讀出第1訊號之電流供給至第1訊號線17A之電流源，且將藉由記憶於第1記憶電路110A之電壓而產生之電流供給至第1訊號線17A；及第2電流源30B，其係將用以供藉由第2讀出電路100B讀出第2訊號之電流供給至第2訊號線17B之電流源，且將 藉由記憶於第2記憶電路110B之電壓而產生之電流供給至第2訊號線17B。於第1實施形態中，第1電流源30A將藉由記憶於第1記憶電路110A之電壓而產生之電流供給至訊號線17A，第2電流源30B將藉由記憶於第2記憶電路110B之電壓而產生之電流供給至訊號線17B。因此，於多條訊號線中，可降低IR壓降之影響。
(5)第2記憶電路110B係於將基於來自基準電流源I1之電流i1之電壓記憶至第1記憶電路110A之後，記憶基於來自基準電流源I1之電流i1之電壓。如此，可將基於來自基準電流源I1之電流i1之電壓依序記憶至多個記憶電路110。
(6)第1記憶電路110A具有第1控制部33A，該第1控制部33A係以如下方式進行控制，即，於藉由第1讀出電路100A將第1訊號讀出至第1訊號線17A時，使來自基準電流源I1之電流i1變得小於未藉由第1讀出電路100A將第1訊號讀出至第1訊號線17A時；第2記憶電路110B具有第2控制部33B，該第2控制部33B係以如下方式進行控制，即，於藉由第2讀出電路100B將第2訊號讀出至第2訊號線17B時，使來自基準電流源I1之電流i1變得小於未藉由第2讀出電路100B將第2訊號讀出至第2訊號線17B時。如此，讀出電路100可基於藉由記憶於記憶電路110之電壓而產生之電流，而將像素訊號讀出至訊號線17。又，藉由以使來自基準電流源I1之電流i1變小之方式進行調整，可減少消耗電力。
(7)第1電流源30A具有第1電晶體M10，該第1電晶體M10包含：第1汲極部，其連接於第1訊號線17A；以及第1閘極部，其連接於第1記憶電路110A及第1汲極部；第2電流源30B具有第2電晶體 M20，該第2電晶體M20包含：第2汲極部，其連接於第2訊號線17B；以及第2閘極部，其連接於第2記憶電路110B及第2汲極部。如此，記憶電路110A可記憶基於電晶體M10之閾值電壓Vth1及基準電流i1之電壓，記憶電路110B可記憶基於電晶體M20之閾值電壓Vth2及基準電流i1之電壓。又，第1電流源30A及第2電流源30B可供給受閾值電壓Vth偏差影響較少之電流。
(第2實施形態)
參照圖7，對第2實施形態之攝影元件3進行說明。再者，圖中，對與第1實施形態相同或相當之部分，標註相同之參照序號，並主要對不同點進行說明。於第2實施形態中，進而具備電流源電路50，該電流源電路50具有：第1記憶部32，其記憶基於來自基準電流源I1之電流i1之電壓；及供給部130，其供給藉由記憶於第1記憶部32之電壓而產生之電流；且電流源30藉由來自電流源電路50之電流而產生供給至讀出電路100之電流。
圖7(a)係表示第2實施形態之像素電路150之一部分、電流源電路50、及基準電流源電路31之電路圖。圖7(b)係表示第2實施形態之像素電路150之一部分、電流源電路50、及基準電流源電路31之連接關係之圖。
於圖7(b)所示之例中，表示8列×10行之像素電路150。各像素電路150係包含像素10、以及針對每個像素10而配置之電流源30及記憶電路110而構成。多個像素電路150之個數與攝影元件3之像素10之個數相同。多個電流源電路50之個數與攝影元件3之像素電路150之行數相同。又，多個電流源電路50之個數亦可多於攝影元件3之像素電路150 之行數。例如，亦可與2列×10行之像素電路150為相同數量。於圖7(b)中，由於像素電路150之行數為10，故而電流源電路50之個數表示為10(電流源電路50a-50j)。如圖7(a)所示，各電流源電路50包含供給部130、第1記憶部32、及開關SWS1、SWD1、SWO1。對各電流源電路50，供給來自基準電流源電路31之基準電流源I1之基準電流i1。此種多個電流源電路50及基準電流源電路31之構成與圖3所示之電流源30及其周邊電路之構成相同。再者，控制部33亦可由開關SWS1、開關SWD1、開關SWO1、開關SWS2、開關SWD2、及開關SWO2構成。又，記憶電路110亦可由第1記憶部32、第2記憶部132、控制部33、及供給部130構成。
其次，對電流源電路50與像素電路150之連接關係進行說明。於圖7(b)中，位於左端之電流源電路50a連接於位於左端之多個像素電路150a1、150a2、150a3、150a4、150a5、150a6、150a7、150a8。即，左端之電流源電路50a連接於左端行之多個像素電路150之各者。同樣地，左端行之電流源電路50a之相鄰之電流源電路50b連接於左端行之像素電路150a1-150a8之相鄰之行之多個像素電路150b1-150b8之各者。以下同樣地，位於右端之電流源電路50j連接於右端行之多個像素電路150j1、150j2、150j3、150j4、150j5、150j6、150j7、150j8。
如圖7(a)所示，電流源電路50與像素電路150之連接係藉由將像素電路150之開關SWS2與電流源電路50之開關SWO1連接而進行。藉由該連接，像素電路150之第2記憶部132之電容器C1經由開關SWD2、SWS2及開關SWO1，而連接於電流源電路50之供給部130。
圖7(b)所示之多個電流源電路50係例如自左端之電流源 電路50a朝向右端之電流源電路50j，藉由開關SWS1及SWD1之接通斷開控制而依序將基於來自基準電流源I1之基準電流i1之電壓記憶至第1記憶部32之電容器C1。再者，該等開關SWS1及SWD1之接通斷開控制係與圖4所示之開關SWS1及SWD1之接通斷開控制、開關SWS2及SWD2之接通斷開控制、以及開關SWS3及SWD3之接通斷開控制同樣地進行。
若於所有電流源電路50a-50j中，基於基準電流i1之電壓之記憶結束，則所有電流源電路50a-50j之開關SWO1與圖4所示之開關SWO1-SWO3同樣地，同時被接通。藉由該開關SWO1，成為所有電流源電路50a-50j之供給部130能夠將基於基準電流i1之電流供給至像素電路150a-150j之狀態。供給部130供給藉由記憶於第1記憶部32之電壓而產生之電流。來自該電流源電路50之電流係與來自基準電流源I1之基準電流i1相同之電流、或大致相同之電流。以此方式，各電流源電路50a-50j可產生基於基準電流源I1之基準電流i1之電流，並供給至像素電路150a-150j。
接著，最下列之多個像素電路150a1-150j1之所有開關SWS2、SWD2同時被接通。藉由該接通，於最下列之多個像素電路150a1-150j1中，第2記憶部132之電容器C1藉由來自各電流源電路50a-50j之供給部130之電流而將電壓記憶至第2記憶部132。以此方式，最下列之多個像素電路150a1-150j1之第2記憶部132分別同時記憶基於來自多個電流源電路50a-50j之電流之電壓。
其後，自下方起第2列之多個像素電路150a2-150j2全部之開關SWS2、SWD2同時被接通，而藉由各電流源電路50a-50j之電流，同時記憶第2記憶部132之電壓。以下同樣地，於最上列之多個像素電路 150a8-150j8之第2記憶部132，分別同時記憶基於來自電流源電路50a-50j之電流之電壓。於將電壓記憶至第2記憶部132之後，藉由將開關SWO2接通，而電流源30將基於第2記憶部132所記憶之電壓之電流供給至訊號線17。
再者，記憶電路110亦可於藉由讀出電路100將訊號讀出至訊號線17時，將基於來自基準電流源I1之基準電流i1之電壓記憶至第1記憶部32。記憶電路110例如於將開關SWS2及SWD2斷開並且使開關SWO2接通，而藉由讀出電路100將訊號讀出至訊號線17時，使開關SWS1及SWD1接通而自基準電流源I1將基準電流i1供給至第1記憶部32。第1記憶部32係藉由供給基準電流i1，而記憶基於基準電流i1之電壓。
於上述實施形態中，作為攝影元件3所包含之像素訊號之讀出電路100之電流源表示，但並不限定於此。電流源30亦能夠作為將像素訊號轉換成數位訊號之類比/數位轉換電路之比較器電路21之電流源、或除攝影元件3所包含之電子電路以外之其他源極隨耦器電路之電流源而應用。進而，電流源30亦能夠應用於除源極隨耦器電路以外之電子電路。
根據上述實施形態，除了與第1實施形態相同之作用效果以外，可獲得以下作用效果。
(8)記憶電路110具有：第1記憶部32，其記憶基於來自基準電流源I1之電流i1之電壓；供給部130，其供給藉由記憶於第1記憶部32之電壓而產生之電流；及第2記憶部132，其記憶基於自供給部130供給之電流之電壓；且電流源30將藉由記憶於第2記憶部132之電壓而產生之電流供給至訊號線17。如此，可基於基準電流源I1之基準電流i1而使供給部130產 生電流，且基於來自供給部130之電流而使電流源30產生電流。
(9)記憶電路110具有控制部33，該控制部33設置於供給部130與第2記憶部132之間，且以如下方式進行控制，即，於藉由讀出電路100將訊號讀出至訊號線17時，使自基準電流源I1流至第1記憶部32之電流變得小於未藉由讀出電路100將訊號讀出至訊號線17時。如此，讀出電路100可基於藉由記憶於記憶電路110之電壓而產生之電流，而將像素訊號讀出至訊號線17。又，藉由以使來自基準電流源I1之電流i1變小之方式進行調整，可減少消耗電力。
(第3實施形態)
圖8係表示第3實施形態之電流源30及記憶電路110之構成之電路圖。再者，圖中，對與第1實施形態相同或相當之部分，標註相同之參照序號，並主要對不同點進行說明。於圖3所示之第1實施形態中，針對基準電流源電路31之基準電流源I1對記憶電路110A-110C依序供給基準電流i1，且使其記憶基於電流源30A-30C之閾值電壓及基準電流i1之電壓之例進行了說明。相對於此，於第3實施形態中，基準電流源電路31之基準電流源I1係將基準電流i1供給至基準電壓產生部60而產生基準電壓Vb，並將基準電壓Vb共通地記憶至各記憶電路110A-110C。
於第3實施形態中，基準電流源電路31除了具備基準電流源I1以外，進而具備基準電壓產生部60。基準電壓產生部60例如包含電晶體M70而構成，且基於藉由基準電流源I1而供給之基準電流i1及基準電壓產生部60之閾值電壓，而產生基準電壓Vb。第3實施形態之控制部33A-33C分別包含開關SWS1-SWS3、開關SWO1-SWO3而構成。
記憶部32A及開關SWS1、記憶部32B及開關SWS2、以及記憶部32C及開關SWS3分別並聯連接於基準電壓產生部60。若開關SWS1-SWS3同時被接通，則基準電壓Vb被記憶至記憶部32A-32C。
如此，於第3實施形態中，將藉由基準電壓產生部60而產生之基準電壓Vb共通地記憶至各記憶部32A-32C，因此可使開關SWS1-SWS3同時接通而記憶基準電壓Vb。
若將開關SWS1-SWS3斷開，則分別構成記憶部32A-32C之電容器C1-C3保持基準電壓Vb。若將開關SWO1-SWO3接通，則電流源30A-30C分別基於記憶於記憶部32A-32C之基準電壓Vb而產生電流，並將電流供給至成為供給目標之讀出電路100。
於上述實施形態中，作為攝影元件3所包含之像素訊號之讀出電路100之電流源而表示，但並不限定於此。電流源30亦能夠作為將像素訊號轉換成數位訊號之類比/數位轉換電路之比較器電路21之電流源、或除攝影元件3所包含之電子電路以外之其他源極隨耦器電路之電流源而應用。進而，電流源30亦能夠應用於除源極隨耦器電路以外之電子電路。
根據上述實施形態，除了與第1實施形態相同之作用效果以外，可獲得以下作用效果。
(10)於第3實施形態中，攝影元件3進而具備基準電壓產生部60，該基準電壓產生部60係基於基準電流i1而產生基準電壓Vb。如此，可將基於基準電流i1之基準電壓Vb同時記憶至多個記憶電路110A-110C。
如下所述之變形亦為本發明之範圍內，亦能夠使一個、或多個變形例與上述實施形態組合。
(變形例1)
圖9(a)係表示變形例1之電流源電路50及其周邊電路之構成之圖。變形例1之攝影元件3進而具備預充電部70及開關SWSr。變形例1之電流源電路50(50A-50C)分別由與圖3所示之電流源30A-30C及記憶部32A-32C相同之電流源及記憶部構成。
預充電部70係包含連接有二極體之電晶體M80而構成。電流源電路50A、電流源電路50B、及電流源電路50C係並聯連接於預充電部70及開關SWSr。預充電部70係於基準電流i1被供給至各電流源電路50A-50C之前，經由開關SWSr而將預充電電壓賦予至圖9(a)所示之節點80。
圖9(b)係表示變形例1之電流源電路50及其周邊電路之動作例之時序圖。再者，雖省略圖示，但開關SWD1-開關SWD3係分別與開關SWS1-開關SWS3同時被接通，且先於開關SWS1-開關SWS3被斷開。
於時刻t1，開關SWSr係藉由其控制訊號變為高位準而接通，而將基準電流i1供給至預充電部70。預充電部70之閘極源極間電壓Vgs變為基於基準電流i1及預充電部70之閾值電壓之特定之值。於節點80，預充電部70之閘極源極間電壓Vgs被設定為預充電電壓。
於時刻t2，開關SWSr之控制訊號變為低位準，開關SWS1之控制訊號變為高位準。藉由將開關SWS1接通，而經由節點80將基準電流i1供給至電流源電路50A，而藉由電流源電路50A之記憶部32A記憶電壓。
藉由在供給基準電流i1之前預先於節點80設定預充電電 壓，而電流源電路50A之記憶部32A自預充電電壓位準記憶電壓，因此可縮短達到基於基準電流i1之電壓之前之時間。
自時刻t3至時刻t5，使電流源電路50B-50C依序記憶基於基準電流i1之電壓。於時刻t6，藉由將SWO1-SWO3接通，而各電流源電路50將基於基準電流i1之電流供給至讀出電路100。
圖9(c)係表示變形例1之電流源電路50及其周邊電路之動作例之時序圖。上述圖9(b)中係於將開關SWS1-SWS3依序斷開之後將開關SWO1-SWO3同時接通，但圖9(c)所示之例中係於開關SWS1之接通結束後立即接通開關SWO1，同樣地，於開關SWS2、SWS3之接通結束後立即分別接通開關SWO2、SWO3。
再者，於第1及第2實施形態中，對使SWO1-SWO3同時接通之例進行了說明，但亦可與圖9(c)所示之例同樣地，依序使SWO1-SWO3接通。
(變形例2)
圖10(a)係表示變形例2之電流源電路50及其周邊電路之構成之圖。於變形例2之攝影元件3中，相對於變形例1，進而具備開關SWX。
輸入至基準電流源I1之EN訊號係控制基準電流源I1之基準電流i1之產生之訊號。基準電流源I1係於EN訊號為高位準之情形時產生基準電流i1，於EN訊號為低位準之情形時不產生基準電流i1。
圖10(b)係表示變形例2之電流源電路50及其周邊電路之動作例之時序圖。再者，雖省略圖示，但開關SWD1-開關SWD3係分別與開關SWS1-開關SWS3同時被接通，且先於開關SWS1-開關SWS3被斷開。
於時刻t1，EN訊號及開關SWX之控制訊號變為高位準，開關SWSr之控制訊號變為高位準。藉由使EN訊號變為高位準，而基準電流源I1成為能夠輸出基準電流i1之狀態。藉由將開關SWX及開關SWSr接通，而使預充電部70與基準電流源電路31之間連接。預充電部70產生基於基準電流i1之預充電電壓，並對節點80賦予預充電電壓。
自時刻t2至時刻t5，與變形例1之情形時同樣地，使電流源電路50A-50C依序記憶基於基準電流i1之電壓。於時刻t5，進而EN訊號及開關SWX之控制訊號變為低位準。藉由將EN訊號設為低位準，而基準電流源I1不產生基準電流i1。藉由使基準電流i1之產生停止，可使消耗電力減少。藉由將開關SWX斷開而解除基準電流源I1與節點80之間之連接，可防止經由基準電流源I1而節點80之電壓下降。於時刻t6，藉由將開關SWO1-SWO3接通，而電流源電路50A-50C將基於基準電流i1之電流供給至讀出電路100。
圖10(c)係表示變形例2之電流源電路50及其周邊電路之動作例之時序圖。於圖10(c)所示之例中，於開關SWS1之接通結束後立即將開關SWO1接通，同樣地，於開關SWS2、SWS3之接通結束後立即使開關SWO2、SWO3分別接通。
(變形例3)
圖11(a)係表示變形例3之電流源電路50及其周邊電路之構成之圖。於變形例3之攝影元件3中，具備基準電流源電路31A-31C。基準電流源電路31A-31C分別包含基準電流源I1-I3而構成。基準電流源I1-I3產生成為互不相同之電流值之基準電流i1-i3。變形例3之電流源電路50係由分別與圖 3所示之電流源30及記憶部32相同之電流源及記憶部構成。
於本變形例中，可切換供給至各電流源電路50之基準電流。於圖11(a)中，電流源電路50僅圖示有3個(電流源電路50A-50C)。藉由根據輸入至構成各電流源電路50之開關SWD之控制訊號之特性等，預先切換供給之基準電流，可抑制藉由各電流源電路50而產生之電流之偏差。
圖11(b)係表示變形例3之電流源電路50及其周邊電路之動作例之時序圖。再者，雖省略圖示，但開關SWD與開關SWS同時被接通，且先於開關SWS被斷開。
於時刻t1，ENa訊號及SWXa之控制訊號變為高位準，SWSr之控制訊號變為高位準。藉由使ENa訊號變為高位準，而基準電流源I1成為能夠輸出基準電流i1之狀態。藉由將開關SWXa及開關SWSr接通，而使預充電部70與基準電流源I1之間連接。預充電部70產生基於基準電流i1之預充電電壓，且對節點80賦予預充電電壓。
於時刻t2，SWSr之控制訊號變為低位準，SWS1之控制訊號變為高位準。藉由將開關SWS1接通，而對電流源電路50A，經由節點80而供給基準電流i1，並記憶基於基準電流i1之電壓。同樣地，於時刻t3至時刻t5，將基於基準電流i1之電壓依序記憶至電流源電路50B-50C。
於時刻t5，ENa訊號及SWXa之控制訊號變為低位準，ENb訊號及SWXb之控制訊號變為高位準，SWSr之控制訊號變為高位準。藉由使ENb訊號變為高位準，而基準電流源12成為能夠輸出基準電流i2之狀態。藉由將SWXb及SWSr接通，而使預充電部70與基準電流源12之間連 接。預充電部70產生基於基準電流i2之預充電電壓，並對節點80賦予預充電電壓。
於時刻t6至時刻t9，與時刻t2至t5同樣地，將基於基準電流i2之電壓依序記憶至分別連接於SWS4-SWS6之電流源電路50D-50F(未圖示)。
於時刻t9，進而，ENb訊號及SWXb之控制訊號變為低位準，ENc訊號及SWXc之控制訊號變為高位準，SWSr之控制訊號變為高位準。藉由使ENc之控制訊號變為高位準，而基準電流源13成為能夠輸出基準電流i3之狀態。藉由將SWXc及SWSr接通，而使預充電部70與基準電流源13之間連接。預充電部70產生基於基準電流i3之預充電電壓，並對節點80賦予預充電電壓。
於時刻t10至時刻t13，與時刻t2至t5同樣地，將基於基準電流i3之電壓依序記憶至分別連接於SWS7-SWS9之電流源電路50G-50I(未圖示)。
於時刻t13，SWO1-SWO9之控制訊號同時變為高位準。藉由將開關SWO1-SWO9接通，而電流源電路50A-50I將基於各自所記憶之電壓之電流供給至連接目標。
(變形例4)
圖12(a)係表示變形例4之電流源電路50及其周邊電路之構成之圖。於變形例4之攝影元件3中，進而具備開關SWSb。開關SWSb係藉由其控制訊號變為高位準而接通，而將接地位準賦予至各電流源電路50A-50C。變形例4之電流源電路50係由分別與圖3所示之電流源及記憶部相同之電流 源及記憶部構成。
於僅自攝影元件3之所有像素10中之一部分像素10讀出像素訊號之情形時，藉由將除一部分像素10以外之像素10設為惰性、即不使電流源30產生電流，可減少消耗電力。於電流源30由PMOS電晶體構成之情形時，賦予電源VDD位準之電壓，於電流源30由NMOS電晶體構成之情形時，賦予接地位準之電壓，而不使電流源30產生電流。於此，將使電流源30產生電流之像素10設為活性像素，將不使電流源30產生電流之像素10設為惰性像素。
圖12(b)係表示變形例4之像素10之一部分之構成例之圖。於圖12(b)中，標註有影線之像素10表示惰性像素，中空之像素10表示活性像素。
例如，自第1圖框之圖像起決定成為注目區域之活性像素，於第2圖框使如成為惰性之電壓記憶於惰性像素之記憶部32，並且進行活性像素之記憶部32之電壓之再設定、即電壓之更新。惰性像素之記憶部32之電壓無需進行更新，因此可縮短電壓之更新所需要之時間。例如，於圖12(b)所示之B-B'列中，可使第3圖框以後不進行記憶部32之電壓之更新。
圖12(c)係表示變形例4之電流源電路50及其周邊電路之動作例之時序圖。再者，雖省略圖示，但開關SWD係與開關SWS同時被接通，且先於開關SWS被斷開。
於圖12(c)所示之例中，自連接於圖12(b)所示之A-A'列之左端之像素10之電流源電路(50A)朝向連接於右端之像素10之電流源電路(50J)，依序記憶基於基準電流i1之電壓。於時刻t1，SWSb之控制 訊號變為高位準，SWS1之控制訊號變為高位準。藉由將開關SWSb及開關SWS1接通，而於電流源電路50A之記憶部32A，記憶接地位準(0V)。
於時刻t2，EN訊號及SWX之控制訊號變為高位準，SWSb之控制訊號變為低位準，SWS2之控制訊號變為高位準。藉由使EN訊號變為高位準，而基準電流源I1成為能夠輸出基準電流i1之狀態。藉由將SWX及SWS2接通，而對電流源電路50B供給基準電流i1而記憶基於基準電流i1之電壓。同樣地，於時刻t3至時刻t5，對電流源電路50C-50D(未圖示)供給基準電流i1而記憶基於基準電流i1之電壓。
於時刻t5，進而，EN訊號及SWX之控制訊號變為低位準，SWSb之控制訊號變為高位準，SWS5之控制訊號變為高位準。藉由使EN訊號變為低位準，而基準電流源I1停止基準電流i1之產生。藉由將SWSb及SWS5接通，而於電流源電路50E(未圖示)，記憶接地位準。同樣地，於時刻t6至時刻t7，於電流源電路50F(未圖示)，記憶接地位準。
於時刻t7，EN訊號及SWX之控制訊號變為高位準，SWSb之控制訊號變為低位準，SWS7之控制訊號變為高位準。藉由將SWX及SWS7接通，而對電流源電路50G(未圖示)供給基準電流i1而記憶基於基準電流i1之電壓。同樣地，於時刻t8至時刻t10，對電流源電路50H-50I(未圖示)供給基準電流i1而設定基於基準電流i1之電壓。
於時刻t10，進而，EN訊號及SWX之控制訊號變為低位準，SWSb之控制訊號變為高位準，SWS10之控制訊號變為高位準。藉由將SWSb及SWS10接通，而於電流源電路50J(未圖示)，記憶接地位準。
於時刻t12，藉由將開關SWO1-SWO10接通，而電流源電路 50A-50J產生基於記憶於各者之記憶部32之電壓之電流並供給至連接目標。
(變形例5)
於上述實施形態中，對各電流源30藉由1個電晶體構成之例進行了說明。但是，亦可如圖13(a)-(d)所示之例般，藉由多個電晶體M10及M20之疊接連接而構成。藉由將電流源30設為電晶體之疊接構成，可提高電流源30之輸出阻抗，可抑制電流源30供給之電流之變動。
圖13(a)-(d)係表示變形例5之電流源30及其周邊電路之構成之圖。圖14(a)-(c)係表示變形例5之電流源30及其周邊電路之動作例之時序圖。於圖13(a)所示之例中，電流源30及其周邊電路係藉由基準電流源I1及I2、電晶體M10、M20、M70、開關SWS、SWD、SWO、SWC、以及電容器C1及C2而構成。電晶體M70被供給基於基準電流源I2之基準電流i2，而產生基於基準電流i2及電晶體M70之閾值電壓之電壓V2。
如圖14(a)所示，於時刻t1，藉由將SWC接通，而對電容器C2及電晶體M20之閘極端子供給電壓V2。進而，藉由將SWS及SWD接通，而於電容器C1，記憶基於基準電流源I1之基準電流i1及電晶體M10之閾值電壓之電壓V1。於時刻t2，藉由將開關SWD斷開，而於電容器C1保持電壓V1。於時刻t3，將開關SWC及SWS斷開，而於電容器C2保持電壓V2。於時刻t4，將開關SWO接通，而電流源30將電流供給至連接目標。
於圖13(b)所示之例中，相對於圖13(a)，電容器C2之連接目標不同。如圖14(b)所示，於時刻t1，與圖13(a)同樣地，於電 容器C2及電晶體M20之閘極端子設定電壓V2。於電容器C2，以電容器C1之電位及電晶體M10之閘極端子之電位作為基準而記憶電壓V2。進而，於電容器C1，與圖13(a)同樣地，記憶電壓V1。
於時刻t2，藉由將開關SWD斷開，而於電容器C1保持電壓V1。藉由在時刻t3將開關SWS斷開、且於時刻t4將開關SWC斷開，而於電容器C2保持電壓V2。於時刻t5，電流源30將電流供給至連接目標。
於圖13(c)-(d)所示之例中，電流源30及其周邊電路係藉由基準電流源I1、電晶體M10、M20、開關SWS、SWD、SWO、SWC、以及電容器C1及C2而構成。於電容器C1記憶基於基準電流i1及電晶體M10之閾值電壓之電壓V1，於電容器C2記憶基於基準電流i1及電晶體M20之閾值電壓之電壓V2。於圖13(c)所示之例中，於電容器C2，以接地電位作為基準而記憶電壓V2。於圖13(d)所示之例中，於電容器C2，以電容器C1之電位及電晶體M10之閘極端子之電位作為基準而記憶電壓V2。圖13(c)(d)所示之各開關之接通斷開控制相同，且被輸入圖14(c)所示之控制訊號。
如圖14(c)所示，於時刻t1，於電容器C2記憶電壓V2，於電容器C1記憶電壓V1。於時刻t2，藉由將開關SWD斷開，而於電容器C1保持電壓V1。於時刻t3將開關SWC斷開，而於電容器C2保持電壓V2。藉由在時刻t4將開關SWS斷開、且於時刻t5將開關SWO接通，而電流源30將電流供給至連接目標。
(變形例6)
攝影元件3可藉由1個半導體基板而構成，亦可設為積層多個半導體 基板而成之構成。攝影元件3例如具備：第1半導體基板，其設置有讀出電路100；以及第2半導體基板，其設置有第1記憶部32及供給部130。
於上述實施形態及變形例中，作為攝影元件3所包含之像素訊號之讀出電路100或將像素訊號轉換成數位訊號之類比/數位轉換電路之比較器電路21之電流源而表示，但並不限定於此。電流源30亦能夠作為除攝影元件3所包含之電子電路以外之其他源極隨耦器電路之電流源而應用。進而，電流源30亦能夠應用於除源極隨耦器電路以外之電子電路。
於上述內容中，對各種實施形態及變形例進行了說明，但本發明並不限定於該等內容。於本發明之技術性思想之範圍內可想到之其他態樣亦包含於本發明之範圍內。
上述實施形態及變形例亦包含如下所述之攝影元件及電流源電路。
(1)一種攝影元件，其具備：讀出電路，將藉由經光電轉換而成之電荷而產生之訊號讀出至訊號線；保持電路，其保持基於來自電源電路之電流之電壓；以及電流源，其係包含具有連接於上述訊號線之汲極部以及連接於上述保持電路及上述汲極部之閘極部的電晶體之電流源，且將藉由保持於上述保持電路之電壓而產生之電流供給至上述訊號線。
(2)於如(1)之攝影元件中，上述保持電路具有：第1保持部，其保持基於來自上述電源電路之電流之電壓；供給部，其供給藉由保持於上述第1保持部之電壓而產生之電流；以及第2保持部，其保持基於自上述供給部供給之電流之電壓；且上述電流源將藉由保持於上述第2保持部之電壓而產生之電流供給至上述訊號線。
(3)於如(2)之攝影元件中，上述保持電路具有控制部，該控制部設置於上述供給部與上述第2保持部之間，且以如下方式進行控制，即，於藉由上述讀出電路將上述訊號讀出至上述訊號線時，使自上述電源電路流至上述第1保持部之電流變得小於未藉由上述讀出電路將上述訊號讀出至上述訊號線時。
(4)於如(2)或(3)之攝影元件中，上述保持電路係於藉由上述讀出電路將上述訊號讀出至上述訊號線，將基於來自上述電源電路之電流之電壓保持於上述第1保持部。
(5)於如(2)或(3)之攝影元件中，上述第1保持部及上述供給部設置於與設置有上述讀出電路之第1半導體基板不同之第2半導體基板。
(6)於如(5)之攝影元件中，上述第1半導體基板係藉由上述第2半導體基板而積層。
(7)一種攝影裝置，其具備如(1)至(6)之攝影元件。
(8)一種攝影元件，其具備：第1讀出電路，其將藉由經光電轉換而成之電荷而產生之第1訊號讀出至第1訊號線；第2讀出電路，其將藉由經光電轉換而成之電荷而產生之第2訊號讀出至第2訊號線；第1保持電路，其保持基於來自電源電路之電流之電壓；第2保持電路，其保持基於來自上述電源電路之電流之電壓；第1電流源，其係包含具有連接於上述第1訊號線之第1汲極部、以及連接於上述第1保持電路及上述第1汲極部之第1閘極部的第1電晶體之電流源，且將藉由保持於上述第1保持電路之電壓而產生之電流供給至上述第1訊號線；以及第2電流源，其係包含具有連接於上述第2訊號線之第2汲極部、以及連接於上述第2保持電路 及上述第2汲極部之第2閘極部的第2電晶體之電流源，且將藉由保持於上述第2保持電路之電壓而產生之電流供給至上述第2訊號線。
(9)於如(8)之攝影元件中，上述第2保持電路係於將基於來自上述電源電路之電流之電壓保持於上述第1保持電路之後，保持基於來自上述電源電路之電流之電壓。
(10)於如(8)或(9)之攝影元件中，上述第1保持電路具有第1控制部，該第1控制部係以如下方式進行控制，即，於藉由上述第1讀出電路將上述第1訊號讀出至上述第1訊號線時，使來自上述電源電路之電流變得小於未藉由上述第1讀出電路將上述第1訊號讀出至上述第1訊號線時；上述第2保持電路具有第2控制部，該第2控制部係以如下方式進行控制，即，於藉由上述第2讀出電路將上述第2訊號讀出至上述第2訊號線時，使來自上述電源電路之電流變得小於未藉由上述第2讀出電路將上述第2訊號讀出至上述第2訊號線時。
(11)於如(8)之攝影元件中，上述第1保持電路具有：第1保持部，其保持基於來自上述電源電路之電流之電壓；第1供給部，其輸出藉由記憶於上述第1保持部之電壓而產生之電流；及第2保持部，其保持基於自上述第1供給部供給之電流之電壓；上述第2保持電路具有：第3保持部，其保持基於來自上述電源電路之電流之電壓；第2供給部，其輸出藉由記憶於上述第3保持部之電壓而產生之電流；及第4保持部，其保持基於自上述第2供給部供給之電流之電壓；且上述第1電流源將藉由保持於上述第2保持部之電壓而產生之電流供給至上述第1訊號線，上述第2電流源將藉由保持於上述第4保持部之電壓而產生之電流供給至上述第2訊號線。
(12)於如(11)之攝影元件中，上述第1保持電路具有第1控制部，該第1控制部設置於上述第1供給部與上述第2保持部之間，且以如下方式進行控制，即，於藉由上述第1讀出電路將上述第1訊號讀出至上述第1訊號線時，使自上述電源電路流至上述第2保持部之電流變得小於未藉由上述第1讀出電路將上述第1訊號讀出至上述第1訊號線時；上述第2保持電路具有第2控制部，該第2控制部設置於上述第2供給部與上述第4保持部之間，且以如下方式進行控制，即，於藉由上述第2讀出電路將上述第2訊號讀出至上述第2訊號線時，使自上述電源電路流至上述第4保持部之電流變得小於未藉由上述第2讀出電路將上述第2訊號讀出至上述第2訊號線時。
(13)於如(11)或(12)之攝影元件中，上述第1保持電路係於藉由上述第1讀出電路將上述第1訊號讀出至上述第1訊號線時，將基於來自上述電源電路之電流之電壓保持於上述第1保持部，上述第2保持電路係於藉由上述第2讀出電路將上述第2訊號讀出至上述第2訊號線時，將基於來自上述電源電路之電流之電壓保持於上述第4保持部。
(14)於如(11)至(13)之攝影元件中，上述第3保持部係於將基於來自上述電源電路之電流之電壓保持於上述第1保持部之後，保持基於來自上述電源電路之電流之電壓。
(15)於如(11)至(14)之攝影元件中，上述第1保持部、上述第2保持部、上述第1供給部及上述第2供給部係設置於與設置有上述第1讀出電路及上述第2讀出電路之第1半導體基板不同之第2半導體基板。
(16)於如(15)之攝影元件中，上述第1半導體基板係藉由上述第2 半導體基板而積層。
(17)一種攝影裝置，其具備如(8)至(16)之攝影元件。
(18)一種電子機器，其具備：電子電路，其具有多個電子零件；保持電路，其保持基於來自電源電路之電流之電壓；以及電流源，其係包含具有連接於上述電子電路之汲極部、以及連接於上述保持電路及上述汲極部之閘極部的電晶體之電流源，且將藉由保持於上述保持電路之電壓而產生之電流供給至上述電子電路。
(19)於如(18)之電子機器中，具備第1控制部及第2控制部，該等第1控制部及第2控制部係設置於上述電源電路與上述保持電路之間，且控制自上述電源電路至上述保持電路之間之電性連接，且上述保持電路與上述汲極部係經由上述第1控制部而連接，上述電源電路與上述第1控制部係經由上述第2控制部而連接。
(20)於如(18)或(19)之電子機器中，上述保持電路具有：第1保持部，其保持基於來自上述電源電路之電流之電壓；供給部，其供給藉由保持於上述第1保持部之電壓而產生之電流；及第2保持部，其保持基於自上述供給部供給之電流之電壓；且上述電流源將藉由保持於上述第2保持部之電壓而產生之電流供給至上述電子電路。
(21)於如(20)之電子機器中，上述保持電路係於上述電子電路進行動作時，將基於來自上述電源電路之電流之電壓保持於上述第1保持部。
(22)於如(18)至(21)之電子機器中，上述電源電路包含供給電流值不同之電流之多個電流源電路，且上述保持電路保持基於來自上述多個電流源電路中之所選擇之電流源電路之電流之電壓。
(23)於如(18)至(22)之電子機器中，具備第3控制部，該第3控制部禁止上述電流源對上述電子電路之電流供給動作。
(24)於如(23)之電子機器中，上述第3控制部連接於接地。
(25)於如(18)至(24)之電子機器中，上述電流源係藉由包含上述電晶體之多個電晶體以疊接連接而構成。
(26)於如(20)至(21)之電子機器中，上述第1保持部及上述供給部設置於與設置有上述電子電路之第1半導體基板不同之第2半導體基板。
(27)於如(26)之電子機器中，上述第1半導體基板係藉由上述第2半導體基板而積層。
(28)於如(18)至(27)之電子機器中，上述電子電路係讀出藉由經光電轉換而成之電荷而產生之訊號之讀出電路。
(29)於如(18)至(27)之電子機器中，上述電子電路係構成將類比訊號轉換成數位訊號之轉換部之比較器。
又，上述實施形態及變形例亦包含如下所述之攝影元件及攝影裝置。
(1)一種攝影元件，其具備：讀出電路，其將藉由經光電轉換而成之電荷而產生之訊號讀出至訊號線；記憶電路，其記憶基於來自基準電流源之電流之電壓；及電流源，其係將用以供藉由上述讀出電路讀出上述訊號之電流供給至上述訊號線之電流源，且將藉由記憶於上述記憶電路之電壓而產生之電流供給至上述訊號線。
(2)於如(1)之攝影元件中，上述記憶電路具有：第1記憶部，其記憶基於來自上述基準電流源之電流之電壓；供給部，其供給藉由記憶於 上述第1記憶部之電壓而產生之電流；及第2記憶部，其記憶基於自上述供給部供給之電流之電壓；且上述電流源將藉由記憶於上述第2記憶部之電壓之產生之電流供給至上述訊號線。
(3)於如(2)之攝影元件中，上述記憶電路具有調節部，該調節部設置於上述供給部與上述第2記憶部之間，且以如下方式進行調節，即，於藉由上述讀出電路將上述訊號讀出至上述訊號線時，使自上述基準電流源流至上述第1記憶部之電流變得小於未藉由上述讀出電路將上述訊號讀出至上述訊號線時。
(4)於如(3)之攝影元件中，上述記憶電路係於藉由上述讀出電路將上述訊號讀出至上述訊號線時，將基於來自上述基準電流源之電流之電壓記憶至上述第1記憶部。
(5)於如(1)至(4)之攝影元件中，上述電流源具有電晶體，該電晶體包含連接於上述訊號線之汲極部、以及連接於上述記憶電路及上述汲極部之閘極部。
(6)於如(2)至(4)之攝影元件中，上述第1記憶部及上述供給部設置於與設置有上述讀出電路之第1半導體基板不同之第2半導體基板。
(7)於如(6)之攝影元件中，上述第1半導體基板係藉由上述第2半導體基板而積層。
(8)一種攝影裝置，其具備如(1)至(7)之攝影元件。
(9)一種攝影元件，其具備：第1讀出電路，其將藉由經光電轉換而成之電荷而產生之第1訊號讀出至第1訊號線；第2讀出電路，其將藉由經光電轉換而成之電荷而產生之第2訊號讀出至第2訊號線；第1記憶電 路，其記憶基於來自基準電流源之電流之電壓；第2記憶電路，其記憶基於來自上述基準電流源之電流之電壓；第1電流源，其係將用以供藉由上述第1讀出電路讀出上述第1訊號之電流供給至上述第1訊號線之電流源，且將藉由記憶於上述第1記憶電路之電壓而產生之電流供給至上述第1訊號線；及第2電流源，其係將用以供藉由上述第2讀出電路讀出上述第2訊號之電流供給至上述第2訊號線之電流源，且將藉由記憶於上述第2記憶電路之電壓而產生之電流供給至上述第2訊號線。
(10)於如(9)之攝影元件中，上述第2記憶電路係於將基於來自上述基準電流源之電流之電壓記憶至上述第1記憶電路之後，記憶基於來自上述基準電流源之電流之電壓。
(11)於如(9)或(10)之攝影元件中，上述第1記憶電路具有第1調節部，該第1調節部係以如下方式進行調節，即，於藉由上述第1讀出電路將上述第1訊號讀出至上述第1訊號線時，使來自上述基準電流源之電流變得小於未藉由上述第1讀出電路將上述第1訊號讀出至上述第1訊號線時；上述第2記憶電路具有第2調節部，該第2調節部係以如下方式進行調節，即，於藉由上述第2讀出電路將上述第2訊號讀出至上述第2訊號線時，使來自上述基準電流源之電流變得小於未藉由上述第2讀出電路將上述第2訊號讀出至上述第2訊號線時。
(12)於如(9)之攝影元件中，上述第1記憶電路具有：第1記憶部，其記憶基於來自上述基準電流源之電流之電壓；第1供給部，其輸出藉由記憶於上述第1記憶部之電壓而產生之電流；及第2記憶部，其記憶基於自上述第1供給部供給之電流之電壓；上述第2記憶電路具有：第3記憶 部，其記憶基於來自上述基準電流源之電流之電壓；第2供給部，其輸出藉由記憶於上述第3記憶部之電壓而產生之電流；及第4記憶部，其記憶基於自上述第2供給部供給之電流之電壓；且上述第1電流源將藉由記憶於上述第2記憶部之電壓而產生之電流供給至上述第1訊號線；上述第2電流源將藉由記憶於上述第4記憶部之電壓而產生之電流供給至上述第2訊號線。
(13)於如(12)之攝影元件中，上述第1記憶電路具有第1調節部，該第1調節部設置於上述第1供給部與上述第2記憶部之間，且以如下方式進行調節，即，於藉由上述第1讀出電路將上述第1訊號讀出至上述第1訊號線時，使自上述基準電流源流至上述第2記憶部之電流變得小於未藉由上述第1讀出電路將上述第1訊號讀出至上述第1訊號線時；上述第2記憶電路具有第2調節部，該第2調節部設置於上述第2供給部與上述第4記憶部之間，且以如下方式進行調節，即，於藉由上述第2讀出電路將上述第2訊號讀出至上述第2訊號線時，使自上述基準電流源流至上述第4記憶部之電流變得小於未藉由上述第2讀出電路將上述第2訊號讀出至上述第2訊號線時。
(14)於如(12)或(13)之攝影元件中，上述第1記憶電路係於藉由第1讀出電路將上述第1訊號讀出至上述第1訊號線時，將基於來自上述基準電流源之電流之電壓記憶至上述第1記憶部，上述第2記憶電路係於藉由上述第2讀出電路將上述第2訊號讀出至上述第2訊號線時，將基於來自上述基準電流源之電流之電壓記憶至上述第4記憶部。
(15)於如(12)至(14)之攝影元件中，上述第3記憶部係於將基於 來自上述基準電流源之電流之電壓記憶至上述第1記憶部之後，記憶基於來自上述基準電流源之電流之電壓。
(16)於如(9)至(15)之攝影元件中，上述第1電流源具有第1電晶體，該第1電晶體包含連接於上述第1訊號線之第1汲極部、以及連接於上述第1記憶電路及上述第1汲極部之第1閘極部，上述第2電流源具有第2電晶體，該第2電晶體包含連接於上述第2訊號線之第2汲極部、以及連接於上述第2記憶電路及上述第2汲極部之第2閘極部。
(17)於如(12)至(15)之攝影元件中，上述第1記憶部、上述第2記憶部、上述第1供給部及上述第2供給部設置於與設置有上述第1讀出電路及上述第2讀出電路之第1半導體基板不同之第2半導體基板。
(18)於如(17)之攝影元件中，上述第1半導體基板係藉由上述第2半導體基板而積層。
(19)一種攝影裝置，其具備如(9)至(18)之攝影元件。
以下優先權基礎申請案之揭示內容係作為引用文而併入至本文中。
日本專利申請案2015年第195279號(2015年9月30日申請)

Claims (34)

  1. 一種攝影元件，其具備：讀出電路，其將藉由經光電轉換而成之電荷而產生之訊號讀出至訊號線；保持電路，其保持基於來自電源電路之電流之電壓；以及電流源，其係包含具有連接於上述訊號線之汲極部、以及連接於上述保持電路及上述汲極部之閘極部的電晶體之電流源，且將藉由保持於上述保持電路之電壓而產生之電流供給至上述訊號線。
  2. 如申請專利範圍第1項之攝影元件，其中，上述保持電路具有：第1保持部，其保持基於來自上述電源電路之電流之電壓；供給部，其供給藉由保持於上述第1保持部之電壓而產生之電流；及第2保持部，其保持基於自上述供給部供給之電流之電壓；上述電流源將藉由保持於上述第2保持部之電壓而產生之電流供給至上述訊號線。
  3. 如申請專利範圍第2項之攝影元件，其中，上述保持電路具有控制部，該控制部係設置於上述供給部與上述第2保持部之間，且以如下方式進行控制，即，於藉由上述讀出電路將上述訊號讀出至上述訊號線時，使自上述電源電路流至上述第1保持部之電流變得小於未藉由上述讀出電路將上述訊號讀出至上述訊號線時。
  4. 如申請專利範圍第2項之攝影元件，其中，上述保持電路係於藉由上述讀出電路將上述訊號讀出至上述訊號線時，將基於來自上述電源電路之電流之電壓保持於上述第1保持部。
  5. 如申請專利範圍第2項之攝影元件，其中，上述第1保持部及上述供給部設置於與設置有上述讀出電路之第1半導體基板不同之第2半導體基板。
  6. 如申請專利範圍第5項之攝影元件，其中，上述第1半導體基板係藉由上述第2半導體基板而積層。
  7. 一種攝影元件，其具備：第1讀出電路，其將藉由經光電轉換而成之電荷而產生之第1訊號讀出至第1訊號線；第2讀出電路，其將藉由經光電轉換而成之電荷而產生之第2訊號讀出至第2訊號線；第1保持電路，其保持基於來自電源電路之電流之電壓；第2保持電路，其保持基於來自上述電源電路之電流之電壓；第1電流源，其係包含具有連接於上述第1訊號線之第1汲極部、以及連接於上述第1保持電路及上述第1汲極部之第1閘極部的第1電晶體之電流源，且將藉由保持於上述第1保持電路之電壓而產生之電流供給至上述第1訊號線；以及第2電流源，其係包含具有連接於上述第2訊號線之第2汲極部、以及連接於上述第2保持電路及上述第2汲極部之第2閘極部的第2電晶體之電流源，且將藉由保持於上述第2保持電路之電壓而產生之電流供給至上述第2訊號線。
  8. 如申請專利範圍第7項之攝影元件，其中，上述第2保持電路係於將基於來自上述電源電路之電流之電壓保持於上述第1保持電路之後，保持基於來自上述電源電路之電流之電壓。
  9. 如申請專利範圍第7項之攝影元件，其中，上述第1保持電路具有第1控制部，該第1控制部係以如下方式進行控制，即，於藉由上述第1讀出電路將上述第1訊號讀出至上述第1訊號線時，使來自上述電源電路之電流變得小於未藉由上述第1讀出電路將上述第1訊號讀出至上述第1訊號線時；上述第2保持電路具有第2控制部，該第2控制部係以如下方式進行控制，即，於藉由上述第2讀出電路將上述第2訊號讀出至上述第2訊號線時，使來自上述電源電路之電流變得小於未藉由上述第2讀出電路將上述第2訊號讀出至上述第2訊號線時。
  10. 如申請專利範圍第7項之攝影元件，其中，上述第1保持電路具有：第1保持部，其保持基於來自上述電源電路之電流之電壓；第1供給部，其輸出藉由記憶於上述第1保持部之電壓而產生之電流；及第2保持部，其保持基於自上述第1供給部供給之電流之電壓；上述第2保持電路具有：第3保持部，其保持基於來自上述電源電路之電流之電壓；第2供給部，其輸出藉由記憶於上述第3保持部之電壓而產生之電流；及第4保持部，其保持基於自上述第2供給部供給之電流之電壓；且上述第1電流源將藉由保持於上述第2保持部之電壓而產生之電流供給至上述第1訊號線；上述第2電流源將藉由保持於上述第4保持部之電壓而產生之電流供給至上述第2訊號線。
  11. 如申請專利範圍第10項之攝影元件，其中，上述第1保持電路具有第1控制部，該第1控制部設置於上述第1供給部與上述第2保持部之間，且以如下方式進行控制，即，於藉由上述第1讀出電路將上述第1訊號讀出至上述第1訊號線時，使自上述電源電路流至上述第2保持部之電流變得小於未藉由上述第1讀出電路將上述第1訊號讀出至上述第1訊號線時；上述第2保持電路具有第2控制部，該第2控制部設置於上述第2供給部與上述第4保持部之間，且以如下方式進行控制，即，於藉由上述第2讀出電路將上述第2訊號讀出至上述第2訊號線時，使自上述電源電路流至上述第4保持部之電流變得小於未藉由上述第2讀出電路將上述第2訊號讀出至上述第2訊號線時。
  12. 如申請專利範圍第10項之攝影元件，其中，上述第1保持電路係於藉由上述第1讀出電路將上述第1訊號讀出至上述第1訊號線時，將基於來自上述電源電路之電流之電壓保持於上述第1保持部；上述第2保持電路係於藉由上述第2讀出電路將上述第2訊號讀出至上述第2訊號線時，將基於來自上述電源電路之電流之電壓保持於上述第4保持部。
  13. 如申請專利範圍第10項之攝影元件，其中，上述第3保持部係於將基於來自上述電源電路之電流之電壓保持於上述第1保持部之後，保持基於來自上述電源電路之電流之電壓。
  14. 如申請專利範圍第10項之攝影元件，其中，上述第1保持部、上述第2保持部、上述第1供給部及上述第2供給部設置於與設置有上述第1讀出電路及上述第2讀出電路之第1半導體基板不同之第2半導體基板。
  15. 如申請專利範圍第14項之攝影元件，其中，上述第1半導體基板係藉由上述第2半導體基板而積層。
  16. 一種攝影元件，具備：光電轉換部，其將光轉換成電荷；輸出部，其輸出藉由被上述光電轉換部轉換後之電荷所產生之訊號；保持電路，其保持基於來自電源電路之電流之電壓；以及電流源，其係包含具有連接於上述輸出部之汲極部、以及連接於上述保持電路及上述汲極部之閘極部的電晶體之電流源，且將藉由保持於上述保持電路之電壓而產生之電流供給至上述輸出部。
  17. 如申請專利範圍第16項之攝影元件，其中，上述保持電路具有：第1保持部，其保持基於來自上述電源電路之電流之電壓；供給部，其供給藉由保持於上述第1保持部之電壓而產生之電流；及第2保持部，其保持基於自上述供給部供給之電流之電壓；上述電流源將藉由保持於上述第2保持部之電壓而產生之電流供給至上述輸出部。
  18. 如申請專利範圍第17項之攝影元件，其中，上述保持電路具有控制部，該控制部係設置於上述供給部與上述第2保持部之間，且以如下方式進行控制，即，於自上述輸出部輸出上述訊號時，使自上述電源電路流至上述第1保持部之電流變得小於未自上述輸出部輸出上述訊號時。
  19. 如申請專利範圍第17項之攝影元件，其中，上述保持電路係於自上述輸出部輸出上述訊號時，將基於來自上述電源電路之電流之電壓保持於上述第1保持部。
  20. 如申請專利範圍第17項之攝影元件，其中，上述第1保持部及上述供給部設置於與設置有上述光電轉換部及上述輸出部之第1半導體基板不同之第2半導體基板。
  21. 如申請專利範圍第20項之攝影元件，其中，上述第1半導體基板係藉由上述第2半導體基板而積層。
  22. 一種攝影裝置，其具備如申請專利範圍第1至21項中任一項之攝影元件。
  23. 一種電子機器，其具備：電子電路，其具有多個電子零件；保持電路，其保持基於來自電源電路之電流之電壓；以及電流源，其係包含具有連接於上述電子電路之汲極部、以及連接於上述保持電路及上述汲極部之閘極部的電晶體之電流源，且將藉由保持於上述保持電路之電壓而產生之電流供給至上述電子電路。
  24. 如申請專利範圍第23項之電子機器，其具備第1控制部及第2控制部，該等第1控制部及第2控制部設置於上述電源電路與上述保持電路之間，且控制自上述電源電路至上述保持電路之間之電性連接；且上述保持電路與上述汲極部係經由上述第1控制部而連接；且上述電源電路與上述第1控制部係經由上述第2控制部而連接。
  25. 如申請專利範圍第23項之電子機器，其中，上述保持電路具有：第1保持部，其保持基於來自上述電源電路之電流之電壓；供給部，其供給藉由保持於上述第1保持部之電壓而產生之電流；及第2保持部，其保持基於自上述供給部供給之電流之電壓；上述電流源將藉由保持於上述第2保持部之電壓而產生之電流供給至上述電子電路。
  26. 如申請專利範圍第25項之電子機器，其中，上述保持電路係於上述電子電路進行動作時，將基於來自上述電源電路之電流之電壓保持於上述第1保持部。
  27. 如申請專利範圍第23項之電子機器，其中，上述電源電路包含供給電流值不同之電流之多個電流源電路；上述保持電路保持基於來自上述多個電流源電路中之所選擇之電流源電路之電流之電壓。
  28. 如申請專利範圍第23項之電子機器，其具備第3控制部，該第3控制部禁止上述電流源對上述電子電路之電流供給動作。
  29. 如申請專利範圍第28項之電子機器，其中，上述第3控制部連接於接地。
  30. 如申請專利範圍第23項之電子機器，其中，上述電流源係藉由包含上述電晶體之多個電晶體以疊接連接而構成。
  31. 如申請專利範圍第25項之電子機器，其中，上述第1保持部及上述供給部設置於與設置有上述電子電路之第1半導體基板不同之第2半導體基板。
  32. 如申請專利範圍第31項之電子機器，其中，上述第1半導體基板係藉由上述第2半導體基板而積層。
  33. 如申請專利範圍第23項之電子機器，其中，上述電子電路係讀出藉由經光電轉換而成之電荷而產生之訊號之讀出電路。
  34. 如申請專利範圍第23項之電子機器，其中，上述電子電路係構成將類比訊號轉換成數位訊號之轉換部之比較器。
TW105131633A 2015-09-30 2016-09-30 攝影元件、攝影裝置、及電子機器 TWI652948B (zh)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
JPJP2015-195279 2015-09-30
JP2015195279 2015-09-30
PCT/JP2016/078478 WO2017057373A1 (ja) 2015-09-30 2016-09-27 撮像素子、撮像装置、および電子機器
??PCT/JP2016/078478 2016-09-27

Publications (2)

Publication Number Publication Date
TW201722140A TW201722140A (zh) 2017-06-16
TWI652948B true TWI652948B (zh) 2019-03-01

Family

ID=58427638

Family Applications (2)

Application Number Title Priority Date Filing Date
TW108102030A TWI736827B (zh) 2015-09-30 2016-09-30 攝影元件、攝影裝置、及電子機器
TW105131633A TWI652948B (zh) 2015-09-30 2016-09-30 攝影元件、攝影裝置、及電子機器

Family Applications Before (1)

Application Number Title Priority Date Filing Date
TW108102030A TWI736827B (zh) 2015-09-30 2016-09-30 攝影元件、攝影裝置、及電子機器

Country Status (6)

Country Link
US (4) US10554916B2 (zh)
EP (1) EP3358829B1 (zh)
JP (3) JP6551532B2 (zh)
CN (2) CN108141553B (zh)
TW (2) TWI736827B (zh)
WO (1) WO2017057373A1 (zh)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP3358832B1 (en) * 2015-09-30 2020-10-21 Nikon Corporation Image-capturing element and image-capturing device
CN108141553B (zh) * 2015-09-30 2020-10-30 株式会社尼康 摄像元件、摄像装置及电子设备
JP2019153946A (ja) * 2018-03-05 2019-09-12 ソニーセミコンダクタソリューションズ株式会社 撮像素子、電子機器
JP7474123B2 (ja) 2020-06-15 2024-04-24 キヤノン株式会社 光電変換装置、光電変換システム及び移動体
JP2022169083A (ja) * 2021-04-27 2022-11-09 ソニーセミコンダクタソリューションズ株式会社 固体撮像装置およびその駆動方法、並びに電子機器

Family Cites Families (22)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4349232B2 (ja) * 2004-07-30 2009-10-21 ソニー株式会社 半導体モジュール及びｍｏｓ型固体撮像装置
JP4661212B2 (ja) * 2004-12-27 2011-03-30 ソニー株式会社 物理情報取得方法および物理情報取得装置並びに半導体装置
DE102007036973A1 (de) * 2007-02-24 2008-09-04 Fraunhofer-Gesellschaft zur Förderung der angewandten Forschung e.V. Pixelzelle, Verfahren zum Betreiben einer Pixelzelle, Verfahren zum Bestimmen einer Position eines Maximums einer Hüllkurve eines analogen amplituden-modulierten Signals, Vorrichtung zum Bestimmen einer Ladungsmenge, Vorrichtung und Verfahren zum Bestimmen einer Ladungsmenge auf einem kapazitiven Element, Vorrichtung und Verfahren und Setzen eines Schaltungsknotens auf eine vorbestimmte Spannung, Vorrichtung und Verfahren zum ladungsbasierten analog-/digital-Wandeln und Vorrichtung und Verfahren zur ladungsbasierten Signalverarbeitung
US8269838B2 (en) * 2007-09-05 2012-09-18 Tohoku University Solid-state image sensor and imaging device
US7569803B2 (en) * 2007-10-04 2009-08-04 Aptina Imaging Corporation Biasing apparatus, systems, and methods
JP2009290628A (ja) * 2008-05-30 2009-12-10 Olympus Corp 固体撮像装置
US8659682B2 (en) * 2008-05-30 2014-02-25 Olympus Corporation Solid-state imaging apparatus
JP4835710B2 (ja) * 2009-03-17 2011-12-14 ソニー株式会社 固体撮像装置、固体撮像装置の製造方法、固体撮像装置の駆動方法、及び電子機器
JP5251702B2 (ja) * 2009-04-24 2013-07-31 ソニー株式会社 Ｄａ変換装置、固体撮像素子、およびカメラシステム
CN102474574B (zh) 2009-07-30 2015-10-21 浜松光子学株式会社 固体摄像装置
JP5802432B2 (ja) * 2011-05-18 2015-10-28 オリンパス株式会社 固体撮像装置、撮像装置および信号読み出し方法
JP5856392B2 (ja) 2011-06-06 2016-02-09 キヤノン株式会社 固体撮像装置およびカメラ
US8952311B2 (en) * 2011-07-22 2015-02-10 Aptina Imaging Corporation Imaging systems with column current mirror circuitry
JP6037178B2 (ja) * 2011-12-14 2016-12-07 パナソニックＩｐマネジメント株式会社 固体撮像装置及び撮像装置
US9270906B2 (en) * 2012-05-02 2016-02-23 Semiconductor Components Industries, Llc Exposure time selection using stacked-chip image sensors
JP2015023391A (ja) * 2013-07-18 2015-02-02 株式会社ニコン 固体撮像装置
TWI659652B (zh) 2013-08-05 2019-05-11 新力股份有限公司 攝像裝置、電子機器
JP6098437B2 (ja) * 2013-08-27 2017-03-22 株式会社ニコン 固体撮像素子及び撮像装置
JPWO2016151837A1 (ja) * 2015-03-26 2018-01-18 オリンパス株式会社 固体撮像装置
JP6407083B2 (ja) * 2015-03-30 2018-10-17 キヤノン株式会社 光電変換装置、および、光電変換システム
US10742920B2 (en) * 2015-09-30 2020-08-11 Nikon Corporation Image sensor, image-capturing apparatus, and electronic device
CN108141553B (zh) * 2015-09-30 2020-10-30 株式会社尼康 摄像元件、摄像装置及电子设备

Also Published As

Publication number Publication date
CN108141553A (zh) 2018-06-08
EP3358829A1 (en) 2018-08-08
US11812172B2 (en) 2023-11-07
JP2021093768A (ja) 2021-06-17
JP6551532B2 (ja) 2019-07-31
US20230396894A1 (en) 2023-12-07
US10554916B2 (en) 2020-02-04
US11800252B2 (en) 2023-10-24
CN112218015B (zh) 2024-02-23
TW201921915A (zh) 2019-06-01
EP3358829A4 (en) 2019-03-13
JP2019195213A (ja) 2019-11-07
TW201722140A (zh) 2017-06-16
US20220210356A1 (en) 2022-06-30
US20180316883A1 (en) 2018-11-01
US20200036921A1 (en) 2020-01-30
JP7156424B2 (ja) 2022-10-19
TWI736827B (zh) 2021-08-21
JP6849019B2 (ja) 2021-03-24
JPWO2017057373A1 (ja) 2018-07-19
CN112218015A (zh) 2021-01-12
CN108141553B (zh) 2020-10-30
EP3358829B1 (en) 2020-09-09
WO2017057373A1 (ja) 2017-04-06

Similar Documents

Publication Publication Date Title
TWI652948B (zh) 攝影元件、攝影裝置、及電子機器
US20150009380A1 (en) Photoelectric conversion apparatus and photoelectric conversion system
US20230292018A1 (en) Image sensor and image-capturing device
US9559641B2 (en) Current mirror, control method, and image sensor
JP2021048588A (ja) 電圧供給回路
JP6796776B2 (ja) 電圧供給回路
JP6834809B2 (ja) 撮像装置および撮像方法