JP6834809B2 - 撮像装置および撮像方法 - Google Patents
撮像装置および撮像方法 Download PDFInfo
- Publication number
- JP6834809B2 JP6834809B2 JP2017125516A JP2017125516A JP6834809B2 JP 6834809 B2 JP6834809 B2 JP 6834809B2 JP 2017125516 A JP2017125516 A JP 2017125516A JP 2017125516 A JP2017125516 A JP 2017125516A JP 6834809 B2 JP6834809 B2 JP 6834809B2
- Authority
- JP
- Japan
- Prior art keywords
- signal
- output
- photoelectric conversion
- pixel
- pixels
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000003384 imaging method Methods 0.000 title claims description 25
- 238000006243 chemical reaction Methods 0.000 claims description 141
- 230000003321 amplification Effects 0.000 claims description 139
- 238000003199 nucleic acid amplification method Methods 0.000 claims description 139
- 238000012546 transfer Methods 0.000 claims description 21
- 230000007704 transition Effects 0.000 claims description 18
- 239000011159 matrix material Substances 0.000 claims description 4
- 230000000875 corresponding effect Effects 0.000 description 27
- 238000010586 diagram Methods 0.000 description 14
- 230000003071 parasitic effect Effects 0.000 description 10
- 238000000034 method Methods 0.000 description 7
- 238000012986 modification Methods 0.000 description 6
- 230000004048 modification Effects 0.000 description 6
- 239000003086 colorant Substances 0.000 description 5
- 101150082606 VSIG1 gene Proteins 0.000 description 2
- 230000002596 correlated effect Effects 0.000 description 2
- 238000013461 design Methods 0.000 description 2
- 238000012545 processing Methods 0.000 description 2
- 238000005070 sampling Methods 0.000 description 2
- 230000003139 buffering effect Effects 0.000 description 1
- 238000009792 diffusion process Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 230000005611 electricity Effects 0.000 description 1
- 230000004043 responsiveness Effects 0.000 description 1
- 238000005096 rolling process Methods 0.000 description 1
- 238000004904 shortening Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
- H01L27/144—Devices controlled by radiation
- H01L27/146—Imager structures
- H01L27/14601—Structural or functional details thereof
- H01L27/14609—Pixel-elements with integrated switching, control, storage or amplification elements
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
- H04N25/70—SSIS architectures; Circuits associated therewith
- H04N25/71—Charge-coupled device [CCD] sensors; Charge-transfer registers specially adapted for CCD sensors
- H04N25/745—Circuitry for generating timing or clock signals
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N23/00—Cameras or camera modules comprising electronic image sensors; Control thereof
- H04N23/50—Constructional details
- H04N23/54—Mounting of pick-up tubes, electronic image sensors, deviation or focusing coils
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
- H04N25/40—Extracting pixel data from image sensors by controlling scanning circuits, e.g. by modifying the number of pixels sampled or to be sampled
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
- H04N25/70—SSIS architectures; Circuits associated therewith
- H04N25/701—Line sensors
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
- H04N25/70—SSIS architectures; Circuits associated therewith
- H04N25/76—Addressed sensors, e.g. MOS or CMOS sensors
- H04N25/766—Addressed sensors, e.g. MOS or CMOS sensors comprising control or output lines used for a plurality of functions, e.g. for pixel output, driving, reset or power
Description
例えば図9に示す構成のように、同じタイミングでリセット信号Vrstまたはシグナル信号Vsigを出力する複数の画素18(光電変換部1)は、互いに異なる増幅段3に接続され、かつ、順番に隣接して配置されてもよい。図9の例では、光電変換部1−a、1−d、1−gは増幅段3−cに接続され、光電変換部1−b、1−eは増幅段3−dに接続され、光電変換部1−c、1−fは増幅段3−eに接続される。これにより、互いに隣接する光電変換部1−a〜1−c(「第1の画素群」と称する)の各々は同時に信号の読み出しを行うことができる。同様に、光電変換部1−d〜1−f(「第2の画素群」と称する)の各々も同時に信号の読み出しを行うことができる。つまり、並列処理が可能になるので、高速な読み出しが可能となる。この例では、同時に読み出し可能な画素は隣接して配置されるので、読み出し順と画素順を揃えることができる。これにより、読み出しタイミングが異なることによる隣接画素間の差を小さくすることができる。
上述したように、複数の画素18はマトリクス状に配列される構成の下、例えば制御部5は、同列の画素18(光電変換部1)は、全て同じタイミングでリセット信号Vrstまたはシグナル信号Vsigを出力させる制御を行うこともできる。例えば図10の例では、同列の光電変換部1−R−a、1−G−a、1−B−aは、それぞれ異なる増幅段3に接続され、共通の制御信号(SL−1等)によって動作する。他の列についても同様である。また、図10の例では、光電変換部1−R−a、1−R−d、1−R−gは共通の増幅段3−R−aに接続されるブロックを構成し、光電変換部1−R−b、1−R−eは共通の増幅段3−R−bに接続されるブロックを構成し、光電変換部1−R−c、1−R−fは共通の増幅段3−R−cに接続されるブロックを構成する。同様に、光電変換部1−G−a、1−G−d、1−G−gは共通の増幅段3−G−aに接続されるブロックを構成し、光電変換部1−G−b、1−G−eは共通の増幅段3−G−bに接続されるブロックを構成し、光電変換部1−G−c、1−G−fは共通の増幅段3−G−cに接続されるブロックを構成する。同様に、光電変換部1−B−a、1−B−d、1−B−gは共通の増幅段3−B−aに接続されるブロックを構成し、光電変換部1−B−b、1−B−eは共通の増幅段3−B−bに接続されるブロックを構成し、光電変換部1−B−c、1−B−fは共通の増幅段3−B−cに接続されるブロックを構成する。各ブロックの駆動方法については上述の実施形態と同様である。
制御部5は、制御信号ACTV1をより細かく制御することができる。例えば制御部5は、光電変換部1に含まれる画素18のリセット信号Vrstをソースフォロワ素子14のソース端子から増幅段3へ出力させた後、該画素18のシグナル信号Vsigをソースフォロワ素子14のソース端子から増幅段3へ出力させるまでの間は、該光電変換部1に含まれるソースフォロワ素子駆動回路13をオフ状態に遷移させてもよい。図11は、本変形例のタイミングチャートの一例を示す図である。上述の実施形態では、制御部5は、ある画素18のリセット信号Vrstを出力させた後、該画素のシグナル信号Vsigを出力させるまでの期間、ソースフォロワ素子駆動回路13を制御する制御信号ACTV1はハイレベルに維持していたが(図5参照)、図11の例では、該期間における制御信号ACTV1のレベルをローレベルに制御する。これにより、さらに消費電流を抑えることが可能になる。
2 出力線
3 増幅段
4 出力線
5 制御部
6 出力回路
10 リセット素子
11 転送素子
12 光電変換素子
13 ソースフォロワ素子駆動回路
14 ソースフォロワ素子
15 セレクトスイッチ
16 FD
17 制御スイッチ
21 寄生抵抗
22 寄生容量
30 増幅素子駆動回路
31 制御スイッチ
100 光電変換エリア
Claims (12)
- それぞれが、受光した光量に応じた電気信号を出力する光電変換素子を少なくとも含む複数の画素と、
前記複数の画素の各々の出力を増幅する増幅段と、
前記複数の画素の各々をオーバラップさせながら順次に駆動し、前記複数の画素に含まれる第1の画素から、画素をリセットするためのリセット電圧に応じた電気信号を示すリセット信号を前記増幅段へ出力させてから、前記第1の画素に含まれる前記光電変換素子で受光した光量に応じた電気信号を示すシグナル信号を前記増幅段へ出力させるまでの間に、前記第1の画素とは異なる第2の画素の前記リセット信号または前記シグナル信号を前記増幅段へ出力させる制御を行う制御部と、を備え、
前記複数の画素の各々は、
前記光電変換素子と、
前記光電変換素子から出力された電気信号を転送するための転送素子と、
前記転送素子から転送された電気信号を保持するための容量素子と、
前記容量素子からゲートに入力される電気信号に応じた電気信号をソース端子から出力するソースフォロワ素子と、
前記容量素子の電圧を前記リセット電圧に設定するためのリセット素子と、を含み、
前記複数の画素と1対1に対応し、かつ、それぞれが対応する画素を含む複数の光電変換部の各々は、
前記ソースフォロワ素子を駆動する電流を供給するソースフォロワ素子駆動回路と、
前記ソースフォロワ素子のソース端子からの出力を前記増幅段へ供給するか否かを切り替えるための接続素子と、をさらに含み、
前記制御部は、
前記光電変換部に含まれる前記接続素子をオン状態に遷移させる前に、該光電変換部に含まれる前記ソースフォロワ素子駆動回路をオン状態に遷移させる、
撮像装置。 - 前記転送素子は、前記光電変換素子と前記容量素子との間に介在するスイッチ素子であり、
前記リセット素子は、前記リセット電圧となる固定電圧が供給される電源線と、前記容量素子との間に介在するスイッチ素子であり、
前記ソースフォロワ素子駆動回路は、前記ソースフォロワ素子のソース端子と、接地電圧が供給される接地線との間に介在するスイッチ素子であり、
前記接続素子は、前記ソースフォロワ素子のソース端子と前記増幅段との間に介在するスイッチ素子であり、
前記制御部は、
各前記光電変換部をオーバラップさせながら順次に駆動し、
前記光電変換部に含まれる画素の前記リセット信号を前記ソースフォロワ素子のソース端子から前記増幅段へ出力させる場合は、前記転送素子をオフ状態、前記リセット素子をオン状態、前記ソースフォロワ素子駆動回路をオン状態、前記接続素子をオン状態に遷移させ、
前記光電変換部に含まれる画素の前記リセット信号を前記ソースフォロワ素子のソース端子から前記増幅段へ出力させた後、該光電変換部に含まれる画素の前記シグナル信号を前記ソースフォロワ素子のソース端子から前記増幅段へ出力させる場合は、前記転送素子をオン状態、前記リセット素子をオフ状態、前記ソースフォロワ素子駆動回路をオン状態、前記接続素子をオン状態に遷移させる、
請求項1に記載の撮像装置。 - 前記制御部は、
前記第1の画素に対応する前記ソースフォロワ素子駆動回路がオン状態に遷移する期間と、前記第2の画素に対応する前記ソースフォロワ素子駆動回路がオン状態に遷移する期間とを、オーバラップさせる、
請求項2に記載の撮像装置。 - 前記制御部は、
前記光電変換部に含まれる画素の前記リセット信号を前記ソースフォロワ素子のソース端子から前記増幅段へ出力させた後、該光電変換部に含まれる画素の前記シグナル信号を前記ソースフォロワ素子のソース端子から前記増幅段へ出力させるまでの間は、前記光電変換部に含まれる前記ソースフォロワ素子駆動回路をオフ状態に遷移させる、
請求項1乃至3のうちの何れか1項に記載の撮像装置。 - 同じタイミングで前記リセット信号または前記シグナル信号を出力する複数の画素は、互いに異なる前記増幅段に接続され、かつ、順番に隣接して配置される、
請求項1乃至4のうちの何れか1項に記載の撮像装置。 - 前記複数の画素はマトリクス状に配列され、
前記制御部は、
同列の画素は、全て同じタイミングで前記リセット信号または前記シグナル信号を出力させる制御を行う、
請求項1乃至5のうちの何れか1項に記載の撮像装置。 - 前記増幅段は、
前記光電変換部に含まれる画素の出力に応じて増幅させた電気信号を出力する増幅素子と、
前記増幅素子を駆動する電流を制御するとともに、前記増幅素子の出力端子と、接地電圧が供給される接地線との間に介在するスイッチ素子である増幅素子駆動回路と、を含む、
請求項1に記載の撮像装置。 - 前記制御部は、
前記増幅段に対応する複数の画素のうち最初に駆動する画素から前記リセット信号が出力される前に、前記増幅段に含まれる前記増幅素子駆動回路をオン状態に遷移させる、
請求項7に記載の撮像装置。 - それぞれが複数の画素の集合を示す複数の画素群と1対1に対応する複数の前記増幅段が設けられ、
前記制御部は、
前記複数の画素群ごとに順番に、前記画素群に含まれる前記第1の画素の前記リセット信号を、前記画素群に対応する前記増幅段へ出力させてから前記シグナル信号を該増幅段へ出力させるまでの間に、前記画素群に含まれる前記第2の画素の前記リセット信号または前記シグナル信号を該増幅段へ出力させ、
各前記増幅段に含まれる前記増幅素子駆動回路をオン状態に遷移させる期間をオーバラップさせる、
請求項7または8に記載の撮像装置。 - それぞれが、受光した光量に応じた電気信号を出力する光電変換素子を少なくとも含む複数の画素と、
前記複数の画素の各々の出力を増幅する増幅段と、
前記複数の画素の各々をオーバラップさせながら順次に駆動し、前記複数の画素に含まれる第1の画素から、画素をリセットするためのリセット電圧に応じた電気信号を示すリセット信号を前記増幅段へ出力させてから、前記第1の画素に含まれる前記光電変換素子で受光した光量に応じた電気信号を示すシグナル信号を前記増幅段へ出力させるまでの間に、前記第1の画素とは異なる第2の画素の前記リセット信号または前記シグナル信号を前記増幅段へ出力させる制御を行う制御部と、を備え、
前記複数の画素はマトリクス状に配列され、
前記制御部は、
同列の画素は、全て同じタイミングで前記リセット信号または前記シグナル信号を出力させる制御を行う、
撮像装置。 - それぞれが、受光した光量に応じた電気信号を出力する光電変換素子を少なくとも含む複数の画素と、
前記複数の画素の各々の出力を増幅する増幅段と、
制御部と、を備え、
前記複数の画素の各々は、
前記光電変換素子と、
前記光電変換素子から出力された電気信号を転送するための転送素子と、
前記転送素子から転送された電気信号を保持するための容量素子と、
前記容量素子からゲートに入力される電気信号に応じた電気信号をソース端子から出力するソースフォロワ素子と、
前記容量素子の電圧をリセット電圧に設定するためのリセット素子と、を含み、
前記複数の画素と1対1に対応し、かつ、それぞれが対応する画素を含む複数の光電変換部の各々は、
前記ソースフォロワ素子を駆動する電流を供給するソースフォロワ素子駆動回路と、
前記ソースフォロワ素子のソース端子からの出力を前記増幅段へ供給するか否かを切り替えるための接続素子と、をさらに含む、
撮像装置による撮像方法であって、
前記複数の画素の各々をオーバラップさせながら順次に駆動し、前記複数の画素に含まれる第1の画素から、画素をリセットするための前記リセット電圧に応じた電気信号を示すリセット信号が前記増幅段へ出力されてから、前記第1の画素に含まれる前記光電変換素子で受光した光量に応じた電気信号を示すシグナル信号が前記増幅段へ出力されるまでの間に、前記第1の画素とは異なる第2の画素の前記リセット信号または前記シグナル信号を前記増幅段へ出力させる制御を行う制御ステップを含み、
前記制御ステップは、
前記光電変換部に含まれる前記接続素子をオン状態に遷移させる前に、該光電変換部に含まれる前記ソースフォロワ素子駆動回路をオン状態に遷移させる、
撮像方法。 - それぞれが、受光した光量に応じた電気信号を出力する光電変換素子を少なくとも含む複数の画素と、
前記複数の画素の各々の出力を増幅する増幅段と、
制御部と、を備え、
前記複数の画素がマトリクス状に配列される撮像装置による撮像方法であって、
前記複数の画素の各々をオーバラップさせながら順次に駆動し、前記複数の画素に含まれる第1の画素から、画素をリセットするためのリセット電圧に応じた電気信号を示すリセット信号が前記増幅段へ出力されてから、前記第1の画素に含まれる前記光電変換素子で受光した光量に応じた電気信号を示すシグナル信号が前記増幅段へ出力されるまでの間に、前記第1の画素とは異なる第2の画素の前記リセット信号または前記シグナル信号を前記増幅段へ出力させる制御を行う制御ステップを含み、
前記制御ステップは、
同列の画素は、全て同じタイミングで前記リセット信号または前記シグナル信号を出力させる制御を行う、
撮像方法。
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2017125516A JP6834809B2 (ja) | 2017-06-27 | 2017-06-27 | 撮像装置および撮像方法 |
US16/018,629 US10516844B2 (en) | 2017-06-27 | 2018-06-26 | Image capturing device and image capturing method |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2017125516A JP6834809B2 (ja) | 2017-06-27 | 2017-06-27 | 撮像装置および撮像方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2019009691A JP2019009691A (ja) | 2019-01-17 |
JP6834809B2 true JP6834809B2 (ja) | 2021-02-24 |
Family
ID=64693822
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2017125516A Active JP6834809B2 (ja) | 2017-06-27 | 2017-06-27 | 撮像装置および撮像方法 |
Country Status (2)
Country | Link |
---|---|
US (1) | US10516844B2 (ja) |
JP (1) | JP6834809B2 (ja) |
Family Cites Families (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7616231B2 (en) * | 2005-01-06 | 2009-11-10 | Goodrich Corporation | CMOS active pixel sensor with improved dynamic range and method of operation for object motion detection |
JP5104098B2 (ja) * | 2007-07-27 | 2012-12-19 | 株式会社ニコン | 固体撮像装置 |
JP2010245891A (ja) * | 2009-04-07 | 2010-10-28 | Olympus Imaging Corp | 撮像装置および撮像方法 |
JP2012248953A (ja) * | 2011-05-25 | 2012-12-13 | Olympus Corp | 固体撮像装置、撮像装置、および信号読み出し方法 |
JP6132583B2 (ja) * | 2012-02-29 | 2017-05-24 | キヤノン株式会社 | 光電変換装置 |
JP2015106908A (ja) | 2013-12-03 | 2015-06-08 | 株式会社リコー | カラム読出し回路および固体撮像装置 |
JP6225682B2 (ja) * | 2013-12-11 | 2017-11-08 | 株式会社リコー | 撮像素子、画像読取装置及び画像形成装置 |
JP6274904B2 (ja) | 2014-02-25 | 2018-02-07 | キヤノン株式会社 | 固体撮像装置及び撮像システム |
JP6555609B2 (ja) | 2015-04-24 | 2019-08-07 | Tianma Japan株式会社 | イメージセンサ |
-
2017
- 2017-06-27 JP JP2017125516A patent/JP6834809B2/ja active Active
-
2018
- 2018-06-26 US US16/018,629 patent/US10516844B2/en not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2019009691A (ja) | 2019-01-17 |
US20180376095A1 (en) | 2018-12-27 |
US10516844B2 (en) | 2019-12-24 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US10681294B2 (en) | Solid-state imaging device and camera system | |
JP4818018B2 (ja) | 光電変換装置及びそれを用いた撮像システム | |
US9241117B2 (en) | Image pickup apparatus | |
JP5224942B2 (ja) | 固体撮像装置 | |
US8605182B2 (en) | Driving method of solid-state imaging apparatus with successive clamping | |
JP5717561B2 (ja) | イメージセンサのカラム回路およびピクセルビニング回路 | |
US11812172B2 (en) | Image sensor, image-capturing apparatus and electronic device | |
JP2015159463A (ja) | 固体撮像装置及び撮像システム | |
US9118858B2 (en) | Image pickup apparatus, image pickup system and driving method of image pickup apparatus | |
US20090079856A1 (en) | Solid-state imaging device and driving method therefor | |
US9241119B2 (en) | Image pickup apparatus, method of driving image pickup apparatus, and image pickup system | |
JPWO2015111371A1 (ja) | 固体撮像装置及び撮像装置 | |
JP6834809B2 (ja) | 撮像装置および撮像方法 | |
JP2017005393A (ja) | 撮像装置、および、撮像システム | |
US8520109B2 (en) | Solid-state image pickup apparatus and image pickup system | |
JP2013090036A (ja) | 撮像装置および内視鏡装置 | |
JP5177198B2 (ja) | 物理情報取得方法および物理情報取得装置 | |
JP2020102816A (ja) | 撮像装置および撮像装置の制御方法 | |
JP2007067682A (ja) | 固体撮像装置及びその駆動方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20200226 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20200907 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20201013 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20201204 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20210105 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20210118 |
|
R151 | Written notification of patent or utility model registration |
Ref document number: 6834809 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R151 |