JPWO2014115358A1 - モジュールおよびその製造方法 - Google Patents
モジュールおよびその製造方法 Download PDFInfo
- Publication number
- JPWO2014115358A1 JPWO2014115358A1 JP2014558424A JP2014558424A JPWO2014115358A1 JP WO2014115358 A1 JPWO2014115358 A1 JP WO2014115358A1 JP 2014558424 A JP2014558424 A JP 2014558424A JP 2014558424 A JP2014558424 A JP 2014558424A JP WO2014115358 A1 JPWO2014115358 A1 JP WO2014115358A1
- Authority
- JP
- Japan
- Prior art keywords
- wiring board
- module
- wiring
- land electrode
- electrode
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Classifications
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
- H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
- H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
- H05K3/3457—Solder materials or compositions; Methods of application thereof
- H05K3/3473—Plating of solder
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
- H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
- H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
- H05K3/341—Surface mounted components
- H05K3/3431—Leadless components
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
- H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
- H01L2224/13001—Core members of the bump connector
- H01L2224/13099—Material
- H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
- H01L2224/13101—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
- H01L2224/13111—Tin [Sn] as principal constituent
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/10—Bump connectors ; Manufacturing methods related thereto
- H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
- H01L24/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/10—Bump connectors ; Manufacturing methods related thereto
- H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L24/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
- H01L2924/191—Disposition
- H01L2924/19101—Disposition of discrete passive components
- H01L2924/19105—Disposition of discrete passive components in a side-by-side arrangement on a common die mounting substrate
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
- H05K2201/10613—Details of electrical connections of non-printed components, e.g. special leads
- H05K2201/10954—Other details of electrical connections
- H05K2201/10984—Component carrying a connection agent, e.g. solder, adhesive
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
- H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
- H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
- H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
- H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
- H05K3/341—Surface mounted components
- H05K3/3431—Leadless components
- H05K3/3442—Leadless components having edge contacts, e.g. leadless chip capacitors, chip carriers
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
- Y02P70/00—Climate change mitigation technologies in the production process for final industrial or consumer products
- Y02P70/50—Manufacturing or production processes characterised by the final manufactured product
Landscapes
- Engineering & Computer Science (AREA)
- Manufacturing & Machinery (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Production Of Multi-Layered Print Wiring Board (AREA)
- Electric Connection Of Electric Components To Printed Circuits (AREA)
- Manufacturing Of Printed Wiring (AREA)
Abstract
Description
また、本発明にかかるモジュールでは、配線基板のランド電極および表面実装部品の外部電極の最表面にSn層を備え、表面実装部品の外部電極は、ランド電極とSnを介して接合されることが好ましい。
また、この発明にかかるモジュールでは、配線導体が、ランド電極と接続されていることが好ましい。
さらに、この発明にかかるモジュールでは、配線導体は、表面実装部品の下部に配置されており、かつ、表面実装部品と接することが好ましい。
また、この発明にかかるモジュールでは、ランド電極および配線導体の表面には、Snめっき層が形成されていることが好ましい。
さらにまた、この発明にかかるモジュールでは、配線基板の一方主面には、レジストが配置されないことが好ましい。
この発明にかかるモジュールの製造方法は、配線基板を準備する工程であって、配線基板の一方主面には、ランド電極および配線導体が配置される、配線基板を準備する工程と、外部電極を備える表面実装部品を準備する工程と、を備えるモジュールの製造方法であって、配線基板のランド電極および表面実装部品の外部電極の少なくとも一方の最表面にSn層を備え、配線基板のランド電極と表面実装部品の外部電極とをSnを介して接合する工程を含む、モジュールの製造方法である。
また、配線基板のランド電極および表面実装部品の外部電極の最表面にSn層を備え、配線基板のランド電極と表面実装部品の外部電極とをSnを介して接合する工程を含むことが好ましい。
また、この発明にかかるモジュールの製造方法では、配線基板を準備する工程は、ランド電極および配線導体のそれぞれにSnめっき処理を施す工程を含むことが好ましい。
また、この発明にかかるモジュールは、配線基板の一方主面に配置されるランド電極と配線導体とが接続されているので、配線基板の内部に形成されていた配線導体のパターンを配線基板の一方主面に形成できることから、配線基板を構成する層を減少させることができ、その結果、配線基板やモジュール全体として低背化することができる。
さらに、この発明にかかるモジュールでは、配線導体が、表面実装部品の下部に配置されており、かつ、表面実装部品と接するように配置されていることから、この配線導体を放熱回路として利用することができる。
また、この発明にかかるモジュールでは、ランド電極および配線導体の表面に、Snめっき層が形成されていることから、ランド電極や配線導体において酸化やキズが生じにくいモジュールを得ることができる。
さらに、この発明にかかるモジュールでは、配線基板の表面にレジストを配置しないことから、レジスト分の厚みが不要となり、その結果、配線基板を低背化できるとともに、放熱効果も有するモジュールを得ることができる。
この発明にかかるモジュールの製造方法では、配線基板に表面実装部品を実装して接合する際に、はんだなどの接合剤を用いることなく、融点の低いSnを介して接合するので、低温で接合させることができるモジュールを得ることができる。
また、この発明にかかるモジュールの製造方法では、配線基板を準備する工程において、ランド電極および配線導体のそれぞれにSnめっき処理を施すことから、ランド電極や配線導体に対して酸化等やキズが生じにくいモジュールを得ることができる。
また、Snめっき層としてSn層は、湿式めっきや蒸着やスパッタなどの乾式めっき等のめっき法により形成されるものに限られず、Snペーストを塗布したり、印刷法、インクジェット法によって形成してもよい。
12 配線基板
12a 一方主面
12b 他方主面
14 セラミック層
16 ランド電極部
16a ランド電極
16b Niめっき層
16c Snめっき層
18 配線導体部
18a 配線導体
18b Niめっき層
18c Snめっき層
20a、20b 表面実装部品
22 ビア導体
24 内部配線導体
26 セラミック素子
28 セラミック層
30、32 内部電極
34、36 外部電極部
34a、36a 外部電極
34b、36b Niめっき層
34c、34c Snめっき層
38、40 外部端子部
また、本発明にかかるモジュールでは、配線基板のランド電極および表面実装部品の外部電極の最表面にSnめっき層を備え、表面実装部品の外部電極は、ランド電極とSnを介して接合されることが好ましい。
また、この発明にかかるモジュールでは、配線導体が、ランド電極と接続されていることが好ましい。
さらに、この発明にかかるモジュールでは、配線導体は、表面実装部品の下部に配置されており、かつ、表面実装部品と接することが好ましい。
また、この発明にかかるモジュールでは、ランド電極および配線導体の表面には、Snめっき層が形成されていることが好ましい。
さらにまた、この発明にかかるモジュールでは、配線基板の一方主面には、レジストが配置されないことが好ましい。
この発明にかかるモジュールの製造方法は、配線基板を準備する工程であって、配線基板の一方主面には、ランド電極および配線導体が配置される、配線基板を準備する工程と、外部電極を備える表面実装部品を準備する工程と、を備えるモジュールの製造方法であって、配線基板のランド電極および表面実装部品の外部電極の少なくとも一方の最表面にSnめっき層を備え、配線基板のランド電極と表面実装部品の外部電極とをSnを介して接合する工程を含む、モジュールの製造方法である。
また、配線基板のランド電極および表面実装部品の外部電極の最表面にSnめっき層を備え、配線基板のランド電極と表面実装部品の外部電極とをSnを介して接合する工程を含むことが好ましい。
また、この発明にかかるモジュールの製造方法では、配線基板を準備する工程は、ランド電極および配線導体のそれぞれにSnめっき処理を施す工程を含むことが好ましい。
また、この発明にかかるモジュールでは、配線導体が、ランド電極と接続されていることが好ましい。
さらに、この発明にかかるモジュールでは、配線導体は、表面実装部品の下部に配置されており、かつ、表面実装部品と接することが好ましい。
また、この発明にかかるモジュールでは、ランド電極の表面および配線導体の表面には、Snめっき層がそれぞれ形成されていることが好ましい。
さらにまた、この発明にかかるモジュールでは、配線基板の一方主面には、レジストが配置されないことが好ましい。
この発明にかかるモジュールの製造方法は、配線基板を準備する工程であって、配線基板の一方主面には、ランド電極および配線導体が配置される、配線基板を準備する工程と、外部電極を備える表面実装部品を準備する工程と、を備えるモジュールの製造方法であって、配線基板のランド電極の最表面および表面実装部品の外部電極の最表面にSnめっき層をそれぞれ備え、配線基板のランド電極と表面実装部品の外部電極とをSnを介して接合する工程を含む、モジュールの製造方法である。
また、配線基板のランド電極の最表面および表面実装部品の外部電極の最表面にSnめっき層をそれぞれ備え、配線基板のランド電極と表面実装部品の外部電極とをSnを介して接合する工程を含むことが好ましい。
また、この発明にかかるモジュールの製造方法では、配線基板を準備する工程は、ランド電極および配線導体のそれぞれにSnめっき処理を施す工程を含むことが好ましい。
Claims (9)
- 配線基板と、
前記配線基板の一方主面に配置されるランド電極と、
前記配線基板の一方主面に配置される配線導体と、
前記ランド電極と接合するための外部電極を備える表面実装部品と、
を含むモジュールであって、
前記配線基板の前記ランド電極および前記表面実装部品の前記外部電極の少なくとも一方の最表面にSn層を備え、
前記表面実装部品の前記外部電極は、前記ランド電極と前記Snを介して接合されることを特徴とする、モジュール。 - 前記配線基板の前記ランド電極および前記表面実装部品の前記外部電極の最表面にSn層を備え、
前記表面実装部品の前記外部電極は、前記ランド電極と前記Snを介して接合されることを特徴とする、請求項1に記載のモジュール。 - 前記配線導体は、前記ランド電極と接続されていることを特徴とする、請求項1または請求項2に記載のモジュール。
- 前記配線導体は、前記表面実装部品の下部に配置されており、かつ、前記表面実装部品と接することを特徴とする、請求項1ないし請求項3のいずれかに記載のモジュール。
- 前記ランド電極および前記配線導体の表面には、Snめっき層が形成されていることを特徴とする、請求項1ないし請求項4のいずれかに記載のモジュール。
- 前記配線基板の一方主面には、レジストが配置されないことを特徴とする、請求項1ないし請求項5のいずれかに記載のモジュール。
- 配線基板を準備する工程であって、前記配線基板の一方主面には、ランド電極および配線導体が配置される、前記配線基板を準備する工程と、
外部電極を備える表面実装部品を準備する工程と、
を備えるモジュールの製造方法であって、
前記配線基板の前記ランド電極および前記表面実装部品の前記外部電極の少なくとも一方の最表面にSn層を備え、
前記配線基板の前記ランド電極と前記表面実装部品の前記外部電極とを前記Snを介して接合する工程を含む、モジュールの製造方法。 - 前記配線基板の前記ランド電極および前記表面実装部品の前記外部電極の最表面にSn層を備え、
前記配線基板の前記ランド電極と前記表面実装部品の前記外部電極とを前記Snを介して接合する工程を含む、請求項7に記載のモジュールの製造方法。 - 前記配線基板を準備する工程は、
前記ランド電極および前記配線導体のそれぞれにSnめっき処理を施す工程を含む、請求項7または請求項8に記載のモジュールの製造方法。
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2013012541 | 2013-01-25 | ||
JP2013012541 | 2013-01-25 | ||
PCT/JP2013/071821 WO2014115358A1 (ja) | 2013-01-25 | 2013-08-12 | モジュールおよびその製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPWO2014115358A1 true JPWO2014115358A1 (ja) | 2017-01-26 |
JP6164228B2 JP6164228B2 (ja) | 2017-07-19 |
Family
ID=51227167
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2014558424A Active JP6164228B2 (ja) | 2013-01-25 | 2013-08-12 | モジュールおよびその製造方法 |
Country Status (2)
Country | Link |
---|---|
JP (1) | JP6164228B2 (ja) |
WO (1) | WO2014115358A1 (ja) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2017005221A (ja) * | 2015-06-16 | 2017-01-05 | 株式会社村田製作所 | 複合電子部品 |
Citations (12)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH02217182A (ja) * | 1989-02-16 | 1990-08-29 | Kobe Steel Ltd | 銅又は銅合金材の接合方法 |
JPH0422115A (ja) * | 1990-05-17 | 1992-01-27 | Murata Mfg Co Ltd | セラミック電子部品及びその製造方法 |
JPH06103810A (ja) * | 1992-08-06 | 1994-04-15 | Murata Mfg Co Ltd | 導電ペースト |
JPH07192967A (ja) * | 1993-12-27 | 1995-07-28 | Murata Mfg Co Ltd | セラミック電子部品の製造方法 |
JPH11224887A (ja) * | 1998-02-05 | 1999-08-17 | Sumitomo Metal Electronics Devices Inc | セラミック基板 |
JP2009158868A (ja) * | 2007-12-27 | 2009-07-16 | Seiko Epson Corp | 電子回路装置および電子機器 |
JP2009252779A (ja) * | 2008-04-01 | 2009-10-29 | Nippon Telegr & Teleph Corp <Ntt> | 光半導体素子の実装構造および光半導体素子の実装方法 |
JP2009252777A (ja) * | 2008-04-01 | 2009-10-29 | Nippon Telegr & Teleph Corp <Ntt> | 光半導体素子の実装構造 |
JP2010258019A (ja) * | 2009-04-21 | 2010-11-11 | Murata Mfg Co Ltd | 樹脂多層モジュール及び樹脂多層モジュールの製造方法 |
JP2011200930A (ja) * | 2010-03-26 | 2011-10-13 | Gunma Univ | 金属部材の接合方法 |
JP2012059816A (ja) * | 2010-09-07 | 2012-03-22 | Omron Corp | 電子部品の表面実装方法及び電子部品が実装された基板 |
WO2013132942A1 (ja) * | 2012-03-05 | 2013-09-12 | 株式会社村田製作所 | 接合方法、接合構造体およびその製造方法 |
-
2013
- 2013-08-12 JP JP2014558424A patent/JP6164228B2/ja active Active
- 2013-08-12 WO PCT/JP2013/071821 patent/WO2014115358A1/ja active Application Filing
Patent Citations (12)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH02217182A (ja) * | 1989-02-16 | 1990-08-29 | Kobe Steel Ltd | 銅又は銅合金材の接合方法 |
JPH0422115A (ja) * | 1990-05-17 | 1992-01-27 | Murata Mfg Co Ltd | セラミック電子部品及びその製造方法 |
JPH06103810A (ja) * | 1992-08-06 | 1994-04-15 | Murata Mfg Co Ltd | 導電ペースト |
JPH07192967A (ja) * | 1993-12-27 | 1995-07-28 | Murata Mfg Co Ltd | セラミック電子部品の製造方法 |
JPH11224887A (ja) * | 1998-02-05 | 1999-08-17 | Sumitomo Metal Electronics Devices Inc | セラミック基板 |
JP2009158868A (ja) * | 2007-12-27 | 2009-07-16 | Seiko Epson Corp | 電子回路装置および電子機器 |
JP2009252779A (ja) * | 2008-04-01 | 2009-10-29 | Nippon Telegr & Teleph Corp <Ntt> | 光半導体素子の実装構造および光半導体素子の実装方法 |
JP2009252777A (ja) * | 2008-04-01 | 2009-10-29 | Nippon Telegr & Teleph Corp <Ntt> | 光半導体素子の実装構造 |
JP2010258019A (ja) * | 2009-04-21 | 2010-11-11 | Murata Mfg Co Ltd | 樹脂多層モジュール及び樹脂多層モジュールの製造方法 |
JP2011200930A (ja) * | 2010-03-26 | 2011-10-13 | Gunma Univ | 金属部材の接合方法 |
JP2012059816A (ja) * | 2010-09-07 | 2012-03-22 | Omron Corp | 電子部品の表面実装方法及び電子部品が実装された基板 |
WO2013132942A1 (ja) * | 2012-03-05 | 2013-09-12 | 株式会社村田製作所 | 接合方法、接合構造体およびその製造方法 |
Also Published As
Publication number | Publication date |
---|---|
JP6164228B2 (ja) | 2017-07-19 |
WO2014115358A1 (ja) | 2014-07-31 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR101659153B1 (ko) | 적층 세라믹 커패시터, 적층 세라믹 커패시터의 제조방법 및 적층 세라믹 커패시터의 실장 기판 | |
JP2009054973A (ja) | 積層コンデンサおよびコンデンサ実装基板 | |
JP3928665B2 (ja) | チップ型電子部品内蔵型多層基板及びその製造方法 | |
KR20140081360A (ko) | 적층 세라믹 커패시터, 그 제조방법 및 적층 세라믹 커패시터가 실장된 회로기판 | |
JP6376604B2 (ja) | 基板内蔵用積層セラミック電子部品及び積層セラミック電子部品内蔵型印刷回路基板 | |
JP3535998B2 (ja) | 積層セラミック電子部品 | |
JP2019004080A (ja) | 電子部品、電子装置、及び電子部品の製造方法 | |
JP2014216643A (ja) | 積層セラミック電子部品及びその実装基板 | |
JP4111222B2 (ja) | 表面実装型部品 | |
JP4463045B2 (ja) | セラミック電子部品及びコンデンサ | |
JP4329762B2 (ja) | チップ型電子部品内蔵型多層基板 | |
JP2015037186A (ja) | 基板内蔵用積層セラミック電子部品及び積層セラミック電子部品内蔵型印刷回路基板 | |
JP5582069B2 (ja) | セラミック多層基板 | |
KR20160000329A (ko) | 적층 인덕터, 적층 인덕터의 제조방법 및 적층 인덕터의 실장 기판 | |
JP6164228B2 (ja) | モジュールおよびその製造方法 | |
JP7055588B2 (ja) | 電子部品 | |
JP2005294618A (ja) | 電子部品 | |
JP2022156588A (ja) | 積層電子部品 | |
JP5838978B2 (ja) | セラミック積層部品 | |
JP2012146940A (ja) | 電子部品および電子装置 | |
JP2012248326A (ja) | 静電気保護部品 | |
JP2012248327A (ja) | 静電気保護部品 | |
KR102004809B1 (ko) | 적층 세라믹 커패시터, 및 그 제조방법 | |
JP2006041319A (ja) | 表面実装型多連コンデンサ及びその実装構造 | |
JP2006269829A (ja) | セラミック電子部品 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20161122 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20170220 |
|
A911 | Transfer to examiner for re-examination before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A911 Effective date: 20170302 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20170523 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20170605 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 6164228 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |