JPWO2014103150A1 - 固体撮像装置およびその製造方法 - Google Patents

固体撮像装置およびその製造方法 Download PDF

Info

Publication number
JPWO2014103150A1
JPWO2014103150A1 JP2014530023A JP2014530023A JPWO2014103150A1 JP WO2014103150 A1 JPWO2014103150 A1 JP WO2014103150A1 JP 2014530023 A JP2014530023 A JP 2014530023A JP 2014530023 A JP2014530023 A JP 2014530023A JP WO2014103150 A1 JPWO2014103150 A1 JP WO2014103150A1
Authority
JP
Japan
Prior art keywords
pixel
photoelectric conversion
imaging device
state imaging
solid
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2014530023A
Other languages
English (en)
Other versions
JP6233717B2 (ja
Inventor
俊介 磯野
俊介 磯野
上田　哲也
哲也 上田
佐竹　哲郎
哲郎 佐竹
百島　孝
孝 百島
謙司 瀧
謙司 瀧
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Intellectual Property Management Co Ltd
Original Assignee
Panasonic Intellectual Property Management Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Panasonic Intellectual Property Management Co Ltd filed Critical Panasonic Intellectual Property Management Co Ltd
Publication of JPWO2014103150A1 publication Critical patent/JPWO2014103150A1/ja
Application granted granted Critical
Publication of JP6233717B2 publication Critical patent/JP6233717B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K39/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic radiation-sensitive element covered by group H10K30/00
    • H10K39/30—Devices controlled by radiation
    • H10K39/32—Organic image sensors
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/71—Charge-coupled device [CCD] sensors; Charge-transfer registers specially adapted for CCD sensors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14683—Processes or apparatus peculiar to the manufacture or treatment of these devices or parts thereof

Abstract

本発明に係る固体撮像装置（１）は、画素領域（１０１）には、電荷蓄積拡散層（５０２）の上方であって、電荷蓄積拡散層（５０２）と電気的に接続された、画素ごとに対応して形成された画素プラグ（５１６）と、画素プラグ（５１６）の上であって画素プラグ（５１６）と電気的に接続され、画素ごとに対応して形成された複数の下部画素電極（５１７）と、下部画素電極（５１７）の上であって下部画素電極（５１７）と電気的に接続された有機光電変換膜（５１８）と、有機光電変換膜（５１８）の上であって有機光電変換膜（５１８）と電気的に接続された上部画素電極（５１９）とが配置され、画素領域（１０１）の周辺領域に配置された多層配線のうち最上層に形成されたグローバル配線（５２６）、遮光膜（５２３）及び第１Ａｌパッド（５２８）の上面は、有機光電変換膜（５１８）の底面よりも上方に位置する。

Description

本発明は、固体撮像装置に関する。
２０００年頃には３μｍであったイメージセンサの画素サイズは、２００７年には２μｍ以下となった。さらに、２０１２年には、画素サイズが１．１μｍのイメージセンサが実用化された。このペースで画素サイズの微細化が進むと、２〜３年以内には、１μｍ以下の画素サイズのイメージセンサの実用化が期待される。
しかしながら、最新の微細加工技術を用いてもなお、フォトダイオードに利用可能なスペースは限られている（画素面積の５０％よりかなり小さい）。画素面積のほとんどが、駆動回路のために必要とされる電子部品（電界効果トランジスタなど）によって占有されている為である。
この問題を解決するため、特許文献１には、光を捕捉しそれを電気信号に変換する光電変換膜を上層に備える固体撮像装置が開示されている。
図９は、特許文献１に開示された従来の固体撮像装置の断面図である。同図に示された固体撮像装置は、シリコン基板内に形成された電荷蓄積用のウェルと、当該ウェルの上部に形成された絶縁膜と、当該絶縁膜の表面に形成された画素電極８０５と、当該絶縁膜の上方であって画素電極８０５と接続された有機光電変換膜８０２と、対向電極８０４と、保護膜８０６と、対向電極接続電極８０３と、周辺パッド８０１とを備える。
特開２００７−５９５１６号公報
従来の固体撮像装置では、有機材料により光電変換膜（以下、有機光電変換膜と呼ぶ）を形成しているが、一般的に、温度、酸素、紫外線（プラズマ）に対する耐性が低く、高温、高酸素濃度、紫外線照射（プラズマ照射）の環境下に曝されると、有機光電変換膜にダメージが入る。ここで、有機光電変換膜のダメージとは、有機光電変換膜の膜質変動によるリーク電流の増加や光電変換効率の低下のことを指す。
上記ダメージを回避するため、従来の固体撮像装置の製造では、有機光電変換膜の形成工程以降の工程において、高温(温度２００℃以上)、高酸素濃度(酸素濃度１００ｐｐｍ以上)、及び紫外線照射（プラズマ発光波長３５０ｎｍ以下）を避ける必要がある。このため、特許文献１に開示された従来の固体撮像装置の製造では、有機光電変換膜８０２の形成工程以降の工程において、リソグラフィー及びドライエッチングを必要としない、いわゆるシャドーマスク法を用いている。
しかしながら、特許文献１に開示された従来の固体撮像装置の製造方法では、ウェルと画素電極８０５とを電気的に接続する配線プラグ及び画素電極８０５で形成される隣接画素間の容量に起因したクロストークによる電気的な混色特性が劣化するという課題を有する。
本発明は、上記課題を解決すべくなされたものであって、混色特性の悪化が抑制された固体撮像装置の構造、およびその製造方法を提供することを目的とする。
上記課題を解決するために、本発明の一態様に係る固体撮像装置は、半導体基板上に複数の画素が行列状に配置された画素領域と、前記半導体基板を平面視した場合における当該画素領域の周辺であって前記複数の画素を駆動するための多層配線が配置された周辺領域とを含み、前記画素領域には、前記半導体基板に形成された電荷蓄積拡散層と、前記電荷蓄積拡散層の上方であって、前記電荷蓄積拡散層と電気的に接続された、画素ごとに対応して形成された複数の画素プラグと、前記複数の画素プラグの上であって前記複数の画素プラグのそれぞれと電気的に接続され、画素ごとに対応して形成された複数の下部画素電極と、前記複数の下部画素電極の上であって前記複数の下部画素電極と電気的に接続された光電変換膜と、前記光電変換膜の上であって前記光電変換膜と電気的に接続された上部画素電極とが配置され、前記周辺領域に配置された前記多層配線のうち最上層に形成された配線の上面は、前記光電変換膜の底面よりも上方に位置することを特徴とする。
上記構成によれば、多層配線のうち最上層に形成された配線の上面が光電変換膜の底面よりも上方になるように配置される。これにより、画素プラグの高さを、上記最上層に形成された配線の影響を受けることなく、独立に決定することが可能となる。つまり、画素プラグの高さを小さくすることが可能となり、隣接画素間の容量を低減でき、クロストークによる混色特性の劣化を大幅に改善することが可能となる。
また、例えば、前記最上層に形成された配線は、回路に電源電圧を供給するための電源配線及びワイヤボンディング用のパッドを含む。
また、例えば、前記電源配線、前記パッド、及び前記複数の画素の一部を遮光するための遮光膜の膜厚が等しい。
また、例えば、前記電源配線、前記パッド、及び前記複数の画素の一部を遮光するための遮光膜は、同じ材料で構成されている。
また、例えば、前記電源配線、前記パッド及び前記遮光膜を構成する材料は、Ａｌを含む。
また、例えば、前記電源配線及び前記パッドの底面は、前記遮光膜の底面よりも低い。
また、例えば、前記多層配線は、Ｃｕを含む。
また、例えば、前記複数の下部画素電極は、ＴｉまたはＴｉの化合物で構成される。
また、例えば、前記複数の画素プラグは、Ｃｕを含む。
また、例えば、さらに、前記上部画素電極の端部の上方であって、前記半導体基板を平面視した場合において当該画素領域を囲むように、リング状の配線が配置されている。
また、例えば、さらに、前記上部画素電極の上であって前記上部画素電極及び前記光電変換膜を保護する保護膜が形成され、前記上部画素電極の端部における断面と、前記保護膜の端部における断面とが同一面上にあり、前記上部画素電極の端部における断面及び前記保護膜の端部における断面と、前記半導体基板の表面とのなす角度は、４５度以上である。
また、例えば、前記光電変換膜の端部において、前記光電変換膜の膜厚は、外周に向けて連続的に薄くなっている。
また、例えば、前記上部画素電極は、前記半導体基板を平面視した場合に、前記複数の下部画素電極を覆うように形成される。
なお、本発明は、このような特徴的な手段を備える固体撮像装置として実現することができるだけでなく、固体撮像装置に含まれる特徴的な手段をステップとする固体撮像装置の製造方法として実現することができる。
本発明に係る固体撮像装置及びその製造方法によれば、狹ピッチの画素領域であっても隣接配線間の容量を低減できるので、混色特性の悪化を抑制することが可能となる。
図１は、実施形態に係る固体撮像装置の平面構造を示す図である。 図２Ａは、第１の比較例に係る固体撮像装置の構造断面図である。 図２Ｂは、画素セルピッチの微細化が進んだ第２の比較例に係る固体撮像装置の構造断面図である。 図３は、シャドーマスク法により光電変換膜が形成された第３の比較例に係る固体撮像装置の構造断面図である。 図４は、実施形態に係る固体撮像装置の断面構造図である。 図５は、実施形態に係る固体撮像装置のプラグ高さと画素間容量の関係を表すグラフである。 図６は、実施形態に係る固体撮像装置の製造方法の第１の工程群を示す断面図である。 図７は、実施形態に係る固体撮像装置の製造方法の第２の工程群を示す断面図である。 図８Ａは、上部画素電極をレジストマスクでドライエッチングした場合の状態を表す断面図である。 図８Ｂは、レジストマスクをアッシングにより除去する場合の状態を表す断面図である。 図８Ｃは、上部画素電極を、上層の絶縁膜をマスクとしてドライエッチングした場合の状態を表す断面図である。 図９は、特許文献１に開示された従来の固体撮像装置の断面図である。
（本発明の基礎となった知見）
半導体基板内にフォトダイオード（光電変換部）が設けられた固体撮像装置において、その感度を決める波長５５０ｎｍ近傍の緑色の光をほぼ完全に吸収し光電変換するには、約３．５μｍの厚さの結晶シリコンが必要である。従って、半導体基板の内部に形成されるフォトダイオードの深さは、３．５μｍ程度とする必要がある。これに対し、平面的な画素サイズを１μｍとした場合には、深さが３．５μｍ程度のフォトダイオードを形成することは非常に困難である。仮に、深さが３．５μｍ程度のフォトダイオードを形成できたとしても、斜め入射する光が、隣接する画素のフォトダイオードに入射する可能性が高い。通常のカラーイメージセンサでは、ＲＧＢに対応する画素が隣接して配置されているため、斜め入射する光が、隣接画素のフォトダイオードに入射すると、光学的な混色が生じ大きな問題となる。上記混色を防ぐためにフォトダイオードをより浅く形成すると、緑の光吸収効率が低下し、イメージセンサの感度が劣化する。画素の微細化では画素サイズが小さくなるので１画素あたりの感度が低下するため、これに加えて光吸収効率が低下するという問題も発生する。
本開示の実施形態に係る固体撮像装置は、上記問題を解決するものであり、光を捕捉しそれを電気信号に変換する役割を上層の光電変換膜が担い、電気信号を外部に取り出す役割を下層のシリコンベースのＣＭＯＳ回路が担う２層のハイブリッド構造を有する。これにより、入射光に対して、フォトダイオードとして利用可能な画素スペースを、原理的に１００％にすることができる。さらに、上層の光電変換膜として、シリコンよりも吸収係数の高い材料を適用することにより、光電変換膜の膜厚を薄くすることが可能となる。これにより、斜め入射の光が、隣接画素のフォトダイオードに入射するという問題を回避することが可能となる。
また、本開示の実施形態に係る固体撮像装置は、上述した２層のハイブリッド構造を有するので、通常のロジックＣＭＯＳの上に光電変換層を乗せるだけで、容易に作成することが出来る。
（実施形態）
［固体撮像装置の平面構成］
以下、図面を参照しながら、本実施形態に係る固体撮像装置の詳細を説明する。
図１は、実施形態に係る固体撮像装置の平面構造を示す図である。同図に示された固体撮像装置１は、画素領域１０１、対向電極領域１０２、周辺回路領域１０３、及び、周辺パッド領域１０４で構成される。画素領域１０１には、下部画素電極１０５がアレイ状に並べられ、半導体基板上に複数の画素が行列状に配置されている。また、周辺パッド領域１０４には、周辺パッド１０６がアレイ状に並べられている。対向電極領域１０２は、上部画素電極に電圧を印加するための領域である。周辺パッド領域１０４、周辺回路領域１０３及び対向電極領域１０２は、画素領域１０１の周辺であって複数の画素を駆動するための多層配線が配置された周辺領域である。
［固体撮像装置の比較構成例］
次に、本実施形態に係る固体撮像装置の理解を容易とするため、図２Ａ、図２Ｂ及び図３を用いて、一般的な、光電変換膜を備える固体撮像装置の比較例を説明する。
図２Ａは、第１の比較例に係る固体撮像装置の構造断面図であり、図２Ｂは、画素セルピッチの微細化が進んだ第２の比較例に係る固体撮像装置の構造断面図である。また、図３は、シャドーマスク法により光電変換膜が形成された第３の比較例に係る固体撮像装置の構造断面図である。
図２Ａより、上方より入射した光は、第２パッシベーション膜２０８、第１パッシベーション膜２０７、上部画素電極２０６を介して、有機光電変換膜２０５に入射される。有機光電変換膜２０５は、上部画素電極２０６と下部画素電極２０２とにより適正な電圧が印加された状態で、入射した光を光電変換し、電荷を生成する。ここで、上部画素電極２０６と下部画素電極２０２との間の電位差が、有機光電変換膜２０５に印加される電圧となる。
有機光電変換膜２０５で生成された電荷（図２Ａでは白丸で記載）は、下部画素電極２０２から画素電極接続プラグ２０１を介して電荷蓄積部２０９に蓄積される。そして、読み出し回路におけるトランジスタ素子などの開閉動作により、適時に信号として外部に出力される。
このように、光電変換膜を備える固体撮像装置では、半導体基板内にフォトダイオード（光電変換部）を設けた固体撮像装置と異なり、光電変換部と電荷蓄積部とが異なるため、光電変換部で発生した電荷を電荷蓄積部に輸送する必要がある。通常の多層配線での隣接配線間の容量に起因してクロストークが発生する。これと同様に、カラーのイメージセンサは、ＲＧＢに対応する画素が隣接して配置されており、一般的な光電変換膜を備えた、第１の比較例に係る固体撮像装置においては、隣接画素間の容量に起因してクロストークが発生する。このクロストークは、電気的な混色による特性の劣化として現れ、重大な課題となる。
第１の比較例に係る固体撮像装置において、隣接画素間の容量（カップリング容量）を考える場合、光電変換部と最上層配線とを接続する画素電極接続プラグより下の配線層については、配線で遮蔽されるため、隣接画素間の容量には寄与しない（図には示していない）。したがって、画素電極接続プラグ間及び下部画素電極間の容量を考慮すればよい。
しかし、その一方、図２Ａでは、有機光電変換膜２０５の形成工程以降の工程における高温、高酸素濃度及び紫外線照射（プラズマ照射）を避けるため、リソグラフィー及びドライエッチングを必要とするグローバル配線２０３及び周辺パッド２０４の形成を、有機光電変換膜２０５の形成より先に行っている。言い換えると、光電変換部と最上層配線とを接続する画素電極接続プラグ２０１及び下部画素電極２０２を形成する前に、グローバル配線２０３及び周辺パッド２０４の形成を行っている。
グローバル配線２０３及び周辺パッド２０４は、画素電極接続プラグ２０１と同じ層に形成される層間絶縁膜２１０中に配置される。この配置関係から、グローバル配線２０３及び周辺パッド２０４の露出を避けるため、画素電極接続プラグ２０１の高さは、グローバル配線２０３及び周辺パッド２０４の高さの１．５倍以下にすることは困難である。
画素セルピッチが２．０μｍ以上である世代においては、画素電極接続プラグ２０１の高さが高くても画素電極接続プラグ２０１の間隔が大きいため、隣接する画素電極間の容量(Ｃ１ａ＋Ｃ２ａ)は画素電極自身がもつ総容量に比べて非常に小さい。このため、画素電極接続プラグ２０１に起因した隣接画素間の容量による混色特性の劣化は少ない。
これに対して、図２Ｂに示された第２の比較例に係る固体撮像装置のように、画素セルピッチの微細化が進んだ、画素セルピッチが２．０μｍより小さい世代を想定する。グローバル配線２０３及び周辺パッド２０４の高さは、電源供給の機能及び実装用件の必然性より変わらないため、画素電極接続プラグ２０１の高さには変化がなく、かつ画素電極接続プラグ２０１の間隔のみが小さくなる。このため、隣接画素間の容量（Ｃ１ｂ＋Ｃ２ｂ）が大きくなり、特性としては、隣接画素間のクロストークによる電気的な混色特性の劣化が顕著になるという課題がある。
画素電極接続プラグ２０１の横方向寸法は、グローバル配線２０３及び周辺パッド２０４に左右されないため、縮小は可能であり、若干の隣接画素間の容量の低減は望める。しかし、高さ方向はグローバル配線２０３及び周辺パッド２０４の高さに依存するため、画素セルピッチによらず一定である。つまり、画素電極接続プラグ２０１のアスペクト比(縦方向寸法／横方向寸法)は増大する一方であり、プラグ加工及び金属材料の埋め込みが非常に困難となるという課題も発生する。
さらに、図３に示された第３の比較例に係る固体撮像装置のように、有機光電変換膜２０５が、直接、対向電極接続電極３０１と触れずにシャドーマスク法を用いて積層するためには、対向電極接続電極３０１と最も近い下部画素電極２０２との距離Ｄ１は、例えば、３００μｍ以上である。具体的には、有機光電変換膜２０５の端部３０２に最も近い下部画素電極２０２と端部３０２との距離Ｄ２は１５０μｍ以上確保する必要があり、また、端部３０２と対向電極接続電極３０１との距離Ｄ３は１５０μｍ以上確保する必要がある。
また、シャドーマスク法で形成される上部画素電極２０６についても同様であると考えられる。すなわち、上部画素電極２０６の端部３０３と対向電極接続電極３０１との距離Ｄ４を１５０μｍ以上確保する必要があり、端部３０３と周辺パッド２０４との距離Ｄ５も１５０μｍ以上確保する必要がある。これは、有機光電変換膜２０５及び上部画素電極２０６をシャドーマスク法で形成した場合、図３のＰ１及びＰ２に示されるように、有機光電変換膜２０５及び上部画素電極２０６の端面が傾斜するため端部が薄くなること、そして、通常のリソグラフィーを用いず、機械的に画素電極との重ね合わせを行うため、重ね合わせの精度が悪いことに起因するためである。
上述したように、第１〜第３の比較例に係る固体撮像装置では、周辺パッド２０４と対向電極接続電極３０１、ひいては下部画素電極２０２までの距離が大きくなる。これにより、電源電圧などの供給において電圧降下が大きくなり、画素セルが十分に動作できなくなるという問題が生じる。
［本開示の固体撮像装置の構成］
次に、上記問題が解決された本開示の固体撮像装置の構成について詳細に説明する。
図４は、実施形態に係る固体撮像装置の断面構造図である。具体的には、図１におけるＡ−Ａ’線の断面図である。なお、図４では、図２Ａ、図２Ｂ及び図３との相違点を中心に説明する。したがって、以下に言及しない構造及び動作については、図２Ａ、図２Ｂ及び図３において説明した固体撮像装置の構造及び動作と同じである。
図４において、画素領域１０１におけるシリコン基板５０１に、電荷蓄積拡散層５０２が形成されている。電荷蓄積拡散層５０２は、システムＬＳＩ等で使用される微細ＣＭＯＳトランジスタ構造と基本的には同じであるが、リーク電流を限りなく抑えるように工夫されている。また、電荷蓄積拡散層５０２が形成されたシリコン基板５０１上には、第１絶縁膜５０３、第１プラグ５０４、第１Ｃｕ配線５０５が形成されている。
第１絶縁膜５０３の上には、第２絶縁膜５０６及び第３絶縁膜５０７が形成され、第２絶縁膜５０６及び第３絶縁膜５０７の中には、第２プラグ５０８及び第２Ｃｕ配線５０９が形成されている。
第３絶縁膜５０７の上には、第４絶縁膜５１０及び第５絶縁膜５１１が形成され、第４絶縁膜５１０及び第５絶縁膜５１１の中には、第３プラグ５１２及び第３Ｃｕ配線５１３が埋設されている。
第１プラグ５０４、第１Ｃｕ配線５０５、第２プラグ５０８、第２Ｃｕ配線５０９、第３プラグ５１２及び第３Ｃｕ配線５１３は、３層の多層配線構造を形成している。これらの配線及びプラグは、電荷蓄積拡散層５０２を相互に接続し、回路としての動作を可能とするものである。本実施形態では、３層のＣｕ配線の例を示したが、必要に応じて配線層の数は選択可能である。
図１に表された画素領域１０１、対向電極領域１０２、周辺回路領域１０３及び周辺パッド領域１０４の４つの部位を、図４の断面図により説明する。なお、第３Ｃｕ配線５１３より下方の構成は、上記４つの部位で共通である。
まず、画素領域１０１について説明する。
第３Ｃｕ配線５１３の上に、第６絶縁膜５１４及び第７絶縁膜５１５が形成され、第６絶縁膜５１４及び第７絶縁膜５１５の中には、画素ごとに対応して形成された複数の画素プラグ５１６が形成されている。
画素プラグ５１６の上部であって、画素ごとに分割され、画素プラグ５１６と電気的に接続された下部画素電極５１７がアレイ状に配置され、画素領域１０１が形成されている。下部画素電極５１７の上部であって複数の下部画素電極５１７と電気的に接続された有機光電変換膜５１８が、下部画素電極５１７を覆うように形成されている。有機光電変換膜５１８上に有機光電変換膜５１８と電気的に接続された上部画素電極５１９と、第８絶縁膜５２０と、第９絶縁膜５２１とが積層されている。さらに、第９絶縁膜５２１を覆うように、第１０絶縁膜５２２が形成されている。上部画素電極５１９及び保護膜（第８絶縁膜５２０、第９絶縁膜５２１）の端面が第１０絶縁膜５２２で覆われることにより、上部画素電極５１９と、電源配線、パッド、遮光膜との電気的な短絡を防ぐことができる。
本実施形態では、下部画素電極５１７として窒化チタン（ＴｉＮ）を採用し、上部画素電極５１９としてインジウムスズ酸化物（ＩＴＯ：Ｉｎ２−ｘＳｎｘＯ３）を採用している。また、第８絶縁膜５２０として酸化アルミニウム（ＡｌＯ）を採用し、第９絶縁膜５２１として酸化窒化シリコン（ＳｉＯＮ）を採用し、第１０絶縁膜５２２として酸化窒化シリコン（ＳｉＯＮ）を採用している。ここで、下部画素電極５１７の構成材料として、ＴｉまたはＴｉの化合物が用いられる。Ｔｉは化学的に安定であることから、有機膜と接する材料として好適であり、また、Ｓｉプロセス（一般的な半導体製造技術）との親和性がよい。
さらに、第１０絶縁膜５２２上の一部には特定の下部画素電極５１７を覆うように遮光膜５２３が形成されている。これにより、遮光膜５２３は、複数の画素の一部を遮光する。
次に、対向電極領域１０２について説明する。
第３Ｃｕ配線５１３の上に積層された第６絶縁膜５１４及び第７絶縁膜５１５の中には、画素プラグ５１６が形成されている。画素プラグ５１６の上部に、上部画素電極５１９と接触する対向電極５２４が形成されている。
対向電極５２４の上には上部画素電極５１９が形成されており、対向電極５２４を介して、上部画素電極５１９に電圧を印加することが可能となる。下部画素電極５１７上に上部画素電極５１９を備えることにより、有機光電変換膜５１８に電圧をかけて光電変換を行う。
次に、上部画素電極５１９の上に、第８絶縁膜５２０と第９絶縁膜５２１と第１０絶縁膜５２２とが積層されている。本実施形態では、対向電極５２４は、下部画素電極５１７と同じく、窒化チタン（ＴｉＮ）を採用している。
なお、上部画素電極５１９が存在する領域には、最上層の配線層から下層の配線に接続するための貫通ビアは存在していない。これにより、上部画素電極５１９が存在する領域において、貫通ビアを介して上部画素電極５１９と電源配線及びパッドとが電気的に短絡することを防止できるので、画素セルの正常動作を確保することができる。
次に、周辺回路領域１０３について説明する。
第３Ｃｕ配線５１３の上に積層された第６絶縁膜５１４、第７絶縁膜５１５及び第１０絶縁膜５２２の中には、第１Ａｌプラグ５２５が形成されている。第１０絶縁膜５２２及び第１Ａｌプラグ５２５の上部に、グローバル配線５２６が形成されている。グローバル配線５２６は、例えば、画素回路に電源電圧を供給するための電源配線である。周辺回路領域１０３には、上部画素電極５１９、第８絶縁膜５２０及び第９絶縁膜５２１は存在しない。上部画素電極５１９が周辺回路領域１０３に存在した場合には、上部画素電極５１９と第１Ａｌプラグ５２５とが電気的に短絡し、ひいてはグローバル配線５２６も短絡し、画素セルが正常に動作することができなくなるからである。
次に、周辺パッド領域１０４について説明する。
第３Ｃｕ配線５１３の上に積層された第６絶縁膜５１４、第７絶縁膜５１５及び第１０絶縁膜５２２の中には、第２Ａｌプラグ５２７が形成されている。第１０絶縁膜５２２及び第２Ａｌプラグ５２７の上部には、第１Ａｌパッド５２８が形成されている。第１Ａｌパッド５２８は、例えば、ワイヤボンディング用のパッドである。この部分には、上部画素電極５１９、第８絶縁膜５２０及び第９絶縁膜５２１は存在しない。上部画素電極５１９が周辺パッド領域１０４に存在した場合には、上部画素電極５１９と第２Ａｌプラグ５２７とが電気的に短絡し、ひいては第１Ａｌパッド５２８も短絡し、画素セルが正常に動作することができなくなるからである。また、第１Ａｌプラグ５２５とも電気的に短絡し、ひいてはグローバル配線５２６とも短絡するからである。
上記構造のように、グローバル配線５２６、遮光膜５２３及び第１Ａｌパッド５２８の上面が有機光電変換膜５１８の底面よりも上方になるように配置される。これにより、画素プラグ５１６の高さを、グローバル配線５２６、遮光膜５２３及び第１Ａｌパッド５２８の影響を受けることなく、独立に決定することが可能となる。つまり、画素プラグ５１６の高さを小さくすることが可能となり、隣接画素間の容量を低減でき、クロストークによる混色特性の劣化を大幅に改善することができる。
なお、例えば、グローバル配線５２６、遮光膜５２３及び第１Ａｌパッド５２８の膜厚は、等しい。また、例えば、グローバル配線５２６、遮光膜５２３及び第１Ａｌパッド５２８は、同じ材料で構成されている。これらにより、光電変換膜を形成した後で形成される最上層の配線の形成工程を簡略化できるので、有機光電変換膜５１８が有機材料で構成された場合において、有機光電変換膜５１８へのプロセスダメージを軽減することが可能となる。
また、グローバル配線５２６、遮光膜５２３及び第１Ａｌパッド５２８を構成する材料は、例えば、Ａｌを含む。これにより、グローバル配線の低抵抗化、ワイヤボンディングでの付着性の向上、遮光性の向上を実現することが出来る。
また、上述した多層配線は、例えば、Ｃｕを含む。これにより、低抵抗材料（Ｃｕ）による高速動作を実現し、さらに、一般的な半導体装置でも用いる材料（Ｃｕ）のため製造技術の共用化を促進させることが出来る。
図５は、実施形態に係る固体撮像装置のプラグ高さと画素間容量の関係を表すグラフである。具体的には、画素プラグ５１６の高さに対する隣接画素間容量比率のデータを表している。ここで、隣接画素間容量比率とは、画素部全容量に対する隣接画素間の容量の比率のことである。
一般的な固体撮像装置では、グローバル配線、遮光膜及びＡｌパッドは有機光電変換膜の下に位置する。この構成の場合(図５中でＣｕプラグ高さ１．５μｍに対応)では、隣接画素間容量比率が５．７％である。隣接画素間容量比率が３％以下であれば混色特性は良好とされているのに対して、一般的な従来の固体撮像装置の構成では、この比率を大幅に超えていることがわかる。
一方、本開示の実施形態に係る固体撮像装置では、グローバル配線５２６、遮光膜５２３及び第１Ａｌパッド５２８は、有機光電変換膜５１８よりも上方に配置される。この場合(図５中でＣｕプラグ高さ０．２μｍに対応)では、隣接画素間容量比率が２．７％となり、混色特性が良好となる比率を満たしていることがわかる。このように、本実施形態に係る固体撮像装置を適用することによって、混色特性を大幅に改善することが可能となる。
さらに、画素プラグ５１６のプラグ径の縮小に合わせて、プラグ高さも縮小できるため、Ｃｕプラグの加工、金属材料の埋め込みが容易となり、微細な画素も容易に作成することができる。
また、グローバル配線５２６、遮光膜５２３及び第１Ａｌパッド５２８の高さを、画素プラグ５１６の影響を受けることなく、独立に決定することが可能となる。よって、配線抵抗の低抵抗化、遮光特性の向上及びボンディング耐性の向上のために、高さを大きくすることが可能である。
さらに、対向電極領域１０２の端部のうち画素領域１０１と対向していない側の端部５３０の上方には、Ａｌパターン５２９が端部５３０を跨ぐように形成されている。また、端部５３０では、上部画素電極５１９、第８絶縁膜５２０及び第９絶縁膜５２１の端部が揃った構造となっている。
さらに、本実施の形態に係る固体撮像装置１では、グローバル配線５２６及び第１Ａｌパッド５２８の底面は、遮光膜５２３の底面よりも低い。これにより、有機光電変換膜５１８、上部画素電極５１９、第８絶縁膜５２０及び第９絶縁膜５２１の膜厚を確保する(大きくする)ことが可能となり、高い光電変換特性が確保され、絶縁膜の保護性能が発揮される。
以上のように、本開示の実施形態に係る固体撮像装置によれば、狹ピッチの画素領域であっても、隣接画素間の容量に起因してクロストークが発生して電気的な混色による特性が劣化するという課題を解決できる。
［固体撮像装置の製造方法］
次に、本開示の実施形態に係る固体撮像装置の製造方法について説明する。
図６は、実施形態に係る固体撮像装置の製造方法の第１の工程群を示す断面図であり、図７は、実施形態に係る固体撮像装置の製造方法の第２の工程群を示す断面図である。本実施形態に係る固体撮像装置の製造方法は、図６に示された第１の工程群に続いて図７に示された第２の工程群が実行される。なお、以下の説明においては、特徴部分である画素プラグ５１６の形成工程以後の工程について説明し、それ以前の工程の説明については、通常のロジックＣＭＯＳと同一プロセスで作成することが可能なため、説明を省略する。
以下で説明する画素プラグ５１６の形成工程の前には、画素領域１０１内であって、シリコン基板５０１に電荷蓄積拡散層５０２を形成する拡散層形成工程が実行されている。また、拡散層形成工程の後、第１絶縁膜５０３から第３Ｃｕ配線５１３までを形成する。
まず、第３Ｃｕ配線５１３の上に、例えば、化学的気相堆積（ＣＶＤ）法を用いて、窒化シリコン（ＳｉＮ）、窒化炭化シリコン（ＳｉＣＮ）及び酸化炭化シリコン（ＳｉＣＯ）などからなる膜厚６０ｎｍの第６絶縁膜５１４と、酸化シリコン(ＳｉＯ２)及び炭素含有酸化シリコン(ＳｉＯＣ)などからなる第７絶縁膜５１５を形成する（図６の（ａ）に図示）。
続いて、リソグラフィー法を用い、第６絶縁膜５１４及び第７絶縁膜５１５の上に、第１ビアパターンを有する第１レジストパターンを形成する（図示を省略）。
その後、ドライエッチングにより、第１レジストパターンをマスクとして第６絶縁膜５１４と第７絶縁膜５１５とをエッチングし、第３Ｃｕ配線５１３の上に、画素プラグ５１６を形成する。その後、第１レジストパターンをアッシングにより除去する（図示を省略）。
続いて、ＣＶＤ法及び物理的気相堆積（ＰＶＤ）法等を用い、画素プラグ５１６に窒化タンタル（ＴａＮ）及びタンタル（Ｔａ）を積層してなる第１バリアメタル膜、並びに銅（Ｃｕ）からなる第１金属膜を順次堆積する（図示を省略）。ここで、第１バリアメタル膜は、チタン(Ｔｉ)及びチタンナイトライド（ＴｉＮ）などを用いて形成してもよい。また、第１金属膜は、タングステン（Ｗ）を用い形成してもよい。
その後、化学機械研磨（ＣＭＰ）法を用い、上面に堆積した余剰の第１金属膜及び第１バリアメタル膜を研磨して、第１バリアメタル膜及び第１金属膜を含む画素プラグ５１６を形成する(図６の（ｂ）に図示)。つまり、電荷蓄積拡散層５０２の上方であって電荷蓄積拡散層５０２と電気的に接続された画素プラグ５１６を形成する。
次に、ＣＶＤ法またはＰＶＤ法を用い、チタン（Ｔｉ）及び窒化チタン（ＴｉＮ）を連続堆積して、膜厚が１３０ｎｍの第２金属膜６０１を形成する。そして、第２金属膜６０１上にＣＶＤ法を用いて酸化シリコン膜（ＳｉＯ２）を堆積して、５０ｎｍの第１１絶縁膜６０２を形成する（図示を省略）。ここで、第２金属膜６０１上の第１１絶縁膜６０２は、第２金属膜６０１の表面がアッシング時の酸素に曝されることを抑制すること、また、第２金属膜６０１をエッチングする際にハードマスクとして用いることを目的としており、省略することも可能である。
続いて、リソグラフィー法を用い、第１１絶縁膜６０２の上に、画素電極パターンを有する第２レジストパターンを形成する。その後、ドライエッチングにより、第２レジストパターンをマスクとして第２金属膜６０１上の第１１絶縁膜６０２をエッチングする。その後、第２レジストパターンをアッシングにより除去する（図６の（ｃ）に図示）。ここで、第２金属膜６０１を形成する材料は、上記のように、チタン（Ｔｉ）、タンタル(Ｔａ)、タンタルナイトライド（ＴａＮ）、アルミニウム（Ａｌ）及びタングステン（Ｗ）など、エッチング可能な金属であればよい。また、それらの積層構造でもよい。
次に、ＣＶＤ法及びＰＶＤ法を用い、第２金属膜６０１を覆うように、酸化シリコン（ＳｉＯ２）からなる膜厚２００ｎｍの第１２絶縁膜を形成する（図示を省略）。
続いて、ＣＭＰ法、もしくは、エッチバック法を用い、第１２絶縁膜を研磨（エッチング)する。これによって表面の平坦な下部画素電極５１７及び対向電極５２４が形成される（図６の（ｄ）に図示）。
次に、真空蒸着法を用い、シャドーマスク越しに下部画素電極５１７を被覆するように膜厚５００ｎｍからなる有機光電変換膜５１８を形成する。ここで、有機光電変換膜５１８は、電子ブロッキング層及びホールブロッキング層などを組み合わせた積層構造でもよい。有機光電変換膜５１８は、シャドーマスク越しに形成されるため、パターン端は不明瞭となり前述したように所定のスペースが必要となる。つまり、有機光電変換膜５１８の端部において、有機光電変換膜５１８の膜厚は、外周に向けて連続的に薄くなっている。ここで、有機光電変換膜５１８の形成においては、シャドーマスクを用いて行う。これは、通常のリソグラフィー、ドライエッチングを行った場合、酸素（Ｏ２）を用いたアッシング及び薬液による洗浄により、有機光電変換膜５１８の膜質が劣化するためである。また、有機光電変換膜５１８の端部と下部画素電極５１７との間隔、及び、有機光電変換膜５１８の端部と対向電極５２４の端との間隔は、最低５０μｍを確保する必要がある。続いて、ＰＶＤ法を用いて、上部画素電極５１９を、ウエハ全面を覆うように形成する(図７の（ａ）に図示)。つまり、画素プラグ５１６の上方であって画素プラグ５１６と電気的に接続された下部画素電極５１７、有機光電変換膜５１８及び上部画素電極５１９を、この順で積層する。
続いて、ＣＶＤ法を用いて、酸化アルミニウム（ＡｌＯ）からなる膜厚３０ｎｍの第８絶縁膜５２０と酸化窒化シリコン（ＳｉＯＮ）からなる膜厚２００ｎｍの第９絶縁膜５２１とを、有機光電変換膜５１８を覆うように形成する(図７の（ｂ）に図示)。有機光電変換膜５１８は、上部画素電極５１９で覆われているものの、ＩＴＯの上部画素電極５１９は保護膜としての機能は無い。そのため、プラズマを使用しない低ダメージかつ、パッシベーション効果の高い原子層成長堆積（ＡＬＤ）法を用いた酸化アルミニウム（ＡｌＯ）からなる第８絶縁膜５２０を採用した。この膜はカバレッジ特性が極めてよいため、有機光電変換膜５１８上に異物があった場合にも、有機光電変換膜５１８の露出を抑制することができ、さらに好適である。また、第９絶縁膜５２１の形成は、成膜温度２００℃以下で行い、さらにシラン（ＳｉＨ４）、二酸化窒素（ＮＯ２）、アンモニア（ＮＨ３）を用いることにより、プラズマ発光波長３５０ｎｍ以上の環境下で行い、有機光電変換膜５１８のダメージを抑制した。
続いて、リソグラフィー法を用い、第９絶縁膜５２１上に、画素領域１０１と対向電極領域１０２の全体を覆うように第３レジストパターンを形成する（図示を省略）。
その後、ドライエッチングにより、第３レジストパターンをマスクとして、画素領域１０１及び対向電極領域１０２以外の第９絶縁膜５２１及び第８絶縁膜５２０を除去する。その後、第３レジストパターンをアッシングにより除去する（図示を省略）。
さらに、ドライエッチングにより、第９絶縁膜５２１及び第８絶縁膜５２０をマスクとして、上部画素電極５１９を除去する（図７の（ｃ）に図示）。
ここで、上部画素電極５１９をパターニングする場合について説明する。図８Ａは、上部画素電極をレジストマスクでドライエッチングした場合の状態を表す断面図である。同図では、第９絶縁膜５２１、第８絶縁膜５２０、及び上部画素電極５１９を、第３レジストパターンをマスクとしてドライエッチングにより除去している。この場合、第３レジストパターン７０１をアッシングにより除去する際に、上部画素電極５１９であるＩＴＯ膜の界面は不安定であるため、第７絶縁膜５１５と上部画素電極５１９との界面に酸素７０２が浸入し、有機光電変換膜５１８まで拡散する。つまり、有機光電変換膜５１８が酸素に曝されることになり、有機光電変換膜５１８にダメージが発生する。
図８Ｂは、レジストマスクをアッシングにより除去する場合の状態を表す断面図である。また、図８Ｃは、上部画素電極を上層の絶縁膜をマスクとしてドライエッチングした場合の状態を表す断面図である。図８Ａに示されたような有機光電変換膜５１８のダメージを抑制するために、本開示では、図８Ｂに示されたように、第７絶縁膜５１５と上部画素電極５１９との界面が露出する前の第９絶縁膜５２１及び第８絶縁膜５２０までを第３レジストパターン７０１をマスクとしてエッチングする。その後、第３レジストパターン７０１をアッシングにより除去する。そして、図８Ｃに示されたように、レジストのマスクではなく、第９絶縁膜５２１及び第８絶縁膜５２０をマスクとして、上部画素電極５１９を除去する。これにより、第７絶縁膜５１５と上部画素電極５１９との界面が露出した状態でのアッシングが抑制される。
さらに、ドライエッチング条件及びアッシング条件は、基板温度２００℃以下、かつ、プラズマ発光波長３５０ｎｍ以上の環境下で行なうことにより、有機光電変換膜５１８のへのダメージを抑制でき、シャドーマスク法を回避することが可能となる。
また、第３レジストパターン７０１をマスクとした第９絶縁膜５２１及び第８絶縁膜５２０の加工、ならびに、第９絶縁膜５２１及び第８絶縁膜５２０をマスクとした上部画素電極５１９の加工により、第９絶縁膜５２１、第８絶縁膜５２０及び上部画素電極５１９の端面が揃った構造となる。また、さらに、上部画素電極５１９の端面は、基板に垂直もしくは多少テーパーがついて４５°以上となる。言い換えると、上部画素電極５１９の端部と保護膜（第９絶縁膜５２１、第８絶縁膜５２０）の端部とが、レイアウト上、同一線上に重なる。
一般的な光電変換膜を備えた従来の固体撮像装置（図３）では、上部画素電極の形成にシャドーマスクを用いる。このため、上部画素電極２０６の端部３０３と対向電極接続電極３０１との距離Ｄ４、及び、端部３０３と周辺パッド２０４との距離Ｄ５を、それぞれ、１５０μｍ以上確保することが必要であった。これに対して、本実施形態に係る固体撮像装置１では、上部画素電極５１９の端部における断面と、第８絶縁膜５２０の端部における断面とが同一面上にある。また、上部画素電極５１９の端部における断面及び第８絶縁膜５２０の端部における断面と、シリコン基板５０１の表面とのなす角度が４５度以上となっている。これにより、上部画素電極５１９の端部５３０と対向電極５２４との距離、及び、端部５３０と周辺回路領域１０３のグローバル配線５２６との距離を、それぞれ、５μｍ以下にまで縮めることが可能となる。このように、周辺回路領域１０３と対向電極５２４、ひいては下部画素電極５１７までの距離を小さくすることが可能となり、電源電圧などの供給において電圧降下が抑制でき、画素セルを安定に動作することが可能となる。さらに、回路動作に寄与しない無駄な領域を削除することができるため、チップ面積の縮小も可能となる。
続いて、ＣＶＤ法を用いて、酸化窒化シリコン（ＳｉＯＮ）からなる膜厚４００ｎｍの第１０絶縁膜５２２を形成する(図７の（ｄ）に図示)。これにより、第７絶縁膜５１５と上部画素電極５１９との側面を保護することができる。第１０絶縁膜５２２の形成は、成膜温度２００℃以下で行い、さらにシラン（ＳｉＨ４）、二酸化窒素（ＮＯ２）、アンモニア（ＮＨ３）を用いる。これにより、プラズマ発光波長３５０ｎｍ以上の環境下で行い、有機光電変換膜５１８のダメージを抑制した。
続いて、リソグラフィー法を用い、第１０絶縁膜５２２の上に、第３Ｃｕ配線５１３と第１Ａｌパッド５２８及びグローバル配線５２６とを接続する第１Ａｌプラグ５２５と、第２Ａｌプラグ５２７との第４ビアパターンを有する第４レジストパターンを形成する。
その後、ドライエッチングにより、第４レジストパターンをマスクとして、第４ビアパターンを形成する。その後、第４レジストパターンをアッシングにより除去する（図示を省略）。ここで、ドライエッチング条件及びアッシング条件は、基板温度２００℃以下、かつ、プラズマ発光波長３５０ｎｍ以上の環境下で行なうことにより、有機光電変換膜５１８のへのダメージを抑制した。
次に、ＰＶＤ法を用い、チタン(Ｔｉ)、窒化チタン（ＴｉＮ）及びアルミニウム（Ａｌ）の積層膜からなる、膜厚６００ｎｍの第３金属膜を形成する（図示を省略）。ここで、第３金属膜の形成は、成膜温度２００℃以下で行い、プラズマ発光波長３５０ｎｍ以上の環境下で行い、有機光電変換膜５１８のダメージを抑制した。
続いて、リソグラフィー法を用い、第３金属膜の上に、特定の画素領域上の遮光膜５２３、グローバル配線５２６及び第１Ａｌパッド５２８のパターンを有する第５レジストパターンを形成する（図示を省略）。
その後、ドライエッチングにより、第５レジストパターンをマスクとして第３金属膜をエッチングすることにより、第１Ａｌパッド５２８、グローバル配線５２６及び遮光膜５２３を形成する(図７の（ｅ）に図示)。つまり、有機光電変換膜５１８を積層した後で、画素領域１０１の周辺領域に配置される多層配線のうち最上層の配線である第１Ａｌパッド５２８、グローバル配線５２６及び遮光膜５２３を、当該配線の上面が有機光電変換膜５１８の底面よりも上方に位置するように形成する。その後、第５レジストパターンをアッシングにより除去する。ここで、ドライエッチング条件及びアッシング条件は、基板温度２００℃以下、かつ、プラズマ発光波長３５０ｎｍ以上の環境下で行なうことにより、有機光電変換膜５１８のへのダメージを抑制した。このように、第１Ａｌパッド５２８、グローバル配線５２６及び遮光膜５２３を、一括して形成することが可能となる。さらに、第１Ａｌパッド５２８、グローバル配線５２６及び遮光膜５２３を、画素プラグ５１６よりも後に形成する。これにより、画素プラグ５１６の高さは、第１Ａｌパッド５２８、グローバル配線５２６及び遮光膜５２３の影響を受けることなく、独立に決定することが可能となる。
さらに、第９絶縁膜５２１、第８絶縁膜５２０及び上部画素電極５１９の端部５３０の上の第１０絶縁膜５２２が、エッチング時に膜減りし、第７絶縁膜５１５と上部画素電極５１９との界面が露出することを避けるため、第５レジストパターンでＡｌパターン５２９を形成する。つまり、上部画素電極５１９の端部の上方であって、シリコン基板５０１を平面視した場合において画素領域１０１を囲むように、リング状のＡｌパターン５２９を形成する。この手法により、有機光電変換膜５１８を形成した後でも、リソグラフィー、エッチングによる加工が可能となり、有機光電変換膜５１８の形成工程以降の工程において、シャドーマスク法を回避することができる。ここで、Ａｌパターン５２９は、グローバル配線５２６、遮光膜５２３及び第１Ａｌパッド５２８のドライエッチング時に、第１０絶縁膜５２２が削れることを抑制できる。よって、第９絶縁膜５２１、第８絶縁膜５２０及び上部画素電極５１９の側面の露出を避けることができる。
また、Ａｌパターン５２９は、画素領域１０１と対向電極領域１０２とを囲むようにリング状に配置され、電気的にフローティングとなっている。これにより、上部画素電極５１９とＡｌパターン５２９とが電気的に短絡した場合でも、Ａｌパターン５２９と第１Ａｌパッド５２８、グローバル配線５２６及び遮光膜５２３との間隔は十分に確保される。よって、上部画素電極５１９と第１Ａｌパッド５２８、グローバル配線５２６及び遮光膜５２３との電気的な短絡を防ぐことができ、画素セルは正常な動作が確保される。
本開示の固体撮像装置及びその製造方法によれば、画素プラグ５１６の高さを小さくすることが可能となり、隣接画素間の容量を低減でき、クロストークによる混色特性の劣化を大幅に改善することができる。
さらに、画素プラグ５１６のプラグ径の縮小に合わせて、プラグ高さも縮小できるため、Ｃｕプラグの加工、金属材料の埋め込みが容易となり、微細な画素も容易に作成することができる。
なお、有機光電変換膜の形成以後の工程を、２００℃以下で行うため、グローバル配線５２６での配線信頼性の低下、第８絶縁膜５２０、第９絶縁膜５２１及び第１０絶縁膜５２２の絶縁耐性の低下が懸念される。しかし、グローバル配線５２６での配線信頼性の低下については、グローバル配線５２６の配線構造、たとえば、キャップＴｉＮ化、配線膜厚の厚膜化により対策が可能である。また、第８絶縁膜５２０、第９絶縁膜５２１及び第１０絶縁膜５２２の絶縁耐性の低下について、絶縁膜厚の厚膜化により絶縁耐性の低下の対策を打つことが可能である。
また、本実施形態に係る固体撮像装置の製造方法は、ウエハサイズの穴の開いたマスクであるシャドーマスクにウエハを密着させて、有機光電変換膜を堆積することにより、パターン付きの有機光電変換膜を形成することが可能である。これにより、有機光電変換膜を加工する工程の必要がない。また、有機光電変換膜の形成時には、シャドーマスクとウエハとを機械的に密着させるため、開口端部の膜厚に傾斜があり、端部が薄くなり、また、重ね合わせの精度が悪くなる恐れがある。しかしながら、その後の上部画素電極の形成工程以降の工程では、有機光電変換膜にダメージを与えないシャドーマスク法以外の低温下での工程により膜形成がなされる。よって、画素領域とその周辺に配置された領域との距離を大きく確保する必要がない。
以上、本実施形態に係る固体撮像装置及びその製造方法では、隣接画素間のカップリング容量を低減し、混色特性を向上することができる。また、電極パッド、電源供給配線及び遮光膜を一括して形成することができる。また、画素セルの微細化ができ、低抵抗な(配線膜厚が大きい)グローバル配線の形成でき、グローバル配線膜厚に制限をなくすことができる。よって、画素領域からパッド間の周辺回路領域を有効に利用できる。
なお、本実施形態では光電変換膜に有機材料を用いたが、その他の材料（例：無機材料）を用いても、本発明の効果を得られることは明らかである。
以上、本開示の固体撮像装置及びその製造方法について、実施形態に基づいて説明してきたが、本開示に係る固体撮像装置及びその製造方法は、上記実施形態に限定されるものではない。上記実施形態における任意の構成要素を組み合わせて実現される別の実施形態や、上記実施形態に対して本発明の主旨を逸脱しない範囲で当業者が思いつく各種変形を施して得られる変形例や、本開示の固体撮像装置を内蔵した各種機器も本発明に含まれる。
本発明では、高画素数でも画素間での混色が低減された固体撮像装置を実現でき、ビデオカメラやデジタルスチルカメラ、さらには携帯電話等のモバイル機器向けカメラモジュール等の撮像装置として好適なものである。
１ 固体撮像装置
１０１ 画素領域
１０２ 対向電極領域
１０３ 周辺回路領域
１０４ 周辺パッド領域
１０５、２０２、５１７ 下部画素電極
１０６、２０４、８０１ 周辺パッド
２０１ 画素電極接続プラグ
２０３、５２６ グローバル配線
２０５、５１８、８０２ 有機光電変換膜
２０６、５１９ 上部画素電極
２０７ 第１パッシベーション膜
２０８ 第２パッシベーション膜
２０９ 電荷蓄積部
２１０ 層間絶縁膜
３０１、８０３ 対向電極接続電極
３０２、３０３、５３０ 端部
５０１ シリコン基板
５０２ 電荷蓄積拡散層
５０３ 第１絶縁膜
５０４ 第１プラグ
５０５ 第１Ｃｕ配線
５０６ 第２絶縁膜
５０７ 第３絶縁膜
５０８ 第２プラグ
５０９ 第２Ｃｕ配線
５１０ 第４絶縁膜
５１１ 第５絶縁膜
５１２ 第３プラグ
５１３ 第３Ｃｕ配線
５１４ 第６絶縁膜
５１５ 第７絶縁膜
５１６ 画素プラグ
５２０ 第８絶縁膜
５２１ 第９絶縁膜
５２２ 第１０絶縁膜
５２３ 遮光膜
５２４、８０４ 対向電極
５２５ 第１Ａｌプラグ
５２７ 第２Ａｌプラグ
５２８ 第１Ａｌパッド
５２９ Ａｌパターン
６０１ 第２金属膜
６０２ 第１１絶縁膜
７０１ 第３レジストパターン
７０２ 酸素
８０５ 画素電極
８０６ 保護膜

Claims (15)

  1. 半導体基板上に複数の画素が行列状に配置された画素領域と、前記半導体基板を平面視した場合における当該画素領域の周辺であって前記複数の画素を駆動するための多層配線が配置された周辺領域とを含み、
    前記画素領域には、
    前記半導体基板に形成された電荷蓄積拡散層と、
    前記電荷蓄積拡散層の上方であって、前記電荷蓄積拡散層と電気的に接続された、画素ごとに対応して形成された複数の画素プラグと、
    前記複数の画素プラグの上であって前記複数の画素プラグのそれぞれと電気的に接続され、画素ごとに対応して形成された複数の下部画素電極と、
    前記複数の下部画素電極の上であって前記複数の下部画素電極と電気的に接続された光電変換膜と、
    前記光電変換膜の上であって前記光電変換膜と電気的に接続された上部画素電極とが配置され、
    前記周辺領域に配置された前記多層配線のうち最上層に形成された配線の上面は、前記光電変換膜の底面よりも上方に位置する
    固体撮像装置。
  2. 前記最上層に形成された配線は、回路に電源電圧を供給するための電源配線及びワイヤボンディング用のパッドを含む
    請求項１に記載の固体撮像装置。
  3. 前記電源配線、前記パッド、及び前記複数の画素の一部を遮光するための遮光膜の膜厚は等しい
    請求項２に記載の固体撮像装置。
  4. 前記電源配線、前記パッド、及び前記複数の画素の一部を遮光するための遮光膜は、同じ材料で構成されている
    請求項２に記載の固体撮像装置。
  5. 前記電源配線、前記パッド及び前記遮光膜を構成する材料は、Ａｌを含む
    請求項４に記載の固体撮像装置。
  6. 前記電源配線及び前記パッドの底面は、前記遮光膜の底面よりも低い
    請求項３に記載の固体撮像装置。
  7. 前記多層配線は、Ｃｕを含む
    請求項１に記載の固体撮像装置。
  8. 前記複数の下部画素電極は、ＴｉまたはＴｉの化合物で構成される
    請求項１に記載の固体撮像装置。
  9. 前記複数の画素プラグは、Ｃｕを含む
    請求項１に記載の固体撮像装置。
  10. さらに、前記上部画素電極の端部の上方であって、前記半導体基板を平面視した場合において当該画素領域を囲むように、リング状の配線が配置されている
    請求項１に記載の固体撮像装置。
  11. さらに、前記上部画素電極の上であって前記上部画素電極及び前記光電変換膜を保護する保護膜が形成され、
    前記上部画素電極の端部における断面と、前記保護膜の端部における断面とが同一面上にあり、前記上部画素電極の端部における断面及び前記保護膜の端部における断面と、前記半導体基板の表面とのなす角度は、４５度以上である
    請求項１に記載の固体撮像装置。
  12. 前記光電変換膜の端部において、前記光電変換膜の膜厚は、外周に向けて連続的に薄くなっている
    請求項１に記載の固体撮像装置。
  13. 前記上部画素電極は、前記半導体基板を平面視した場合に、前記複数の下部画素電極を覆うように形成される
    請求項１に記載の固体撮像装置。
  14. 半導体基板上の複数の画素が行列状に配置される画素領域内であって、前記半導体基板に電荷蓄積拡散層を形成する拡散層形成工程と、
    前記電荷蓄積拡散層の上方であって前記電荷蓄積拡散層と電気的に接続された画素プラグを形成するプラグ形成工程と、
    前記画素プラグの上であって前記画素プラグと電気的に接続された下部画素電極、光電変換膜及び上部画素電極を、この順で積層する光電変換膜形成工程と、
    前記光電変換膜を積層した後で、前記半導体基板を平面視した場合における前記画素領域の周辺に配置された周辺領域内に、前記周辺領域に配置される多層配線のうち最上層の配線を、前記配線の上面が前記光電変換膜の底面よりも上方に位置するように形成する配線形成工程とを含む
    固体撮像装置の製造方法。
  15. 前記光電変換膜形成工程では、前記光電変換膜をシャドーマスク法により形成し、
    前記光電変換膜を積層する工程以降の各工程では、ドライエッチング及びアッシングを、基板温度２００℃以下、かつ、プラズマ発光波長３５０ｎｍ以上の条件で実行する
    請求項１４に記載の固体撮像装置の製造方法。
JP2014530023A 2012-12-28 2013-11-21 固体撮像装置およびその製造方法 Active JP6233717B2 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2012287603 2012-12-28
JP2012287603 2012-12-28
PCT/JP2013/006847 WO2014103150A1 (ja) 2012-12-28 2013-11-21 固体撮像装置およびその製造方法

Publications (2)

Publication Number Publication Date
JPWO2014103150A1 true JPWO2014103150A1 (ja) 2017-01-12
JP6233717B2 JP6233717B2 (ja) 2017-11-22

Family

ID=51020283

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2014530023A Active JP6233717B2 (ja) 2012-12-28 2013-11-21 固体撮像装置およびその製造方法

Country Status (3)

Country Link
US (1) US9300891B2 (ja)
JP (1) JP6233717B2 (ja)
WO (1) WO2014103150A1 (ja)

Families Citing this family (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6465597B2 (ja) * 2014-09-09 2019-02-06 キヤノン株式会社 光電変換装置、光電変換システム
KR102404726B1 (ko) 2015-06-24 2022-05-31 삼성전자주식회사 유기 전자 소자 및 그 제조 방법
WO2017061176A1 (ja) * 2015-10-06 2017-04-13 ソニー株式会社 固体撮像素子および固体撮像素子の製造方法
JP6833470B2 (ja) 2016-11-17 2021-02-24 キヤノン株式会社 固体撮像装置、撮像システム、及び固体撮像装置の製造方法
KR20180074308A (ko) 2016-12-23 2018-07-03 삼성전자주식회사 전자 소자 및 그 제조 방법
KR102619669B1 (ko) 2016-12-30 2023-12-29 삼성전자주식회사 이미지 센서
KR102652981B1 (ko) 2017-01-16 2024-04-02 삼성전자주식회사 이미지 센서
US10861898B2 (en) * 2017-03-16 2020-12-08 Sharp Kabushiki Kaisha Imaging device and X-ray imaging device
CN109427826B (zh) * 2017-08-22 2020-10-30 中芯国际集成电路制造(上海)有限公司 图像传感器的制造方法
CN110071126A (zh) * 2018-01-23 2019-07-30 松下知识产权经营株式会社 摄像装置
CN110098218A (zh) * 2018-01-31 2019-08-06 松下知识产权经营株式会社 摄像装置
KR20190094580A (ko) * 2018-02-05 2019-08-14 삼성전자주식회사 이미지 센서 및 전자 장치
CN111971800A (zh) * 2018-06-14 2020-11-20 松下知识产权经营株式会社 具备控制电极、透明电极和将上述控制电极与上述透明电极的侧面电连接的连接层的图像传感器
FR3086798B1 (fr) * 2018-09-28 2022-12-09 St Microelectronics Tours Sas Structure de diode
FR3093233B1 (fr) * 2019-02-25 2021-03-05 Isorg Dispositif matriciel pour capteur d'image, à transistors en couches minces et photodiodes organiques
WO2020202935A1 (ja) * 2019-04-05 2020-10-08 パナソニックＩｐマネジメント株式会社 光電変換装置
FR3098996A1 (fr) * 2019-07-16 2021-01-22 Isorg Capteur d'images
JP7013425B2 (ja) * 2019-10-02 2022-01-31 キヤノン株式会社 光電変換装置、及び撮像システム
WO2023106026A1 (ja) * 2021-12-08 2023-06-15 パナソニックＩｐマネジメント株式会社 撮像装置
WO2023189040A1 (ja) * 2022-03-29 2023-10-05 パナソニックＩｐマネジメント株式会社 光電変換素子及び撮像素子

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20060249762A1 (en) * 2001-05-16 2006-11-09 Peter Rieve Optoelectronic component having a conductive contact structure
JP2008003061A (ja) * 2006-06-26 2008-01-10 Fujifilm Corp Ｄｎａ解析用デバイス、ｄｎａ解析装置
JP2008306155A (ja) * 2007-06-08 2008-12-18 Dongbu Hitek Co Ltd イメージセンサ及びその製造方法
JP2011071481A (ja) * 2009-08-28 2011-04-07 Fujifilm Corp 固体撮像装置，固体撮像装置の製造方法，デジタルスチルカメラ，デジタルビデオカメラ，携帯電話，内視鏡

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006228938A (ja) * 2005-02-17 2006-08-31 Fuji Photo Film Co Ltd 光電変換膜積層型固体撮像素子
JP4905762B2 (ja) 2005-08-23 2012-03-28 富士フイルム株式会社 光電変換素子、撮像素子、および該光電変換素子の製造方法
JP2011071482A (ja) 2009-08-28 2011-04-07 Fujifilm Corp 固体撮像装置，固体撮像装置の製造方法，デジタルスチルカメラ，デジタルビデオカメラ，携帯電話，内視鏡
JP5637751B2 (ja) 2009-08-28 2014-12-10 富士フイルム株式会社 固体撮像装置，固体撮像装置の製造方法
JP4444371B1 (ja) 2009-09-01 2010-03-31 富士フイルム株式会社 撮像素子及び撮像装置
JP2011114292A (ja) * 2009-11-30 2011-06-09 Sony Corp 固体撮像素子及びその製造方法、並びに撮像装置、並びに半導体素子及びその製造方法
JP5534927B2 (ja) * 2010-05-06 2014-07-02 株式会社東芝 固体撮像装置
JP5542091B2 (ja) * 2010-05-18 2014-07-09 富士フイルム株式会社 固体撮像素子及び撮像装置
JP5696081B2 (ja) * 2012-03-23 2015-04-08 株式会社東芝 固体撮像装置

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20060249762A1 (en) * 2001-05-16 2006-11-09 Peter Rieve Optoelectronic component having a conductive contact structure
JP2008003061A (ja) * 2006-06-26 2008-01-10 Fujifilm Corp Ｄｎａ解析用デバイス、ｄｎａ解析装置
JP2008306155A (ja) * 2007-06-08 2008-12-18 Dongbu Hitek Co Ltd イメージセンサ及びその製造方法
JP2011071481A (ja) * 2009-08-28 2011-04-07 Fujifilm Corp 固体撮像装置，固体撮像装置の製造方法，デジタルスチルカメラ，デジタルビデオカメラ，携帯電話，内視鏡

Also Published As

Publication number Publication date
JP6233717B2 (ja) 2017-11-22
WO2014103150A1 (ja) 2014-07-03
US20150002719A1 (en) 2015-01-01
US9300891B2 (en) 2016-03-29

Similar Documents

Publication Publication Date Title
JP6233717B2 (ja) 固体撮像装置およびその製造方法
US10797096B2 (en) Semiconductor image sensor
CN107482024B (zh) 固体摄像装置和电子设备
US9153490B2 (en) Solid-state imaging device, manufacturing method of solid-state imaging device, manufacturing method of semiconductor device, semiconductor device, and electronic device
US9024405B2 (en) Solid-state image sensor
JP2012049289A (ja) 固体撮像装置とその製造方法、並びに電子機器
US9136295B2 (en) Semiconductor device and method for manufacturing the same
JP2014072296A (ja) 半導体装置
JP2012084693A (ja) 固体撮像装置、固体撮像装置の製造方法、及び電子機器
JP2011054741A (ja) 裏面照射型固体撮像装置
JP2011238781A (ja) 固体撮像素子及びその製造方法
US11488998B2 (en) Semiconductor apparatus and equipment
JP2013182941A (ja) 固体撮像装置およびその製造方法
WO2011148436A1 (ja) 光電変換素子とその製造方法、および固体撮像素子とその製造方法
JP6083572B2 (ja) 固体撮像装置及びその製造方法
CN110741476A (zh) 晶片接合的背照式成像器
WO2019193787A1 (ja) 電子デバイス
JP2019021660A (ja) 光電変換装置、光電変換装置を備えた機器、光電変換装置の製造方法
JP2018200958A (ja) 固体撮像素子、固体撮像素子の製造方法および電子機器
WO2009141952A1 (ja) 半導体装置及びその製造方法
KR20080078610A (ko) 광전 변환 장치 및 그 제조 방법
US10833129B2 (en) Image sensor with stacked structures
JP2016213305A (ja) 光電変換装置の製造方法
JP6539123B2 (ja) 固体撮像装置及びその製造方法ならびにカメラ
KR20210053412A (ko) 이미지 센서

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20161006

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20170509

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20170630

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20170926

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20171012

R151 Written notification of patent or utility model registration

Ref document number: 6233717

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R151