JPWO2014003132A1 - 積層型圧電素子 - Google Patents

積層型圧電素子 Download PDF

Info

Publication number
JPWO2014003132A1
JPWO2014003132A1 JP2014522686A JP2014522686A JPWO2014003132A1 JP WO2014003132 A1 JPWO2014003132 A1 JP WO2014003132A1 JP 2014522686 A JP2014522686 A JP 2014522686A JP 2014522686 A JP2014522686 A JP 2014522686A JP WO2014003132 A1 JPWO2014003132 A1 JP WO2014003132A1
Authority
JP
Japan
Prior art keywords
piezoelectric
end portion
internal electrode
piezoelectric element
layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2014522686A
Other languages
English (en)
Other versions
JP6082002B2 (ja
Inventor
潤二郎 里岡
潤二郎 里岡
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Kyocera Corp
Original Assignee
Kyocera Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Kyocera Corp filed Critical Kyocera Corp
Publication of JPWO2014003132A1 publication Critical patent/JPWO2014003132A1/ja
Application granted granted Critical
Publication of JP6082002B2 publication Critical patent/JP6082002B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • BPERFORMING OPERATIONS; TRANSPORTING
    • B41PRINTING; LINING MACHINES; TYPEWRITERS; STAMPS
    • B41JTYPEWRITERS; SELECTIVE PRINTING MECHANISMS, i.e. MECHANISMS PRINTING OTHERWISE THAN FROM A FORME; CORRECTION OF TYPOGRAPHICAL ERRORS
    • B41J2/00Typewriters or selective printing mechanisms characterised by the printing or marking process for which they are designed
    • B41J2/005Typewriters or selective printing mechanisms characterised by the printing or marking process for which they are designed characterised by bringing liquid or particles selectively into contact with a printing material
    • B41J2/01Ink jet
    • B41J2/135Nozzles
    • B41J2/14Structure thereof only for on-demand ink jet heads
    • B41J2/14201Structure of print heads with piezoelectric elements
    • B41J2/14274Structure of print heads with piezoelectric elements of stacked structure type, deformed by compression/extension and disposed on a diaphragm
    • BPERFORMING OPERATIONS; TRANSPORTING
    • B06GENERATING OR TRANSMITTING MECHANICAL VIBRATIONS IN GENERAL
    • B06BMETHODS OR APPARATUS FOR GENERATING OR TRANSMITTING MECHANICAL VIBRATIONS OF INFRASONIC, SONIC, OR ULTRASONIC FREQUENCY, e.g. FOR PERFORMING MECHANICAL WORK IN GENERAL
    • B06B1/00Methods or apparatus for generating mechanical vibrations of infrasonic, sonic, or ultrasonic frequency
    • B06B1/02Methods or apparatus for generating mechanical vibrations of infrasonic, sonic, or ultrasonic frequency making use of electrical energy
    • B06B1/06Methods or apparatus for generating mechanical vibrations of infrasonic, sonic, or ultrasonic frequency making use of electrical energy operating with piezoelectric effect or with electrostriction
    • B06B1/0607Methods or apparatus for generating mechanical vibrations of infrasonic, sonic, or ultrasonic frequency making use of electrical energy operating with piezoelectric effect or with electrostriction using multiple elements
    • B06B1/0611Methods or apparatus for generating mechanical vibrations of infrasonic, sonic, or ultrasonic frequency making use of electrical energy operating with piezoelectric effect or with electrostriction using multiple elements in a pile
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10NELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N30/00Piezoelectric or electrostrictive devices
    • H10N30/01Manufacture or treatment
    • H10N30/06Forming electrodes or interconnections, e.g. leads or terminals
    • H10N30/067Forming single-layered electrodes of multilayered piezoelectric or electrostrictive parts
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10NELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N30/00Piezoelectric or electrostrictive devices
    • H10N30/80Constructional details
    • H10N30/87Electrodes or interconnections, e.g. leads or terminals
    • H10N30/871Single-layered electrodes of multilayer piezoelectric or electrostrictive devices, e.g. internal electrodes
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10NELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N30/00Piezoelectric or electrostrictive devices
    • H10N30/80Constructional details
    • H10N30/87Electrodes or interconnections, e.g. leads or terminals
    • H10N30/872Connection electrodes of multilayer piezoelectric or electrostrictive devices, e.g. external electrodes

Landscapes

  • Engineering & Computer Science (AREA)
  • Mechanical Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • General Electrical Machinery Utilizing Piezoelectricity, Electrostriction Or Magnetostriction (AREA)

Abstract

【課題】 マイクロクラックの発生およびクラックの進展が抑制された積層型圧電素子を提供する。【解決手段】 本発明の積層型圧電素子は、圧電体層2と内部電極層3とが複数積層された積層体4を含み、内部電極層3は積層体4の側面に沿った端部領域を有しているとともに、端部領域に薄肉端部31を有していて、薄肉端部31と薄肉端部31に隣接する両側の圧電体層2とが離間している。【選択図】 図1

Description

本発明は、自動車エンジンの燃料噴射装置、インクジェット等の液体噴射装置、XYテーブルの精密位置決め装置等に用いられる圧電アクチュエータなどの積層型圧電素子に関するものである。
積層型圧電素子として、図8に示すように、圧電体層2および内部電極層3が複数積層された積層体4と、積層体4の側面に設けられて内部電極層3に接続された導体層5とを含む構造のものが一般に知られている。
ここで、従来の積層型圧電素子は、変位量の制御や素子寸法の調整のために切断や研磨によって加工されることから、図8に示すように、積層体の側面に沿った内部電極層3の端面は側面に沿って平坦であって圧電体層2に隣接する部位に角部を有する形状となっていた。
特開平7−283452号公報
しかしながら、このような積層型圧電素子では、積層体4の側面に達する内部電極層3の角部が鋭利な形状をしているために、角部近傍に電界が集中し、この角部に隣接する圧電体層2には発生した電界集中により大きな歪みが発生していた。
元来、積層体4の側面における圧電体層2と内部電極層3との界面は、端面である形状的要因や熱膨張係数の差に起因する熱応力等により歪みが局所的に発生しやすく、この為に剥がれやクラックが発生しやすい部位である。そこで、積層型圧電素子を長期間駆動させると、電界集中により圧電体層2に大きな歪みが加わって上記の部位にマイクロクラックが生じ、さらに圧電体層2を貫通するクラックに進展して部分的な電気的短絡を引き起こすことで変位量が小さくなるおそれがあった。
本発明は上記の事情に鑑みてなされたものであり、マイクロクラックの発生およびクラックの進展が抑制された積層型圧電素子を提供することを目的とする。
本発明の積層型圧電素子は、圧電体層と内部電極層とが複数積層された積層体を含み、前記内部電極層は前記積層体の側面に沿った端部領域を有しているとともに、該端部領域に薄肉端部を有していて、該薄肉端部と該薄肉端部に隣接する両側の圧電体層とが離間していることを特徴とするものである。
本発明によれば、内部電極層が隣接する両側の圧電体層との間に隙間が設けられるように薄くなっている薄肉端部を有している(薄肉端部とこの薄肉端部に隣接する両側の圧電体層とが離間している)ことから、この電界が集中する薄肉端部を圧電体層から切り離すことができ、電界集中により圧電体層に発生する歪みを低減することができる。これにより、電界集中起因のマイクロクラックの発生を抑止することができ、長期間安定して駆動する積層型圧電素子を実現することができる。
(a)は本発明の積層型圧電素子の実施の形態の一例を示す概略斜視図であり、(b)は(a)に示すA−A線で切断した断面の要部拡大図である。 本発明の積層型圧電素子の実施の形態の他の例を示す要部拡大縦断面図である。 本発明の積層型圧電素子の実施の形態の他の例を示す要部拡大縦断面図である。 本発明の積層型圧電素子の実施の形態の他の例を示す要部拡大縦断面図である。 本発明の積層型圧電素子の実施の形態の他の例を示す要部拡大縦断面図である。 本発明の積層型圧電素子の実施の形態の他の一例を示す要部拡大縦断面図である。 本発明の積層型圧電素子の実施の形態の他の例を示す要部拡大縦断面図である。 (a)は従来の積層型圧電素子の実施の形態の一例を示す概略斜視図であり(b)は(a)に示すB−B線で切断した断面の要部拡大図である。
本発明の積層型圧電素子の実施の形態の例について、図面を参照して詳細に説明する。
図1(a)は本発明の積層型圧電素子の実施の形態の一例を示す概略斜視図であり、図1(b)は図1(a)に示すA−A線で切断した断面の要部拡大図である。
図1に示す積層型圧電素子1は、圧電体層2と内部電極層3とが複数積層された積層体4を含み、内部電極層3は積層体4の側面に沿った端部領域を有しているとともに、端部領域に薄肉端部31を有していて、薄肉端部31と薄肉端部31に隣接する両側の圧電体層2とが離間している。
積層体4を構成する圧電体層2は、圧電特性を有するセラミックスで形成されたもので、このようなセラミックスとして、例えばチタン酸ジルコン酸鉛(PbZrO3−PbTiO3)からなるペロブスカイト型酸化物、ニオブ酸リチウム(LiNbO3)、タンタル酸リチウム(LiTaO3)などを用いることができる。この圧電体層2の厚みは、例えば3〜250μmとされる。
積層体4を構成する内部電極層3は、圧電体層2を形成するセラミックスと同時焼成により形成されたもので、圧電体層2と交互に積層されて圧電体層2を上下から挟んでおり、積層順に正極および負極が配置されることにより、それらの間に挟まれた圧電体層2に駆動電圧を印加するものである。この形成材料として、例えば圧電セラミックスとの反応性が低い銀−パラジウム合金を主成分とする導体、あるいは銅、白金などを含む導体を用いることができる。
この内部電極層3は積層体4の側面に沿った端部領域を有している。ここで、積層体4の側面に沿った端部領域とは、内部電極層3の端部(外縁部)のうち積層体4の側面から露出するかまたは側面まで達するような位置まで形成された領域のことを意味している。図1に示す例では、外部回路と電気的に接続される導体層5が設けられており、この導体層5が設けられた領域およびその近傍領域では内部電極層3の正極および負極(もしくはグランド極)の一方の端部領域が導出されている。また、この導体層5が設けられた領域およびその近傍領域を除くその他の領域では、内部電極層3の正極および負極(もしくはグランド極)の両方が積層体4の側面に沿った端部領域を有している。内部電極層3の厚みは、例えば0.1〜5μmとされる。
なお、内部電極層3の積層体4の側面に沿った端部領域を有している形状としては、図1に示すような積層体4の4つの側面に沿った端部領域を有している形状に限られず、例えば導体層5の設けられた2つの側面のみ積層体4の側面に沿った端部領域を有していて、その他の2つの側面には積層体4の側面に沿っていない端部領域を有している形状であってもよい。
内部電極層3の正極および負極(もしくはグランド極)の一方の端部と電気的に接続された導体層5は、例えば銀とガラスからなるペーストを塗布して焼き付けて形成されたものである。導体層5の厚みは、例えば5〜500μmとされる。
導体層5の表面上には、導電性接合材(図示せず)を介して外部電極(図示せず)が取り付けられるのがよい。
外部電極としては、銅、鉄、ステンレス、リン青銅等からなる板状体であり、例えば幅0.5〜10mm、厚み0.01〜1.0mmに形成されたものである。積層体4の伸縮により生じる応力を緩和する効果の高い形状として、例えば長手方向(積層方向)に垂直な幅方向にスリットの入った形状、網目状に加工された金属板などであってもよい。また、スリットにかえてまたはスリットとともに孔、特に幅方向に延びる孔が設けられた構成であってもよい。このスリットおよび孔が積層体4の積層方向に複数配置されているのが好ましく、特に圧電体層2と内部電極層3とが交互に積層された領域(活性部)に対応する位置に複数配置されているのが好ましい。
導電性接合材としては、半田や、例えばAg粒子やCu粒子など導電性の良好な導電粒子を含んだエポキシ樹脂やポリイミド樹脂であるのが好ましい。導電性接合材は、例えば5〜500μmの厚さに形成される。
なお、図6および図7に示すように、積層体4の側面の導体層5が形成されていない領域には、絶縁膜61が被覆されていてもよい。また、積層体4の側面に設けられた導体層5の表面上には外部電極が取り付けられてもよく取り付けられなくてもよい。さらに、外部電極が取り付けられる場合に、導体層5が設けられなくてもよい。またさらに、導体層5の表面上または外部電極の表面上に絶縁膜61が被覆されていてもよい。
そして、導体層5と電気的に接続される接続端部を除いて、内部電極層3の端部領域に薄肉端部31を有していて、薄肉端部31と薄肉端部31に隣接する両側の圧電体層2とが離間している。言い換えると、隣接する両側の圧電体層2との間に隙間41が設けられるように薄くなっている薄肉端部31を有する。
この構成によれば、内部電極層3の電界集中箇所である薄肉端部31と、電界がかかることにより歪みが発生する圧電体層2とが切り離される。これにより、圧電体層2に電界集中による高電界がかかることが避けられ、圧電体層2に発生する歪みを低減することができる。したがって、電界集中起因のマイクロクラックの発生を抑止することができ、長期間安定して駆動する積層型圧電素子1を実現することができる。
なお、本発明の積層型圧電素子1では、内部電極層3における導体層5と電気的に接続される接続端部に薄肉端部31があってもよいが、必ずしも薄肉端部31がある必要はない。
内部電極層3の端部領域において薄肉端部31を設けることによって隣接する圧電体層2との間に設けられる隙間41としては、積層体4の側面と同一面上における距離(間隔)が例えば0.01〜3μmであるのがよい。また、端部領域31の奥行き(積層体4の側面から当該側面に垂直な方向に延びる奥行き)は、例えば0.1〜30μmであるのがよい。
そして、図2に示すように、薄肉端部31は先端に向かって薄くなっているのが好ましい。この構成によれば、最も電界が集中しやすい内部電極層3の先端を確実に圧電体層2から離間できる為、電界集中で発生する高電界の影響を低減してマイクロクラックの発生を低減できる。
本発明には、図1及び図2に示すような内部電極層3の薄肉端部31が積層体4の側面から突出した構成や、図3に示すような薄肉端部31が積層体4の側面と同一面上に位置する構成も含まれるが、以下のような構成とすることもできる。
図4に示す構成は、薄肉端部31は積層体4の側面よりも内側にある構成である。この構成によれば、隣り合う内部電極層3の薄肉端部31同士の距離をかせぐことができ、薄肉端部31を起点とし、積層体4の側面を伝わるリーク電流の発生を抑えることができ、リーク電流によるクラックの発生や変位の低下を抑制することができる。なお、薄肉端部31の先端が積層体4の側面から例えば0.1〜30μm内側にあるのが効果的である。また、この場合の隣接する圧電体層2との間に設けられる隙間41としては、薄肉端部31の先端の位置における距離(間隔)が例えば0.01〜3μmであるのがよい。
また、図5に示すように、薄肉端部31の先端は、隣接する一方側の圧電体層2と他方側の圧電体層2との間の中央部に位置しているのが好ましい。この構成によれば、電界集中をする薄肉端部31と両隣の圧電体層2との距離を保つことができ、両隣の圧電体層2にクラックや変位低下が生じるのを抑制することができる。なお、中央部とは、薄肉端部31の先端から一方側の圧電体層2に下ろした垂線の長さに対する他方側の圧電体層2に下ろした垂線の長さの差が±15%以内であることを意味する。
また、図2乃至図5に示すように、薄肉端部31の先端は丸みを帯びているのが好ましい。この構成によれば、過度な電界集中が起きない為、リーク電流およびクラックの発生をさらに低減できる。なお、薄肉端部31の先端を断面で見たときの曲率半径が例えば0.1〜2μmであるのが効果的である。
また、図5に示すように、薄肉端部31における隣接する両側の圧電体層2との間の隙間41に絶縁体62が埋め込まれているのが好ましい。この構成によれば、圧電体層3と薄肉端部31との間の隙間41内に水蒸気の結露等によるイオン導電性の液体が入りこむのを防ぐことができ、クラックの発生を生じないようにすることができる。
絶縁体62としては、セラミックス、ガラス、樹脂などが挙げられるが、特に樹脂であるのが好ましい。そして、樹脂としては、ポリイミド樹脂、アクリル樹脂、シリコーン樹脂、エポキシ樹脂などが挙げられる。
樹脂の隙間41への充填性はよく、また誘電分極性は小さい為、電界集中が起こりやすい薄肉端部31と圧電体層2との距離及び絶縁性を保つことができ、薄肉端部31近傍の高電界によるクラックの発生を生じないようにすることができる。
なお、図6に示すように、絶縁膜61と絶縁体62とは同じ材料からなり、積層体4の側面に絶縁膜61を形成するのと同時に、薄肉端部31における隣接する両側の圧電体層2との間の隙間41に絶縁体62が埋め込まれたものであってもよい。
このように、絶縁膜61と絶縁体62とはともに形成されるのが好ましいが、これらは異種材料からなるものであってもよく、隙間41に絶縁体62が充填されるのみの構成であってもよい。また、内部電極層3における導体層5と電気的に接続される接続端部に薄肉端部31がある場合の隙間41に絶縁体62が入り込んでいても良い。
また、図7に示すように、圧電体層2と内部電極層3との界面に凹凸42があるのが好ましく、これにより、内部電極層3における薄肉端部31とそれ以外の領域との境界であって、圧電体層2と内部電極層3とが接している領域と離れている領域の境界に応力を集中させずに圧電体層2と内部電極層3との界面に分散できる為、さらにクラックを生じさせないようにすることができる。なお、凸凹42の程度としては、表面粗さRaが100nm以上であるのが効果的である。
次に、本実施の形態の積層型圧電素子1の製造方法について説明する。
まず、圧電体層2となるセラミックグリーンシートを作製する。具体的には、圧電セラミックスの仮焼粉末と、アクリル系,ブチラール系等の有機高分子からなるバインダーと、可塑剤とを混合してセラミックスラリーを作製する。そして、ドクターブレード法、カレンダーロール法等のテープ成型法を用いることにより、このセラミックスラリーを用いてセラミックグリーンシートを作製する。圧電セラミックスとしては圧電特性を有するものであればよく、例えば、チタン酸ジルコン酸鉛(PbZrO3−PbTiO3)からなるペロブスカイト型酸化物等を用いることができる。また、可塑剤としては、フタル酸ジブチル(DBP),フタル酸ジオクチル(DOP)等を用いることができる。
次に、内部電極層3となる導電性ペーストを作製する。具体的には、銀−パラジウム合金の金属粉末にバインダーおよび可塑剤を添加混合することによって導電性ペーストを作製する。この導電性ペーストを上記のセラミックグリーンシート上に、スクリーン印刷法を用いて内部電極層3のパターンで塗布する。さらに、この導電性ペーストが印刷されたセラミックグリーンシートを複数枚積層し、所定の温度で脱バインダー処理を行なった後、900〜1200℃の温度で焼成し、平面研削盤等を用いて所定の形状になるよう研削処理を施すことによって、交互に積層された圧電体層2および内部電極層3を備えた積層体4を作製する。
なお、積層体4は、上記の製造方法によって作製されるものに限定されるものではなく、圧電体層2と内部電極層3とを複数積層してなる積層体4を作製できれば、どのような製造方法によって作製されてもよい。
例えば、内部電極層3の薄肉端部31が積層体4の側面から突出した構成とするには、例えばサンドブラストで表面を研磨して圧電体層2を優先的に削る方法が挙げられる。また、内部電極層3を例えばめっきで形成した金属膜のような緻密で圧電体層2よりも焼結収縮が小さいもので形成する方法が挙げられる。
その後、必要により、銀を主成分とする導電性粒子とガラスとを混合したものに、バインダー,可塑剤および溶剤を加えて作製した銀ガラス含有導電性ペーストを、導体層5のパターンで積層体4の側面にスクリーン印刷法等によって印刷後、乾燥させた後、650〜750℃の温度で焼き付け処理を行ない、導体層5を形成する。
次に、必要により、導電性接合材を介して外部電極を導体層5の表面に接続し、固定する。
次に、内部電極層3の端部領域に薄肉端部31を形成するために、積層型圧電素子1をエッチング液に浸漬し、内部電極層3を積層体4の露出面からエッチングする。
このとき、隣接する両側の圧電体層2との間に隙間ができるようにエッチングするために、エッチング液として、圧電体層2を溶かさないアルカリ系(シアン化ナトリウム系など)のエッチング液を用いるのがよい。また、急激にエッチングすると、薄肉端部31が消失するので、エッチング液の濃度を30%以下として、液温を30℃以下にするのがよい。さらに、エッチング液を攪拌せずに静かに10秒以上の時間をかけてエッチングを行うことで、薄肉端部31は先端に向かって薄くなり先端は丸くなる。同時に、薄肉端部31の先端は、隣接する一方側の圧電体層2と他方側の圧電体層2との間の中央部に位置するようになる。なお、先端の位置をどちらかの圧電体層2から離す場合は、離す側のエッチングレートを加速させれば良いので、エッチング液を攪拌させたり、エッチングさせたくない側にマスキングをしたりすればよい。
なお、実用範囲の液濃度、浸漬時間であれば、導体層5の形成後のエッチングであっても問題はない。
また、薄肉端部31を積層体4よりも内側にするには、エッチング前に、積層体4の側面よりも内部電極層3が飛び出さないように研磨等の加工を行ったり、エッチング時間を延ばしたりしてやれば良い。
なお、薄肉端部31の所望の形状に応じて、エッチング液、エッチング条件を適宜制御しても良く、あらかじめ導体層5を形成する前にエッチングを行っても良い。さらには、レーザーエッチング等の方法で徐々に加工するなど、どのような製造方法によって作製されてもよい。
また、薄肉端部31に隣接する両側の圧電体層2との間の隙間41に絶縁体6を埋め込むには、エポキシ、シリコーン、ポリイミド等の樹脂をスクリーン印刷法により印刷し乾燥する方法や、テトラオキシシラン等のシリコーン系の溶液にディッピングして乾燥する方法など、どのような製造方法によって作製されてもよい。
さらに、圧電体層2と内部電極層3との界面を凸凹にするには、あらかじめセラミックグリーンシートを凸凹にしたり、内部電極層3を形成するための導電性ペーストの厚みを2度塗り等の方法によって面内で変化させたり、導電性ペースト中に比較的大きな金属粉末を混合したり、導電性ペースト印刷後にセラミックグリーンシートに圧力を加え表面を凸凹にしたりするなどの方法があるが、どのような製造方法によって作製されてもよい。
本発明の実施例の積層型圧電素子を以下のようにして作製した。
まず、平均粒径が0.4μmのチタン酸ジルコン酸鉛(PbZrTiO3)を主成分とする圧電体セラミックスの粉末にバインダー及び可塑剤を混合したセラミックスラリーを作製し、ドクターブレード法で厚み150μmの圧電体層となるセラミックグリーンシートを作製した。
次に、銀−パラジウム合金にバインダーを加えて作製した内部電極層となる導電性ペーストを、セラミックグリーンシートにスクリーン印刷法により印刷した印刷体を300枚積層して積層成形体を作製した。
次に、所定の大きさとなるようにダイシングソーマシンで切断した後、積層成形体を400℃で脱脂し、1000℃で3時間焼成して積層焼結体を作製した。得られた積層焼結体は直方体状であり、その大きさは、端面が縦5mm、横5mmであり、高さが35mmであった。
次に、銀粉末およびガラス粉末にバインダーを加えて銀ガラス含有導電性ペーストを作製し、これを積層焼結体の側面にスクリーン印刷法によって印刷し、800℃の温度で焼き付け処理して導体層を形成し、積層型圧電素子を作製した。
次に、シアン化ナトリウム系のアルカリ性エッチング液に積層型圧電素子を1分間浸漬した後、積層型圧電素子を純水で30分間洗浄して、内部電極層の端部領域に隣接する両側の圧電体層との間に隙間が設けられるように薄くなっている薄肉端部を有する積層型圧電素子を得た。このときのエッチング深さは、側面より2μmとした。また、薄肉端部の先端から隣接する両側の圧電体層まで下ろした垂線の長さはそれぞれ1μmであった。
次に、積層体の側面にエポキシ樹脂をスクリーン印刷法により、20〜80μm印刷し乾燥した。
この積層型圧電素子について、50℃の環境下で電圧200V、周波数10Hz、Duty50の矩形波で、100万サイクルの連続駆動試験を実施した。
その結果、積層体の側面における圧電体層と内部電極層との界面にクラックは生じておらず、変位特性は初期値より、ほとんど変化が無かった。
1・・・積層型圧電素子
2・・・圧電体層
3・・・内部電極層
31・・・薄肉端部
4・・・積層体
41・・・隙間
42・・・凹凸
5・・・導体層
61・・・絶縁膜
62・・・絶縁体

Claims (8)

  1. 圧電体層と内部電極層とが複数積層された積層体を含み、前記内部電極層は前記積層体の側面に沿った端部領域を有しているとともに、該端部領域に薄肉端部を有していて、該薄肉端部と該薄肉端部に隣接する両側の圧電体層とが離間していることを特徴とする積層型圧電素子。
  2. 前記薄肉端部は先端に向かって薄くなっていることを特徴とする請求項1に記載の圧電素子。
  3. 前記薄肉端部は前記積層体の側面よりも内側にあることを特徴とする請求項1または請求項2に記載の積層型圧電素子。
  4. 前記薄肉端部の先端は、隣接する一方側の前記圧電体層と他方側の前記圧電体層との間の中央部に位置していることを特徴とする請求項1乃至請求項3のうちのいずれかに記載の積層型圧電素子。
  5. 前記薄肉端部の先端は丸みを帯びていることを特徴とする請求項1乃至請求項4のうちのいずれかに記載の積層型圧電素子。
  6. 前記薄肉端部において、隣接する両側の圧電体層との間の隙間に絶縁体が埋め込まれていることを特徴とする請求項1乃至請求項5のうちのいずれかに記載の積層型圧電素子。
  7. 前記絶縁体が樹脂であることを特徴とする請求項6に記載の積層型圧電素子。
  8. 前記圧電体層と前記内部電極層との界面に凹凸があることを特徴とする請求項1ないし請求項7のうちのいずれかに記載の積層型圧電素子。
JP2014522686A 2012-06-29 2013-06-27 積層型圧電素子 Active JP6082002B2 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2012147097 2012-06-29
JP2012147097 2012-06-29
PCT/JP2013/067688 WO2014003132A1 (ja) 2012-06-29 2013-06-27 積層型圧電素子

Publications (2)

Publication Number Publication Date
JPWO2014003132A1 true JPWO2014003132A1 (ja) 2016-06-02
JP6082002B2 JP6082002B2 (ja) 2017-02-15

Family

ID=49783267

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2014522686A Active JP6082002B2 (ja) 2012-06-29 2013-06-27 積層型圧電素子

Country Status (2)

Country Link
JP (1) JP6082002B2 (ja)
WO (1) WO2014003132A1 (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6199757B2 (ja) * 2014-01-29 2017-09-20 京セラ株式会社 積層型圧電素子、圧電アクチュエータおよびこれを備えたマスフローコントローラ

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH07283452A (ja) * 1994-04-06 1995-10-27 Brother Ind Ltd 積層型圧電素子
JPH10149940A (ja) * 1996-11-15 1998-06-02 Nec Corp 積層セラミック電子部品とその製造方法
JP2004119856A (ja) * 2002-09-27 2004-04-15 Denso Corp 積層型圧電素子及びその製造方法
JP2004260136A (ja) * 2003-02-05 2004-09-16 Denso Corp 積層型圧電素子及びその製造方法
JP2004363190A (ja) * 2003-06-02 2004-12-24 Denso Corp 積層型圧電体素子の製造方法
JP2007035805A (ja) * 2005-07-25 2007-02-08 Ngk Insulators Ltd 圧電/電歪デバイス

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH07283452A (ja) * 1994-04-06 1995-10-27 Brother Ind Ltd 積層型圧電素子
JPH10149940A (ja) * 1996-11-15 1998-06-02 Nec Corp 積層セラミック電子部品とその製造方法
JP2004119856A (ja) * 2002-09-27 2004-04-15 Denso Corp 積層型圧電素子及びその製造方法
JP2004260136A (ja) * 2003-02-05 2004-09-16 Denso Corp 積層型圧電素子及びその製造方法
JP2004363190A (ja) * 2003-06-02 2004-12-24 Denso Corp 積層型圧電体素子の製造方法
JP2007035805A (ja) * 2005-07-25 2007-02-08 Ngk Insulators Ltd 圧電/電歪デバイス

Also Published As

Publication number Publication date
JP6082002B2 (ja) 2017-02-15
WO2014003132A1 (ja) 2014-01-03

Similar Documents

Publication Publication Date Title
TWI412047B (zh) 陶瓷電子零件
JP4358220B2 (ja) 積層型圧電素子
JP4843948B2 (ja) 積層型圧電素子
JP2006351602A (ja) 積層型圧電アクチュエータ素子
JP5988366B2 (ja) 積層型圧電素子
JP4802445B2 (ja) 積層型圧電素子とその製造方法
JP2013211419A (ja) 積層型圧電素子および圧電アクチュエータ
JP4771649B2 (ja) 積層型電子部品の製造方法
JP6082002B2 (ja) 積層型圧電素子
JP2001102647A (ja) 積層型圧電アクチュエータ
JP6313175B2 (ja) 積層型圧電素子、圧電アクチュエータおよびこれを備えたマスフローコントローラ
JP2000150292A (ja) 積層セラミックコンデンサ
JP2019102474A (ja) 積層型圧電素子およびアクチュエータ
CN112635648A (zh) 层叠型压电元件
JP2019040948A (ja) 積層型圧電素子
JP2004274029A (ja) 圧電アクチュエータ
JP5586248B2 (ja) 圧電積層部品
JP4986486B2 (ja) 積層型圧電素子およびこれを用いた噴射装置
JP4359873B2 (ja) セラミック積層型電気機械変換素子とその製造方法
JP2004259955A (ja) 積層型電子部品及びその製法並びに噴射装置
JPWO2018123354A1 (ja) 圧電素子
JP2018056162A (ja) 圧電アクチュエータ
US20230320225A1 (en) Piezoelectric element
JP6898167B2 (ja) 積層型圧電素子
JP5449433B2 (ja) 積層型圧電素子およびこれを用いた噴射装置

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20160329

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20160830

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20161027

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20161220

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20170119

R150 Certificate of patent or registration of utility model

Ref document number: 6082002

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150