JP6898167B2 - 積層型圧電素子 - Google Patents

積層型圧電素子 Download PDF

Info

Publication number
JP6898167B2
JP6898167B2 JP2017144620A JP2017144620A JP6898167B2 JP 6898167 B2 JP6898167 B2 JP 6898167B2 JP 2017144620 A JP2017144620 A JP 2017144620A JP 2017144620 A JP2017144620 A JP 2017144620A JP 6898167 B2 JP6898167 B2 JP 6898167B2
Authority
JP
Japan
Prior art keywords
layer
conductor layer
stacking direction
laminated
gap
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2017144620A
Other languages
English (en)
Other versions
JP2019029405A (ja
Inventor
誠 最所
誠 最所
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Kyocera Corp
Original Assignee
Kyocera Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Kyocera Corp filed Critical Kyocera Corp
Priority to JP2017144620A priority Critical patent/JP6898167B2/ja
Publication of JP2019029405A publication Critical patent/JP2019029405A/ja
Application granted granted Critical
Publication of JP6898167B2 publication Critical patent/JP6898167B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Description

本開示は、例えばマスフローコントローラ、XYテーブルの精密位置決め装置等に使用される圧電アクチュエータを構成する積層型圧電素子に関するものである。
積層型圧電素子として、圧電体層および内部電極層が複数積層され、積層方向に長い多角柱状の積層体と、該積層体の複数の側面のうちの少なくとも1面に前記積層方向に沿って延びて設けられ、前記内部電極層と電気的に接続された導体層と、該導体層の表面上に導電性接合材を介して一方主面が接合され、前記積層方向に沿って延びて設けられた外部電極と、前記積層体の複数の側面を一周り被覆した被覆層とを備えているものが知られている(例えば、特許文献1を参照)。なお、被覆層は、積層体の複数の側面を一周り被覆していることで、剥がれにくくなっている。
特開2015−179808号公報
ここで、圧電体層における応力の集中する箇所および電界の集中する箇所は、酸素空孔が発生しやすい傾向がある。
上記の積層型圧電素子によれば、一対の導体層のうちの一方の導体層に第1の内部電極層が電気的に接続され、他方の導体層に第2の内部電極層が電気的に接続されている。そして、一方の導体層の周辺が第2の内部電極層の端面に近く、他方の導体層の周辺が第1の内部電極層の端面に近いことから、これらの付近の圧電体層に酸素空孔が発生しやすい。しかも、導体層の周辺における圧電体層は、被覆層で覆われていることから酸素が欠乏する傾向にある。
したがって、導体層の周辺における圧電体層においては、酸素空孔が発生して絶縁抵抗が低下し、積層型圧電素子の変位量が低下するおそれがあった。最悪の場合、ショートして積層型圧電素子が動かなくなるおそれもあった。
本開示は、上記事情に鑑みてなされたもので、被覆層を備えた、酸素空孔の発生しにくい積層型圧電素子を提供することを目的とする。
本開示の積層型圧電素子は、圧電体層および内部電極層が複数積層され、積層方向に長い多角柱状の積層体と、該積層体の複数の側面のうちの少なくとも1面に前記積層方向に
沿って延びて設けられ、前記内部電極層と電気的に接続された導体層と、該導体層の表面上に導電性接合材を介して一方主面が接合され、前記積層方向に沿って延びて設けられた外部電極と、前記積層体の複数の側面を一周り被覆した被覆層とを備え、前記積層体の積層方向に垂直な断面で見たときに、前記外部電極の他方主面と前記被覆層との間には隙間がなく、前記導体層の設けられた側面における少なくとも前記導体層の周辺に位置する領域と前記被覆層との間に隙間があり、前記外部電極よりも前記導電性接合材の幅が狭くなっており、前記隙間が前記導体層の側方から前記導電性接合材の側方にかけてあることを特徴とする。
本開示の積層型圧電素子によれば、導体層周辺の被覆層の内側には隙間があることにより、導体層周辺の圧電体層へ酸素が供給され、酸素空孔の生成が抑制される。したがって、導体層周辺の圧電体層の絶縁抵抗低下が抑制され、変位量低下も抑制される。
(a)は積層型圧電素子の実施形態の一例を示す概略斜視図、(b)は(a)に示す積層型圧電素子のA−A線で切断した概略断面図である。 積層型圧電素子の他の例を示す概略断面図である。 積層型圧電素子の他の例を示す概略断面図である。 積層型圧電素子の他の例を示す概略断面図である。 積層型圧電素子の他の例を示す概略断面図である。
積層型圧電素子の実施形態の一例について図面を参照して説明する。
図1(a)は積層型圧電素子の実施形態の一例を示す概略斜視図、図1(b)は図1(a)に示す積層型圧電素子のA−A線で切断した概略断面図である。なお、図1(a)では、導体層14および導電性接合材15は省略している。
本開示の積層型圧電素子1は、圧電体層11および内部電極層12が複数積層され、積層方向に長い多角柱状の積層体13と、積層体13の複数の側面のうちの少なくとも1面に積層方向に沿って延びて設けられ、内部電極層12と電気的に接続された導体層14と、導体層14の表面上に導電性接合材15を介して一方主面が接合され、積層方向に沿って延びて設けられた外部電極16と、積層体の複数の側面を一周り被覆した被覆層17とを備えている。
積層型圧電素子1を構成する積層体13は、内部電極層12(第1の内部電極層121および第2の内部電極層122)が圧電体層11を介して交互に積層された部分を有している。この積層体13は、積層方向から見て第1の内部電極層121と第2の内部電極層122とが重なる活性領域と、積層方向から見て第1の内部電極層121と第2の内部電極層122とが重ならない不活性領域とを有している。なお、活性領域は、駆動時に積層方向に伸長または収縮する部位である。不活性領域は、駆動時に積層方向に伸長または収縮しないかまたはしにくい部位である。
また、積層体13は、内部電極層12(第1の内部電極層121および第2の内部電極層122)が圧電体層11を介して交互に積層された部分の積層方向両端部に、圧電体層11のみが積層された部分を有している。この積層方向両端部に位置する圧電体層11のみが積層された部分も、駆動時に積層方向に伸長または収縮しないかまたはしにくい不活性領域である。
積層体13は、例えば縦4mm〜7mm、横4mm〜7mm、高さ20mm〜50mm程度の直方体状に形成されている。なお、図1に示す積層体13は四角柱形状であるが、積層方向に長い多角柱状であればよく、例えば六角柱形状や八角柱形状などであってもよい。
圧電体層11は、圧電特性を有するセラミックスからなるものである。このようなセラミックスとして、例えばチタン酸ジルコン酸鉛(PbZrO−PbTiO)からなるペロブスカイト型酸化物、ニオブ酸リチウム(LiNbO)、タンタル酸リチウム(LiTaO)などを用いることができる。この圧電体層11の厚みは、例えば3μm〜250μmとされる。
内部電極層12は、例えば圧電体層11を形成するセラミックスと同時焼成により形成されたものであり、銀、銀−パラジウム合金、銀−白金、銅などを主成分とする(最も多く含む)導体材料からなる。図に示す例では、第1の内部電極層121が正極、第2の内部電極層122が負極またはグランド極として交互に配置され、それぞれ積層体13の対向する一対の側面に互い違いに導出されている。この構成により、活性部において、積層方向に隣り合う第1の内部電極層121と第2の内部電極層122との間に挟まれた圧電体層11に駆動電圧が印加される。第1の内部電極層121および第2の内部電極層122の厚みは、例えば0.1μm〜5μmとされる。
なお、積層体13の対向する他の一対の側面に第1の内部電極層121および第2の内部電極層122の両方の端面が露出していてもよく、第1の内部電極層121および第2の内部電極層122の両方の端面が露出せずに側面から離れて内側に位置してもよい。また、積層体13には、隣り合う圧電体層11間に応力を緩和するための予定破断層があってもよい。この予定破断層としては、例えば内部電極層として機能しない多孔質な導体層、あらかじめ亀裂の入った導体層などが挙げられる。
そして、積層体13の複数の側面のうちの少なくとも1面には、導体層14が積層方向に沿って延びて設けられ、第1の内部電極層121または第2の内部電極層122と電気的に接続されている。図1に示す例では、導体層14は、第1の内部電極層121および第2の内部電極層122が互い違いに導出された積層体13の対向する一対の側面に、それぞれ設けられている。なお、図1(a)では導体層14は示していないが、外部電極16の内側に導体層14が設けられている。この導体層14は、例えば銀とガラスとを含む導体ペーストを焼き付けてなるメタライズ層である。導体層14の厚みは、例えば5μm〜500μmとされる。また、導体層14の幅は、例えば1mm〜6mmとされる。
また、導体層14の表面上には、導電性接合材15を介して外部電極16が接合され、積層方向に沿って延びて設けられている。なお、図1(a)では導電性接合材15は示していないが、外部電極16の内側に導体層14とともに導電性接合材15が設けられている。
外部電極16は、銅、鉄、ステンレス、リン青銅等からなる板状体であり、例えば幅0.5mm〜6.5mm、厚み0.01mm〜1.0mmに形成されたものである。積層体13の伸縮により生じる応力を緩和する効果の高い形状として、例えば長手方向(積層方向)に垂直な幅方向にスリットの入った形状、網目状に加工された金属板などであってもよい。また、スリットにかえてまたはスリットとともに孔、特に幅方向に延びる孔が設けられた構成であってもよい。このスリットおよび孔が積層体13の積層方向に複数配置されているのが好ましく、特に圧電体層11と内部電極層12とが交互に積層された領域(活性部)に対応する位置に複数配置されているのがよい。
導電性接合材15としては、はんだ、Ag粒子やCu粒子などの導電性の良好な導電粒子を含んだエポキシ樹脂またはポリイミド樹脂などが挙げられる。導電性接合材15は、例えば5μm〜500μmの厚さとされる。また、導電性接合材15の幅は、例えば0.5〜6mmとされる。
なお、図1には示していないが、外部電極16の端部にリード部材が接合され、リード部材を介して外部回路との電気的な接続がなされる。
積層型圧電素子1は、積層体13の複数の側面を一周り被覆するように被覆層17を備えている。被覆層17は、例えば5μm〜1mmの厚さとされる。この被覆層17は、例
えば積層体13の保護や、マイグレーション、放電などを抑制する効果を奏するもので、少なくとも第1の内部電極層121および第2の内部電極層122を覆うように設けられていればよく、必ずしも積層体13の積層方向の全域にわたって設けられていなくてもよい。被覆層17の形成材料としては、例えばフッ素系樹脂、シリコーン樹脂、エポキシ樹脂、ナイロン樹脂などが挙げられる。また、容易に積層体13の複数の側面を一周り被覆するために、熱収縮チューブを用いるのがよい。
そして、積層体13の積層方向に垂直な断面で見たときに、外部電極16の他方主面と被覆層17との間には隙間がなく、導体層14の設けられた側面における少なくとも導体層14の周辺に位置する領域と被覆層17との間に隙間がある。
外部電極16の他方主面と被覆層17との間には隙間がないことにより、ある程度の密着性を確保でき、積層体13の保護や、マイグレーション、放電などの効果を維持できる。そして、導体層14周辺の被覆層17の内側に隙間があることにより、導体層14周辺の圧電体層11へ酸素が供給され、酸素空孔の生成が抑制される。したがって、導体層14周辺の圧電体層11の絶縁抵抗低下が抑制され、変位量低下も抑制される。よって、積層型圧電素子1を長期間安定して駆動させることができる。
ここで、導体層14の周辺に位置する領域とは、積層体13における導体層14が設けられた側面の表面上であって、積層体13の積層方向に垂直な断面で見て、導体層14の側方に位置する領域のことを意味している。また、隙間とは、積層体13の積層方向に沿って延びる空隙のことであり、積層方向の少なくとも一端において、外部空間とつながっている。特に、隙間は積層方向に沿って貫通している(積層方向の両端において外部空間とつながっている)のが、より酸素が供給されやすくなる点でよい。
このような隙間を設けるには、例えば熱収縮チューブを用いた場合において、当該熱収縮チューブを加熱により収縮させる際に、直径0.1mm〜1mm程度の棒を積層体13と熱収縮チューブとの間に挿入して加熱し、熱収縮チューブの収縮後にこの棒を取り除けばよい。この棒は、樹脂製のものでもよく木製のものでもよい。また、外部電極16を導体性接合材15よりも幅の広いものとすることにより、隙間を形成することもできる。
そして、図に示すように、積層体13の積層方向に垂直な断面で見たときに、導体層14の設けられていない側面と被覆層17との間には隙間がない構成としてもよい。導体層14のない側面は被覆層17で隙間なく被覆されることで、確実に保護され、短絡が抑制される。
また、図2に示すように、積層体13の積層方向に垂直な断面で見たときに、導体層14よりも導電性接合材15および外部電極16の幅が狭くなっており、隙間が導体層14の側方から導電性接合材15の側方にかけてあってもよい。すなわち、被覆層17が外部電極16の側面のみを覆っている形態であってもよい。このとき、導電性接合材15および外部電極16の幅は導体層14の幅の例えば50〜98%に設定することができる。この構成により、外部電極16による積層体13の伸縮への影響を抑え、駆動変形しやすくなるので、導体層14周辺の圧電体層11にかかる応力が低減する。また、隙間をより拡げて酸素の供給量を増やすことができる。したがって、酸素空孔の生成をより抑制することができる。
また、図3に示すように、積層体13の積層方向に垂直な断面で見たときに、外部電極16よりも導電性接合材15の幅が狭くなっており、隙間が導体層14の側方から導電性接合材15の側方にかけてあってもよい。すなわち、被覆層17が外部電極16の側面のみを覆っている形態であってもよい。このとき、導電性接合材15の幅は外部電極16の
幅の例えば50〜98%に設定することができる。この構成によっても、外部電極16による積層体13の伸縮への影響を抑え、駆動変形しやすくなるので、導体層14周辺の圧電体層11にかかる応力が低減する。また、導電性接合材15の幅が狭くなった分だけ、隙間をより拡げて酸素の供給量を増やすことができる。したがって、酸素空孔の生成をより抑制することができる。
また、図4に示すように、積層体13の積層方向に垂直な断面で見たときに、隙間が導体層14の側方から外部電極16の側方にかけてあってもよい。すなわち、被覆層17が外部電極16の側面を覆っていない、もしくはその一部のみを覆っている形態であってもよい。これにより、隙間をより拡げて酸素の供給量を増やすことができる。
さらに、図4に示すものは、導体層14、導電性接合材15および外部電極16の幅が同じものであるのに対し、図5に示すように、積層体13の積層方向に垂直な断面で見たときに、導体層14よりも導電性接合材15の幅が狭く、導電性接合材15の幅よりも外部電極16の幅が狭くなっていてもよい。このとき、導電性接合材15および外部電極16の幅は、導体層14の幅の例えば50〜98%の範囲内で順次狭くなるように設定することができる。この構成によっても、外部電極16による積層体13の伸縮への影響を抑え、駆動変形しやすくなるので、導体層14周辺の圧電体層11にかかる応力が低減する。また、導電性接合材15の幅が狭くなった分だけ、隙間をより拡げて酸素の供給量を増やすことができる。したがって、酸素空孔の生成をより抑制することができる。
次に、積層型圧電素子1の製造方法の一例について説明する。
まず、圧電体層11となるセラミックグリーンシートを作製する。具体的には、圧電セラミックスの仮焼粉末と、アクリル系,ブチラール系等の有機高分子からなるバインダーと、可塑剤とを混合してセラミックスラリーを作製する。そして、周知のドクターブレード法、カレンダーロール法等のテープ成型法を用いることにより、このセラミックスラリーからセラミックグリーンシートを作製する。圧電セラミックスとしては、圧電特性を有するものであればよく、例えば、PbZrO−PbTiOからなるペロブスカイト型酸化物などを用いることができる。また、可塑剤としては、フタル酸ジブチル(DBP),フタル酸ジオクチル(DOP)などを用いることができる。
次に、内部電極層12となる導電性ペーストを作製する。具体的には、銀−パラジウム合金の金属粉末にバインダーおよび可塑剤を添加混合することによって、導電性ペーストを作製する。この導電性ペーストを上記のセラミックグリーンシート上にスクリーン印刷法を用いて印刷し、次に、導電性ペーストが印刷されたセラミックグリーンシートを複数枚積層するとともに積層方向の両端部に導電性ペーストが印刷されていないセラミックグリーンシートを複数枚積層して積層成形体を得る。この積層成形体を所定の温度で脱バインダー処理した後、900〜1200℃で焼成することによって積層体が得られる。
次に、メタライズ層から成る導体層14を形成する。まず、銀粒子およびガラス粉末にバインダーを加えて銀ガラス含有導電性ペーストを作製し、第1の内部電極層121または第2の内部電極層122が導出された積層体13の対向する一対の側面にスクリーン印刷法によって印刷し、500〜800℃程度の温度で焼き付け処理を行なう。
その後、導体層14の表面上に導電性接合材15を用いて外部電極16を接合する。
さらに、積層体13を被覆層17としての熱収縮チューブで一回り被覆する。この熱収縮チューブには、フッ素系のものを使用してもよい。さらに、加熱により熱収縮チューブを収縮させる際に、熱収縮チューブと積層体13との間に隙間を設けるために、直径0.
1mm〜1mm程度の棒を挿入して加熱し、熱収縮チューブの収縮後にこの棒を取り除けばよい。
その後、外部電極16に0.1〜3kV/mmの直流電界を印加し、積層体13を構成する圧電体層11を分極することによって、積層型圧電素子1が完成する。
1・・・積層型圧電素子
11・・・圧電体層
12・・・内部電極層
121・・・第1の内部電極層
122・・・第2の内部電極層
13・・・積層体
14・・・導体層
15・・・導電性接合材
16・・・外部電極
17・・・被覆層

Claims (5)

  1. 圧電体層および内部電極層が複数積層され、積層方向に長い多角柱状の積層体と、該積層体の複数の側面のうちの少なくとも1面に前記積層方向に沿って延びて設けられ、前記内部電極層と電気的に接続された導体層と、該導体層の表面上に導電性接合材を介して一方主面が接合され、前記積層方向に沿って延びて設けられた外部電極と、前記積層体の複数の側面を一周り被覆した被覆層とを備え、
    前記積層体の積層方向に垂直な断面で見たときに、前記外部電極の他方主面と前記被覆層との間には隙間がなく、前記導体層の設けられた側面における少なくとも前記導体層の周辺に位置する領域と前記被覆層との間に隙間があり、
    前記外部電極よりも前記導電性接合材の幅が狭くなっており、前記隙間が前記導体層の側方から前記導電性接合材の側方にかけてある積層型圧電素子。
  2. 前記積層体の積層方向に垂直な断面で見たときに、前記導体層の設けられていない側面と前記被覆層との間には隙間がない請求項1に記載の積層型圧電素子。
  3. 前記積層体の積層方向に垂直な断面で見たときに、前記導体層よりも前記導電性接合材および前記外部電極の幅が狭くなっており、前記隙間が前記導体層の側方から前記導電性接合材の側方にかけてある請求項1または請求項2に記載の積層型圧電素子。
  4. 前記積層体の積層方向に垂直な断面で見たときに、前記隙間が前記導体層の側方から前記外部電極の側方にかけてある請求項1乃至請求項のうちのいずれかに記載の積層型圧電素子。
  5. 前記隙間は、積層方向に沿って貫通している請求項1乃至請求項のうちのいずれかに記載の積層型圧電素子。
JP2017144620A 2017-07-26 2017-07-26 積層型圧電素子 Active JP6898167B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2017144620A JP6898167B2 (ja) 2017-07-26 2017-07-26 積層型圧電素子

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2017144620A JP6898167B2 (ja) 2017-07-26 2017-07-26 積層型圧電素子

Publications (2)

Publication Number Publication Date
JP2019029405A JP2019029405A (ja) 2019-02-21
JP6898167B2 true JP6898167B2 (ja) 2021-07-07

Family

ID=65478805

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2017144620A Active JP6898167B2 (ja) 2017-07-26 2017-07-26 積層型圧電素子

Country Status (1)

Country Link
JP (1) JP6898167B2 (ja)

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4737799B2 (ja) * 2000-04-28 2011-08-03 京セラ株式会社 積層型圧電アクチュエータおよび噴射装置
WO2013031727A1 (ja) * 2011-08-30 2013-03-07 京セラ株式会社 積層型圧電素子およびこれを備えた圧電アクチュエータ、噴射装置ならびに燃料噴射システム
CN104350624B (zh) * 2012-10-29 2017-04-05 京瓷株式会社 层叠型压电元件及具备其的压电致动器、喷射装置以及燃料喷射系统

Also Published As

Publication number Publication date
JP2019029405A (ja) 2019-02-21

Similar Documents

Publication Publication Date Title
JPH08274381A (ja) 積層型圧電アクチュエータ及びその製造方法
JPH04159785A (ja) 電歪効果素子
JP4802445B2 (ja) 積層型圧電素子とその製造方法
JP6711908B2 (ja) 圧電アクチュエータ
JPH11112046A (ja) 圧電アクチュエータ及びその製造方法
JP7163570B2 (ja) 積層型圧電素子及び振動デバイス
JP6809822B2 (ja) 圧電アクチュエータ
JP6898167B2 (ja) 積層型圧電素子
JP6940330B2 (ja) 積層型圧電素子
JP6809818B2 (ja) 圧電アクチュエータ
JP6274393B2 (ja) 圧電素子
JP5724453B2 (ja) 積層型圧電素子
JP2000340849A (ja) 積層型圧電アクチュエータ
JP4359873B2 (ja) セラミック積層型電気機械変換素子とその製造方法
JP6927848B2 (ja) 圧電アクチュエータ
JP5832338B2 (ja) 圧電アクチュエータ
JP2012529180A (ja) 圧電積層アクチュエータアセンブリ
JP2013012656A (ja) 圧電素子
JP6809845B2 (ja) 圧電アクチュエータ
JP2007266468A (ja) 積層型圧電素子
JP2010199272A (ja) 積層型圧電素子およびその製法ならびに振動体
JP4724385B2 (ja) 積層型電子部品及び積層中間体
JP2024058316A (ja) 圧電素子
JP6542618B2 (ja) 圧電アクチュエータ
JP6226451B2 (ja) 圧電素子および圧電アクチュエータ

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20200124

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20201218

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20210105

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20210304

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20210511

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20210610

R150 Certificate of patent or registration of utility model

Ref document number: 6898167

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150