JPWO2013180244A1 - 半導体装置の製造方法 - Google Patents

半導体装置の製造方法 Download PDF

Info

Publication number
JPWO2013180244A1
JPWO2013180244A1 JP2014518739A JP2014518739A JPWO2013180244A1 JP WO2013180244 A1 JPWO2013180244 A1 JP WO2013180244A1 JP 2014518739 A JP2014518739 A JP 2014518739A JP 2014518739 A JP2014518739 A JP 2014518739A JP WO2013180244 A1 JPWO2013180244 A1 JP WO2013180244A1
Authority
JP
Japan
Prior art keywords
heat treatment
silicon
semiconductor substrate
diffusion
semiconductor device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2014518739A
Other languages
English (en)
Other versions
JP6135666B2 (ja
Inventor
寺西　秀明
秀明 寺西
中澤　治雄
治雄 中澤
荻野　正明
正明 荻野
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fuji Electric Co Ltd
Original Assignee
Fuji Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fuji Electric Co Ltd filed Critical Fuji Electric Co Ltd
Priority to JP2014518739A priority Critical patent/JP6135666B2/ja
Publication of JPWO2013180244A1 publication Critical patent/JPWO2013180244A1/ja
Application granted granted Critical
Publication of JP6135666B2 publication Critical patent/JP6135666B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66234—Bipolar junction transistors [BJT]
    • H01L29/66325—Bipolar junction transistors [BJT] controlled by field-effect, e.g. insulated gate bipolar transistors [IGBT]
    • H01L29/66333—Vertical insulated gate bipolar transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66234—Bipolar junction transistors [BJT]
    • H01L29/66325—Bipolar junction transistors [BJT] controlled by field-effect, e.g. insulated gate bipolar transistors [IGBT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/22—Diffusion of impurity materials, e.g. doping materials, electrode materials, into or out of a semiconductor body, or between semiconductor regions; Interactions between two or more impurities; Redistribution of impurities
    • H01L21/225—Diffusion of impurity materials, e.g. doping materials, electrode materials, into or out of a semiconductor body, or between semiconductor regions; Interactions between two or more impurities; Redistribution of impurities using diffusion into or out of a solid from or into a solid phase, e.g. a doped oxide layer
    • H01L21/2251—Diffusion into or out of group IV semiconductors
    • H01L21/2252—Diffusion into or out of group IV semiconductors using predeposition of impurities into the semiconductor surface, e.g. from a gaseous phase
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/22—Diffusion of impurity materials, e.g. doping materials, electrode materials, into or out of a semiconductor body, or between semiconductor regions; Interactions between two or more impurities; Redistribution of impurities
    • H01L21/225—Diffusion of impurity materials, e.g. doping materials, electrode materials, into or out of a semiconductor body, or between semiconductor regions; Interactions between two or more impurities; Redistribution of impurities using diffusion into or out of a solid from or into a solid phase, e.g. a doped oxide layer
    • H01L21/2251—Diffusion into or out of group IV semiconductors
    • H01L21/2252—Diffusion into or out of group IV semiconductors using predeposition of impurities into the semiconductor surface, e.g. from a gaseous phase
    • H01L21/2253—Diffusion into or out of group IV semiconductors using predeposition of impurities into the semiconductor surface, e.g. from a gaseous phase by ion implantation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/761—PN junctions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Crystals, And After-Treatments Of Crystals (AREA)
  • Element Separation (AREA)

Abstract

１２９０℃以上の高温長時間の熱拡散によって深い拡散層を形成するにあたって、深い拡散層を形成する熱拡散のための熱処理を、酸素雰囲気または酸素と不活性ガスとの混合ガス雰囲気の第１熱処理を行った後に、窒素雰囲気または窒素と酸素との混合ガス雰囲気の第２熱処理を行う構成とする。第１熱処理では、ＣＺ−ＦＺシリコン半導体基板（１）の露出部分を熱酸化してＣＺ−ＦＺシリコン半導体基板（１）内の空孔欠陥（２）を格子間シリコン原子で埋めるとともに、ボロンイオン注入層（６）を拡散させてボロン拡散層を形成する。第２熱処理では、ボロン拡散層を拡散させて深い拡散層を形成する。これにより、１２９０℃以上シリコン結晶の融解温度未満の熱処理温度および１００時間以上の高温長時間の熱拡散によって深さ５０μm以上の拡散層を形成する工程を有する場合でも、結晶欠陥の発生を抑制し、かつ不活性ガスの使用量を削減させて製造コストを低減することができる。

Description

本発明は、半導体装置の製造方法に関する。
近年、半導体素子を用い、ＡＣ（交流）／ＡＣ変換や、ＡＣ／ＤＣ（直流）変換、ＤＣ／ＡＣ変換などを行うための電力変換回路では、電解コンデンサや直流リアクトルなどで構成される直流平滑回路を不要にすることができる直接リンク形変換回路として、マトリクスコンバータが知られている。このマトリクスコンバータは交流電圧下で使用されるため、マトリクスコンバータを構成する複数のスイッチングデバイスには、順方向および逆方向に電流制御可能な双方向スイッチングデバイスを必要とする。
最近、回路の小型化、軽量化、高効率化、高速応答化および低コスト化等の観点から、前記双方向スイッチングデバイスを、図９の等価回路図に示すように２個の逆阻止ＩＧＢＴ（絶縁ゲート型バイポーラトランジスタ）を逆並列接続構成としたものが着目されている。図９は、逆阻止ＩＧＢＴを用いた双方向スイッチングデバイスの等価回路を示す回路図である。このような逆阻止ＩＧＢＴの逆並列接続構成には、逆方向電圧を阻止するためのダイオードを不要にすることができるというメリットがある。すなわち、逆阻止ＩＧＢＴとは、逆耐圧を順耐圧と同程度の耐圧にすると共に耐圧信頼性も高めた特性を有するデバイスをいう。一方、従来の電力変換回路に使用される通常のＩＧＢＴでは、逆耐圧を有しない通常のトランジスタやＭＯＳＦＥＴ（絶縁ゲート型電界効果トランジスタ）と同様に、有効な逆耐圧は求められていなかったため、逆耐圧が順耐圧に比べて低く耐圧信頼性も低いＩＧＢＴで充分であった。
つぎに、従来の逆阻止ＩＧＢＴの構造について説明する。図８は、従来の逆阻止ＩＧＢＴの断面構造を模式的に示す断面図である。図８は、下記特許文献１に記載されている。この従来の逆阻止ＩＧＢＴは、中央に活性領域１１０があり、この活性領域１１０を取り巻く外周側に、耐圧構造領域１２０を挟んで、さらにその外側を取り囲むｐ型分離層３１を有する構造を特徴とする。このため、ｐ型分離層３１を半導体基板の一方の主面からの熱拡散のみにより形成するためには、ｐ型分離層３１の深さを非常に深くする必要があり、高温長時間の熱拡散（ドライブイン）を伴う。熱拡散は、一般に酸化雰囲気で行われる。その理由は、半導体基板の表面に酸化膜を形成することにより半導体基板内にイオンを閉じ込め、熱拡散により基板表面側から基板外にイオンが散逸するのを防ぐためである。また、デバイス設計上、熱拡散時に必要以上に酸化膜を形成したくない場合は、酸素分圧を低くして、他のガス（アルゴン（Ａｒ）、窒素（Ｎ2）など）も含む混合ガス雰囲気中で熱処理したり、酸素を含まない不活性ガス雰囲気中での熱処理を行う場合もある。
図８の活性領域１１０は、ｎ-型ドリフト領域２１、ｐ型ベース領域２２、ｎ+型エミッタ領域２３、ゲート絶縁膜２４、ゲート電極２５、層間絶縁膜２６、エミッタ電極２９、ｐ型コレクタ領域２７およびコレクタ電極２８などを備える縦型のＩＧＢＴの主電流の経路となる領域である。ｐ型分離層３１は、ボロン（Ｂ）の熱拡散により半導体基板のおもて面から裏面側のｐ型コレクタ領域２７に達する深さに形成されるｐ型の領域である。このｐ型分離層３１によって、逆耐圧接合であるｐ型コレクタ領域２７とｎ-型ドリフト領域２１との間のｐｎ接合面の終端部は、チップ化の際の切断面となるチップ側端面３０に露出されず、絶縁膜で保護された耐圧構造部１２０の表面３２に露出される。このため、ｐ型分離層３１を備えた逆阻止ＩＧＢＴは、逆耐圧信頼性を高くすることができる。
図５（（ａ）〜（ｄ））、図６（（ａ）〜（ｄ））は、そのような逆阻止ＩＧＢＴにかかるｐ型分離層１０４を塗布拡散またはイオン注入によって、それぞれ形成する不純物拡散プロセスを工程順に示す製造工程断面図である。図５は、従来の塗布拡散による分離層の形成途中の状態を示す断面図である。図６は、従来のイオン注入による分離層の形成途中の状態を示す断面図である。図７は、従来の逆阻止ＩＧＢＴの端部構造を示す断面図である。図７（ａ）には、図５、図６の製造工程によって作製される、半導体基板を貫通する深さの拡散層により分離層を構成した逆阻止ＩＧＢＴを示す。まず、５００μｍ以上の厚いシリコン（Ｓｉ）を半導体材料とする半導体基板１００のおもて面側に、厚さ（膜厚）がおおよそ１．５μｍ〜２．５μｍ程度の熱酸化膜１０１をドーパントマスクとして形成する（図５（ａ）、図６（ａ））。
つぎに、この熱酸化膜１０１をパターニングして分離層を形成する不純物を導入するための開口部１０２を形成する（図５（ｂ）、図６（ｂ））。つぎに、開口部１０２に不純物となるボロンソース１０３を塗布し、ボロンの浅いデポジット層を形成する（または、熱酸化膜１０１の開口部１０２に露出する半導体基板１００にボロンをイオン注入１０５する）（図５（ｃ）、図６（ｃ））。つぎに、ボロンの選択拡散（ｐ型分離層用拡散）のためのドーパントマスクとして用いた熱酸化膜１０１を除去する。つぎに、高温（１３００℃）、長時間（１００時間〜２００時間）の熱処理を行い、１００μｍ〜２００μｍ程度の深さのｐ型の拡散層１０４を形成する（図５（ｄ）、図６（ｄ））。このｐ型の拡散層１０４を分離層として利用する。
その後、ｐ型の拡散層１０４により取り囲まれた半導体基板１００のおもて面に再度酸化膜を形成しＭＯＳゲート構造および必要なおもて面側機能領域を形成するプロセス（図示せず）を施す。つぎに、半導体基板１００の裏面から前記ｐ型の拡散層１０４の底部に達するまで破線で示すように研削し除去して半導体基板１００を薄くする（図５（ｄ）、図６（ｄ））。この裏面研削面に図示しないｐ型コレクタ領域とコレクタ電極とで構成される裏面構造を形成し、ｐ型の拡散層１０４の中心部に位置するスクライブライン１０８で半導体基板１００を切断する。この切断によりチップ化された逆阻止ＩＧＢＴを図７（ａ）および前記図８の断面図に示す。
しかし、前記図５、図６に示すように、ｐ型分離層を塗布拡散またはイオン注入によって形成する逆阻止ＩＧＢＴでは、前述のように深いｐ型分離層の形成のために高温長時間の熱拡散を必要とする。その結果、この高温長時間の熱拡散中に、半導体基板内の格子間に酸素原子が導入され、酸素析出物や酸素ドナー化現象、結晶欠陥などが発生する。これらの結晶欠陥が導入されると、半導体基板中のｐｎ接合でリーク電流が高くなったり、半導体基板上に形成された絶縁膜の耐圧、信頼性が大幅に劣化する虞が大きくなる。
そこで、この高温長時間の熱拡散に起因する問題点を解消するために、ｐ型分離層の拡散深さを浅くして高温の熱拡散にかかる時間を短くする方法が複数開発されている。例えば、半導体基板の裏面からＶ字溝を形成して分離層の深さを浅くすることにより分離層の形成に要する高温の熱拡散にかかる時間を短くする製造方法である（例えば、下記特許文献２〜４参照。）。下記特許文献２〜４により作製される逆阻止ＩＧＢＴの端部構造の一例を図７（ｂ）に示す。さらに、図１０の断面図に示すように、半導体基板１００のおもて面側から深さ２００μｍの垂直側壁を有するトレンチ１０９を形成し、その側壁に深さの浅い分離層１０４ｂを設けることにより高温の熱拡散にかかる時間を短縮する方法も知られている。図１０は、従来のトレンチを利用して形成した分離層を有する逆阻止ＩＧＢＴの構造を示す断面図である。図１０中の符号１０６はｐ型コレクタ領域、１０８はスクライブライン、１１１は基板おもて面側のＭＯＳゲート構造をそれぞれ示す。
一方、従来、高耐圧パワーデバイスの製造に用いられる半導体基板には、多結晶シリコン（以降、ＦＺ用多結晶シリコンと略記）を用いてＦＺ（フローティングゾーン）法により製造されるシリコン単結晶（以降、ＦＺシリコン単結晶と略記）から切り出されたシリコン半導体基板（以降、ＦＺシリコン半導体基板と略記）が使用されてきた。このＦＺシリコン半導体基板は、ＣＺ（チョクラルスキー）法により製造されるシリコン単結晶（以降、ＣＺシリコン単結晶と略記）から切り出されたシリコン半導体基板（以降、ＣＺシリコン半導体基板と略記）に比べて結晶に含まれる転位が少ない、含有酸素が少ないなどの利点がある。このため、ＦＺシリコン単結晶は、特に高耐圧大電流容量のパワーデバイス用シリコン結晶として欠かせない。しかし、近年は、デバイスのコスト低減のため、より大口径のＦＺシリコン半導体基板が求められているが、ＦＺシリコン半導体基板はＣＺシリコン半導体基板に比べて大口径化が難しい。
通常、ＦＺシリコン単結晶の原料としては、前述のようにＦＺ用多結晶シリコンを使用する。しかし、ＦＺ法の原料として必要であるＦＺ用多結晶シリコンは、高純度で、クラックや割れが生じにくく、均一な粒界組織であり、かつ、製造するＦＺシリコン単結晶に適した直径であるとともに、扁平やクランクが少なくなく、表面状態の良い円柱状であることが必要とされる。このようなＦＺ用多結晶シリコンの製造は、ＣＺ法で使用されるナゲット状の多結晶シリコン（以降、ＣＺ用多結晶シリコンと略記）の製造に比較して、歩留りや、生産性が非常に低い。一方、直径３００ｍｍ向けを中心としたＣＺ用多結晶シリコンの需要が大幅に増加している。そこで、従来のＦＺ用多結晶シリコンの代わりに大口径の結晶シリコンが安定して得られるＣＺシリコン単結晶を原料として、大口径のＦＺシリコン単結晶を製造する方法が公知になっている（例えば、下記特許文献５参照。）。この方法によって製造されたＦＺシリコン単結晶から切り出されたシリコン半導体基板を以降、ＣＺ−ＦＺシリコン半導体基板と略記する。
特開２００６−８０２６９号公報 米国特許第７７４１１９２号明細書 特開２００６−３０３４１０号公報 特開２０１１−１８１７７０号公報 特開２００７−３１４３７４号公報
しかしながら、前述のように、上記特許文献２〜４に記載の半導体基板の裏面からＶ字溝を形成する方法では、基板おもて面側からのｐ型の拡散層１０４ａの深さを浅くすることで高温での熱拡散時間を確実に短縮することができるが、ｐ型の拡散層１０４ａの深さを浅くし過ぎた場合、別の問題が生じる。具体的には、高温での熱拡散時間を短くするために基板おもて面側からの拡散層１０４ａの深さを浅くしていくと、その分、Ｖ字溝を深くしなければならないため、半導体基板１００が割れやすくなるという新たな問題が生じる。
さらに、図１０に示すような主面に垂直な側壁を有するトレンチ１０９を利用してｐ型分離層１０４ｂを形成することにより高温の熱拡散時間を短縮する方法では、つぎの問題が生じる。例えば、２００μｍ程度の深さのトレンチ１０９のエッチングに要する時間は、典型的なドライエッチング装置を用いた場合、１枚あたり１００分間程度である。このため、トレンチ１０９を利用してｐ型分離層１０４ｂを形成する場合、リードタイムの増加、メンテナンス回数の増加などの弊害をもたらす。
また、前述の図５〜図７の説明にかかる高温長時間の熱拡散では、前述のＣＺ−ＦＺシリコン半導体基板を用いた場合、当初（半導体装置の製造工程投入前）から基板内に含まれるとされる空孔に起因して相乗的に発生する結晶欠陥、および、熱拡散処理時の雰囲気ガス種に起因して半導体基板内に新たに発生する結晶欠陥の影響で、従来のＦＺシリコン半導体基板を用いた場合よりもさらに半導体装置の良品率が低下（悪化）するという問題が生じる。
すなわち、半導体基板には、熱処理条件により析出物が発生する。この析出物により積層欠陥などの結晶欠陥が発生し、この結晶欠陥が、半導体基板を用いて製造する半導体装置の電気的特性に悪影響を及ぼす虞がある。その代表的な結晶欠陥は、ＣＺシリコン半導体基板を熱処理した際に発生する酸素析出物（ＳｉＯ2）である。これは、ＣＺシリコンインゴット（ＣＺシリコン結晶）の引き上げ中に容器の石英るつぼから散逸した酸素がＣＺシリコンインゴット中に取り込まれ、この酸素が熱処理時にＳｉＯ2として析出したものである。
このようなＳｉＯ2の析出に伴って発生する結晶欠陥が半導体装置のｐｎ接合付近に存在する場合、接合リークや耐圧不良の原因となる。このため、ＬＳＩ（Ｌａｒｇｅ Ｓｃａｌｅ Ｉｎｔｅｇｒａｔｉｏｎ）などの横型半導体装置においては、通常、熱処理によって半導体基板のおもて面付近の活性部内に酸素析出物が生じないような対策を行う。一方、ＩＧＢＴなどの大電力向けの縦型半導体装置は、半導体基板のおもて面側から裏面側までの基板全体に電流が流れるため、ＣＺシリコン半導体基板を熱処理して基板のおもて面付近の酸素析出物発生を抑制するだけでは不十分である。
そのため、縦型半導体装置に用いる半導体基板を製造するには、インゴット製造時に酸素の混入を防ぐことのできるＦＺ法を用いてＦＺシリコンインゴットを製造するのが一般的である。ＦＺシリコンインゴットを用いることにより、前述の酸素析出物の発生を抑制することができ、基板全面に電流が流れる縦型半導体装置の電気的特性不良を低減することが可能である。しかしながら、半導体基板を熱処理した際に発生する析出物は、酸素析出物だけではない。
近年、ＦＺシリコンインゴットの原料のポリシリコンロッド材料の需給逼迫に伴い、原料にポリシリコンロッドではなくＣＺシリコンインゴットを用いてＦＺシリコンインゴットを製造することが行われている。これは、ＣＺシリコンインゴット中に含まれる酸素を、誘導加熱による溶融時に外方拡散させ、再結晶化させるときにＦＺシリコンインゴット中に含まれる酸素濃度を低下させることにより、低酸素濃度のＦＺシリコンインゴットを製造する方法である。
しかしながら、ＣＺシリコンインゴットを用いて製造したＦＺシリコンインゴットからら切り出されたＣＺ−ＦＺシリコン半導体基板において、深い導電層を形成するために高温長時間（例えば１３００℃の温度で１００時間）の熱処理を行った場合、析出物が発生し、半導体装置の電気的特性の不良が生じることがある。この析出物は、微視的解析により、窒素析出物（α−Ｓｉ3Ｎ4）であることがわかっており、この窒素析出物は窒素を含む雰囲気での熱処理に起因するものである。このような窒素析出物の発生を防ぐ方法として、アルゴンと酸素との混合ガス雰囲気での熱処理方法があるが、アルゴンと酸素との混合ガス雰囲気での高温長時間の熱処理は、原料ガスにアルゴンを多く用いるため、コスト増になるという問題がある。
本発明は、前述した従来技術による問題点を解消するため、ＣＺシリコン結晶を用いて製造されるＦＺシリコン結晶から切り出されたシリコン半導体基板を使用して、１２９０℃以上および１００時間以上の高温長時間の熱拡散によって深い拡散層を形成する工程を有する場合でも、シリコン半導体基板内に前記高温長時間の熱拡散に起因する結晶欠陥の発生を抑制することができる半導体装置の製造方法を提供することを目的とする。
上述した課題を解決し、本発明の目的を達成するため、この発明にかかる半導体装置の製造方法は、つぎの特徴を有する。ＦＺ法により製造されるシリコン半導体基板に、１２９０℃以上シリコン結晶の融解温度未満の範囲内の熱処理温度の熱拡散によって深さ５０μｍ以上の拡散層を形成する拡散工程を行う。前記拡散工程では、酸素雰囲気または酸素と不活性ガスとの混合ガス雰囲気の第１熱処理を行った後に、窒素雰囲気または窒素と酸素との混合ガス雰囲気の第２熱処理を行うことにより前記拡散層を形成する。
また、この発明にかかる半導体装置の製造方法は、上述した発明において、前記シリコン半導体基板として、ＦＺ用多結晶シリコンを原料としてＦＺ法で製造されるＦＺシリコン結晶から切り出されたＦＺシリコン半導体基板を用いることが好ましい。
また、この発明にかかる半導体装置の製造方法は、上述した発明において、前記シリコン半導体基板として、ＣＺ用多結晶シリコンを原料としてＦＺ法で製造されるＣＺ−ＦＺシリコン結晶から切り出されたＣＺ−ＦＺシリコン半導体基板を用いることも好ましい。
また、この発明にかかる半導体装置の製造方法は、上述した発明において、前記シリコン半導体基板の厚さをＬ（μｍ）とした場合に、前記第１熱処理の処理時間ｔ（時間）は、ｔ＞３．５×１０-6×Ｌ2を満たすことが好ましい。
また、この発明にかかる半導体装置の製造方法は、上述した発明において、前記シリコン半導体基板の厚さをＬ（μｍ）とし、前記第１熱処理の処理温度Ｔにおける格子間シリコン原子の拡散係数をＤＴ（μｍ2／ｈ）とした場合に、前記第１熱処理の処理時間ｔ（時間）は、ｔ＞Ｌ2／（１６×ＤＴ）を満たすことが好ましい。
また、この発明にかかる半導体装置の製造方法は、上述した発明において、耐圧に応じたシリコン基板の厚さをＭ（μｍ）とした場合に、前記第１熱処理の処理時間ｔ（時間）は、ｔ＞３．５×１０-6×Ｍ2を満たすことが好ましい。
また、この発明にかかる半導体装置の製造方法は、上述した発明において、耐圧に応じたシリコン基板の厚さをＭ（μｍ）とし、前記第１熱処理の処理温度Ｔにおける格子間シリコン原子の拡散係数をＤＴ（μｍ2／ｈ）とした場合に、前記第１熱処理の処理時間ｔ（時間）は、ｔ＞Ｍ2／（１６×ＤＴ）を満たすことが好ましい。
また、この発明にかかる半導体装置の製造方法は、上述した発明において、前記拡散工程では、逆阻止型の絶縁ゲート型バイポーラトランジスタを構成する分離層となる前記拡散層を形成することが好ましい。
本発明にかかる半導体装置の製造方法によれば、大口径化とコストダウンのためにＣＺシリコン結晶を用いてＦＺ法で製造されるＦＺシリコン結晶から切り出されたシリコン半導体基板を使用して、１２９０℃以上および１００時間以上の高温長時間の熱拡散によって深い拡散層を形成する場合であっても、半導体基板内に高温長時間の熱拡散に起因する結晶欠陥の発生を抑制することができるという効果を奏する。また、本発明にかかる半導体装置の製造方法によれば、高温長時間の熱拡散を行う際の原料ガスである不活性ガスの使用量を削減することができるため、製造コストを低減することができるという効果を奏する。
図１は、本発明の実施の形態にかかる半導体装置の製造途中のＣＺ−ＦＺシリコン半導体基板の状態を模式的に示す断面図である。 図２は、本発明の実施の形態にかかる半導体装置の製造途中のＣＺ−ＦＺシリコン半導体基板の状態を模式的に示す断面図である。 図３は、本発明の実施の形態にかかる半導体装置の製造途中のＣＺ−ＦＺシリコン半導体基板の状態を模式的に示す断面図である。 図４は、ＣＺ−ＦＺシリコン半導体基板の断面Ｘ線トポグラフィー写真を模した断面図である。 図５は、従来の塗布拡散による分離層の形成途中の状態を示す断面図である。 図６は、従来のイオン注入による分離層の形成途中の状態を示す断面図である。 図７は、従来の逆阻止ＩＧＢＴの端部構造を示す断面図である。 図８は、従来の逆阻止ＩＧＢＴの断面構造を模式的に示す断面図である。 図９は、逆阻止ＩＧＢＴを用いた双方向スイッチングデバイスの等価回路を示す回路図である。 図１０は、従来のトレンチを利用して形成した分離層を有する逆阻止ＩＧＢＴの構造を示す断面図である。
以下、本発明にかかる半導体装置の製造方法の好適な実施の形態について、添付図面を参照して詳細に説明する。本明細書および添付図面においては、ｎまたはｐを冠記した層や領域では、それぞれ電子または正孔が多数キャリアであることを意味する。また、ｎやｐに付す＋および−は、それぞれそれが付されていない層や領域よりも相対的に不純物濃度が高いまたは低いことを意味する。なお、以下の実施の形態の説明および添付図面において、同様の構成には同一の符号を付し、重複する説明を省略する。また、実施の形態で説明される添付図面は、見易くまたは理解し易くするために正確なスケール、寸法比で描かれていない。本発明はその要旨を超えない限り、以下に説明する実施の形態の記載に限定されるものではない。
（実施の形態）
以下、本発明の実施の形態にかかる半導体装置の製造方法について、大口径化とコストダウンのために、ＣＺ（チョクラルスキー）シリコン（Ｓｉ）インゴット（ＣＺシリコン結晶）を原料としてＦＺ（フローティングゾーン）法により製造したＦＺシリコン単結晶（ＦＺシリコンインゴット）から切り出されたＦＺシリコン半導体基板（ＣＺ−ＦＺシリコン半導体基板）を用いて、耐圧６００Ｖの逆阻止ＩＧＢＴを製造する場合を例に説明する。ＣＺシリコンインゴットは、ナゲット状の多結晶シリコン（ＣＺ用多結晶シリコン）を原料としてＣＺ法により作製されたＣＺシリコン単結晶である。特には、本発明の特徴である高温長時間の熱拡散（ドライブイン）によって深い拡散層、例えば半導体基板のおもて面から裏面に達する程度の深さを有する分離層を形成するための拡散工程について説明する。以降説明する拡散工程の大部分は前記図６、図７（ａ）を参照して説明した従来の逆阻止ＩＧＢＴの製造プロセスを用いる。
本発明の実施の形態にかかる逆阻止ＩＧＢＴの製造方法が前述した従来の逆阻止ＩＧＢＴの製造方法と異なる点は、本発明の実施の形態にかかる逆阻止ＩＧＢＴの製造方法では、高温長時間を要する分離層の熱拡散を、酸素（Ｏ2）雰囲気中または酸素と不活性ガスとの混合ガス雰囲気中で第１熱処理した後に、窒素（Ｎ2）雰囲気中または窒素と酸素との混合ガス雰囲気中で第２熱処理する構成とした点である。図１〜３は、本発明の実施の形態にかかる半導体装置の製造途中のＣＺ−ＦＺシリコン半導体基板の状態を模式的に示す断面図である。まず、ＣＺ−ＦＺシリコン半導体基板１を用意する。ＣＺ−ＦＺシリコン半導体基板１内には、初期状態（半導体装置の製造工程投入前）から、部分的に空孔欠陥２（Ｖ：Ｖａｃａｎｃｙ）が存在する場合がある（図１（ａ））。この空孔欠陥２は、サイズが微小であるため直接検出することはできない（図中では模式的に大きく表示している）。
つぎに、このＣＺ−ＦＺシリコン半導体基板１に対して窒素を含まない雰囲気の熱酸化を行い、ＣＺ−ＦＺシリコン半導体基板１のおもて面に厚さ（膜厚）をおおよそ１μｍ程度にした酸化膜３をドーパントマスクとして形成する（図１（ｂ））。つぎに、この酸化膜３にパターニング・エッチングにより、導電層を形成するための開口部４を形成する（図１（ｃ））。つぎに、開口部４に露出するＣＺ−ＦＺシリコン半導体基板１にボロン（Ｂ）のイオン注入（ボロンイオン注入）５を例えば１０15ｃｍ-2程度の高ドーズ量で行うことにより、ボロンイオン注入層６を形成する（図１（ｄ））。
つぎに、例えば酸素（Ｏ2）１０を３０％とアルゴン（Ａｒ）９を７０％とを混合した混合ガス雰囲気中で、１３００℃の温度の第１熱処理を１０時間実施する。炉入れ、炉出し温度は例えば７００℃で、昇降温速度は例えば１℃／ｍｉｎである。これによって、ＣＺ−ＦＺシリコン半導体基板１の露出部分を酸化して熱酸化膜７を形成するとともに、ボロンイオン注入５により注入したボロンイオン注入層６を拡散させてボロン拡散層８を形成する。この時点でのＣＺ−ＦＺシリコン半導体基板１の断面構造模式図を図２に示す。第１熱処理による熱酸化に伴い発生した余剰Ｓｉ原子が、格子間原子（以下、格子間Ｓｉ原子とする）としてＣＺ−ＦＺシリコン半導体基板１に注入１１されることにより（図２（ａ））、空孔欠陥２が埋められる（図２（ｂ））。
その後、例えば酸素（Ｏ2）１０を３０％と窒素（Ｎ2）１２を７０％とを混合した混合ガス雰囲気中で、１３００℃の温度の第２熱処理を９０時間実施する。これによって、ボロン拡散層８をさらに拡散させて、ＣＺ−ＦＺシリコン半導体基板１のおもて面から裏面に達する深さのｐ型導電層１３を形成する。この時点での断面構造模式図を図３に示す。第１熱処理によって既にＣＺ−ＦＺシリコン半導体基板１内の空孔欠陥２が埋められているため、その後窒素を含む雰囲気で第２熱処理を行っても、ＣＺ−ＦＺシリコン半導体基板１内に窒素析出物が析出する起点となる空孔欠陥２が存在しない。したがって、窒素析出現象は起こらない。
次に、第１，２熱処理後のＣＺ−ＦＺシリコン半導体基板１の断面観察を行った結果について説明する。図４は、ＣＺ−ＦＺシリコン半導体基板の断面Ｘ線トポグラフィー写真を模した断面図である。図４（ａ）には、酸素（Ｏ2）１０を３０％とアルゴン（Ａｒ）９を７０％とを混合した混合ガス雰囲気中で、１３００℃の温度の第１熱処理を１０時間実施した後に、酸素（Ｏ2）１０を３０％と窒素（Ｎ2）１２を７０％とを混合した混合ガス雰囲気中で、１３００℃の温度の第２熱処理を９０時間実施したＣＺ−ＦＺシリコン半導体基板１の断面Ｘ線トポグラフィー写真を模した図を示す（以下、実施例とする）。比較として、図４（ｂ）に、酸素（Ｏ2）を３０％と窒素（Ｎ2）を７０％とを混合した混合ガス雰囲気中で、１３００℃の温度の熱処理を１００時間実施したＣＺ−ＦＺシリコン半導体基板１の断面Ｘ線トポグラフィー写真を模した図を示す（以下、比較例１とする）。図４（ａ）,４（ｂ）に示すように、実施例においては、比較例１のような、窒素析出物に起因する欠陥によるコントラスト変化は観測されなかった。さらに、比較として、図４（ｃ）に、酸素（Ｏ2）を３０％とアルゴン（Ａｒ）を７０％とを混合した混合ガス雰囲気中で、１３００℃の温度の熱処理を１００時間実施したＣＺ−ＦＺシリコン半導体基板１の断面Ｘ線トポグラフィー写真を模した図を示す（以下、比較例２とする）。図４（ａ）、４（ｃ）に示すように、実施例は、比較例２と同様に、窒素析出物を発生させずに深い導電層を基板中に形成することができることが確認された。図４（ａ），４（ｂ），４（ｃ）のいずれの断面Ｘ線トポグラフィー写真を模した図にも、縦方向のコントラストが見られるが、これは結晶の完全性が高い場合に生じる動力学回折現象によるペンデル縞と呼ばれるコントラストであり、結晶欠陥ではない。
なお、本実施の形態では酸素（Ｏ2）１０を３０％とアルゴン（Ａｒ）９を７０％とを混合した混合ガス雰囲気中での第１熱処理において、熱処理温度を１３００℃とし、熱処理時間を１０時間としたが、初期状態でＣＺ−ＦＺシリコン半導体基板１内に存在する空孔欠陥２を格子間Ｓｉ原子で埋めることができればよく、熱処理温度と熱処理時間とを種々変更してもよい。以下に、その条件について述べる。
格子間Ｓｉ原子の拡散係数Ｄと、第１熱処理の熱処理時間ｔ（ｈ）と、拡散長Ｘ（濃度１／ｅ）と間には、Ｘ＝２√（Ｄｔ）の関係がある。松本智による「高純度同位体を用いた半導体中の自己拡散現象の解明」（応用物理学会、応用物理８０（２０１１）、ｐ．９８７−９９０）で求められた拡散係数の値を高温領域に外挿すると、熱処理温度が１３００℃である場合、Ｄ＝５．０×１０-8（ｃｍ2／ｓ）＝１．８×１０4（μｍ2／ｈ）である。また、ＣＺ−ＦＺシリコン半導体基板１を第１熱処理すると、基板のおもて面と裏面との両面側から格子間Ｓｉ原子が注入１１される。このため、ＣＺ−ＦＺシリコン半導体基板１の厚さをＬ（μｍ）とすると、酸化雰囲気での第１熱処理の熱処理時間ｔが、２√（Ｄｔ）＝Ｌ／２の関係を満たす熱処理時間より長ければ、ＣＺ−ＦＺシリコン半導体基板１の全体に格子間Ｓｉ原子が注入１１されることになる。これらの関係式から、第１熱処理の熱処理時間ｔは、第１熱処理の処理温度Ｔにおける格子間シリコン原子の拡散係数をＤＴとしたときに、ｔ＝Ｌ2／（１６×ＤＴ）とあらわすことができる。この式に熱処理温度１３００℃における格子間Ｓｉ原子の拡散係数Ｄ＝１．８×１０4（μｍ2／ｈ）を上記式のＤＴに代入すると、ｔ（ｈ）＝３．４７×１０-6×Ｌ2（μｍ2）となる。よって、ＣＺ−ＦＺシリコン半導体基板１の厚さＬを例えば５００（μｍ）とすると、ｔ＝０．８７（ｈ）＝５２（ｍｉｎ）となり、熱処理温度が１３００℃である場合においては５２分以上の第１熱処理を行えば、ＣＺ−ＦＺシリコン半導体基板１中の空孔欠陥２を格子間Ｓｉ原子で埋めることができる。なお、ｈ：時間（ｈｏｕｒ）、ｍｉｎ：分（ｍｉｎｕｔｅ）、ｓ：秒（ｓｅｃｏｎｄ）である。
また、上記ではＣＺ−ＦＺシリコン半導体基板１の厚さ方向全体に格子間Ｓｉ原子を注入１１する熱処理条件としたが、ＣＺ−ＦＺシリコン半導体基板１は、最終的な半導体装置の耐圧に応じて研削して薄ウェハ化を行う場合があるため、その場合は、ＣＺ−ＦＺシリコン半導体基板１のおもて面から、半導体装置の最終的な製品厚さの位置まで格子間Ｓｉ原子を注入１１すれば良い。
また、アルゴンガスの代わりに、他の不活性ガス（例えばヘリウム（Ｈｅ）、ネオン（Ｎｅ）など）を含む雰囲気を用いて第１熱処理を行っても良い。また、熱酸化膜７の厚さをより厚くしたい場合は、不活性ガス無しで、酸素１００％の酸素雰囲気にしても同様の効果が得られる。
上記の関係式から決定した熱処理温度・熱処理時間で酸素雰囲気中または酸素と不活性ガスとの混合ガス雰囲気中の第１熱処理を行った後に、引き続き、窒素雰囲気中または窒素と酸素との混合ガス雰囲気中での第２熱処理を行うことにより、ＣＺ−ＦＺシリコン半導体基板１内に窒素析出物を生成させずに所望の深さまでボロン（ボロンイオン注入層６）を拡散させ、深いｐ型導電層１３を形成することができる。第２熱処理の熱処理時間は、ｐ型導電層１３の深さに応じて設定される。すなわち、第２熱処理の熱処理時間は、例えば、第１熱処理により拡散されてなるボロン拡散層８を第２熱処理によってさらに拡散させて所望の深さのｐ型導電層１３を形成可能な時間であり、第１熱処理の熱処理時間と第２熱処理の熱処理時間とを合わせて例えば１００時間を超えてもよい。この場合においても、第１熱処理によりＣＺ−ＦＺシリコン半導体基板１内の空孔欠陥２が格子間Ｓｉ原子で埋められているため、第２熱処理により窒素析出物を生成させずに所望の深さのｐ型導電層１３を形成することができる。
このようにして形成した深いｐ型導電層１３は、逆耐圧構造を持つＩＧＢＴ（逆阻止ＩＧＢＴ）の逆耐圧構造を保持するためのｐ型分離層として用いることができる（逆阻止ＩＧＢＴの断面構造は例えば図８参照）。ｐ型分離層は、半導体装置（半導体チップ）の周辺端部を全て取り囲むように形成する必要があるため、ｐ型分離層を熱拡散方式のみで形成する場合、半導体基板の一方の主面から他方の主面まで達する深さの連続したｐ型導電層１３を形成する必要がある。なお、半導体装置に使用する半導体基板の製品厚さは、その半導体装置の耐圧によって決まる。例えば、６００Ｖクラス耐圧の逆阻止ＩＧＢＴであれば、半導体基板の製品厚さは約１００μｍである。１２００Ｖクラス耐圧の逆阻止ＩＧＢＴであれば、半導体基板の製品厚さは約１８０μｍである。１７００Ｖクラス耐圧の逆阻止ＩＧＢＴであれば、半導体基板の製品厚さは約２４０μｍである。ｐ型分離層を、熱拡散方式とＶ字型溝に対するイオン注入後のレーザーアニール方式とを併用して形成する場合は、熱拡散により形成するｐ型分離層の厚さはより浅くできる（逆阻止ＩＧＢＴの断面構造は例えば図７（ｂ）参照）。その場合でも、Ｖ字型溝形成後に半導体基板の機械的強度が低下して製造工程中で半導体基板が割れることを防止するために、熱拡散により形成するｐ型分離層の厚さは５０μｍ以上を必要とする。
第２熱処理の熱処理温度について、前述の説明では１３００℃としたが、１２９０℃としてもよい。第２熱処理の熱処理温度を１２９０℃より低くすることは耐圧特性には問題が生じないが、熱拡散時間が長くなり、作業効率が悪くなるという実用性の問題が生じるため好ましくない。具体的には、耐圧６００Ｖの逆阻止ＩＧＢＴに必要な深い分離層を熱拡散によって形成する場合、例えば、１３００℃の温度での熱拡散では１００時間の熱処理時間で済むが、１２８０℃の温度での熱拡散では１５０時間も熱処理時間が必要になり効率が悪い。したがって、第２熱処理の熱処理温度は、１２９０℃以上とするのが好ましい。一方、第２熱処理の熱処理温度の上限は、ＣＺ−ＦＺシリコン半導体基板１に、ウエハプロセスに支障があるような変形が生じない温度にまでは上昇させることができる。ＣＺ−ＦＺシリコン半導体基板１に変形が生じなければ、熱拡散温度を高温にするほど熱拡散時間を短縮させることができるので好ましい。すなわち、第２熱処理の熱処理温度はＳｉの融点以下とするのが好ましい。その理由は、ＣＺ−ＦＺシリコン半導体基板１が溶け出してＣＺ−ＦＺシリコン半導体基板１の形状を変形させないような温度（おおよそ１３５０℃程度）であるからである。
第１熱処理は、格子間Ｓｉ原子をウェハのおもて面側から少なくとも深さ５０μｍ以上まで拡散させる工程で格子間Ｓｉ原子の拡散速度が速いため、熱拡散温度が１２９０℃以下であっても、熱拡散時間が１００時間以下であっても、上述したようにｔ＞Ｌ2／（１６×ＤＴ）またはｔ＞Ｍ2／（１６×ＤＴ）の条件を満たしていれば問題ない。また、第１熱処理は、熱拡散温度が１３００℃の場合は、上述したようにｔ＞３．５×１０-6×Ｌ2またはｔ＞３．５×１０-6×Ｍ2の条件を満たしていればよい。これらの条件式において、ｔ、ＤＴ、ＬおよびＭは、上述したようにそれぞれ第１熱処理の熱処理時間、第１熱処理の処理温度Ｔにおける格子間シリコン原子の拡散係数、ＣＺ−ＦＺシリコン半導体基板１の厚さ、および半導体基板の製品厚さ（耐圧に応じたシリコン基板の厚さ）である。第２熱処理は、逆阻止ＩＧＢＴの逆耐圧構造の分離領域を形成するために、ｐ型ドーパント（ボロン）をウェハのおもて面側から少なくとも深さ５０μｍ以上まで拡散させる工程で、ボロンの拡散速度は格子間Ｓｉ原子よりも遅く、熱拡散温度が１２９０℃以上であることが望ましい条件となる。
以上、説明したように、本発明の実施の形態によれば、酸素雰囲気または酸素と不活性ガスとの混合ガス雰囲気の第１熱処理によりＣＺ−ＦＺシリコン半導体基板内の空孔欠陥を埋めることで、その後の窒素を含む雰囲気での第２熱処理によって、ＣＺ−ＦＺシリコン半導体基板内に窒素析出物を発生させずに、例えば逆阻止ＩＧＢＴの分離層となる所望の深さの拡散層を形成することができる。したがって、大口径化とコストダウンのために、結晶欠陥が生じ易いＣＺ−ＦＺシリコン半導体基板を使用して、１２９０℃以上および１００時間以上の高温長時間の熱拡散を伴う深い拡散層を有する半導体装置を製造する場合でも、拡散層を形成するための熱処理に用いる原料ガスであるアルゴンなどの不活性ガスの使用量を削減して低コストで、かつ結晶欠陥の発生を抑制することができる。
以上において本発明では、逆阻止ＩＧＢＴのｐ型分離層の形成のための高温長時間の熱拡散プロセスを中心に説明したが、１２９０℃以上の温度で１００時間を超えるような高温長時間の熱拡散によって深い拡散層を形成するプロセスを有する他の半導体装置の製造方法にも適用することができる。また、上述した実施の形態では、ＣＺ−ＦＺシリコン半導体基板を使用して半導体装置を製造する場合を例に説明しているが、これに限らず、ＦＺ用多結晶シリコンを用いてＦＺ法により製造されるＦＺシリコン単結晶から切り出されたＦＺシリコン半導体基板を用いても同様の効果が得られる。ＦＺ用多結晶シリコンとは、ＦＺ法で用いられる略円柱状のポリシリコンロッドである。また、本発明は、導電型を反転させても同様に成り立つ。
以上のように、本発明にかかる半導体装置の製造方法は、高温長時間の熱拡散を伴う深い不純物拡散層を有する半導体装置に有用である。
１ ＣＺ−ＦＺシリコン半導体基板
２ 空孔欠陥
３ 酸化膜
４ 酸化膜の開口部
５ ボロンイオン注入
６ ボロンイオン注入層
７ 熱酸化膜
８ ボロン拡散層
９ アルゴン原子
１０ 酸素分子
１１ 余剰シリコン原子の注入
１２ 窒素分子
１３ ｐ型導電層
２１ ｎ-型ドリフト領域（シリコン半導体基板）
２２ ｐ型ベース領域
２３ ｎ+型エミッタ領域
２４ ゲート絶縁膜
２５ ゲート電極
２６ 層間絶縁膜
２７ ｐ型コレクタ領域
２８ コレクタ電極
２９ エミッタ電極
３０ チップ側端面
３１ ｐ型分離層
３２ 耐圧構造部の表面
１１０ 活性領域
１２０ 耐圧構造部

Claims (8)

  1. フローティングゾーン法により製造されるシリコン半導体基板に、１２９０℃以上シリコン結晶の融解温度未満の範囲内の熱処理温度の熱拡散によって深さ５０μｍ以上の拡散層を形成する拡散工程を含み、
    前記拡散工程では、酸素雰囲気または酸素と不活性ガスとの混合ガス雰囲気の第１熱処理を行った後に、窒素雰囲気または窒素と酸素との混合ガス雰囲気の第２熱処理を行うことにより前記拡散層を形成することを特徴とする半導体装置の製造方法。
  2. 前記シリコン半導体基板として、多結晶シリコンを原料としてフローティングゾーン法で製造されるシリコン結晶から切り出された半導体基板を用いることを特徴とする請求項１に記載の半導体装置の製造方法。
  3. 前記シリコン半導体基板として、チョクラルスキー法で製造される結晶シリコンを原料としてフローティングゾーン法で製造されたシリコン結晶から切り出された半導体基板を用いることを特徴とする請求項１に記載の半導体装置の製造方法。
  4. 前記シリコン半導体基板の厚さをＬ（μｍ）とした場合に、前記第１熱処理の処理時間ｔ（時間）は、ｔ＞３．５×１０-6×Ｌ2を満たすことを特徴とする請求項１に記載の半導体装置の製造方法。
  5. 前記シリコン半導体基板の厚さをＬ（μｍ）とし、前記第１熱処理の処理温度Ｔにおける格子間シリコン原子の拡散係数をＤＴ（μｍ2／ｈ）とした場合に、前記第１熱処理の処理時間ｔ（時間）は、ｔ＞Ｌ2／（１６×ＤＴ）を満たすことを特徴とする請求項１に記載の半導体装置の製造方法。
  6. 耐圧に応じたシリコン基板の厚さをＭ（μｍ）とした場合に、前記第１熱処理の処理時間ｔ（時間）は、ｔ＞３．５×１０-6×Ｍ2を満たすことを特徴とする請求項１に記載の半導体装置の製造方法。
  7. 耐圧に応じたシリコン基板の厚さをＭ（μｍ）とし、前記第１熱処理の処理温度Ｔにおける格子間シリコン原子の拡散係数をＤＴ（μｍ2／ｈ）とした場合に、前記第１熱処理の処理時間ｔ（時間）は、ｔ＞Ｍ2／（１６×ＤＴ）を満たすことを特徴とする請求項１に記載の半導体装置の製造方法。
  8. 前記拡散工程では、逆阻止型の絶縁ゲート型バイポーラトランジスタを構成する分離層となる前記拡散層を形成することを特徴とする請求項１〜７のいずれか一つに記載の半導体装置の製造方法。
JP2014518739A 2012-05-31 2013-05-30 半導体装置の製造方法 Active JP6135666B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2014518739A JP6135666B2 (ja) 2012-05-31 2013-05-30 半導体装置の製造方法

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
JP2012124176 2012-05-31
JP2012124176 2012-05-31
JP2014518739A JP6135666B2 (ja) 2012-05-31 2013-05-30 半導体装置の製造方法
PCT/JP2013/065104 WO2013180244A1 (ja) 2012-05-31 2013-05-30 半導体装置の製造方法

Publications (2)

Publication Number Publication Date
JPWO2013180244A1 true JPWO2013180244A1 (ja) 2016-01-21
JP6135666B2 JP6135666B2 (ja) 2017-05-31

Family

ID=49673431

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2014518739A Active JP6135666B2 (ja) 2012-05-31 2013-05-30 半導体装置の製造方法

Country Status (3)

Country Link
US (1) US9450070B2 (ja)
JP (1) JP6135666B2 (ja)
WO (1) WO2013180244A1 (ja)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112530806A (zh) * 2019-09-19 2021-03-19 上海先进半导体制造股份有限公司 单环mos器件及其制作方法
JP7446212B2 (ja) 2020-12-07 2024-03-08 三菱電機株式会社 半導体装置およびその製造方法

Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5671933A (en) * 1979-11-19 1981-06-15 Toshiba Corp Impurity diffusion to semiconductor substrate
JPS6092610A (ja) * 1983-10-26 1985-05-24 Rohm Co Ltd ボロン拡散量の制御方法
JPS60105224A (ja) * 1983-11-11 1985-06-10 Fujitsu Ltd 半導体装置の製造方法
JPS62160718A (ja) * 1986-01-08 1987-07-16 フィリップス　エレクトロニクス　ネムローゼ　フェンノートシャップ 半導体デバイスの製造方法
JPH0442525A (ja) * 1990-06-08 1992-02-13 Fujitsu Ltd 半導体装置の製造方法
JPH05218072A (ja) * 1992-02-03 1993-08-27 Sharp Corp 半導体装置の製造方法
JPH09227300A (ja) * 1995-10-19 1997-09-02 Siemens Ag シリコンウェハ中の結晶欠陥の除去方法
JP2006080269A (ja) * 2004-09-09 2006-03-23 Fuji Electric Holdings Co Ltd 高耐圧半導体装置およびその製造方法
JP2007314374A (ja) * 2006-05-26 2007-12-06 Shin Etsu Handotai Co Ltd Ｃｚ法により製造したシリコン結晶棒を原料としたｆｚ単結晶シリコンの製造方法

Family Cites Families (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH03193698A (ja) 1989-12-20 1991-08-23 Fujitsu Ltd シリコン単結晶及びその製造方法
JP2516823B2 (ja) * 1990-02-28 1996-07-24 信越半導体株式会社 浮遊帯域融解法による単結晶シリコン製造用の棒状多結晶シリコン及びその製造方法
JP2607853B2 (ja) 1994-09-27 1997-05-07 直江津電子工業株式会社 シリコン半導体ウエハの拡散方法及びディスクリート基板の製造方法
US5710450A (en) * 1994-12-23 1998-01-20 Intel Corporation Transistor with ultra shallow tip and method of fabrication
JP3584945B2 (ja) 1995-02-24 2004-11-04 三菱住友シリコン株式会社 Ｓｏｉ基板の製造方法
JP3173392B2 (ja) 1996-11-12 2001-06-04 トヨタ自動車株式会社 太陽電池素子及びその製造方法
JP2975912B2 (ja) 1997-06-17 1999-11-10 直江津電子工業株式会社 半導体ウエハの製造方法
JP4967200B2 (ja) 2000-08-09 2012-07-04 富士電機株式会社 逆阻止型ｉｇｂｔを逆並列に接続した双方向ｉｇｂｔ
JP2004319653A (ja) 2003-04-15 2004-11-11 Toshiba Ceramics Co Ltd シリコンウエハの熱処理方法
JP4747260B2 (ja) 2003-04-16 2011-08-17 富士電機株式会社 逆阻止型絶縁ゲート形バイポーラトランジスタの製造方法
JP4982948B2 (ja) 2004-08-19 2012-07-25 富士電機株式会社 半導体装置の製造方法
JP5082211B2 (ja) 2005-03-25 2012-11-28 富士電機株式会社 半導体装置の製造方法
JP5127235B2 (ja) 2007-01-10 2013-01-23 株式会社豊田中央研究所 半導体装置の製造方法
JP5296992B2 (ja) * 2007-01-31 2013-09-25 Ｓｕｍｃｏ Ｔｅｃｈｘｉｖ株式会社 シリコン結晶素材及びその製造方法
JP5428216B2 (ja) 2008-06-20 2014-02-26 富士電機株式会社 シリコンウェハ、半導体装置、シリコンウェハの製造方法および半導体装置の製造方法
JP5439969B2 (ja) 2009-06-18 2014-03-12 富士電機株式会社 半導体装置
JP5740820B2 (ja) 2010-03-02 2015-07-01 富士電機株式会社 半導体装置および半導体装置の製造方法
JP2011249712A (ja) 2010-05-31 2011-12-08 Toshiba Corp 半導体装置及びその製造方法
US10115587B2 (en) 2012-02-23 2018-10-30 Fuji Electric Co., Ltd. Method of manufacturing semiconductor device
JPWO2013176037A1 (ja) 2012-05-22 2016-01-12 富士電機株式会社 半導体装置の製造方法

Patent Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5671933A (en) * 1979-11-19 1981-06-15 Toshiba Corp Impurity diffusion to semiconductor substrate
JPS6092610A (ja) * 1983-10-26 1985-05-24 Rohm Co Ltd ボロン拡散量の制御方法
JPS60105224A (ja) * 1983-11-11 1985-06-10 Fujitsu Ltd 半導体装置の製造方法
JPS62160718A (ja) * 1986-01-08 1987-07-16 フィリップス　エレクトロニクス　ネムローゼ　フェンノートシャップ 半導体デバイスの製造方法
JPH0442525A (ja) * 1990-06-08 1992-02-13 Fujitsu Ltd 半導体装置の製造方法
JPH05218072A (ja) * 1992-02-03 1993-08-27 Sharp Corp 半導体装置の製造方法
JPH09227300A (ja) * 1995-10-19 1997-09-02 Siemens Ag シリコンウェハ中の結晶欠陥の除去方法
JP2006080269A (ja) * 2004-09-09 2006-03-23 Fuji Electric Holdings Co Ltd 高耐圧半導体装置およびその製造方法
JP2007314374A (ja) * 2006-05-26 2007-12-06 Shin Etsu Handotai Co Ltd Ｃｚ法により製造したシリコン結晶棒を原料としたｆｚ単結晶シリコンの製造方法

Also Published As

Publication number Publication date
JP6135666B2 (ja) 2017-05-31
US20150031175A1 (en) 2015-01-29
WO2013180244A1 (ja) 2013-12-05
US9450070B2 (en) 2016-09-20

Similar Documents

Publication Publication Date Title
US8329563B2 (en) Semiconductor device including a gettering layer and manufacturing method therefor
CN107564806A (zh) 降低半导体本体中的杂质浓度
JP2016111337A (ja) 半導体ウエハーの製造方法と低格子間酸素濃度を有する半導体デバイス
JPWO2011125305A1 (ja) シリコンエピタキシャルウエーハ、シリコンエピタキシャルウエーハの製造方法、及び半導体素子又は集積回路の製造方法
JP2016063190A (ja) 炭化珪素エピタキシャル基板の製造方法、炭化珪素エピタキシャル基板および炭化珪素半導体装置
JP2012153548A (ja) シリコン単結晶ウェーハの製造方法及びアニールウェーハ
JP2010062466A (ja) 垂直シリコンデバイス用シリコンウェーハ及びその製造方法、シリコン単結晶、並びに、垂直シリコンデバイス
JP2010003899A (ja) シリコンウェハ、半導体装置、シリコンウェハの製造方法および半導体装置の製造方法
JP5453749B2 (ja) 垂直シリコンデバイス用シリコンウェーハの製造方法及び垂直シリコンデバイス用シリコン単結晶引き上げ装置
JP6135666B2 (ja) 半導体装置の製造方法
JP4434080B2 (ja) 絶縁ゲート型半導体装置およびその製造方法
WO2021181644A1 (ja) 半導体装置およびその製造方法
JP2015149346A (ja) 半導体装置の製造方法および半導体装置
US9431270B2 (en) Method for producing semiconductor device
JP7446212B2 (ja) 半導体装置およびその製造方法
JP5921089B2 (ja) エピタキシャルウエハの製造方法及び半導体装置の製造方法
JP5648379B2 (ja) 半導体装置の製造方法
JPWO2018207394A1 (ja) 半導体装置
WO2017002432A1 (ja) シリコン基板およびそれを用いた窒化物半導体ウェハ、並びに、窒化物半導体装置
JP5725255B2 (ja) 半導体装置の製造方法
JP6268948B2 (ja) Ｍｏｓ型半導体装置の製造方法
JP6111720B2 (ja) 半導体装置の製造方法
JP2012004174A (ja) 逆阻止型絶縁ゲート形バイポーラトランジスタおよびその製造方法
JP2005142511A (ja) 半導体装置とその製造方法
JP7400834B2 (ja) 半導体装置および半導体装置の製造方法

Legal Events

Date Code Title Description
A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20160315

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20160516

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20161101

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20170104

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20170328

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20170410

R150 Certificate of patent or registration of utility model

Ref document number: 6135666

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250