JPH09227300A - シリコンウェハ中の結晶欠陥の除去方法 - Google Patents

シリコンウェハ中の結晶欠陥の除去方法

Info

Publication number
JPH09227300A
JPH09227300A JP8294569A JP29456996A JPH09227300A JP H09227300 A JPH09227300 A JP H09227300A JP 8294569 A JP8294569 A JP 8294569A JP 29456996 A JP29456996 A JP 29456996A JP H09227300 A JPH09227300 A JP H09227300A
Authority
JP
Japan
Prior art keywords
silicon
wafer
diffused
oxidized
dopant
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP8294569A
Other languages
English (en)
Inventor
Hans-Joachim Schulze
シユルツエ ハンス‐ヨアヒム
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Siemens AG
Original Assignee
Siemens AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Siemens AG filed Critical Siemens AG
Publication of JPH09227300A publication Critical patent/JPH09227300A/ja
Pending legal-status Critical Current

Links

Classifications

    • CCHEMISTRY; METALLURGY
    • C30CRYSTAL GROWTH
    • C30BSINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B29/00Single crystals or homogeneous polycrystalline material with defined structure characterised by the material or by their shape
    • C30B29/02Elements
    • C30B29/06Silicon
    • CCHEMISTRY; METALLURGY
    • C30CRYSTAL GROWTH
    • C30BSINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B33/00After-treatment of single crystals or homogeneous polycrystalline material with defined structure
    • C30B33/005Oxydation
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/322Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to modify their internal properties, e.g. to produce internal imperfections
    • H01L21/3221Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to modify their internal properties, e.g. to produce internal imperfections of silicon bodies, e.g. for gettering

Landscapes

  • Chemical & Material Sciences (AREA)
  • Engineering & Computer Science (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Materials Engineering (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Crystals, And After-Treatments Of Crystals (AREA)

Abstract

(57)【要約】 【課題】 所定の温度でドーパントを拡散されるシリコ
ンウェハ中の結晶欠陥を除去する方法を提供する。 【解決手段】 延伸成長によるインゴットから作られた
シリコンウェハの中心領域の結晶欠陥をドーパントを拡
散する前に拡散温度よりも低い温度で酸化する。

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】本発明は、インゴットから作
られた所定の温度でドーパントを拡散されるシリコンウ
ェハ中の結晶欠陥を除去する方法に関する。
【0002】
【従来の技術】サイリスタ、GTOサイリスタ及びダイ
オードのようなパワー半導体デバイスは延伸成長させた
単結晶シリコンのインゴットから例えば鋸引きにより作
られる半導体ウェハを使用する。このような半導体ウェ
ハを分析すると、ウェハの中心領域内に明らかに欠陥密
度の高まりが存在することが分かる。この欠陥は高い確
率で結晶の延伸プロセスで惹起される空所の凝集である
と推測される。このような半導体ウェハに高温、例えば
1240℃でドーパントを拡散すると、この欠陥箇所に
重金属が堆積する。そのためシリコンのエネルギーバン
ドの深いところに欠陥箇所が生じ、それがウエハの中心
領域のキャリア寿命を著しく短縮することになる。これ
は特に他の半導体デバイスに比べて明らかにシリコンが
厚くまた著しく空乏帯域の深いパワー半導体の場合に逆
方向電流を著しく高めることになる。
【0003】
【発明が解決しようとする課題】本発明の課題は、上記
の欠陥を除去することのできる方法を提供することにあ
る。
【0004】
【課題を解決するための手段】この課題は本発明によ
り、半導体ウェハをドーパントを拡散する前に所定の温
度で表面酸化し、これにより形成される侵入型シリコン
原子をシリコンウェハ表面の両側から少なくともウェハ
の半分の厚さに相当するウェハの深さまで拡散すること
により解決される。
【0005】半導体ウェハは、例えば湿気を含んだ空気
中で又は酸素を含むガス状のドーパント化合物中で酸化
可能である。ドーパント化合物の例としてはオキシ
(三)塩化リン(POCl3 )がある。
【0006】特に酸化は1100〜1180℃の温度で
2〜5時間実施してもよい。測定結果は、ウェハの中心
領域の上記欠陥を例えば3時間にわたる温度1150℃
での湿式酸化により十分に除去することができたことを
示している。POCl3 拡散の場合には例えば1150
℃の温度及び2.5時間で欠陥が除去されることが観察
できた。
【0007】結晶欠陥の除去は、シリコンの表面酸化の
際にシリコンと酸化物との界面に侵入型シリコンが形成
されることによるものと推測される。このシリコンは中
間格子拡散により極めて迅速にシリコンウェハの内部に
達する。シリコンはそこで結晶格子内の欠陥箇所を占
め、その結果以後の高温処理工程で重金属はそこにもは
や堆積することができなくなる。
【0008】POCl3 を拡散する場合には一般に、リ
ンのドーピングにより生じた帯域をエッチングにより除
去する必要がある。しかしそれによりシリコンウェハの
厚さが著しく削減されるので、その場合には出発時のシ
リコンウェハの厚さを適当に厚くしておかなければなら
ない。
【0009】欠陥箇所を湿式酸化により回復することは
一層簡単な変法である。一般に酸化膜をドーパントを拡
散する前に除去することが望ましい。酸化膜は厚さ約1
μmで問題なくフッ化水素酸浴中に再び溶かすことがで
きる。酸化及び酸化膜の除去に引続いてサイリスタ又は
ダイオードの形成に必要なリン、ホウ素、ガリウム、ア
ルミニウム他のようなドーパントが一般に高温、例えば
1240℃で拡散される。
【0010】上記の方法はフローティング・ゾーン法で
形成されたシリコンのインゴットから切断したシリコン
ウェハにおいて良好であることが認められている。しか
し本発明はチョクラルスキー法(るつぼ法)により形成
されたシリコンのインゴットから切断したシリコンウェ
ハの場合にも適用することができる。

Claims (6)

    【特許請求の範囲】
  1. 【請求項1】 インゴットから作られ所定の温度でドー
    パントを拡散されるシリコンウェハの結晶欠陥を除去す
    る方法において、半導体ウェハをドーパントを拡散する
    前に所定の温度で表面酸化し、これにより形成される侵
    入型シリコン原子をシリコンウェハ表面の両側から少な
    くともウェハの半分の厚さに相当するウェハの深さまで
    拡散することを特徴とするシリコンウェハ中の結晶欠陥
    の除去方法。
  2. 【請求項2】 半導体ウェハを湿気を含んだ空気中で酸
    化することを特徴とする請求項1記載の方法。
  3. 【請求項3】 半導体ウェハを酸素を含むガス状のドー
    パント化合物中で酸化することを特徴とする請求項1記
    載の方法。
  4. 【請求項4】 ドーパント化合物がオキシ(三)塩化リ
    ン(POCl3 )であることを特徴とする請求項3記載
    の方法。
  5. 【請求項5】 酸化膜をドーパントを拡散する前に除去
    することを特徴とする請求項1乃至4の1つに記載の方
    法。
  6. 【請求項6】 1100〜1180℃の間の温度で2〜
    5時間酸化することを特徴とする請求項1乃至5の1つ
    に記載の方法。
JP8294569A 1995-10-19 1996-10-16 シリコンウェハ中の結晶欠陥の除去方法 Pending JPH09227300A (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
DE19538983A DE19538983A1 (de) 1995-10-19 1995-10-19 Verfahren zum Beseitigen von Kristallfehlern in Siliziumscheiben
DE19538983.2 1995-10-19

Publications (1)

Publication Number Publication Date
JPH09227300A true JPH09227300A (ja) 1997-09-02

Family

ID=7775292

Family Applications (1)

Application Number Title Priority Date Filing Date
JP8294569A Pending JPH09227300A (ja) 1995-10-19 1996-10-16 シリコンウェハ中の結晶欠陥の除去方法

Country Status (4)

Country Link
US (1) US5902135A (ja)
EP (1) EP0769809B1 (ja)
JP (1) JPH09227300A (ja)
DE (2) DE19538983A1 (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2013176037A1 (ja) * 2012-05-22 2013-11-28 富士電機株式会社 半導体装置の製造方法
WO2013180244A1 (ja) * 2012-05-31 2013-12-05 富士電機株式会社 半導体装置の製造方法

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH11168106A (ja) * 1997-09-30 1999-06-22 Fujitsu Ltd 半導体基板の処理方法
EP2058846B1 (de) 2006-01-20 2011-08-31 Infineon Technologies Austria AG Verfahren zur Herstellung einer n-dotierten Zone in einem Halbleiterwafer und Halbleiterbauelement
DE102007033873A1 (de) 2007-07-20 2009-01-22 Infineon Technologies Austria Ag Verfahren zur Dotierung eines Halbleiterwafers und Halbleiterbauelement
DE102011113549B4 (de) 2011-09-15 2019-10-17 Infineon Technologies Ag Ein Halbleiterbauelement mit einer Feldstoppzone in einem Halbleiterkörper und ein Verfahren zur Herstellung einer Feldstoppzone in einem Halbleiterkörper
US9029243B2 (en) 2012-10-08 2015-05-12 Infineon Technologies Ag Method for producing a semiconductor device and field-effect semiconductor device
US9679774B2 (en) * 2014-03-18 2017-06-13 Infineon Technologies Ag Method for removing crystal originated particles from a crystalline silicon body
US9828672B2 (en) 2015-03-26 2017-11-28 Lam Research Corporation Minimizing radical recombination using ALD silicon oxide surface coating with intermittent restoration plasma
US10400323B2 (en) * 2016-11-04 2019-09-03 Lam Research Corporation Ultra-low defect part process
CN111448640A (zh) 2017-12-07 2020-07-24 朗姆研究公司 在室调节中的抗氧化保护层
US10760158B2 (en) 2017-12-15 2020-09-01 Lam Research Corporation Ex situ coating of chamber components for semiconductor processing

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS58121631A (ja) * 1982-01-13 1983-07-20 Toshiba Corp 半導体ウエハの処理方法
JPS5999727A (ja) * 1982-11-30 1984-06-08 Toshiba Corp シリコンウエ−ハの製造方法
US5162247A (en) * 1988-02-05 1992-11-10 Emanuel Hazani Process for trench-isolated self-aligned split-gate EEPROM transistor and memory array
JPH0521448A (ja) * 1991-07-10 1993-01-29 Sharp Corp 半導体装置の製造方法
US5244843A (en) * 1991-12-17 1993-09-14 Intel Corporation Process for forming a thin oxide layer
CA2064486C (en) * 1992-03-31 2001-08-21 Alain Comeau Method of preparing semiconductor wafer with good intrinsic gettering
JPH0684925A (ja) * 1992-07-17 1994-03-25 Toshiba Corp 半導体基板およびその処理方法
JP3033412B2 (ja) * 1993-11-26 2000-04-17 株式会社デンソー 半導体装置の製造方法
US5525529A (en) * 1994-11-16 1996-06-11 Texas Instruments Incorporated Method for reducing dopant diffusion
US5792699A (en) * 1996-06-03 1998-08-11 Industrial Technology Research Institute Method for reduction of reverse short channel effect in MOSFET

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2013176037A1 (ja) * 2012-05-22 2013-11-28 富士電機株式会社 半導体装置の製造方法
JPWO2013176037A1 (ja) * 2012-05-22 2016-01-12 富士電機株式会社 半導体装置の製造方法
US9431270B2 (en) 2012-05-22 2016-08-30 Fuji Electric Co., Ltd. Method for producing semiconductor device
WO2013180244A1 (ja) * 2012-05-31 2013-12-05 富士電機株式会社 半導体装置の製造方法
JPWO2013180244A1 (ja) * 2012-05-31 2016-01-21 富士電機株式会社 半導体装置の製造方法
US9450070B2 (en) 2012-05-31 2016-09-20 Fuji Electric Co., Ltd. Method for manufacturing a silicon semiconductor substrate including a diffusion layer prior to forming a semiconductor device thereon

Also Published As

Publication number Publication date
EP0769809A1 (de) 1997-04-23
EP0769809B1 (de) 2006-12-27
US5902135A (en) 1999-05-11
DE59611406D1 (de) 2007-02-08
DE19538983A1 (de) 1997-04-24

Similar Documents

Publication Publication Date Title
US6958092B2 (en) Epitaxial silicon wafer with intrinsic gettering and a method for the preparation thereof
KR100745309B1 (ko) 이상적인 산소 침전 실리콘 웨이퍼에서 디누드 구역깊이를 조절하기 위한 방법
KR100768378B1 (ko) 실리콘 웨이퍼 및 실리콘 웨이퍼 표면 결함 평가 방법
US6641888B2 (en) Silicon single crystal, silicon wafer, and epitaxial wafer.
JPS6255697B2 (ja)
CN114093764A (zh) 单晶硅晶片
JP5251137B2 (ja) 単結晶シリコンウェーハおよびその製造方法
JPH09227300A (ja) シリコンウェハ中の結晶欠陥の除去方法
WO2007096996A1 (ja) 半導体装置及びその製造方法
US6878451B2 (en) Silicon single crystal, silicon wafer, and epitaxial wafer
KR100396609B1 (ko) 반도체기판의처리방법
KR100647940B1 (ko) 무결함 영역을 가진 반도체
US4193783A (en) Method of treating a silicon single crystal ingot
US20050048247A1 (en) Process for making silicon wafers with stabilized oxygen precipitate nucleation centers
US20020127766A1 (en) Semiconductor wafer manufacturing process
WO2003060982A2 (en) Ideal oxygen precipitating silicon wafers with nitrogen/carbon stabilized oxygen precipitate nucleation centers and process for making the same
KR20030019471A (ko) 디누디드 존을 갖는 실리콘 웨이퍼를 형성하는 방법 및장치
JPH05291097A (ja) シリコン基板およびその製造方法
KR100625822B1 (ko) 실리콘 웨이퍼 및 그의 제조 방법
US6214700B1 (en) Semiconductor device and method for producing same
US6544899B2 (en) Process for manufacturing silicon epitaxial wafer
JPS62123098A (ja) シリコン単結晶の製造方法
JPS62133760A (ja) バイポ−ラ・トランジスタの製造方法
JP2652344B2 (ja) シリコンウエーハ
JPS59119842A (ja) 半導体装置の製造方法

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20040922

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20050106

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20050405

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20050408

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20050706

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20050908