JPWO2013069729A1 - 半導体素子及びその製造方法 - Google Patents

半導体素子及びその製造方法 Download PDF

Info

Publication number
JPWO2013069729A1
JPWO2013069729A1 JP2013543023A JP2013543023A JPWO2013069729A1 JP WO2013069729 A1 JPWO2013069729 A1 JP WO2013069729A1 JP 2013543023 A JP2013543023 A JP 2013543023A JP 2013543023 A JP2013543023 A JP 2013543023A JP WO2013069729 A1 JPWO2013069729 A1 JP WO2013069729A1
Authority
JP
Japan
Prior art keywords
substrate
electrode
single crystal
region
crystal layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2013543023A
Other languages
English (en)
Other versions
JP6120224B2 (ja
Inventor
公平 佐々木
公平 佐々木
東脇　正高
正高 東脇
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
National Institute of Information and Communications Technology
Tamura Corp
Original Assignee
National Institute of Information and Communications Technology
Tamura Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by National Institute of Information and Communications Technology, Tamura Corp filed Critical National Institute of Information and Communications Technology
Publication of JPWO2013069729A1 publication Critical patent/JPWO2013069729A1/ja
Application granted granted Critical
Publication of JP6120224B2 publication Critical patent/JP6120224B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66083—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by variation of the electric current supplied or the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched, e.g. two-terminal devices
    • H01L29/6609—Diodes
    • H01L29/66143—Schottky diodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/3065—Plasma etching; Reactive-ion etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/24—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only semiconductor materials not provided for in groups H01L29/16, H01L29/18, H01L29/20, H01L29/22
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66848—Unipolar field-effect transistors with a Schottky gate, i.e. MESFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/80—Field effect transistors with field effect produced by a PN or other rectifying junction gate, i.e. potential-jump barrier
    • H01L29/812—Field effect transistors with field effect produced by a PN or other rectifying junction gate, i.e. potential-jump barrier with a Schottky gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/861—Diodes
    • H01L29/872—Schottky diodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/45—Ohmic electrodes

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Plasma & Fusion (AREA)
  • Junction Field-Effect Transistors (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

Ｇａ2Ｏ3系単結晶に電極を低抵抗で接続することができる半導体素子の製造方法、及び低抵抗で接続されたＧａ2Ｏ3系単結晶と電極を含む半導体素子を提供する。
一実施の形態として、Ｇａ2Ｏ3系基板１１の表面にドライエッチングを施し、変質領域１２を形成する工程と、変質領域１２上に、変質領域１２とオーミック接合するカソード電極１４を形成する工程と、を含む半導体素子の製造方法を提供する。

Description

本発明は、半導体素子及びその製造方法に関する。
従来のＧａ2Ｏ3（酸化ガリウム）単結晶の表面へ電極を形成する技術として、Ｔｉ電極を用いる技術（例えば、特許文献１参照）、Ｇａ2Ｏ3単結晶にプラズマ処理を施した後にＴｉ電極を接続する技術（例えば、特許文献２参照）、Ｉｎ電極を接続した後に６００〜１０００℃でＧａ2Ｏ3単結晶に熱処理を施す技術（例えば、特許文献３参照）が知られている。
特開２００９−８１４６８号公報 特開２００９−１３００１３号公報 特開２００９−３０２２５７号公報
しかしながら、特許文献１や特許文献２に記載された技術は、Ｇａ2Ｏ3装置を実用化するために要求される接触抵抗を満足するには至っていない。また、特許文献３に記載された技術は、熱処理によって良好なオーミック接触が得られるものの、必要とされる熱処理温度がＩｎの融点（１５６．４℃）よりも遥かに高く、熱処理中に試料全体がＩｎ蒸気に晒されることとなるため、Ｉｎ汚染によるデバイス特性劣化が懸念される。
したがって、本発明の目的は、Ｇａ2Ｏ3系単結晶に電極を低抵抗で接続することができる半導体素子の製造方法、及び低抵抗で接続されたＧａ2Ｏ3系単結晶と電極を含む半導体素子を提供することにある。
本発明の一態様は、上記目的を達成するために、下記［１］〜［４］の半導体素子の製造方法、［５］〜［９］の半導体素子を提供する。
［１］Ｇａ2Ｏ3系単結晶の表面にドライエッチングを施し、変質領域を形成する工程と、
前記変質領域上に、前記変質領域とオーミック接合する金属電極を形成する工程と、
を含む半導体素子の製造方法。
［２］前記ドライエッチングは反応性イオンエッチングである、前記［１］に記載の半導体素子の製造方法。
［３］前記ドライエッチングはＢＣｌ3を含むガスを用いて実施される、前記［２］に記載の半導体素子の製造方法。
［４］前記基板の前記表面の一部に前記ドライエッチングを施し、前記変質領域を形成する、前記［１］〜［３］のいずれか１項に記載の半導体素子の製造方法。
［５］Ｇａ2Ｏ3系単結晶からなる基板と、前記基板の第１の面、又は前記第１の面上のＧａ2Ｏ3系単結晶からなる第１の結晶層の前記基板と反対側の面にドライエッチングにより形成された変質領域と、前記変質領域上に形成され、前記変質領域とオーミック接合する金属電極と、を含む半導体素子。
［６］前記変質領域は、酸素が欠損した領域である、［５］に記載の半導体素子。
［７］前記基板の前記第１の面と反対側の第２の面、又は前記第２の面上のＧａ2Ｏ3系単結晶からなる第２の結晶層の前記基板と反対側の面上に形成されたアノード電極と、を有し、前記金属電極がカソード電極である、前記［５］又は［６］のいずれか一方に記載の半導体素子。
［８］前記金属電極は、ソース電極、ドレイン電極、及び前記ソース電極と前記ドレイン電極の間のゲート電極である、前記［５］又は［６］のいずれか一方に記載の半導体素子。
［９］前記変質領域は、前記基板又は前記第１の結晶層の一部に形成され、前記変質領域の表面の高さは、前記基板又は前記第１の結晶層の前記変質領域の形成されていない領域の表面の高さよりも低い、前記［５］又は［６］のいずれか一方に記載の半導体素子。
［１０］前記第１の結晶層の前記変質領域が形成されない領域上のゲート電極を含み、前記第１の結晶層は導電型不純物を含み、前記金属電極は、前記ゲート電極の両側のソース電極及びドレイン電極である、前記［９］に記載の半導体素子。
本発明によれば、Ｇａ2Ｏ3系単結晶に電極を低抵抗で接続することができる半導体素子の製造方法、及び低抵抗で接続されたＧａ2Ｏ3系単結晶と電極を含む半導体素子を提供することができる。
図１は、第１の実施の形態に係るＳＢＤの断面図である。 図２Ａは、第１の実施の形態に係るＳＢＤの製造工程を表す断面図である。 図２Ｂは、第１の実施の形態に係るＳＢＤの製造工程を表す断面図である。 図２Ｃは、第１の実施の形態に係るＳＢＤの製造工程を表す断面図である。 図２Ｄは、第１の実施の形態に係るＳＢＤの製造工程を表す断面図である。 図３は、第２の実施の形態に係るＳＢＤの断面図である。 図４Ａは、第２の実施の形態に係るＳＢＤの製造工程を表す断面図である。 図４Ｂは、第２の実施の形態に係るＳＢＤの製造工程を表す断面図である。 図４Ｃは、第２の実施の形態に係るＳＢＤの製造工程を表す断面図である。 図４Ｄは、第２の実施の形態に係るＳＢＤの製造工程を表す断面図である。 図５は、第３の実施の形態に係るＭＥＳＦＥＴの断面図である。 図６Ａは、第３の実施の形態に係るＭＥＳＦＥＴの製造工程を表す断面図である。 図６Ｂは、第３の実施の形態に係るＭＥＳＦＥＴの製造工程を表す断面図である。 図６Ｃは、第３の実施の形態に係るＭＥＳＦＥＴの製造工程を表す断面図である。 図６Ｄは、第３の実施の形態に係るＭＥＳＦＥＴの製造工程を表す断面図である。 図７Ａは、実施例に係るＧａ2Ｏ3基板の電流−電圧特性を示す。 図７Ｂは、実施例に係るＧａ2Ｏ3基板の電流−電圧特性を示す。 図８は、実施例に係るＳＢＤの順方向の電流−電圧特性を示す。 図９は、４種の反応ガスを用いて変質領域がそれぞれ形成された４つのＧａ2Ｏ3基板の電流−電圧特性を示す。
〔第１の実施の形態〕
第１の実施の形態では、半導体素子としてのショットキーバリアダイオード（ＳＢＤ）について説明する。
（ＳＢＤの構成）
図１は、第１の実施の形態に係るＳＢＤの断面図である。ＳＢＤ１０は、Ｇａ2Ｏ3系基板１１と、Ｇａ2Ｏ3系基板１１の上面（図１の上側の面）に形成された変質領域１２と、Ｇａ2Ｏ3系基板１１の下面（図１の下側の面）に形成されたＧａ2Ｏ3系単結晶層１３と、Ｇａ2Ｏ3系基板１１の変質領域１２上に形成されたカソード電極１４と、Ｇａ2Ｏ3系単結晶層１３のＧａ2Ｏ3系基板１１と反対側の面上に形成されたアノード電極１５と、を含む。
Ｇａ2Ｏ3系基板１１は、Ｇａ2Ｏ3系単結晶からなる。ここで、Ｇａ2Ｏ3系単結晶とは、Ｇａ2Ｏ3単結晶、又はＡｌ等の不純物を含むＧａ2Ｏ3単結晶をいう。また、Ｇａ2Ｏ3系基板１１は、Ｓｉ、Ｔｉ、Ｚｒ、Ｈｆ、Ｖ、Ｎｂ、Ｔａ、Ｍｏ、Ｗ、Ｒｕ、Ｒｈ、Ｉｒ、Ｃ、Ｓｎ、Ｇｅ、Ｐｂ、Ｍｎ、Ａｓ、Ｓｂ、Ｂｉ、Ｆ、Ｃｌ、Ｂｒ、又はＩ等のｎ型ドーパントを含む。Ｇａ2Ｏ3系基板１１のドナー濃度は、例えば、１×１０19／ｃｍ3である。
変質領域１２は、ドライエッチングにより変質したＧａ2Ｏ3系基板１１の表面の領域である。この変質領域１２に生じている変質は、例えば、酸素欠損、Ｇａ欠損、酸素サイトへのＧａ原子の移動、Ｇａサイトへの酸素原子の移動、酸素原子又はＧａ原子のエッチングガスイオンによる置換、エッチングガスイオンの結晶格子間への侵入、又は結晶構造の変化（乱れ）であり、これらのうちの複数の変質が複合的に生じていてもよい。
変質領域１２においては、ドナー濃度の上昇、又は界面準位の発生が生じているものと考えられ、変質領域１２は、カソード電極１４とオーミック接合する。例えば、ドライエッチングによりＧａ2Ｏ3系単結晶層２６の表面の酸素が欠損して変質領域１２が形成された場合、欠損により形成される酸素欠陥がドナーとして機能する。変質領域１２は、Ｇａ2Ｏ3系基板１１の上面の全面に形成されてもよく、Ｇａ2Ｏ3系基板１１の上面の一部に形成されてもよい。
Ｇａ2Ｏ3系単結晶層１３は、Ｇａ2Ｏ3系単結晶からなる結晶層である。Ｇａ2Ｏ3系単結晶層１３は、Ｓｉ、Ｔｉ、Ｚｒ、Ｈｆ、Ｖ、Ｎｂ、Ｔａ、Ｍｏ、Ｗ、Ｒｕ、Ｒｈ、Ｉｒ、Ｃ、Ｓｎ、Ｇｅ、Ｐｂ、Ｍｎ、Ａｓ、Ｓｂ、Ｂｉ、Ｆ、Ｃｌ、Ｂｒ、又はＩ等のｎ型ドーパントを含む。Ｇａ2Ｏ3系単結晶層１３のドナー濃度は、例えば、４×１０16／ｃｍ3である。
カソード電極１４は、Ｔｉ等の金属からなる金属電極であり、変質領域１２とオーミック接合する。また、カソード電極１４は、異なる金属膜を積層した多層構造、例えば、ＴｉとＡｕ又はＡｌの２層構造、を有してもよい。カソード電極１４は、Ｇａ2Ｏ3系基板１１の上面の全面に形成されてもよく、Ｇａ2Ｏ3系基板１１の上面の一部に形成されてもよい。
アノード電極１５は、Ｐｔ、Ｎｉ等の金属からなる金属電極であり、Ｇａ2Ｏ3系単結晶層１３とショットキー接合する。また、アノード電極１５は、異なる金属膜を積層した多層構造、例えば、ＰｔとＡｕ又はＡｌの２層構造、を有してもよい。
なお、Ｇａ2Ｏ3系単結晶層１３は、ＳＢＤ１０に含まれなくてもよい。その場合、アノード電極１５は、Ｇａ2Ｏ3系基板１１とショットキー接合する。
（ＳＢＤの製造方法）
以下に、本実施の形態のＳＢＤ１０の製造方法の一例を示す。
図２Ａ〜図２Ｄは、第１の実施の形態に係るＳＢＤの製造工程を表す断面図である。
まず、図２Ａに示されるように、Ｇａ2Ｏ3系基板１１を用意する。
次に、図２Ｂに示されるように、Ｇａ2Ｏ3系基板１１の下面にｎ型ドーパントを含むＧａ2Ｏ3系単結晶をエピタキシャル成長させ、Ｇａ2Ｏ3系単結晶層１３を形成する。
次に、図２Ｃに示されるように、Ｇａ2Ｏ3系基板１１の上面にＲＩＥ等のドライエッチングを施し、変質領域１２を形成する。
ＲＩＥにより変質領域１２を形成する場合、反応ガスとして、例えば、流量３５ｓｃｃｍのＢＣｌ3ガスと流量５ｓｃｃｍのＡｒガスを用いる。また、圧力、出力、処理時間は、例えば、それぞれ５．０Ｐａ、１００〜１５０Ｗ、１〜３ｍｉｎである。
なお、これらの処理条件はエッチングレートやエッチング量に影響を与えるが、変質領域１２とカソード電極１４と間のオーミック特性にはほとんど影響を与えない。
変質領域１２をＧａ2Ｏ3系基板１１の上面の一部に形成する場合は、Ｇａ2Ｏ3系基板１１の上面を所定のパターンを有するマスクで覆った状態でエッチングを行う。この場合、Ｇａ2Ｏ3系基板１１のエッチングされた領域である変質領域１２の表面の高さは、Ｇａ2Ｏ3系基板１１のエッチングされていない領域の表面の高さよりも低くなる。
次に、図２Ｄに示されるように、変質領域１２及びＧａ2Ｏ3系単結晶層１３に、カソード電極１４及びアノード電極１５をそれぞれ接続する。なお、良好なオーミック接合を得るためには変質領域１２を形成した直後にカソード電極１４を形成することが好ましい。なお、変質領域１２を形成する前にアノード電極１５を形成してもよい。
〔第２の実施の形態〕
第２の実施の形態は、変質領域がＧａ2Ｏ3系基板上のＧａ2Ｏ3系単結晶層に形成される点において、第１の実施の形態と異なる。なお、第１の実施の形態と同様の点については、説明を省略又は簡略化する。
（ＳＢＤの構成）
図３は、第２の実施の形態に係るＳＢＤの断面図である。ＳＢＤ２０は、Ｇａ2Ｏ3系基板１１と、Ｇａ2Ｏ3系基板１１の上面（図３の上側の面）に形成されたＧａ2Ｏ3系単結晶層２６と、Ｇａ2Ｏ3系単結晶層２６の上面（図３の上側の面）に形成された変質領域２２と、Ｇａ2Ｏ3系基板１１の下面（図１の下側の面）に形成されたＧａ2Ｏ3系単結晶層１３と、Ｇａ2Ｏ3系単結晶層２６の変質領域２２上に形成されたカソード電極１４と、Ｇａ2Ｏ3系単結晶層１３のＧａ2Ｏ3系基板１１と反対側の面上に形成されたアノード電極１５と、を含む。
変質領域２２は、Ｇａ2Ｏ3系単結晶層２６の酸素が欠損したドナー濃度の高い領域であり、Ｇａ2Ｏ3系単結晶層２６の表面にＲＩＥ等のドライエッチングを施すことにより形成される。
Ｇａ2Ｏ3系単結晶層２６は、Ｇａ2Ｏ3系単結晶からなる結晶層である。Ｇａ2Ｏ3系単結晶層２６は、Ｓｉ、Ｔｉ、Ｚｒ、Ｈｆ、Ｖ、Ｎｂ、Ｔａ、Ｍｏ、Ｗ、Ｒｕ、Ｒｈ、Ｉｒ、Ｃ、Ｓｎ、Ｇｅ、Ｐｂ、Ｍｎ、Ａｓ、Ｓｂ、Ｂｉ、Ｆ、Ｃｌ、Ｂｒ、又はＩ等のｎ型ドーパントを含む。Ｇａ2Ｏ3系単結晶層２６のドナー濃度は、例えば、１×１０18／ｃｍ3である。また、Ｇａ2Ｏ3系単結晶層２６の厚さは、例えば、３０ｎｍである。
カソード電極１４は、変質領域２２とオーミック接合する。アノード電極１５は、Ｇａ2Ｏ3系単結晶層１３とショットキー接合する。なお、Ｇａ2Ｏ3系単結晶層１３は、ＳＢＤ２０に含まれなくてもよい。その場合、アノード電極１５は、Ｇａ2Ｏ3系基板１１とショットキー接合する。
（ＳＢＤの製造方法）
以下に、本実施の形態のＳＢＤ２０の製造方法の一例を示す。
図４Ａ〜図４Ｄは、第２の実施の形態に係るＳＢＤの製造工程を表す断面図である。
まず、図４Ａに示されるように、Ｇａ2Ｏ3系基板１１の上面にｎ型ドーパントを含むＧａ2Ｏ3系単結晶をエピタキシャル成長させ、Ｇａ2Ｏ3系単結晶層２６を形成する。
次に、図４Ｂに示されるように、Ｇａ2Ｏ3系基板１１の下面にｎ型ドーパントを含むＧａ2Ｏ3系単結晶をエピタキシャル成長させ、Ｇａ2Ｏ3系単結晶層１３を形成する。
次に、図４Ｃに示されるように、Ｇａ2Ｏ3系単結晶層２６の上面にＲＩＥ等のドライエッチングを施し、変質領域２２を形成する。変質領域２２は、第１の実施の形態の変質領域１２と同様の処理条件により形成することができる。
次に、図４Ｄに示されるように、変質領域２２及びＧａ2Ｏ3系単結晶層１３に、カソード電極１４及びアノード電極１５をそれぞれ接続する。なお、良好なオーミック接合を得るためには変質領域２２を形成した直後にカソード電極１４を形成することが好ましいため、アノード電極１５よりも前にカソード電極１４を形成することが好ましい。
〔第３の実施の形態〕
第３の実施の形態は、半導体素子としてのＭＥＳＦＥＴ（Metal Semiconductor Field Effect Transistor）について説明する。なお、第１の実施の形態と同様の点については、説明を省略又は簡略化する。
（ＭＥＳＦＥＴの構成）
図５は、第３の実施の形態に係るＭＥＳＦＥＴの断面図である。ＭＥＳＦＥＴ４０は、Ｇａ2Ｏ3系基板３１と、Ｇａ2Ｏ3系基板３１の上面（図５の上側の面）に形成されたＧａ2Ｏ3系単結晶層４６と、Ｇａ2Ｏ3系単結晶層４６の上面に形成された変質領域４２ａ、４２ｂと、変質領域４２ａ、４２ｂの上面にそれぞれ形成されたソース電極３３ａ及びドレイン電極３３ｂと、Ｇａ2Ｏ3系単結晶層４６の上面の変質領域４２ａ、４２ｂが形成されない領域上のソース電極３３ａとドレイン電極３３ｂの間のゲート電極３４と、を含む。
Ｇａ2Ｏ3系基板３１は、Ｇａ2Ｏ3系単結晶からなる。Ｇａ2Ｏ3系基板３１は、アンドープの高抵抗基板、又はＭｇ、Ｈ、Ｌｉ、Ｎａ、Ｋ、Ｒｂ、Ｃｓ、Ｆｒ、Ｂｅ、Ｃａ、Ｓｒ、Ｂａ、Ｒａ、Ｍｎ、Ｆｅ、Ｃｏ、Ｎｉ、Ｐｄ、Ｃｕ、Ａｇ、Ａｕ、Ｚｎ、Ｃｄ、Ｈｇ、Ｔｌ、Ｐｂ、Ｎ、又はＰ等のｐ型ドーパントを添加することにより高抵抗化した高抵抗基板である。
変質領域４２ａ、４２ｂは、Ｇａ2Ｏ3系基板３１の酸素が欠損したドナー濃度の高い領域であり、Ｇａ2Ｏ3系基板３１の表面にＲＩＥ等のドライエッチングを施すことにより形成される。変質領域４２ａ、４２ｂを形成するためのドライエッチングの条件は、第１の実施の形態の変質領域１２と同様である。
Ｇａ2Ｏ3系単結晶層４６は、Ｇａ2Ｏ3系単結晶からなる結晶層である。Ｇａ2Ｏ3系単結晶層４６は、Ｓｉ、Ｔｉ、Ｚｒ、Ｈｆ、Ｖ、Ｎｂ、Ｔａ、Ｍｏ、Ｗ、Ｒｕ、Ｒｈ、Ｉｒ、Ｃ、Ｓｎ、Ｇｅ、Ｐｂ、Ｍｎ、Ａｓ、Ｓｂ、Ｂｉ、Ｆ、Ｃｌ、Ｂｒ、又はＩ等のｎ型ドーパントを含む。Ｇａ2Ｏ3系単結晶層４６は、ＭＥＳＦＥＴ４０のチャネル層として機能する。Ｇａ2Ｏ3系単結晶層４６のドナー濃度は、例えば、２×１０17〜３×１０17／ｃｍ3である。また、Ｇａ2Ｏ3系単結晶層１３の厚さは、例えば、３００ｎｍである。
ソース電極３３ａ及びドレイン電極３３ｂは、変質領域４２ａ、４２ｂとそれぞれオーミック接合し、変質領域４２ａ、４２ｂは、ソース電極３３ａ及びドレイン電極３３ｂのコンタクト領域としてそれぞれ機能する。
（ＭＥＳＦＥＴの製造方法）
以下に、本実施の形態のＭＥＳＦＥＴ４０の製造方法の一例を示す。
図６Ａ〜図６Ｄは、第３の実施の形態に係るＭＥＳＦＥＴの製造工程を表す断面図である。
まず、図６Ａに示されるように、Ｇａ2Ｏ3系基板３１の上面にｎ型ドーパントを含むＧａ2Ｏ3系単結晶をエピタキシャル成長させ、Ｇａ2Ｏ3系単結晶層４６を形成する。
次に、図６Ｂに示されるように、フォトリソグラフィ等により、Ｇａ2Ｏ3系単結晶層４６上に変質領域４２ａ、４２ｂのパターンを有するマスク４５を形成する。
次に、図６Ｃに示されるように、マスク４５に覆われたＧａ2Ｏ3系単結晶層４６の上面にＲＩＥ等のドライエッチングを施し、変質領域４２ａ、４２ｂを形成する。
次に、図６Ｄに示されるように、変質領域４２ａ、４２ｂにソース電極３３ａ及びドレイン電極３３ｂをそれぞれ接続し、Ｇａ2Ｏ3系単結晶層４６上のソース電極３３ａとドレイン電極３３ｂとの間の領域にゲート電極３４を接続する。ここで、ソース電極３３ａ及びドレイン電極３３ｂは、変質領域４２ａ、４２ｂ上、及びマスク４５上を覆うように金属膜を形成した後、金属膜のマスク４５上の部分をマスク４５と共に除去（リフトオフ）することにより形成される。
（実施の形態の効果）
本実施の形態によれば、Ｇａ2Ｏ3系基板やＧａ2Ｏ3系基板上のＧａ2Ｏ3系単結晶層の表面にドライエッチングにより変質領域を形成することにより、金属電極を低抵抗でオーミック接合させることができる。それによって、動作性能に優れた半導体素子を形成することができる。
なお、本発明は、上記実施の形態に限定されず、発明の主旨を逸脱しない範囲内において種々変形実施が可能である。また、発明の主旨を逸脱しない範囲内において上記実施の形態の構成要素を任意に組み合わせることができる。
Ｇａ2Ｏ3基板の表面に変質領域を形成した場合、及び形成しない場合の、Ｇａ2Ｏ3基板の表面の電流−電圧特性を測定した。面方位が（０１０）のＧａ2Ｏ3基板の主面に直径０．２ｍｍの２つのＴｉ電極を接続して測定を行った。
図７Ａは、ドナー濃度が１×１０19ｃｍ-3のＧａ2Ｏ3基板の電流−電圧特性を示す。図７Ｂは、ドナー濃度が４×１０17ｃｍ-3のＧａ2Ｏ3基板の電流−電圧特性を示す。ここで、図７Ａ、図７Ｂの実線はドライエッチングにより変質領域が形成されたＧａ2Ｏ3基板の測定値、点線は変質領域が形成されていないＧａ2Ｏ3基板の測定値を示す。
図７Ａ、図７Ｂは、Ｇａ2Ｏ3基板に変質領域が形成されない場合にはＧａ2Ｏ3基板の表面と電極はショットキー接合しており、Ｇａ2Ｏ3基板に変質領域が形成される場合にはＧａ2Ｏ3基板の表面（変質領域）と電極はオーミック接合していることを示している。
次に、第１の実施の形態に係るＳＢＤ１０の順方向特性を調べた。ＳＢＤ１０のＧａ2Ｏ3系基板１１の上面に変質領域１２を形成した場合、及び形成しない場合の、Ｇａ2Ｏ3系基板１１の表面の電流−電圧特性を測定した。
ここで、測定に用いたＧａ2Ｏ3系基板１１は、ｎ型ドーパントとしてＳｉを含み、ドナー濃度が１×１０19ｃｍ-3である。また、Ｇａ2Ｏ3系単結晶層１３は、ｎ型ドーパントとしてＳｎを含み、ドナー濃度が４×１０16ｃｍ-3である。
変質領域１２を形成するために、ＲＩＥの反応ガスとして、流量３５ｓｃｃｍのＢＣｌ3ガスと流量５ｓｃｃｍのＡｒガスを用いた。また、圧力、出力、処理時間は、それぞれ５．０Ｐａ、１５０Ｗ、３ｍｉｎとした。
図８は、ＳＢＤ１０の順方向の電流−電圧特性を示す。ここで、図８の実線は変質領域が形成されたＧａ2Ｏ3系基板の測定値、点線は変質領域が形成されていないＧａ2Ｏ3系基板の測定値を示す。
ＳＢＤ１０のＧａ2Ｏ3系基板１１の上面に変質領域１２が形成されない場合は、Ｇａ2Ｏ3系基板１１の上面とカソード電極１４の接合は、接触抵抗の大きいショットキーライクな接合となるため、ＳＢＤ１０の順方向特性を悪化させる。そのため、図８の点線で示されるように、変質領域１２が形成されない場合は、順方向の立ち上がり電圧ＶTが２．１Ｖと大きい。
一方、ＳＢＤ１０のＧａ2Ｏ3系基板１１の上面に変質領域１２が形成される場合は、Ｇａ2Ｏ3系基板１１の上面（変質領域１２）とカソード電極１４の接合は、接触抵抗の小さいオーミック接合となる。そのため、図８の実線で示されるように、変質領域１２が形成される場合は、順方向の立ち上がり電圧ＶTが１．２Ｖ程度であり、変質領域１２が形成されない場合よりも小さい。これらの結果から、変質領域１２を形成することにより、ＳＢＤ１０の特性が大きく向上することが確認された。
次に、反応性イオンエッチングにより変質領域を形成する場合の、反応性イオンエッチングに用いる反応ガスとＧａ２Ｏ３基板の電流−電圧特性を調べた。面方位が（０１０）、ドナー濃度が４×１０１７ｃｍ−３のＧａ２Ｏ３基板の主面に、直径０．１ｍｍの円形電極と、長さ０．０１ｍｍのすきまを空けてそれを取り囲むように作製した大面積電極、２つのＴｉ電極を接続して測定を行った。
図９は、Ａｒガス、ＣＦ4ガス、ＢＣｌ3ガス、ＢＣｌ3とＡｒとの混合ガスの４種の反応ガスを用いて変質領域がそれぞれ形成された４つのＧａ2Ｏ3基板の電流−電圧特性を示す。
図９は、変質領域がＡｒガス又はＣＦ4ガスを用いて形成される場合にはＧａ2Ｏ3基板の表面（変質領域）と電極はショットキー接合し、変質領域がＢＣｌ3ガス又はＢＣｌ3とＡｒとの混合ガスを用いて形成される場合にはＧａ2Ｏ3基板の表面（変質領域）と電極はオーミック接合することを示している。
この結果から、反応性イオンエッチングにより変質領域を形成する場合は、金属電極をオーミック接合させることができる変質領域を形成するための反応ガスとして、ＢＣｌ3を含むガスを使用できることがわかる。
以上、本発明の実施の形態及び実施例を説明したが、上記に記載した実施の形態及び実施例は特許請求の範囲に係る発明を限定するものではない。また、実施の形態及び実施例の中で説明した特徴の組合せの全てが発明の課題を解決するための手段に必須であるとは限らない点に留意すべきである。
Ｇａ2Ｏ3系単結晶に電極を低抵抗で接続することができる半導体素子の製造方法、及び低抵抗で接続されたＧａ2Ｏ3系単結晶と電極を含む半導体素子を提供する。
１０、２０…ＳＢＤ、４０…ＭＥＳＦＥＴ、１１、３１…Ｇａ2Ｏ3系基板、１２、２２、４２ａ、４２ｂ…変質領域、１４…カソード電極、２６、４６…Ｇａ2Ｏ3系単結晶層、３３ａ…ソース電極、３３ｂ…ドレイン電極、３４…ゲート電極

Claims (10)

  1. Ｇａ2Ｏ3系単結晶の表面にドライエッチングを施し、変質領域を形成する工程と、
    前記変質領域上に、前記変質領域とオーミック接合する金属電極を形成する工程と、
    を含む半導体素子の製造方法。
  2. 前記ドライエッチングは反応性イオンエッチングである、
    請求項１に記載の半導体素子の製造方法。
  3. 前記ドライエッチングはＢＣｌ3を含むガスを用いて実施される、
    請求項２に記載の半導体素子の製造方法。
  4. 前記基板の前記表面の一部に前記ドライエッチングを施し、前記変質領域を形成する、
    請求項１〜３のいずれか１項に記載の半導体素子の製造方法。
  5. Ｇａ2Ｏ3系単結晶からなる基板と、
    前記基板の第１の面、又は前記第１の面上のＧａ2Ｏ3系単結晶からなる第１の結晶層の前記基板と反対側の面にドライエッチングにより形成された変質領域と、
    前記変質領域上に形成され、前記変質領域とオーミック接合する金属電極と、
    を含む半導体素子。
  6. 前記変質領域は、酸素が欠損した領域である、
    請求項５に記載の半導体素子。
  7. 前記基板の前記第１の面と反対側の第２の面、又は前記第２の面上のＧａ2Ｏ3系単結晶からなる第２の結晶層の前記基板と反対側の面上に形成されたアノード電極と、
    を有し、
    前記金属電極がカソード電極である、
    請求項５又は６のいずれか一方に記載の半導体素子。
  8. 前記金属電極は、ソース電極、ドレイン電極、及び前記ソース電極と前記ドレイン電極の間のゲート電極である、
    請求項５又は６のいずれか一方に記載の半導体素子。
  9. 前記変質領域は、前記基板又は前記第１の結晶層の一部に形成され、
    前記変質領域の表面の高さは、前記基板又は前記第１の結晶層の前記変質領域の形成されていない領域の表面の高さよりも低い、
    請求項５又は６のいずれか一方に記載の半導体素子。
  10. 前記第１の結晶層の前記変質領域が形成されない領域上のゲート電極を含み、
    前記第１の結晶層は導電型不純物を含み、
    前記金属電極は、前記ゲート電極の両側のソース電極及びドレイン電極である、
    請求項９に記載の半導体素子。
JP2013543023A 2011-11-09 2012-11-08 半導体素子及びその製造方法 Active JP6120224B2 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2011245520 2011-11-09
JP2011245520 2011-11-09
PCT/JP2012/078985 WO2013069729A1 (ja) 2011-11-09 2012-11-08 半導体素子及びその製造方法

Publications (2)

Publication Number Publication Date
JPWO2013069729A1 true JPWO2013069729A1 (ja) 2015-04-02
JP6120224B2 JP6120224B2 (ja) 2017-04-26

Family

ID=48290099

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2013543023A Active JP6120224B2 (ja) 2011-11-09 2012-11-08 半導体素子及びその製造方法

Country Status (2)

Country Link
JP (1) JP6120224B2 (ja)
WO (1) WO2013069729A1 (ja)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP2942803B1 (en) * 2014-05-08 2019-08-21 Flosfia Inc. Crystalline multilayer structure and semiconductor device
JP5907465B2 (ja) 2014-08-29 2016-04-26 株式会社タムラ製作所 半導体素子及び結晶積層構造体
CN109478571B (zh) 2016-07-26 2022-02-25 三菱电机株式会社 半导体装置及半导体装置的制造方法
JP2020155530A (ja) * 2019-03-19 2020-09-24 トヨタ自動車株式会社 半導体装置の製造方法

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH01307215A (ja) * 1988-06-03 1989-12-12 Sanyo Electric Co Ltd 半導体の製造方法
JP2001110746A (ja) * 1999-10-12 2001-04-20 Matsushita Electric Ind Co Ltd 炭化珪素への電極形成法および半導体素子
JP2009081468A (ja) * 2009-01-19 2009-04-16 Univ Waseda Ｇａ２Ｏ３系半導体素子及びＧａ２Ｏ３系半導体素子の製造方法
JP2009130013A (ja) * 2007-11-21 2009-06-11 Nippon Light Metal Co Ltd 酸化ガリウム基板用電極の製造方法及びそれにより製造される酸化ガリウム基板用電極
JP2009260059A (ja) * 2008-04-17 2009-11-05 Nippon Light Metal Co Ltd 紫外線センサの製造方法
JP2009302257A (ja) * 2008-06-12 2009-12-24 Nippon Light Metal Co Ltd 酸化ガリウム単結晶基板用オーミック電極及びその製造方法
JP2010233406A (ja) * 2009-03-27 2010-10-14 Koha Co Ltd スイッチング制御装置及びショットキーダイオード

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH01307215A (ja) * 1988-06-03 1989-12-12 Sanyo Electric Co Ltd 半導体の製造方法
JP2001110746A (ja) * 1999-10-12 2001-04-20 Matsushita Electric Ind Co Ltd 炭化珪素への電極形成法および半導体素子
JP2009130013A (ja) * 2007-11-21 2009-06-11 Nippon Light Metal Co Ltd 酸化ガリウム基板用電極の製造方法及びそれにより製造される酸化ガリウム基板用電極
JP2009260059A (ja) * 2008-04-17 2009-11-05 Nippon Light Metal Co Ltd 紫外線センサの製造方法
JP2009302257A (ja) * 2008-06-12 2009-12-24 Nippon Light Metal Co Ltd 酸化ガリウム単結晶基板用オーミック電極及びその製造方法
JP2009081468A (ja) * 2009-01-19 2009-04-16 Univ Waseda Ｇａ２Ｏ３系半導体素子及びＧａ２Ｏ３系半導体素子の製造方法
JP2010233406A (ja) * 2009-03-27 2010-10-14 Koha Co Ltd スイッチング制御装置及びショットキーダイオード

Also Published As

Publication number Publication date
JP6120224B2 (ja) 2017-04-26
WO2013069729A1 (ja) 2013-05-16

Similar Documents

Publication Publication Date Title
JP5828568B1 (ja) 半導体素子及びその製造方法
US8669562B2 (en) Semiconductor device and method for manufacturing the same
JP6284140B2 (ja) Ｇａ２Ｏ３系半導体素子
TWI449107B (zh) 半導體裝置，及半導體裝置之製造方法
JP5415650B2 (ja) 炭化珪素半導体装置及びその製造方法
WO2016017127A1 (ja) 窒化物半導体装置
JP7012306B2 (ja) トレンチｍｏｓ型ショットキーダイオード及びその製造方法
US10079298B2 (en) Semiconductor device and method of manufacturing semiconductor device
JP7067702B2 (ja) 窒化ガリウム系の半導体装置及びその製造方法
CN101981702A (zh) 半导体装置
JP2008130949A (ja) 半導体装置及びその製造方法
JP6120224B2 (ja) 半導体素子及びその製造方法
TWI641133B (zh) 半導體單元
US9711661B2 (en) Semiconductor device and manufacturing method thereof
US8614464B2 (en) Nitride-based semiconductor device and method for manufacturing the same
TWI488303B (zh) 增強型氮化鎵電晶體元件
TW201635522A (zh) 半導體單元
JP2009152353A (ja) ヘテロ接合電界効果型トランジスタおよびその製造方法
JP6040904B2 (ja) 半導体装置およびその製造方法
WO2020183645A1 (ja) 半導体装置
JP2009049358A (ja) 半導体装置
US20140138700A1 (en) Nitride-based semiconductor device and method for manufacturing the same
JP2015005705A (ja) 薄膜トランジスタ素子及びその製造方法
TWI746854B (zh) 高電子移動率電晶體及其形成方法
JP2010219384A (ja) Ｉｉｉ族窒化物半導体からなる半導体装置、およびその製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20150910

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A821

Effective date: 20150910

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20161011

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20161212

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20170228

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20170317

R150 Certificate of patent or registration of utility model

Ref document number: 6120224

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250