JPWO2013030931A1 - 積層焼結セラミック配線基板、及び当該配線基板を含む半導体パッケージ - Google Patents
積層焼結セラミック配線基板、及び当該配線基板を含む半導体パッケージ Download PDFInfo
- Publication number
- JPWO2013030931A1 JPWO2013030931A1 JP2011553183A JP2011553183A JPWO2013030931A1 JP WO2013030931 A1 JPWO2013030931 A1 JP WO2013030931A1 JP 2011553183 A JP2011553183 A JP 2011553183A JP 2011553183 A JP2011553183 A JP 2011553183A JP WO2013030931 A1 JPWO2013030931 A1 JP WO2013030931A1
- Authority
- JP
- Japan
- Prior art keywords
- plane
- conductor
- wiring
- wiring board
- fine
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Classifications
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/46—Manufacturing multilayer circuits
- H05K3/4611—Manufacturing multilayer circuits by laminating two or more circuit boards
- H05K3/4626—Manufacturing multilayer circuits by laminating two or more circuit boards characterised by the insulating layers or materials
- H05K3/4629—Manufacturing multilayer circuits by laminating two or more circuit boards characterised by the insulating layers or materials laminating inorganic sheets comprising printed circuits, e.g. green ceramic sheets
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
- H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
- H01L23/49822—Multilayer substrates
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
- H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
- H01L23/49838—Geometry or layout
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/0213—Electrical arrangements not otherwise provided for
- H05K1/0237—High frequency adaptations
- H05K1/0242—Structural details of individual signal conductors, e.g. related to the skin effect
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
- H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
- H01L23/528—Geometry or layout of the interconnection structure
- H01L23/5283—Cross-sectional geometry
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/09—Shape and layout
- H05K2201/09209—Shape and layout details of conductors
- H05K2201/09218—Conductive traces
- H05K2201/09227—Layout details of a plurality of traces, e.g. escape layout for Ball Grid Array [BGA] mounting
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/09—Shape and layout
- H05K2201/09209—Shape and layout details of conductors
- H05K2201/09218—Conductive traces
- H05K2201/09236—Parallel layout
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/09—Shape and layout
- H05K2201/09209—Shape and layout details of conductors
- H05K2201/09654—Shape and layout details of conductors covering at least two types of conductors provided for in H05K2201/09218 - H05K2201/095
- H05K2201/098—Special shape of the cross-section of conductors, e.g. very thick plated conductors
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/09—Shape and layout
- H05K2201/09818—Shape or layout details not covered by a single group of H05K2201/09009 - H05K2201/09809
- H05K2201/09827—Tapered, e.g. tapered hole, via or groove
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/46—Manufacturing multilayer circuits
- H05K3/4611—Manufacturing multilayer circuits by laminating two or more circuit boards
- H05K3/4623—Manufacturing multilayer circuits by laminating two or more circuit boards the circuit boards having internal via connections between two or more circuit layers before lamination, e.g. double-sided circuit boards
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Computer Hardware Design (AREA)
- Power Engineering (AREA)
- Geometry (AREA)
- Chemical & Material Sciences (AREA)
- Ceramic Engineering (AREA)
- Inorganic Chemistry (AREA)
- Manufacturing & Machinery (AREA)
- Production Of Multi-Layered Print Wiring Board (AREA)
- Structure Of Printed Boards (AREA)
Abstract
Description
セラミックを含んでなる複数の誘電体層からなる基材と、
2つの主面の一方の表面である第1主面に露出するように配設され、且つ導体を含んでなる、1つ以上の第1表面電極と、
2つの主面の他方の表面である第2主面に露出するように配設され、且つ導体を含んでなる、1つ以上の第2表面電極と、
前記基材中に埋設され、且つ導体を含んでなる内層配線と、
を備える積層焼結セラミック配線基板であって、
前記内層配線が、前記第1表面電極の少なくとも一部と前記第2表面電極の少なくとも一部とを電気的に接続し、
前記内層配線が、前記主面に垂直な方向において前記複数の誘電体層の少なくとも1つを貫通して延在する貫通導体、及び前記主面に平行な複数の面内において延在する面内導体を含んでなり、
前記面内導体の少なくとも一部が、延在方向に垂直な断面の形状が、上底及び下底が前記主面に平行な台形であり、当該台形の下底の長さ(c)が15μm以下であり、且つ前記主面に平行な面内において隣り合う面内導体の台形状の断面の下底の間隔(b)が15μm以下である、微細面内配線として構成されており、
前記微細面内配線を構成する面内導体の台形状の断面の高さ(a)及び前記間隔(b)が下式(1)の関係を満たし、
半導体素子とパッケージ基板とを含んでなる半導体パッケージであって、
前記半導体素子と前記パッケージ基板とが、前記半導体素子と前記パッケージ基板との間に介装された中間基板を介して電気的に接続されており、
前記中間基板が、
セラミックを含んでなる複数の誘電体層からなる基材と、
2つの主面の一方の表面である第1主面に露出するように配設され、且つ導体を含んでなる、1つ以上の第1表面電極と、
2つの主面の他方の表面である第2主面に露出するように配設され、且つ導体を含んでなる、1つ以上の第2表面電極と、
前記基材中に埋設され、且つ導体を含んでなる内層配線と、
を備える積層焼結セラミック配線基板であって、
前記内層配線が、前記第1表面電極の少なくとも一部と前記第2表面電極の少なくとも一部とを電気的に接続し、
前記内層配線が、前記主面に垂直な方向において前記複数の誘電体層の少なくとも1つを貫通して延在する貫通導体、及び前記主面に平行な複数の面内において延在する面内導体を含んでなり、
前記面内導体の少なくとも一部が、延在方向に垂直な断面の形状が、上底及び下底が前記主面に平行な台形であり、当該台形の下底の長さ(c)が15μm以下であり、且つ前記主面に平行な面内において隣り合う面内導体の台形状の断面の下底の間隔(b)が15μm以下である、微細面内配線として構成されており、
前記微細面内配線を構成する面内導体の台形状の断面の高さ(a)及び前記間隔(b)が下式(1)の関係を満たし、
半導体パッケージによって達成される。
セラミックを含んでなる複数の誘電体層からなる基材と、
2つの主面の一方の表面である第1主面に露出するように配設され、且つ導体を含んでなる、1つ以上の第1表面電極と、
2つの主面の他方の表面である第2主面に露出するように配設され、且つ導体を含んでなる、1つ以上の第2表面電極と、
前記基材中に埋設され、且つ導体を含んでなる内層配線と、
を備える積層焼結セラミック配線基板であって、
前記内層配線が、前記第1表面電極の少なくとも一部と前記第2表面電極の少なくとも一部とを電気的に接続し、
前記内層配線が、前記主面に垂直な方向において前記複数の誘電体層の少なくとも1つを貫通して延在する貫通導体、及び前記主面に平行な複数の面内において延在する面内導体を含んでなり、
前記面内導体の少なくとも一部が、延在方向に垂直な断面の形状が、上底及び下底が前記主面に平行な台形であり、当該台形の下底の長さ(c)が15μm以下であり、且つ前記主面に平行な面内において隣り合う面内導体の台形状の断面の下底の間隔(b)が15μm以下である、微細面内配線として構成されており、
前記微細面内配線を構成する面内導体の台形状の断面の高さ(a)及び前記間隔(b)が下式(1)の関係を満たし、
本発明の前記第1の実施態様に係る積層焼結セラミック配線基板であって、
前記微細面内配線を構成する面内導体の台形状の断面の高さ(a)、前記間隔(b)、前記下底の長さ(c)及び上底の長さ(d)が下式(3)の関係を満たす、
本発明の前記第1又は第2の実施態様に係る積層焼結セラミック配線基板であって、
前記微細面内配線を構成する面内導体の台形状の断面の下底が、当該面内導体が埋設されている基材を構成する誘電体層と、前記主面に垂直な方向において当該誘電体層と隣接する誘電体層との界面に相当する面内に存在する、
積層焼結セラミック配線基板である。
本発明の前記第1乃至第3の実施態様の何れかに係る積層焼結セラミック配線基板であって、
前記導体が、金、銀、及び銅から選ばれる少なくとも1種の金属を含んでなる、
積層焼結セラミック配線基板である。
本発明の前記第4の実施態様に係る積層焼結セラミック配線基板であって、
前記導体が銅を含んでなり、
前記セラミックが、1080℃未満の温度において焼結可能なセラミックである、
配線基板である。
本発明の前記第4の実施態様に係る積層焼結セラミック配線基板であって、
前記導体が銀を含んでなり、
前記セラミックが、960℃未満の温度において焼結可能なセラミックである、
積層焼結セラミック配線基板である。
半導体素子とパッケージ基板とを含んでなる半導体パッケージであって、
前記半導体素子と前記パッケージ基板とが、前記半導体素子と前記パッケージ基板との間に介装された中間基板を介して電気的に接続されており、
前記中間基板が、
セラミックを含んでなる複数の誘電体層からなる基材と、
2つの主面の一方の表面である第1主面に露出するように配設され、且つ導体を含んでなる、1つ以上の第1表面電極と、
2つの主面の他方の表面である第2主面に露出するように配設され、且つ導体を含んでなる、1つ以上の第2表面電極と、
前記基材中に埋設され、且つ導体を含んでなる内層配線と、
を備える積層焼結セラミック配線基板であって、
前記内層配線が、前記第1表面電極の少なくとも一部と前記第2表面電極の少なくとも一部とを電気的に接続し、
前記内層配線が、前記主面に垂直な方向において前記複数の誘電体層の少なくとも1つを貫通して延在する貫通導体、及び前記主面に平行な複数の面内において延在する面内導体を含んでなり、
前記面内導体の少なくとも一部が、延在方向に垂直な断面の形状が、上底及び下底が前記主面に平行な台形であり、当該台形の下底の長さ(c)が15μm以下であり、且つ前記主面に平行な面内において隣り合う面内導体の台形状の断面の下底の間隔(b)が15μm以下である、微細面内配線として構成されており、
前記微細面内配線を構成する面内導体の台形状の断面の高さ(a)及び前記間隔(b)が下式(1)の関係を満たし、
半導体パッケージである。
本発明の前記第7の実施態様に係る半導体パッケージであって、
前記微細面内配線を構成する面内導体の台形状の断面の高さ(a)、前記間隔(b)、前記下底の長さ(c)及び上底の長さ(d)が下式(3)の関係を満たす、
本発明の前記第7又は第8の実施態様の何れかに係る半導体パッケージであって、
前記微細面内配線を構成する面内導体の台形状の断面の下底が、当該面内導体が埋設されている基材を構成する誘電体層と、前記主面に垂直な方向において当該誘電体層と隣接する誘電体層との界面に相当する面内に存在する、
半導体パッケージである。
本発明の前記第7乃至第9の実施態様の何れかに係る半導体パッケージであって、
前記半導体素子が半導体ICチップである、
半導体パッケージである。
本発明の前記第7乃至第10の実施態様の何れかに係る半導体パッケージであって、
前記パッケージ基板の基材が樹脂を含んでなる、
半導体パッケージである。
本発明の前記第7乃至第11の実施態様の何れかに係る半導体パッケージであって、
前記導体が、金、銀、及び銅から選ばれる少なくとも1種の金属を含んでなる、
半導体パッケージである。
本発明の前記第12の実施態様に係る半導体パッケージであって、
前記導体が銅を含んでなり、
前記セラミックが、1080℃未満の温度において焼結可能なセラミックである、
半導体パッケージである。
本発明の前記第12の実施態様に係る半導体パッケージであって、
前記導体が銀を含んでなり、
前記セラミックが、960℃未満の温度において焼結可能なセラミックである、
半導体パッケージである。
前述のように、図2は、本発明の幾つかの実施態様に係る積層焼結セラミック配線基板における内層配線のオープン不良及びショート不良の発生率と微細面内配線の構成との関係を調べるための評価用サンプル基板の構成を模式的に表す模式図である。本実施例に係る評価用サンプル基板は、前述のゲルキャスト法によって作成した。
評価用サンプル基板のオープン不良率の測定においては、個々の評価用サンプル基板において、端子P1と端子P2との間、及び端子N1と端子N2との間の導通状態を検査し、いずれかが導通しないものはオープン不良とした。また、評価用サンプル基板のショート不良率の測定においては、個々の評価用サンプル基板において、端子P1と端子N1との間、端子P2と端子N2との間の絶縁状態を検査し、いずれかが絶縁不良のものはショート不良とした。上記導通状態及び絶縁状態の検査は、例えば、検査対象となる端子間に所定の電圧を印加し、当該端子間における電流の検出の有無を調べることにより行うことができる。
評価用サンプル基板の高温高湿信頼性の評価においては、85±2℃の温度及び80〜90%の湿度を有する環境に500時間に亘って個々の評価用サンプル基板を暴露した後の端子P1と端子N1との間、端子P2と端子N2との間の絶縁状態を検査し、これらの端子間の絶縁抵抗が1GΩ(109Ω)以上あるか否かを調べた。上記絶縁抵抗の測定は、例えば、検査対象となる端子間に所定の電圧を印加し、当該端子間における電流の検出の有無を調べることにより行うことができる。
以上のようにして得られた実験例1乃至3に係る評価用サンプル基板のそれぞれについてのオープン不良率及びショート不良率、並びに高温高湿信頼性についての評価結果を、以下の表2乃至4に列挙する。
Claims (14)
- セラミックを含んでなる複数の誘電体層からなる基材と、
2つの主面の一方の表面である第1主面に露出するように配設され、且つ導体を含んでなる、1つ以上の第1表面電極と、
2つの主面の他方の表面である第2主面に露出するように配設され、且つ導体を含んでなる、1つ以上の第2表面電極と、
前記基材中に埋設され、且つ導体を含んでなる内層配線と、
を備える積層焼結セラミック配線基板であって、
前記内層配線が、前記第1表面電極の少なくとも一部と前記第2表面電極の少なくとも一部とを電気的に接続し、
前記内層配線が、前記主面に垂直な方向において前記複数の誘電体層の少なくとも1つを貫通して延在する貫通導体、及び前記主面に平行な複数の面内において延在する面内導体を含んでなり、
前記面内導体の少なくとも一部が、延在方向に垂直な断面の形状が、上底及び下底が前記主面に平行な台形であり、当該台形の下底の長さ(c)が15μm以下であり、且つ前記主面に平行な面内において隣り合う面内導体の台形状の断面の下底の間隔(b)が15μm以下である、微細面内配線として構成されており、
前記微細面内配線を構成する面内導体の台形状の断面の高さ(a)及び前記間隔(b)が下式(1)の関係を満たし、
- 請求項1又は2の何れか1項に記載の積層焼結セラミック配線基板であって、
前記微細面内配線を構成する面内導体の台形状の断面の下底が、当該面内導体が埋設されている基材を構成する誘電体層と、前記主面に垂直な方向において当該誘電体層と隣接する誘電体層との界面に相当する面内に存在する、
積層焼結セラミック配線基板。 - 請求項1乃至3の何れか1項に記載の積層焼結セラミック配線基板であって、
前記導体が、金、銀、及び銅から選ばれる少なくとも1種の金属を含んでなる、
積層焼結セラミック配線基板。 - 請求項4に記載の積層焼結セラミック配線基板であって、
前記導体が銅を含んでなり、
前記セラミックが、1080℃未満の温度において焼結可能なセラミックである、
配線基板。 - 請求項4に記載の積層焼結セラミック配線基板であって、
前記導体が銀を含んでなり、
前記セラミックが、960℃未満の温度において焼結可能なセラミックである、
積層焼結セラミック配線基板。 - 半導体素子とパッケージ基板とを含んでなる半導体パッケージであって、
前記半導体素子と前記パッケージ基板とが、前記半導体素子と前記パッケージ基板との間に介装された中間基板を介して電気的に接続されており、
前記中間基板が、
セラミックを含んでなる複数の誘電体層からなる基材と、
2つの主面の一方の表面である第1主面に露出するように配設され、且つ導体を含んでなる、1つ以上の第1表面電極と、
2つの主面の他方の表面である第2主面に露出するように配設され、且つ導体を含んでなる、1つ以上の第2表面電極と、
前記基材中に埋設され、且つ導体を含んでなる内層配線と、
を備える積層焼結セラミック配線基板であって、
前記内層配線が、前記第1表面電極の少なくとも一部と前記第2表面電極の少なくとも一部とを電気的に接続し、
前記内層配線が、前記主面に垂直な方向において前記複数の誘電体層の少なくとも1つを貫通して延在する貫通導体、及び前記主面に平行な複数の面内において延在する面内導体を含んでなり、
前記面内導体の少なくとも一部が、延在方向に垂直な断面の形状が、上底及び下底が前記主面に平行な台形であり、当該台形の下底の長さ(c)が15μm以下であり、且つ前記主面に平行な面内において隣り合う面内導体の台形状の断面の下底の間隔(b)が15μm以下である、微細面内配線として構成されており、
前記微細面内配線を構成する面内導体の台形状の断面の高さ(a)及び前記間隔(b)が下式(1)の関係を満たし、
半導体パッケージ。 - 請求項7又は8の何れか1項に記載の半導体パッケージであって、
前記微細面内配線を構成する面内導体の台形状の断面の下底が、当該面内導体が埋設されている基材を構成する誘電体層と、前記主面に垂直な方向において当該誘電体層と隣接する誘電体層との界面に相当する面内に存在する、
半導体パッケージ。 - 請求項7乃至9の何れか1項に記載の半導体パッケージであって、
前記半導体素子が半導体ICチップである、
半導体パッケージ。 - 請求項7乃至10の何れか1項に記載の半導体パッケージであって、
前記パッケージ基板の基材が樹脂を含んでなる、
半導体パッケージ。 - 請求項7乃至11の何れか1項に記載の半導体パッケージであって、
前記導体が、金、銀、及び銅から選ばれる少なくとも1種の金属を含んでなる、
半導体パッケージ。 - 請求項12に記載の半導体パッケージであって、
前記導体が銅を含んでなり、
前記セラミックが、1080℃未満の温度において焼結可能なセラミックである、
半導体パッケージ。 - 請求項12に記載の半導体パッケージであって、
前記導体が銀を含んでなり、
前記セラミックが、960℃未満の温度において焼結可能なセラミックである、
半導体パッケージ。
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
PCT/JP2011/069475 WO2013030931A1 (ja) | 2011-08-29 | 2011-08-29 | 積層焼結セラミック配線基板、及び当該配線基板を含む半導体パッケージ |
Publications (2)
Publication Number | Publication Date |
---|---|
JP4954353B1 JP4954353B1 (ja) | 2012-06-13 |
JPWO2013030931A1 true JPWO2013030931A1 (ja) | 2015-03-23 |
Family
ID=46498786
Family Applications (2)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2011553183A Active JP4954353B1 (ja) | 2011-08-29 | 2011-08-29 | 積層焼結セラミック配線基板、及び当該配線基板を含む半導体パッケージ |
JP2012121088A Ceased JP2013048211A (ja) | 2011-08-29 | 2012-05-28 | 積層焼結セラミック配線基板、及び当該配線基板を含む半導体パッケージ |
Family Applications After (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2012121088A Ceased JP2013048211A (ja) | 2011-08-29 | 2012-05-28 | 積層焼結セラミック配線基板、及び当該配線基板を含む半導体パッケージ |
Country Status (4)
Country | Link |
---|---|
US (1) | US8421215B2 (ja) |
EP (1) | EP2753159B1 (ja) |
JP (2) | JP4954353B1 (ja) |
WO (1) | WO2013030931A1 (ja) |
Families Citing this family (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP4954353B1 (ja) * | 2011-08-29 | 2012-06-13 | 日本碍子株式会社 | 積層焼結セラミック配線基板、及び当該配線基板を含む半導体パッケージ |
KR20240014607A (ko) | 2015-06-04 | 2024-02-01 | 카티바, 인크. | 금속 표면 상에서 에치 레지스트 패턴의 제조 방법 |
JP6975463B2 (ja) | 2015-08-13 | 2021-12-01 | カティーバ, インコーポレイテッド | 金属表面上のエッチレジストパターンの製造方法 |
JP2017199761A (ja) * | 2016-04-26 | 2017-11-02 | キヤノン株式会社 | セラミックパッケージ、その製造方法、電子部品及びモジュール |
CN109923950B (zh) * | 2016-11-11 | 2021-09-21 | 株式会社村田制作所 | 陶瓷基板以及陶瓷基板的制造方法 |
US10398034B2 (en) | 2016-12-12 | 2019-08-27 | Kateeva, Inc. | Methods of etching conductive features, and related devices and systems |
CN107481937B (zh) * | 2017-08-21 | 2020-07-03 | 扬州江新电子有限公司 | 双角度类梯形截面形状的鳍型场效应晶体管及其评价方法 |
US10707169B1 (en) * | 2018-12-28 | 2020-07-07 | Intel Corporation | Ceramic interposers for on-die interconnects |
JP2022112721A (ja) * | 2021-01-22 | 2022-08-03 | イビデン株式会社 | プリント配線板 |
Family Cites Families (12)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0245357B2 (ja) | 1982-06-25 | 1990-10-09 | Hitachi Ltd | Kibannosetsuzokukozo |
JPH05243330A (ja) | 1992-02-28 | 1993-09-21 | Nippondenso Co Ltd | 多層配線基板とフリップチップicの接続構造 |
JP4605939B2 (ja) * | 2000-10-31 | 2011-01-05 | 京セラ株式会社 | 配線基板の製造方法 |
JP2005217051A (ja) * | 2004-01-28 | 2005-08-11 | Kyocera Corp | 複合シート及び積層部品並びにその製造方法 |
JP4493399B2 (ja) * | 2004-05-19 | 2010-06-30 | 京セラ株式会社 | 複合シート及び積層部品の製造方法 |
JP2006041017A (ja) * | 2004-07-23 | 2006-02-09 | Soshin Electric Co Ltd | 電子部品及び電子部品の製造方法 |
JP4955263B2 (ja) * | 2004-12-15 | 2012-06-20 | イビデン株式会社 | プリント配線板 |
JP4821302B2 (ja) * | 2005-12-14 | 2011-11-24 | Tdk株式会社 | セラミック多層基板及びその製造方法 |
US8168891B1 (en) * | 2007-10-26 | 2012-05-01 | Force10 Networks, Inc. | Differential trace profile for printed circuit boards |
JP2010034403A (ja) | 2008-07-30 | 2010-02-12 | Shinko Electric Ind Co Ltd | 配線基板及び電子部品装置 |
JP5187858B2 (ja) * | 2009-01-22 | 2013-04-24 | 日本碍子株式会社 | 積層型インダクタ |
JP4954353B1 (ja) * | 2011-08-29 | 2012-06-13 | 日本碍子株式会社 | 積層焼結セラミック配線基板、及び当該配線基板を含む半導体パッケージ |
-
2011
- 2011-08-29 JP JP2011553183A patent/JP4954353B1/ja active Active
- 2011-08-29 EP EP11871755.2A patent/EP2753159B1/en active Active
- 2011-08-29 WO PCT/JP2011/069475 patent/WO2013030931A1/ja unknown
- 2011-12-20 US US13/331,253 patent/US8421215B2/en active Active
-
2012
- 2012-05-28 JP JP2012121088A patent/JP2013048211A/ja not_active Ceased
Also Published As
Publication number | Publication date |
---|---|
US20130049202A1 (en) | 2013-02-28 |
EP2753159B1 (en) | 2018-12-19 |
WO2013030931A1 (ja) | 2013-03-07 |
JP4954353B1 (ja) | 2012-06-13 |
US8421215B2 (en) | 2013-04-16 |
JP2013048211A (ja) | 2013-03-07 |
EP2753159A1 (en) | 2014-07-09 |
EP2753159A4 (en) | 2016-01-27 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4954353B1 (ja) | 積層焼結セラミック配線基板、及び当該配線基板を含む半導体パッケージ | |
JP4942862B1 (ja) | 積層焼結セラミック配線基板、及び当該配線基板を含む半導体パッケージ | |
KR101749386B1 (ko) | 대용량 모듈용 기판 및 그 기판의 제조방법 | |
JPWO2007049458A1 (ja) | 積層型電子部品、電子装置および積層型電子部品の製造方法 | |
US10186479B2 (en) | Semiconductor device, package, and vehicle | |
JP2007273914A (ja) | 配線基板および配線基板の製造方法 | |
JP2012167008A (ja) | ガラスセラミック組成物、ガラスセラミック焼結体並びにそれを用いた配線基板とその実装構造 | |
JP5893975B2 (ja) | 積層焼結セラミック配線基板、及び当該配線基板を含む半導体パッケージ | |
JP5897944B2 (ja) | 積層焼結セラミックインターポーザ、及び当該積層焼結セラミックインターポーザを含む半導体パッケージ | |
JP2007173862A (ja) | 中継基板、半導体素子付き中継基板、中継基板付き基板、半導体素子と中継基板と基板とからなる構造体 | |
JP2007173651A (ja) | 積層セラミックコンデンサ、コンデンサ内蔵多層配線基板、および積層電子装置 | |
JP4549029B2 (ja) | ガラスセラミック組成物、ガラスセラミック焼結体、ガラスセラミック焼結体の製造方法、および配線基板 | |
JP5383962B2 (ja) | ガラスセラミック組成物、ガラスセラミック焼結体並びにそれを用いた配線基板とその実装構造 | |
JP4535801B2 (ja) | セラミック配線基板 | |
JP2013033935A (ja) | 積層焼結セラミック配線基板、及び当該配線基板を含む半導体パッケージ | |
JP2002050865A (ja) | ガラスセラミック配線基板及びその製造方法 | |
JP2001143527A (ja) | 導電ペースト及びそれを用いたセラミック配線基板 | |
JP2011029534A (ja) | 多層配線基板 | |
JP6151616B2 (ja) | 電子部品搭載用基板および電子装置 | |
JP2010232257A (ja) | 多層配線基板 | |
JP2001015930A (ja) | 多層配線基板およびその製造方法 | |
JP2004231453A (ja) | ガラスセラミック組成物、ガラスセラミック焼結体並びにそれを用いた配線基板と、その実装構造 | |
JP2005191307A (ja) | 配線基板 | |
JP2008016572A (ja) | 配線基板およびその製造方法 | |
JP2006041241A (ja) | セラミック配線基板 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20120221 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20120313 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 4954353 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20150323 Year of fee payment: 3 |