JPWO2011142013A1 - 半導体装置 - Google Patents

半導体装置 Download PDF

Info

Publication number
JPWO2011142013A1
JPWO2011142013A1 JP2011502974A JP2011502974A JPWO2011142013A1 JP WO2011142013 A1 JPWO2011142013 A1 JP WO2011142013A1 JP 2011502974 A JP2011502974 A JP 2011502974A JP 2011502974 A JP2011502974 A JP 2011502974A JP WO2011142013 A1 JPWO2011142013 A1 JP WO2011142013A1
Authority
JP
Japan
Prior art keywords
electrode
semiconductor element
semiconductor device
block
semiconductor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2011502974A
Other languages
English (en)
Other versions
JP5316637B2 (ja
Inventor
裕孝 大野
裕孝 大野
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toyota Motor Corp
Original Assignee
Toyota Motor Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toyota Motor Corp filed Critical Toyota Motor Corp
Publication of JPWO2011142013A1 publication Critical patent/JPWO2011142013A1/ja
Application granted granted Critical
Publication of JP5316637B2 publication Critical patent/JP5316637B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/373—Cooling facilitated by selection of materials for the device or materials for thermal expansion adaptation, e.g. carbon
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C24/00—Coating starting from inorganic powder
    • C23C24/02—Coating starting from inorganic powder by application of pressure only
    • C23C24/04—Impact or kinetic deposition of particles
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/02—Containers; Seals
    • H01L23/04—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls
    • H01L23/043—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls the container being a hollow construction and having a conductive base as a mounting as well as a lead for the semiconductor body
    • H01L23/047—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls the container being a hollow construction and having a conductive base as a mounting as well as a lead for the semiconductor body the other leads being parallel to the base
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/42—Fillings or auxiliary members in containers or encapsulations selected or arranged to facilitate heating or cooling
    • H01L23/433—Auxiliary members in containers characterised by their shape, e.g. pistons
    • H01L23/4334—Auxiliary members in encapsulations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/492—Bases or plates or solder therefor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49517—Additional leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/33—Structure, shape, material or disposition of the layer connectors after the connecting process of a plurality of layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies
    • H01L24/741—Apparatus for manufacturing means for bonding, e.g. connectors
    • H01L24/743—Apparatus for manufacturing layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/2612—Auxiliary members for layer connectors, e.g. spacers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/33—Structure, shape, material or disposition of the layer connectors after the connecting process of a plurality of layer connectors
    • H01L2224/331—Disposition
    • H01L2224/3318—Disposition being disposed on at least two different sides of the body, e.g. dual array
    • H01L2224/33181—On opposite sides of the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45117—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/45124—Aluminium (Al) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8338—Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/83385—Shape, e.g. interlocking features
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3142—Sealing arrangements between parts, e.g. adhesion promotors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L24/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01032—Germanium [Ge]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/0104—Zirconium [Zr]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01042—Molybdenum [Mo]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01045—Rhodium [Rh]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01047—Silver [Ag]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/0105—Tin [Sn]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01074—Tungsten [W]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01077—Iridium [Ir]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H01L2924/13055—Insulated gate bipolar transistor [IGBT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/35—Mechanical effects
    • H01L2924/351—Thermal stress

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Mechanical Engineering (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)
  • Other Surface Treatments For Metallic Materials (AREA)

Abstract

放熱性の向上を図った半導体装置（１）は、半導体素子（１１）と、その半導体素子（１１）の一方の面又は両方の面に対向して配置された一枚又は二枚の放熱板（１２），（１３）とが、樹脂（１０）によってモ−ルドされたものであり、半導体素子（１１）と放熱板（１２），（１３）の一方又は両方にコールドスプレー法によって金属の粉末を吹き付けて成膜した中間層（１４）が形成され、中間層（１４）を挟んで半導体素子（１１）と放熱板（１２）とが半田（１５）によって接合されたものである。

Description

本発明は、半導体素子から発せられる熱の放熱性の向上を図った半導体装置に関する。
大電流用の半導体装置は、半導体素子が発熱体となって使用時の発熱量が大きくなるため、半導体素子の両面に放熱板を接合することにより放熱性を向上させる構成が提案されている。図１５は、そうした半導体素子の両面に放熱板を設けた従来の半導体装置を示した断面図である。半導体装置１００は、半導体素子１０１が第１電極１０２と第２電極１０３に挟み込まれ、更に半導体素子１０１と第１電極１０２との間にはブロック電極１０４が設けられている。重ねられた半導体素子１０１、第１電極１０２、第２電極１０３及びブロック電極１０４は、上下それぞれの間が半田によって接合され、半田層１０５が構成されている。
第１電極１０２と第２電極１０３は、半導体素子１０１の各主電極であるエミッタ電極やコレクタ電極として設けられ、更には放熱板として機能するものとして銅やアルミニウム等のように熱伝導性の良い金属で形成されている。ブロック電極１０４も同様に、銅やアルミニウム等の放熱性及び電気伝導性の良い金属で形成されている。こうした第１電極１０２や第２電極１０３には不図示の主電極端子が接続され、制御電極端子１１１には半導体素子１０１との間にボンディングワイヤ１１２が接続されている。そして全体が樹脂１０８によってモ−ルドされている。
特開２００３−１１００６４号公報
半導体素子１０１がＩＧＢＴなどのパワー素子である場合、その半導体素子１０１から発せられる発熱量が大きいため、半導体装置１００にはできるだけ効率良く放熱することが求められる。しかし、半導体装置１００は、半導体素子１０１を第１電極１０２などに接合させる半田層１０５が放熱を阻害する要因となっていた。半田はスズ合金が使用されているが、その熱伝導率が銅の６分の１程度しかなく、更に厚さが０．１〜０．４ｍｍ程度もあって半田層１０５の影響が無視できないからである。また、半田層１０５内に空隙部分が形成されてしまったような場合には、その空隙部分が放熱を妨げることになってしまう。
本発明は、かかる課題を解決すべく、放熱性の向上を図った半導体装置を提供することを目的とする。
本発明の一態様における半導体装置は、半導体素子と、その半導体素子の一方の面又は両方の面に対向して配置された一枚又は二枚の放熱板とが、樹脂によってモ−ルドされたものであり、前記半導体素子と前記放熱板の一方又は両方にコールドスプレー法によって金属の粉末を吹き付けて成膜した中間層が形成され、前記中間層を挟んで前記半導体素子と前記放熱板とが半田によって接合されたものであることを特徴とする。
上記半導体装置は、前記放熱板が、前記半導体素子の両方の面に配置された第１電極と第２電極であり、前記中間層は、前記半導体素子と前記第１電極の間に配置されたブロック電極であり、そのブロック電極が前記第１電極に成膜され、半田によって前記半導体素子と接合されたものであることが好ましい。
上記半導体装置は、前記ブロック電極が、前記第１電極に向かって断面積が広くなるように形成されたものであることが好ましい。
上記半導体装置は、前記ブロック電極が、前記第１電極に向かって断面積が連続的に又は段階的に広くなるように形成されたものであることが好ましい。
上記半導体装置は、前記放熱板が、前記半導体素子の両方の面に配置された第１電極と第２電極であり、前記中間層は、前記半導体素子と前記第１電極の間に配置されたブロック電極であり、そのブロック電極が前記半導体素子に成膜され、半田によって前記第１電極と接合されたものであることが好ましい。
上記半導体装置は、前記半導体素子には、コールドスプレーによる衝撃から前記半導体素子を保護するための金属膜が設けられ、その金属膜に対して前記ブロック電極が形成されたものであることが好ましい。
上記半導体装置は、前記半導体素子には、その中央部分にコールドスプレーによる衝撃から前記半導体素子を保護するための金属膜と、周縁部分にコールドスプレーによる粉末の吹き付けを防止するための保護膜とが設けられ、前記周縁部分の保護膜を除いた前記金属膜に対して前記ブロック電極が形成されたものであることが好ましい。
上記半導体装置は、前記金属膜が二層に形成され、前記半導体素子に直接設けられた金属膜は、コールドスプレーによって吹き付けられる粉末よりも硬い材料で形成されたものであることが好ましい。
上記半導体装置は、前記中間層が、前記半導体素子の一方の面に対向して配置された放熱板と前記半導体素子とを接合する半田層とともに設けられたものであり、前記放熱板に対して成膜され、一又は二以上の柱形の突起部が前記半田層の中に設けられたものであることが好ましい。
上記半導体装置は、前記中間層が、前記放熱板に対して平板形状に成膜された平板部と、その平板部から突き出るように形成された前記突起部とからなり、前記半田層が前記平板部と前記半導体素子との間に設けられたものであることが好ましい。
上記半導体装置は、前記中間層の突起部が、前記半導体素子の各角部の近傍にそれぞれ配置された突起部を含むものであることが好ましい。
上記半導体装置は、前記中間層の突起部が、前記半導体素子の中央部分に配置された突起部を含むものであることが好ましい。
上記半導体装置は、前記中間層において、前記半導体素子の中央部分に配置された前記突起部が、角部近傍に配置された前記突起部よりも大きいことが好ましい。
上記半導体装置は、前記放熱板が、前記半導体素子の両方の面に配置された第１電極と第２電極であり、前記中間層は、前記半導体素子と前記第１電極の間のブロック電極と、前記半導体素子と前記第２電極を接合する半田層とともに設けられた支持ブロックであり、前記ブロック電極は、前記半導体素子又は前記第１電極に成膜され、半田によって前記第１電極又は前記半導体素子に接合されたものであり、前記支持ブロックは、前記第２電極に対して成膜され、一又は二以上の柱形の突起部が前記半田層の中に設けられたものであることが好ましい。
上記半導体装置は、前記放熱板が、前記半導体素子の両方の面に配置された第１電極と第２電極であり、前記中間層は、前記半導体素子又は前記第１電極に対して成膜され、前記第１電極又は前記半導体素子と接合する半田層の中に一又は二以上の柱形の突起部が設けられた突起付ブロック電極であることが好ましい。
上記半導体装置は、前記支持ブロック又は突起付ブロック電極が、平板形状に成膜された平板部と、その平板部から突き出るように形成された前記突起部とからなり、前記半田層が前記平板部と前記半導体素子又は前記第１電極との間に設けられたものであることが好ましい。
上記半導体装置は、前記支持ブロック又は突起付ブロック電極の突起部が、前記半導体素子の各角部の近傍にそれぞれ配置された突起部を含むものであることが好ましい。
上記半導体装置は、前記支持ブロック又は突起付ブロック電極の突起部が、前記半導体素子の中央部分に配置された突起部を含むものであることが好ましい。
上記半導体装置は、前記支持ブロック又は突起付ブロック電極において、前記半導体素子の中央部分に配置された前記突起部が、角部近傍に配置された前記突起部よりも大きいことが好ましい。
本発明の半導体装置によれば、コールドスプレー法によって成膜した中間層を設けることにより、半導体素子や放熱板との間に設けられる半田層の一部を省略することによって放熱性を向上させることができたり、半田層の中の中間層を通って熱が伝わることで放熱性を向上させることができる。
第１実施形態の半導体装置を示す断面図である。 コールドスプレー法を実行する成膜装置の構成を概念的に示した図である。 第１実施形態の半導体装置を構成する第１電極とブロック電極を示した断面図である。 第２実施形態の半導体装置を示す断面図である。 第２実施形態の半導体装置を構成する第１電極とブロック電極を示した断面図である。 第３実施形態の半導体装置を示す断面図である。 第３実施形態の半導体装置を構成する半導体素子とブロック電極を示した断面図である。 第４実施形態の半導体装置のうち、半導体素子から第２電極の構成を拡大して示した側面側断面図である。 図８の構成を上方から示した平面図である。 第５実施形態の半導体装置のうち、半導体素子から第２電極の構成を拡大して示した側面側断面図である。 図１０の構成を上方から示した平面図である。 第５実施形態の変形例を示した図である。 第６実施形態の半導体装置を示す断面図である。 第７実施形態の半導体装置を示す断面図である。 従来の半導体装置を示した断面図である。
１ 半導体装置
１０ 樹脂
１１ 半導体素子
１２ 第１電極
１３ 第２電極
１４ ブロック電極
１５，１６ 半田層
次に、本発明に係る半導体装置の一実施形態について図面を参照しながら以下に説明する。図１は、第１実施形態の半導体装置を示す断面図である。この半導体装置１は、従来例と同様に、半導体素子１１が第１電極１２と第２電極１３に挟み込まれ、更に半導体素子１１と第１電極１２との間にはブロック電極１４が配置されている。第１電極１２と第２電極１３は、半導体素子１１の各主電極であるエミッタ電極やコレクタ電極として設けられ、更に放熱板として機能するものであるため、電気伝導性に加えて熱伝導性の良い銅やアルミニウム等の金属で形成されている。
一方、ブロック電極１４は、コールドスプレー法により第１電極１２に対して一体に形成され、第１電極１２とブロック電極１４との間には半田層が存在しない。本実施形態では、半導体素子１１と、第２電極１３及びブロック電極１４との間に半田層１５，１６が設けられ、それぞれが接合されている。第１電極１２と第２電極１３には主電極端子２１，２２がそれぞれに接続され、制御電極端子２３には半導体素子１１との間にボンディングワイヤ２４が接続されている。そして、全体が樹脂１０によってモールドされている。なお、ブロック電極１４は、請求の範囲に記載する中間層の一例である。
ブロック電極１４は、エミッタ電極である第１電極１２に対し、コールドスプレー法により高さ０．５〜２ｍｍ程度のコールドスプレー膜として形成される。図２は、そのコールドスプレー法を実行する成膜装置の構成を概念的に示した図である。成膜装置３０は、圧縮ガスを供給するコンプレッサ３１を有し、そのコンプレッサ３１から送られる圧縮ガスが加熱手段３２によって加熱され、圧力調整弁３３を介してノズル３４から噴射されるようになっている。
また、ノズル３４には粉末タンク３５から銅粉末が送り込まれるようになっており、そのノズル３４にも銅粉末を加熱するためのヒータ３６が設けられている。そして、特定の領域に銅粉末を噴射して成膜するため、ノズル３４を平行移動させる駆動手段３７が設けられている。本実施形態（後述の各実施形態でも同じ）では銅粉末が使用されるが、これは第１電極１２や第２電極１３と同等の電気伝導性や熱伝導性が得られるようにするためである。コールドスプレー法によって吹き付けられる金属の粉末は、銅以外でもよいが半田よりも熱伝導率の高いものが使用される。
成膜装置３０によってブロック電極１４を成膜する場合、第１電極１２の上にマスキング板３８が配置される。マスキング板３８は、成膜領域に相当する大きさの開口枠３８１が形成され、第１電極１２に対して開口枠３８１の位置が合わせられる。ノズル３４には、粉末タンク３５から平均粒径が５〜６０μｍの銅粉末が供給され、その銅粉末がヒータ３６によって加熱される。また、ノズル３４にはコンプレッサ３１から加熱された圧縮ガスが送り込まれる。
ノズル３４からは５０℃〜２００℃に加熱された固相状態の銅粉末が、圧縮ガスと共に第１電極１２の表面に向けて勢いよく吹き付けられる。ノズル３４から噴射された銅粉末は、固体のまま音速から超音速ほどの高速で第１電極１２に衝突し、塑性変形して付着することによって膜を形成する。銅粉末は衝突した際に運動エネルギーが熱エネルギーに変わり、材料によっては材料表面が融点を超えて結合し強固な密着力を得る。そして、銅粉末を噴射するノズル３４が成膜領域に従って水平移動を繰返すことにより、第１電極１２に所定厚さのブロック電極１４が成膜される。
コールドスプレー法によりブロック電極１４が成膜された後の第１電極１２は、炉内に投入されて不活性ガス雰囲気下（例えばアルゴンガス、ヘリウムガス、窒素ガスなどの雰囲気下）で、２００℃〜７００℃の温度条件で熱処理が行われる。ブロック電極１４は、熱処理を行うことによって被膜として付着して堆積した銅粒子（銅粉末）同士の粒界の酸化物（酸化膜）を粒子内部に拡散させ、より熱伝導性の高いものとすることができる。
ところで、本実施形態のブロック電極１４は、従来例のように直方体ではなく、図３に示すように側面を台形形状にして上下に拡大面１４１と狭小面１４２とを形成したものである。このブロック電極１４の成膜には、図２に示すマスキング板３８の代わりに、図３に破線で示すマスキング板３８０が使用される。マスキング板３８０は、開口枠３８２が第１電極１２側に開口面積が広がるようにした傾斜面が形成されたものである。なお、成膜時の状態とは上下が逆に示されている。
ノズル３４から噴射される銅粉末は、第１電極１２の表面に対して直交方向に吹き付けられるが、開口枠３８２付近に吹き付けられた銅粉末は、巻き込み効果によってその傾斜面に沿って回り込む。そのため、銅粉末は開口枠３８２の傾斜面に沿って広がり、第１電極１２側が拡大面１４１となり、反対側（図３の下側）が狭小面１４２となったブロック電極１４が形成される。第１電極１２と一体に形成されたブロック電極１４は、図１に示すように半導体装置１の一部として用いられる。なお、本実施形態のブロック電極１４は、図２に示す開口枠３８１が垂直なマスキング板３８でも成膜することが可能である。すなわち、マスキング板３８を第１電極１２から浮かせて配置することにより、吹き付けられた銅粉末が回り込んで側面が傾斜したブロック電極１４が形成される。
図１に示す半導体装置１は、使用時には上下を挟むように不図示の熱交換器が第１電極１２と第２電極１３に当てられる。従って、半導体素子１１が発した熱は、第１電極１２と第２電極１３を介して熱交換器へと伝えられて放熱が行われる。その際、第１電極１２側からの放熱は、半田層１５が存在するものの、ブロック電極１４から直接第１電極１２に伝わって放熱される。よって、半導体装置１によれば、ブロック電極１４と第１電極１２との間で半田層による放熱の阻害を受けないため、その分、放熱性を向上させることができる。
また、ブロック電極１４は、拡大面１４１が第１電極１２側に、狭小面１４２が半田層１５側に形成され、熱の伝わる方向に広がっているので、放熱面積が拡大され放熱性が向上する。さらに直方体のブロック電極よりも広がった角錐型をしている分、体積が大きくなり、熱容量が増えるため過渡的な吸熱能力が向上する。例えば、ブロック電極１４の側面の角度θを約４５°の傾きにすれば、ブロック電極１４の厚さ寸法分だけ拡大面１４１が狭小面１４２よりも縦横の寸法を大きくした面積を得て、その分、放熱性を向上させることができる。
本実施形態のように半田層を無くす構成にするには、第１電極１２とブロック電極１４とを鍛造成型によって一体に形成することも考えられる。しかし、鍛造成型では第１電極１２のブロック電極形成面の反対側の面の平面度を悪化させ、半導体装置１に当てられる不図示の熱交換器との接触面に隙間を作り放熱性を低下させるおそれがある。その点、本実施形態では平面度の高い板材から第１電極１２を形成するため問題はない。また、コールドスプレー膜の特性上、表面にできる微細な凹凸が毛細管現象を生じさせる。そのため、ブロック電極１４と半導体素子１１との間の半田層１５は、半田付けの際、毛細管現象によって半田の濡れ広がりによる不良を防止できる。更に、銅からなるブロック電極１４には、例えば第１電極１２に行うのと同様にニッケルメッキや金メッキを施すことも可能である。
（第２実施形態）
次に、図４は、第２実施形態の半導体装置を示す断面図である。前記第１実施形態と同じ構成については同じ符号を付して説明する。この半導体装置２は、半導体素子１１が第１電極１２と第２電極１３に挟み込まれ、更に半導体素子１１と第１電極１２との間にはブロック電極１８が挟まれている。本実施形態でも、ブロック電極１８はコールドスプレー法により第１電極１２に対して成膜されたものである。そのため、第１電極１２とブロック電極１８との間に半田層は存在しない。
半導体素子１１は、第２電極１３及びブロック電極１８に対し半田層１５，１６によって接合されている。そして、第１電極１２と第２電極１３には主電極端子２１，２２が接続され、制御電極端子２３には半導体素子１１との間にボンディングワイヤ２４が接続されている。更に、全体は樹脂１０によってモ−ルドされている。なお、ブロック電極１８は、請求の範囲に記載する中間層の一例である。
ブロック電極１８は、図５に示すようにして段階的に形成したものである。２段形状のブロック電極１８には、破線で示す２つのマスキング板３９１，３９２が２つ用意され、段階毎に分けて使用される。なお、成膜時の状態とは上下が逆に示されている。先ず、広い開口枠のマスキング板３９１が配置され、ノズル３４から銅粉末の吹き付けが行われ、第１電極１２に第１ブロック１８１が成膜される。続いて狭い開口枠のマスキング板３９２に交換され、同様にノズル３４から銅粉末の吹き付けが行われ、第１ブロック１８１の上に面積の小さい第２ブロック１８２が成膜される。こうして２段のブロック電極１８が形成され、第１電極１２と一体になって図１に示すように半導体装置１の一部として用いられる。ここで、段数は２段以上であってもよく、一部が図３に示す様にテーパ状の端部形状であってもよい。
図４に示す半導体装置２でも、使用時には上下を挟むように不図示の熱交換器が第１電極１２と第２電極１３に当てられる。半導体素子１１が発した熱は、第１電極１２と第２電極１３を介して熱交換器へと伝えられて放熱が行われる。その際、第１電極１２側からの放熱は、半田層１５が存在するものの、ブロック電極１８から直接第１電極１２に伝わって放熱される。よって、半導体装置１によれば、ブロック電極１８と第１電極１２との間で半田層による放熱の阻害を受けないため、その分、放熱性を向上させることができる。
また、ブロック電極１８は、第２ブロック１８２から第１ブロック１８１へと熱の伝わる方向の断面積が大きくなっているので、放熱面積が拡大され放熱性が向上する。さらに体積が大きくなり、熱容量が増えるため過渡的な吸熱能力が向上する。そして、第１実施形態と同様に、第１電極１２の平面度は高く、コールドスプレー膜のブロック電極１８は、半田付けの際、毛細管現象によって半田の濡れ広がりによる不良を防止することができる。更に、銅からなるブロック電極１８には、例えば第１電極１２に行うのと同様にニッケルメッキや金メッキを施すことも可能である。
（第３実施形態）
前記第１及び第２実施形態では、第１電極１２に対してブロック電極１４，１８をコールドスプレー法によって成膜するものを示した。次に、第３実施形態として、半導体素子に対してブロック電極をコールドスプレー法によって成膜するものについて説明する。図６は、第３実施形態の半導体装置を示す断面図である。前記第１実施形態と同じ構成については同じ符号を付して説明する。
半導体装置３は、半導体素子１１が第１電極１２と第２電極１３に挟み込まれ、更に半導体素子１１と第１電極１２との間にはブロック電極１９が挟まれている。ブロック電極１９はコールドスプレー法により成膜されるが、本実施形態では半導体素子１１に対して一体に形成されている。そのため、半導体素子１１とブロック電極１９との間に半田層は存在しない。
半導体素子１１と第２電極１３及び、ブロック電極１９と第１電極１２は、それぞれの間の半田層１６，１７によって接合されている。第１電極１２と第２電極１３には主電極端子２１，２２が接続され、制御電極端子２３には半導体素子１１との間にボンディングワイヤ２４が接続されている。そして、全体が樹脂１０によってモ−ルドされている。なお、ブロック電極１９は、請求の範囲に記載する中間層の一例である。
コールドスプレー法により半導体素子１１に成膜する場合、外周域には素子中央と外周との間の絶縁性を保持する領域があり、その領域にはコールドスプレー膜を付着させないように考慮する必要がある。また、吹き付ける銅粉末の衝撃によって半導体素子１１が破壊されないようにすることを考慮する必要もある。そこで、半導体素子１１には、図７に示すように、外周部分に銅粉末が付着しないように保護膜４１が設けられ、その内側には、成膜時の衝撃から半導体素子１１を保護する金属膜４２，４３が二層に設けられている。
保護膜４１には、ポリイミド樹脂、ポリアミド樹脂、エポキシ樹脂、シリコン樹脂の他、レジスト剤などの有機材料や、ＳｉＯ２ 膜、ＳｉＮＸ 膜、ＴｉＯ２ 膜、Ａｌ２Ｏ３膜などの無機の絶縁材料などが使用できる。特にＳｉＯ２ 膜などの無機絶縁材料のように吹き付けられる銅粉末より硬い材料が好ましいが、ポリイミド樹脂などの有機材料であっても十分な厚さであれば良い。こうした材料の保護膜４１は、スピンコート、ディスペンス、ハケ塗り、ＣＶＤやスパッタ、蒸着法或いはイオンプレーティング法などによって成膜して形成する。
金属膜４２，４３は、熱伝導性及び電気伝導性を有する材料であることが必要であり、更に金属膜４２は、コールドスプレーによる衝撃から半導体素子１１を保護するものであり、金属膜４３は、表面にブロック電極１９をコールドスプレー法によって成膜できるようにするものである。そこで、金属膜４２には吹き付けられる銅粉末よりも硬い材料が使用される。具体的には、チタン、ジルコニウム、モリブデン、タングステン、マンガン、コバルト、ロジウム、イリジウム、ゲルマニウムなどで形成される。一方、金属膜４３には、吹き付けられる銅粉末によって成膜できるように、銅やアルミニウムが使用される。
金属膜４２，４３は、半導体素子１１の上に順に成膜され、更にその周縁部に被さるようにして保護膜４１が成膜される。そして、半導体素子１１には、前記第１実施形態と同様に、図２に示す成膜装置３０によってブロック電極１９の成膜が行われる。ノズル３４からの銅粉末は金属板４３の表面に吹き付けられ、保護膜４１の枠内でノズル３４が水平移動し、銅粉末を吹き付けながら移動を繰返すことにより、０．５〜２ｍｍ程度の厚さのブロック電極１９が成膜される。なお、保護膜４１は、コールドスプレー後に除去せず製品として一体化して出荷するようにしてもよい。また、コールドスプレー時にのみ使用し、ブロック電極１９を成膜後に薬品や反応性ガスなどによりエッチングして除去するようにしても良い。
図６に示す半導体装置３でも、使用時には上下を挟むように不図示の熱交換器が第１電極１２と第２電極３に当てられる。半導体素子１１が発した熱は、第１電極１２と第２電極１３を介して熱交換器へと伝えられて放熱が行われる。その際、第１電極１２側からの放熱は、半田層１７が存在するものの、半導体素子１１から半田を介さずにブロック電極１９に伝わって放熱される。従って、半導体装置３によれば、半導体素子１１とブロック電極１９との間で半田層による放熱の阻害を受けないため、その分、放熱性が向上させることができる。また、第１実施形態と同様に、コールドスプレー膜のブロック電極１９は、半田付けの際、毛細管現象によって半田の濡れ広がりによる不良を防止することができる。更に、銅からなるブロック電極１９には、例えば第１電極１２に行うのと同様にニッケルメッキや金メッキを施すことも可能である。
図７に示す素子部材４０は、ウェハ上に成膜して複数形成され、その後に１つ１つの半導体素子１１毎に切り離される。その際、半導体素子１１は強度が弱いため破損させないように注意を要するが、素子部材４０によれば、半導体素子１１が剛性のあるコールドスプレー膜（ブロック電極１９）等に覆われて強度が増している。そのため、半導体素子１１を破損させずに加工することが容易になるとともに、歩留りが良くなって生産性を向上させることができる。また、半導体素子１１は、検査プローブを接触させて電流を流す電流検査を要する。従来は、半導体素子１１に直接電流プローブを当てるため、傷付けないように注意する必要があり、接触が十分でないために大電流を流した検査が困難であった。しかし、素子部材４０によれば、半導体素子１１が電気伝導性を有する強固なブロック電極１９等に覆われているため、電流プローブによる損傷の心配がなくなり、大電流を流した電流検査が可能になる。
（第４実施形態）
前記第１乃至第３実施形態では半田層を省略することで放熱効果を上げる構成を示した。次に半田層を介在させて放熱効果を上げる構成を提案する。図１に示す半導体装置１では、半導体素子１１と第２電極１３とは半田層１６を介して接合されている。その半導体素子１１を構成するシリコンと第２電極１３を構成する銅とは、それぞれの線膨張係数が異なる。シリコンが約２ｐｐｍ／℃であり銅が約１７ｐｐｍ／℃である。そのため、両者を接合する半田層１６には、冷熱衝撃によってせん断応力が発生し、疲労破壊するおそれがあることから、応力を分散できるように一定値（１００μｍ程度）以上の膜厚が必要となる。
一方、半田層１６を構成する半田は、スズ（Ｓｎ）を主成分としているので熱伝導率が良くない。そのため、半田層１６は、熱抵抗を下げる観点からは膜厚を薄くしたいが、前述したように疲労破壊を防ぐには一定以上の膜厚が必要であり、厚くした分放熱性を悪化させてしまう。また、従来から、半田層１６の膜厚を確保するため、アルミ製のワイヤボンドを膜内部に入れる構成が知られている。しかし、アルミニウムは半田の成分であるスズとは接合しないため、ワイヤボンドが半田層１６の中に異物として存在し、熱応力などにより疲労破壊の起点になり得る問題がある。
そこで、次に第４実施形態として、半導体素子１１と第２電極１３との間に、コールドスプレー膜と一体の半田層を設けた半導体装置について説明する。本実施形態の半導体装置は、図１に示す半導体装置１の半田層１６に代わる構成を有するものである。そこで、半導体装置全体の図面は省略し、特徴部分のみを示して説明する。図８は、本実施形態の半導体装置のうち、半導体素子１１から第２電極１３の構成を拡大して示した側面側断面図である。また、図９は、図８の構成を上方から示した平面図である。
本実施形態では、第２電極１３に対して支持ブロック５１が形成され、その上の半田層５２を介して半導体素子１１が接合されている。そして、この支持ブロック５１の形成にコールドスプレー法が使用される。なお、この支持ブロック５１は、請求の範囲に記載する中間層の一例である。
支持ブロック５１は、半導体素子１１よりも大きな面積で形成され、半導体素子１１の角部近傍に配置させた４つの突起部５１２が形成されている。支持ブロック５１は、突起部５１２を除く四角形の平板部５１１が形成され、その後に突起部５１２が形成される。図２に示すコールドスプレー装置で行われる支持ブロック５１の成膜は、先ず平板部５１１に対応したマスキング板が用意され、ノズル３４から第２電極１３に銅粉末が吹き付けられ、次に、突起部５１２に対応したマスキング板が用意され、ノズル３４から平板部５１１に銅粉末が吹き付けられる。
こうして突起部５１２を備えた支持ブロック５１が形成され、その上に半田層５２を介して半導体素子１１が接合される。円柱形状の突起部５１２は、およそ１００〜４００μｍの寸法で半田層５２の厚さに合わせた高さとし、直径がおよそ０．０１〜１ｍｍの太さで形成される。半導体素子１１は、突起部５１２の先端面に接した状態で半田層５２によって接合される。そして、半導体素子１１の上方は、図１に示すものと同様に構成され、全体が樹脂１０によってモールドされる。
本実施形態の半導体装置は、第２電極１３に成膜された支持ブロック５１が半導体素子１１に接しているため、半田層５２だけの場合に比べて放熱性を向上させることができる。銅によって形成された支持ブロック５１は、半田の成分であるスズよりも熱容量が大きく吸熱効果が高いからである。なお、支持ブロック５１は、熱伝導率が高いものとして、銅の他に金や銀を使用して形成するようにしてもよい。
支持ブロック５１は、突起部５１２によって放熱性を向上させる他、従来のアルミ製のワイヤボンドなどと同様に突起部５１２によって半田層５２の膜厚を確保する機能も有する。従って、半田層５２は、十分な膜厚を有し、線膨張係数の違う半導体素子１１と支持ブロック５１との間で生じる応力を分散し、疲労破壊を防止することができる。
また、半田層５２に発生する冷熱衝撃のせん断応力は、半導体素子１１の最外周が最も大きく、特に角部からクラックが始まる。本実施形態では、支持ブロック５１の突起部５１２を半導体素子１１の４つの角部近傍に配置させることにより、角部の半田が流れないようにして膜厚を確保し、その角部から始まるクラックを防止することができる。更に、銅製の支持ブロック５１に対して半田の接合が良いため、従来のアルミ製ワイヤボンドのように疲労破壊の起点となり難くなっている。なお、突起部５１２は、こうした亀裂を考慮すると円柱形が好ましいが、放熱を考慮すれば角柱形であってもよいため円柱形に限定するものではない。
（第５実施形態）
次に、前記第４実施形態の変形例として第５実施形態を説明する。本実施形態の半導体装置も、図１に示す半導体装置１の半田層１６に代わる構成を有するものである。そこで、装置全体の図面は省略し、特徴部分のみを示して説明する。図１０は、本実施形態の半導体装置のうち、半導体素子１１から第２電極１３の構成を拡大して示した側面側断面図である。また、図１１は、図１０の構成を上方から示した平面図である。
本実施形態の半導体装置は、第４実施形態の支持ブロック５１を変形させた支持ブロック５５を使用するものである。支持ブロック５５は、平板部５５１に対し半導体素子１１の角部近傍に配置させた４つの突起部５５２の他、中央に突起部５５３が形成されたものであり、第２電極１３に対してコールドスプレー法により成膜される。そして、支持ブロック５５の上の半田層５６を介して半導体素子１１が接合される。なお、この支持ブロック５５は、請求の範囲に記載する中間層の一例である。
支持ブロック５５の形成は、先ず平板部５５１に対応したマスキング板が用意され、ノズル３４から第２電極１３に銅粉末が吹き付けられ、突起部５５２，５５３を除く平板部５５１が成膜される。次に、突起部５５２，５５３に対応したマスキング板が用意され、ノズル３４から平板部５５１に銅粉末が吹き付けられ、突起部５５２，５５３が成膜される。なお、支持ブロック５５は、熱伝導率が高いものとして、銅の他に金や銀を使用してコールドスプレー膜を成膜するようにしてもよい。
突起部５５２，５５３は円柱形状であって、およそ１００〜４００μｍの寸法で半田層５６の厚さに合わせた高さである。また、直径寸法は、突起部５５２がおよそ０．０１〜１ｍｍであり、中央の突起部５５３は、更に太くおよそ１〜５ｍｍで形成されている。半導体素子１１は、こうした突起部５５２，５５３の先端面に接した状態で半田層５６によって接合される。そして、半導体素子１１の上方は、図１に示すものと同様に構成され、全体が樹脂１０によってモールドされる。
本実施形態の半導体装置は、前記第４実施形態と同様に、支持ブロック５５が放熱性を向上させる他、半田層５６の膜厚を確保する機能を有する。そのため、半田層５６は、十分な膜厚を有し、線膨張係数の違う半導体素子１１と支持ブロック５５との間で生じる応力を分散し、疲労破壊を防止することができる。ところで、半導体素子１１は、最も発熱して温度が高くなる中央部分の温度により使用制限が決められる。この点、支持ブロック５５は、半導体素子１１の中央部分に熱容量の大きい突起部５５３を配置している。そのため、本実施形態の半導体装置によれば、突起部５５３の放熱によってピーク温度を下げることにより、半導体素子１１の使用範囲を広げることができる。その他、第４実施形態と同様に、突起部５５２を半導体素子１１の４つの角部の近くに配置させることにより、角部から始まるクラックを防止することができる。また、銅製の支持ブロック５５であるため半田の接合が良く、この点でも疲労破壊が起こり難くなっている。
図８乃至図１１に示す第４及び第５実施形態の半導体装置は、その支持ブロック５１，５５に複数の突起部５１２，５５２，５５３が形成されている。前述したように、角部のクラックを考慮すれば半導体素子１１の角部近傍に配置させることが好ましいが、必ずしも位置や数に制限があるわけではない。そのため、支持ブロック５５に形成した突起部５５３のみで構成するようにしてもよい。また、第４及び第５実施形態では、突起部５１２，５５２，５５３が半導体素子１１に接触した状態を説明したが、例えば厚さ数μｍ〜数十μｍ程度の半田を介在させて接合するようにしてもよい。これにより、支持ブロック５１，５５と半導体素子１１が半田によって接合され、それによって熱伝導性及び電気伝導性も損なわない。
突起部５１２，５５２，５５３を有する支持ブロック５１，５５は、前述したコールドスプレー法の他、蒸着法やスパッタ法、メッキ法によって形成することが考えられる。しかし、蒸着法やスパッタ法は成膜速度が非常に遅く、かつ材料歩留まりもよくないので、結果的に非常に高価になってしまう。また、メッキ法も成膜速度が遅く高価になってしまうと共に、均質で高純度の膜を数百μｍレベルで成膜することができない。従って、支持ブロック５１，５５はコールドスプレー法で形成することが好ましい。その場合、第４及び第５実施形態では、平板部５１１，５５１を含む形状の支持ブロック５１，５５を示したが、図１２に示すように、第２電極１３に対し、半田層５９内に位置する突起部５８だけを成膜したものとしてもよい。
（第６実施形態）
第４及び第５実施形態では、支持ブロック５１などが第２電極１３に対して形成されたものについて説明した。更に、支持ブロック５１などによる構成を、半導体素子１１と第１電極１２との間の半田層に設け、その際、半導体素子１１と第１電極１２との間のブロック電極に突起部を形成するのが好ましい。図１３は、第６実施形態の半導体装置を示す断面図である。前記第１実施形態と同じ構成については同じ符号を付して説明する。
この半導体装置４は、半導体素子１１が第１電極１２と第２電極１３に挟み込まれ、更に半導体素子１１と第１電極１２との間には突起付ブロック電極６１が挟まれている。突起付ブロック電極６１は、図１に示す第１実施形態と同様に、コールドスプレー法によって第１電極１２に対して成膜されたものである。その際、第４及び第５実施形態と同様に、突起部６１２を除く四角形の平板部６１１が形成され、その後に突起部６１２が形成される。第１電極１２と突起付ブロック電極６１との間に半田層は存在しない。そして、突起付ブロック電極６１の下の半田層６２を介して半導体素子１１が接合される。なお、この突起付ブロック電極６１は、請求の範囲に記載する中間層の一例である。
半導体素子１１は、第２電極１３及び突起付ブロック電極６１に対し半田層１６，６２によって接合されている。そして、第１電極１２と第２電極１３には主電極端子２１，２２が接続され、制御電極端子１３には半導体素子１１との間にボンディングワイヤ２４が接続されている。更に、全体は樹脂１０によってモ−ルドされている。
本実施形態の半導体装置４は、突起付ブロック電極６１が放熱性を向上させる他、半田層６２の膜厚を確保する機能を有する。そのため、半田層６２は、十分な膜厚を有し、線膨張係数の違う半導体素子１１と突起付ブロック電極６１との間で生じる応力を分散し、疲労破壊を防止することができる。また、銅製の突起付ブロック電極６１であるため半田の接合が良く、この点でも疲労破壊が起こり難くなっている。
（第７実施形態）
次に、前記第６実施形態と同様に、半導体素子１１と第１電極１２との間のブロック電極に突起部を形成したものを説明する。図１４は、第７実施形態の半導体装置を示す断面図である。前記第１実施形態と同じ構成については同じ符号を付して説明する。半導体装置５は、半導体素子１１が第１電極１２と第２電極１３に挟み込まれ、更に半導体素子１１と第１電極１２との間には突起付ブロック電極６３が挟まれている。
突起付ブロック電極６３は、図６及び図７に示す第３実施形態と同様に、半導体素子１１の表面に金属膜４２，４３が重ねられ、その上にコールドスプレー法によって第１電極１２に対して成膜されたものである。その際、第４及び第５実施形態と同様に、突起部６３２を除く四角形の平板部６３１が形成され、その後に突起部６３２が形成される。半導体素子１１と突起付ブロック電極６３との間に半田層は存在しない。そして、突起付ブロック電極６３の上の半田層６４を介して第１電極１２が接合される。なお、この突起付ブロック電極６３は、請求の範囲に記載する中間層の一例である。
半導体素子１１は、第２電極１３及び突起付ブロック電極６３を介して第１電極１２へ半田層１６，６４によって接合されている。そして、第１電極１２と第２電極１３には主電極端子２１，２２が接続され、制御電極端子２３には半導体素子１１との間にボンディングワイヤ２４が接続されている。更に、全体は樹脂１０によってモ−ルドされている。本実施形態の半導体装置５では、突起付ブロック電極６３が突起部６３２を介して第１電極１２へ熱が伝わるため、放熱性をより向上させることができる。
以上、本発明に係る半導体装置の実施形態について説明したが、本発明はこうした実施形態に限定されるものではなく、本発明の趣旨を逸脱しない範囲内で種々の改良、変形が可能であることは言うまでもない。
例えば、前記実施形態では、両面電極の半導体装置を例に挙げて説明したが、図８乃至図１１に示す構成による片面電極の半導体装置であってもよい。
【０００２】
発明が解決しようとする課題
［０００５］
半導体素子１０１がＩＧＢＴなどのパワー素子である場合、その半導体素子１０１から発せられる発熱量が大きいため、半導体装置１００にはできるだけ効率良く放熱することが求められる。しかし、半導体装置１００は、半導体素子１０１を第１電極１０２などに接合させる半田層１０５が放熱を阻害する要因となっていた。半田はスズ合金が使用されているが、その熱伝導率が銅の６分の１程度しかなく、更に厚さが０．１〜０．４ｍｍ程度もあって半田層１０５の影響が無視できないからである。また、半田層１０５内に空隙部分が形成されてしまったような場合には、その空隙部分が放熱を妨げることになってしまう。
［０００６］
本発明は、かかる課題を解決すべく、放熱性の向上を図った半導体装置を提供することを目的とする。
課題を解決するための手段
［０００７］
半導体装置の一形態としては、半導体素子と、その半導体素子の一方の面又は両方の面に対向して配置された一枚又は二枚の放熱板とが、樹脂によってモールドされたものであり、前記半導体素子と前記放熱板の一方又は両方にコールドスプレー法によって金属の粉末を吹き付けて成膜した中間層が形成され、前記中間層を挟んで前記半導体素子と前記放熱板とが半田によって接合されたものであることが好ましい。
［０００８］
本発明の一態様における半導体装置は、半導体素子と、その半導体素子を両方から挟んで配置された第１電極及び第２電極と、前記半導体素子と前記第１電極の間に配置されたブロック電極とが樹脂によってモールドされたものであり、前記ブロック電極が、前記半導体素子又は前記第１電極に対してコールドスプレー法によって金属の粉末を吹き付けて成膜され、前記第１電極又は前記半導体素子と半田によって接合されたものであることを特徴とする。
上記半導体装置は、前記ブロック電極が、前記第１電極に成膜されたものであり、前記第１電極に向かって断面積が広くなるように形成されたものであることが好ましい。
上記半導体装置は、前記ブロック電極が、前記第１電極に成膜されたものであり、前記第１電極に向かって断面積が連続的に又は段階的に広くなるように形成されたものであることが好まし
【０００３】
い。
［０００９］
本発明の一態様における半導体装置は、半導体素子と、その半導体素子の一方の面又は両方の面に対向して配置された一枚又は二枚の放熱板とが、樹脂によってモールドされたものであり、前記半導体素子には、コールドスプレーによる衝撃から前記半導体素子を保護するための金属膜が設けられ、その金属膜に対してコールドスプレー法によって金属の粉末を吹き付けて成膜した中間層が形成されたものであることを特徴とする。
上記半導体装置は、前記半導体素子には、その中央部分に前記金属膜と、周縁部分にコールドスプレーによる粉末の吹き付けを防止するための保護膜とが設けられ、前記周縁部分の保護膜を除いた前記金属膜に対して前記中間層が形成されたものであることが好ましい。
上記半導体装置は、前記金属膜が二層に形成され、前記半導体素子に直接設けられた金属膜は、コールドスプレーによって吹き付けられる粉末よりも硬い材料で形成されたものであることが好ましい。
［００１０］
本発明の一態様における半導体装置は、半導体素子と、その半導体素子の一方の面又は両方の面に対向して配置された一枚又は二枚の放熱板とが樹脂によってモールドされ、前記半導体素子にコールドスプレー法によって金属の粉末を吹き付けて成膜した中間層が形成されたものであり、前記中間層は、前記半導体素子の一方の面に対向して配置された放熱板と前記半導体素子とを接合する半田層とともに設けられたものであり、前記放熱板に対して成膜され、一又は二以上の柱形の突起部が前記半田層の中に設けられたものであることを特徴とする。
上記半導体装置は、前記中間層が、前記放熱板に対して平板形状に成膜された平板部と、その平板部から突き出るように形成された前記突起部とからなり、前記半田層が前記平板部と前記半導体素子との間に設けられたものであることが好ましい。
上記半導体装置は、前記中間層の突起部が、前記半導体素子の各角部の近傍にそれぞれ配置された突起部を含むものであることが好ましい。
上記半導体装置は、前記中間層の突起部が、前記半導体素子の中央部分に
【０００４】
配置された突起部を含むものであることが好ましい。
上記半導体装置は、前記中間層において、前記半導体素子の中央部分に配置された前記突起部が、角部近傍に配置された前記突起部よりも大きいことが好ましい。
［００１１］
上記半導体装置は、前記半導体素子と前記第２電極を接合する半田層とともに設けられた支持ブロックを有し、その支持ブロックは、前記第２電極に対してコールドスプレー法によって金属の粉末を吹き付けて成膜され、一又は二以上の柱形の突起部が前記半田層の中に設けられたものであることが好ましい。
上記半導体装置は、前記ブロック電極は、前記第１電極又は前記半導体素子と接合する半田層の中に一又は二以上の柱形の突起部が設けられた突起付ブロック電極であることが好ましい。
［００１２］
上記半導体装置は、前記支持ブロック又は突起付ブロック電極が、平板形状に成膜された平板部と、その平板部から突き出るように形成された前記突起部とからなり、前記半田層が前記平板部と前記半導体素子又は前記第１電極との間に設けられたものであることが好ましい。
上記半導体装置は、前記支持ブロック又は突起付ブロック電極の突起部が、前記半導体素子の各角部の近傍にそれぞれ配置された突起部を含むものであることが好ましい。
上記半導体装置は、前記支持ブロック又は突起付ブロック電極の突起部が、前記半導体素子の中央部分に配置された突起部を含むものであることが好ましい。
上記半導体装置は、前記支持ブロック又は突起付ブロック電極において、

Claims (19)

  1. 半導体素子と、その半導体素子の一方の面又は両方の面に対向して配置された一枚又は二枚の放熱板とが、樹脂によってモ−ルドされた半導体装置において、
    前記半導体素子と前記放熱板の一方又は両方にコールドスプレー法によって金属の粉末を吹き付けて成膜した中間層が形成され、前記中間層を挟んで前記半導体素子と前記放熱板とが半田によって接合されたものであることを特徴とする半導体装置。
  2. 請求項１に記載する半導体装置において、
    前記放熱板は、前記半導体素子の両方の面に配置された第１電極と第２電極であり、前記中間層は、前記半導体素子と前記第１電極の間に配置されたブロック電極であり、そのブロック電極が前記第１電極に成膜され、半田によって前記半導体素子と接合されたものであることを特徴とする半導体装置。
  3. 請求項２に記載する半導体装置において、
    前記ブロック電極は、前記第１電極に向かって断面積が広くなるように形成されたものであることを特徴とする半導体装置。
  4. 請求項２に記載する半導体装置において、
    前記ブロック電極は、前記第１電極に向かって断面積が連続的に又は段階的に広くなるように形成されたものであることを特徴とする半導体装置。
  5. 請求項１に記載する半導体装置において、
    前記放熱板は、前記半導体素子の両方の面に配置された第１電極と第２電極であり、前記中間層は、前記半導体素子と前記第１電極の間に配置されたブロック電極であり、そのブロック電極が前記半導体素子に対して成膜され、半田によって前記第１電極と接合されたものであることを特徴とする半導体装置。
  6. 請求項１に記載する半導体装置において、
    前記半導体素子には、コールドスプレーによる衝撃から前記半導体素子を保護するための金属膜が設けられ、その金属膜に対して前記中間層が形成されたものであることを特徴とする半導体装置。
  7. 請求項１に記載する半導体装置において、
    前記半導体素子には、その中央部分にコールドスプレーによる衝撃から前記半導体素子を保護するための金属膜と、周縁部分にコールドスプレーによる粉末の吹き付けを防止するための保護膜とが設けられ、前記周縁部分の保護膜を除いた前記金属膜に対して前記中間層が形成されたものであることを特徴とする半導体装置。
  8. 請求項６又は請求項７に記載する半導体装置において、
    前記金属膜は二層に形成され、前記半導体素子に直接設けられた金属膜は、コールドスプレーによって吹き付けられる粉末よりも硬い材料で形成されたものであることを特徴とする半導体素子。
  9. 請求項１に記載する半導体装置において、
    前記中間層は、前記半導体素子の一方の面に対向して配置された放熱板と前記半導体素子とを接合する半田層とともに設けられたものであり、前記放熱板に対して成膜され、一又は二以上の柱形の突起部が前記半田層の中に設けられたものであることを特徴とする半導体装置。
  10. 請求項９に記載する半導体装置において、
    前記中間層は、前記放熱板に対して平板形状に成膜された平板部と、その平板部から突き出るように形成された前記突起部とからなり、前記半田層が前記平板部と前記半導体素子との間に設けられたものであることを特徴とする半導体装置。
  11. 請求項１０に記載する半導体装置において、
    前記中間層の突起部は、前記半導体素子の各角部の近傍にそれぞれ配置された突起部を含むものであることを特徴とする半導体装置。
  12. 請求項１１に記載する半導体装置において、
    前記中間層の突起部は、前記半導体素子の中央部分に配置された突起部を含むものであることを特徴とする半導体装置。
  13. 請求項１２に記載する半導体装置において、
    前記中間層は、前記半導体素子の中央部分に配置された前記突起部が、角部近傍に配置された前記突起部よりも大きいことを特徴とする半導体装置。
  14. 請求項１に記載する半導体装置において、
    前記放熱板は、前記半導体素子の両方の面に配置された第１電極と第２電極であり、
    前記中間層は、前記半導体素子と前記第１電極の間のブロック電極と、前記半導体素子と前記第２電極を接合する半田層とともに設けられた支持ブロックであり、
    前記ブロック電極は、前記半導体素子又は前記第１電極に成膜され、半田によって前記第１電極又は前記半導体素子に接合されたものであり、
    前記支持ブロックは、前記第２電極に対して成膜され、一又は二以上の柱形の突起部が前記半田層の中に設けられたものであることを特徴とする半導体装置。
  15. 請求項１に記載する半導体装置において、
    前記放熱板は、前記半導体素子の両方の面に配置された第１電極と第２電極であり、前記中間層は、前記半導体素子又は前記第１電極に対して成膜され、前記第１電極又は前記半導体素子と接合する半田層の中に一又は二以上の柱形の突起部が設けられた突起付ブロック電極であることを特徴とする半導体装置。
  16. 請求項１４又は請求項１５に記載する半導体装置において、
    前記支持ブロック又は突起付ブロック電極は、平板形状に成膜された平板部と、その平板部から突き出るように形成された前記突起部とからなり、前記半田層が前記平板部と前記半導体素子又は前記第１電極との間に設けられたものであることを特徴とする半導体装置。
  17. 請求項１６に記載する半導体装置において、
    前記支持ブロック又は突起付ブロック電極の突起部は、前記半導体素子の各角部の近傍にそれぞれ配置された突起部を含むものであることを特徴とする半導体装置。
  18. 請求項１７に記載する半導体装置において、
    前記支持ブロック又は突起付ブロック電極の突起部は、前記半導体素子の中央部分に配置された突起部を含むものであることを特徴とする半導体装置。
  19. 請求項１８に記載する半導体装置において、
    前記支持ブロック又は突起付ブロック電極は、前記半導体素子の中央部分に配置された前記突起部が、角部近傍に配置された前記突起部よりも大きいことを特徴とする半導体装置。
JP2011502974A 2010-05-12 2010-05-12 半導体装置 Expired - Fee Related JP5316637B2 (ja)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/JP2010/058056 WO2011142013A1 (ja) 2010-05-12 2010-05-12 半導体装置

Publications (2)

Publication Number Publication Date
JPWO2011142013A1 true JPWO2011142013A1 (ja) 2013-07-22
JP5316637B2 JP5316637B2 (ja) 2013-10-16

Family

ID=44914081

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2011502974A Expired - Fee Related JP5316637B2 (ja) 2010-05-12 2010-05-12 半導体装置

Country Status (6)

Country Link
US (1) US8815646B2 (ja)
EP (1) EP2571050A4 (ja)
JP (1) JP5316637B2 (ja)
KR (1) KR101401764B1 (ja)
CN (1) CN102893389B (ja)
WO (1) WO2011142013A1 (ja)

Families Citing this family (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2013113638A (ja) * 2011-11-25 2013-06-10 Toyota Motor Corp 半導体装置
JP2014077173A (ja) * 2012-10-10 2014-05-01 Toshiba Corp 開閉装置用通電部材およびその形成方法
JP6037885B2 (ja) * 2013-02-19 2016-12-07 三菱重工業株式会社 成膜方法
JP6072667B2 (ja) * 2013-11-12 2017-02-01 三菱電機株式会社 半導体モジュールとその製造方法
JP6269116B2 (ja) * 2014-02-05 2018-01-31 三菱マテリアル株式会社 下地層付き金属部材、絶縁回路基板、半導体装置、ヒートシンク付き絶縁回路基板、及び、下地層付き金属部材の製造方法
JP6470938B2 (ja) * 2014-10-06 2019-02-13 日立オートモティブシステムズ株式会社 パワーモジュール及び電力変換装置
DE102015201927A1 (de) * 2015-02-04 2016-08-04 Siemens Aktiengesellschaft Verfahren zum Kaltgasspritzen mit Maske
JP6269573B2 (ja) * 2015-05-18 2018-01-31 株式会社デンソー 半導体装置
CN104991679B (zh) * 2015-07-31 2018-06-05 合肥鑫晟光电科技有限公司 触摸基板及其制作方法、触摸显示装置
CN205564813U (zh) * 2016-03-14 2016-09-07 京东方光科技有限公司 一种发光二极管装置及显示装置
US10410958B2 (en) * 2016-08-03 2019-09-10 Soliduv, Inc. Strain-tolerant die attach with improved thermal conductivity, and method of fabrication
JP2019096731A (ja) 2017-11-22 2019-06-20 トヨタ自動車株式会社 半導体装置
JP6847259B2 (ja) * 2017-11-22 2021-03-24 三菱電機株式会社 半導体装置および半導体装置の製造方法
JP2020098865A (ja) 2018-12-18 2020-06-25 株式会社村田製作所 半導体装置
CN116666310B (zh) * 2023-08-02 2023-10-27 烟台台芯电子科技有限公司 一种igbt封装结构

Family Cites Families (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS63296345A (ja) 1987-05-28 1988-12-02 Canon Inc フイルムキヤリア
JPH1154673A (ja) 1997-07-31 1999-02-26 Nec Kansai Ltd 半導体装置
US6703707B1 (en) * 1999-11-24 2004-03-09 Denso Corporation Semiconductor device having radiation structure
JP3826667B2 (ja) * 2000-04-19 2006-09-27 株式会社デンソー 両面冷却型半導体カ−ドモジュ−ル及びそれを用いた冷媒間接冷却型半導体装置
JP2002158328A (ja) 2000-11-17 2002-05-31 Mitsubishi Electric Corp 電力用半導体装置
JP2003110064A (ja) 2001-07-26 2003-04-11 Denso Corp 半導体装置
JP2004083964A (ja) * 2002-08-26 2004-03-18 Hitachi Ltd 銅系放熱板及びその製造方法
JP2004281977A (ja) * 2003-03-19 2004-10-07 Yazaki Corp 筐体の放熱構造
JP3879688B2 (ja) * 2003-03-26 2007-02-14 株式会社デンソー 半導体装置
JP4595665B2 (ja) 2005-05-13 2010-12-08 富士電機システムズ株式会社 配線基板の製造方法
JP2007251076A (ja) * 2006-03-20 2007-09-27 Hitachi Ltd パワー半導体モジュール
JP5077529B2 (ja) 2006-11-10 2012-11-21 富士電機株式会社 絶縁基板の製造方法、ならびに半導体装置の製造方法
JP2008300455A (ja) * 2007-05-29 2008-12-11 Sumitomo Electric Ind Ltd パワーモジュール
JP4586823B2 (ja) * 2007-06-21 2010-11-24 トヨタ自動車株式会社 成膜方法、伝熱部材、パワーモジュール、車両用インバータ、及び車両
JP5339800B2 (ja) * 2008-07-10 2013-11-13 三菱電機株式会社 半導体装置の製造方法
JP2010062490A (ja) * 2008-09-08 2010-03-18 Denso Corp 半導体装置
US8201326B2 (en) * 2008-12-23 2012-06-19 Infineon Technologies Ag Method of manufacturing a semiconductor device

Also Published As

Publication number Publication date
EP2571050A1 (en) 2013-03-20
JP5316637B2 (ja) 2013-10-16
CN102893389B (zh) 2015-05-20
KR101401764B1 (ko) 2014-05-30
US8815646B2 (en) 2014-08-26
KR20130014567A (ko) 2013-02-07
EP2571050A4 (en) 2017-10-04
WO2011142013A1 (ja) 2011-11-17
CN102893389A (zh) 2013-01-23
US20120228776A1 (en) 2012-09-13

Similar Documents

Publication Publication Date Title
JP5316637B2 (ja) 半導体装置
TWI300619B (en) Electronic device
JPWO2011145176A1 (ja) 半導体装置及びその製造方法
US20030127747A1 (en) Semiconductor device and manufacturing method thereof
JP3988735B2 (ja) 半導体装置及びその製造方法
JP5214936B2 (ja) 半導体装置
JP5638144B2 (ja) 実装構造およびその製造方法
US20190363033A1 (en) Igbt heat dissipation structure
JPWO2011145202A1 (ja) 半導体装置
CN111344840A (zh) 半导体装置以及半导体装置的制造方法
TWI536516B (zh) 具有散熱結構之半導體封裝及其製造方法
CN102324409A (zh) 具有散热结构的半导体封装及其制造方法
WO2013065101A1 (ja) 半導体装置およびその製造方法
JP2023165032A (ja) 半導体装置、その製造方法、及びモジュール
WO2013005555A1 (ja) 金属接合構造とその製造方法
JP6406996B2 (ja) 半導体装置
JP2011061105A (ja) 接続構造、パワーモジュール及びその製造方法
JP2013125952A (ja) 半導体装置
JP2011249599A (ja) 半導体実装基板およびそれを用いた実装構造体
TWI605740B (zh) 基體之接合方法
JP5445167B2 (ja) 半導体装置及びその製造方法
JP2008103382A (ja) 半導体装置及びその製造方法
CN111106084B (zh) 用于引线键合的衬底金属层结构及功率半导体器件
JP5297419B2 (ja) 半導体装置および半導体装置の製造方法
JP3175315U (ja) 金属箔配線による半導体装置

Legal Events

Date Code Title Description
TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20130611

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20130624

R151 Written notification of patent or utility model registration

Ref document number: 5316637

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R151

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313113

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees