JPWO2011115188A1 - 抵抗変化素子とそれを含む半導体装置及びこれらの製造方法 - Google Patents

抵抗変化素子とそれを含む半導体装置及びこれらの製造方法 Download PDF

Info

Publication number
JPWO2011115188A1
JPWO2011115188A1 JP2012505736A JP2012505736A JPWO2011115188A1 JP WO2011115188 A1 JPWO2011115188 A1 JP WO2011115188A1 JP 2012505736 A JP2012505736 A JP 2012505736A JP 2012505736 A JP2012505736 A JP 2012505736A JP WO2011115188 A1 JPWO2011115188 A1 JP WO2011115188A1
Authority
JP
Japan
Prior art keywords
film
conductive layer
electrode
ion conductive
resistance change
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2012505736A
Other languages
English (en)
Other versions
JP5617915B2 (ja
Inventor
宗弘 多田
宗弘 多田
岡本　浩一郎
浩一郎 岡本
阪本　利司
利司 阪本
波田　博光
博光 波田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Publication of JPWO2011115188A1 publication Critical patent/JPWO2011115188A1/ja
Application granted granted Critical
Publication of JP5617915B2 publication Critical patent/JP5617915B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/02—Pretreatment of the material to be coated
    • C23C16/0272—Deposition of sub-layers, e.g. to promote the adhesion of the main coating
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/22—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of inorganic material, other than metallic material
    • C23C16/30—Deposition of compounds, mixtures or solid solutions, e.g. borides, carbides, nitrides
    • C23C16/40—Oxides
    • C23C16/401—Oxides containing silicon
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C23C16/50—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating using electric discharges
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C23C16/50—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating using electric discharges
    • C23C16/515—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating using electric discharges using pulsed discharges
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C23C16/52—Controlling or regulating the coating process
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B63/00—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices
    • H10B63/80—Arrangements comprising multiple bistable or multi-stable switching components of the same type on a plane parallel to the substrate, e.g. cross-point arrays
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K85/00—Organic materials used in the body or electrodes of devices covered by this subclass
    • H10K85/40—Organosilicon compounds, e.g. TIPS pentacene
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/011—Manufacture or treatment of multistable switching devices
    • H10N70/021—Formation of switching materials, e.g. deposition of layers
    • H10N70/023—Formation of switching materials, e.g. deposition of layers by chemical vapor deposition, e.g. MOCVD, ALD
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/821—Device geometry
    • H10N70/826—Device geometry adapted for essentially vertical current flow, e.g. sandwich or pillar type devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/881—Switching materials
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K10/00—Organic devices specially adapted for rectifying, amplifying, oscillating or switching; Organic capacitors or resistors having potential barriers
    • H10K10/50—Bistable switching devices

Landscapes

  • Chemical & Material Sciences (AREA)
  • Engineering & Computer Science (AREA)
  • Materials Engineering (AREA)
  • General Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Mechanical Engineering (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Plasma & Fusion (AREA)
  • Physics & Mathematics (AREA)
  • Inorganic Chemistry (AREA)
  • Manufacturing & Machinery (AREA)
  • Semiconductor Memories (AREA)

Abstract

リーク電流を低く維持したまま、低電圧化を可能にした抵抗変化素子を提供する。第１の電極（１０１）及び第２の電極（１０３）と、該第１の電極及び該第２の電極の間に設けられたイオン伝導層（１０２）と、を含む抵抗変化素子であって、該イオン伝導層は少なくとも酸素及び炭素を含む有機系酸化物を含み、該イオン伝導層中の炭素濃度分布が、該第１の電極に近い側（１０２ａ）の炭素濃度が該第２の電極に近い側（１０２ｂ）の炭素濃度に比べて大きくなるように構成されている。（図１）

Description

［関連出願の記載］
本発明は、日本国特許出願：特願２０１０−０６４６８９号（２０１０年３月１９日出願）の優先権主張に基づくものであり、同出願の全記載内容は引用をもって本書に組み込み記載されているものとする。
本発明は、抵抗変化素子とそれを含む半導体装置及びこれらの製造方法に関する。特に、多層配線層の内部に抵抗変化型不揮発性素子（以下では、「抵抗変化素子」と称する。）を有するメモリ、およびフィールドプログラマブルゲートアレイ（Ｆｉｅｌｄ Ｐｒｏｇｒａｍｍａｂｌｅ Ｇａｔｅ Ａｒｒａｙ；ＦＰＧＡ）を搭載した半導体装置と、抵抗変化素子およびその製造方法とに関する。
シリコンデバイスを含む半導体デバイスは、Ｍｏｏｒｅの法則で知られるスケーリング則の微細化によってデバイスの集積化・低電力化が進められ、「３年で４倍の集積化を図る」というペースで開発が進められてきた。近年、ＭＯＳＦＥＴ（Ｍｅｔａｌ Ｏｘｉｄｅ Ｓｅｍｉｃｏｎｄｕｃｔｏｒ Ｆｉｅｌｄ Ｅｆｆｅｃｔ Ｔｒａｎｓｉｓｔｏｒ）のゲート長は２０ｎｍ以下となり、リソグラフィプロセスの高騰、およびデバイス寸法の物理的限界により、これまでのスケーリング則とは異なるアプローチでのデバイス性能の改善が求められている。
リソグラフィプロセスの高騰には、製造装置価格およびマスクセット価格の高騰が挙げられる。また、デバイス寸法の物理的限界には、動作限界および寸法ばらつき限界が挙げられる。
近年、ゲートアレイとスタンダードセルの中間的な位置づけとしてＦＰＧＡと呼ばれる再書き換え可能なプログラマブルロジックデバイスが開発されている。ＦＰＧＡは、顧客自身がチップの製造後に任意の回路構成を行うことを可能とするものである。ＦＰＧＡは、多層配線層の内部に抵抗変化素子を有し、顧客自身が任意に配線の電気的接続をできるようにしたものである。このようなＦＰＧＡを搭載した半導体装置を用いることで、回路の自由度を向上させることができるようになった。抵抗変化素子としては、遷移金属酸化物を用いたＲｅＲＡＭ（Ｒｅｓｉｓｔａｎｃｅ ＲＡＭ（Ｒａｎｄｏｍ Ａｃｃｅｓｓ Ｍｅｍｏｒｙ）や、イオン伝導体を用いたＮａｎｏＢｒｉｄｇｅ（ＮＥＣ社の登録商標）などがある。イオン伝導体は、イオンが電界などの印加によって自由に動くことのできる固体である。
回路の自由度を向上させる可能性の高い抵抗変化素子として、イオン伝導体中における金属イオン移動と電気化学反応とを利用したスイッチング素子が非特許文献１に開示されている。非特許文献１に開示されたスイッチング素子は、イオン伝導層と、このイオン伝導層の２つの面のそれぞれに接して設けられた第１電極および第２電極との３つ層からなる構成である。このうち、第１電極はイオン伝導層に金属イオンを供給するための役割を果たしている。第２電極からは金属イオンは供給されない。
このスイッチング素子の動作を簡単に説明する。第１の電極を接地して第２電極に負電圧を印加すると、第１電極の金属が金属イオンになってイオン伝導層に溶解する。そして、イオン伝導層中の金属イオンがイオン伝導層中に金属になって析出し、析出した金属により第１電極と第２電極を接続する金属架橋が形成される。金属架橋で第１電極と第２電極が電気的に接続することで、スイッチがオン状態になる。
一方、上記オン状態で第１電極を接地して第２電極に正電圧を印加すると、金属架橋の一部が切れる。これにより、第１電極と第２電極との電気的接続が切れ、スイッチがオフ状態になる。なお、電気的接続が完全に切れる前の段階から第１電極および第２電極間の抵抗が大きくなったり、電極間容量が変化したりするなど電気特性が変化し、最終的に電気的接続が切れる。また、上記オフ状態からオン状態にするには、再び第１の電極を接地して第２電極に負電圧を印加すればよい。
また、非特許文献２では、イオン伝導体を介して２個の電極が配置され、それらの間の導通状態を制御する２端子型のスイッチング素子の場合の構成および動作が開示されている。
このようなスイッチング素子は、ＭＯＳＦＥＴなどの半導体スイッチよりもサイズが小さく、オン抵抗が小さいという特徴を持っている。そのため、プログラマブルロジックデバイスへの適用に有望であると考えられている。また、このスイッチング素子においては、電圧を印加しなくても、導通状態（素子のオンまたはオフ）がそのまま維持されるので、不揮発性のメモリ素子としての応用も考えられる。
例えば、トランジスタなどの選択素子１個とスイッチング素子１個とを含むメモリセルを基本単位として、このメモリセルを縦方向と横方向にそれぞれ複数配列する。このように配列することで、ワード線およびビット線で複数のメモリセルの中から任意のメモリセルを選択することが可能となる。そして、選択したメモリセルのスイッチング素子の導通状態をセンスし、スイッチング素子のオンまたはオフの状態から情報「１」または「０」のいずれの情報が格納されているかを読み取ることが可能な不揮発性メモリを実現できる。
また、特許文献１〜３においてもナノチャンネルのスイッチング素子やメモリ素子が開示されている。
再特ＷＯ２００７／１１４０９９号公報 特開２００６−２２２４２８号公報 特開２００６−２６１６７７号公報
Ｓｈｕｎｉｃｈｉ Ｋａｅｒｉｙａｍａ ｅｔ ａｌ．，"Ａ Ｎｏｎｖｏｌａｔｉｌｅ Ｐｒｏｇｒａｍｍａｂｌｅ Ｓｏｌｉｄ−Ｅｌｅｃｔｒｏｌｙｔｅ Ｎａｎｏｍｅｔｅｒ Ｓｗｉｔｃｈ"，ＩＥＥＥ Ｊｏｕｒｎａｌ ｏｆ Ｓｏｌｉｄ−Ｓｔａｔｅ Ｃｉｒｃｕｉｔｓ，Ｖｏｌ．４０，Ｎｏ．１，ｐｐ．１６８−１７６，Ｊａｎｕａｒｙ ２００５． Ｍ．Ｔａｄａ，Ｔ．Ｓａｋａｍｏｔｏ，Ｙ．Ｔｓｕｊｉ，Ｎ．Ｂａｎｎｏ，Ｙ．Ｓａｉｔｏ，Ｙ．Ｙａｂｅ，Ｓ．Ｉｓｈｉｄａ，Ｍ．Ｔｅｒａｉ，Ｓ．Ｋｏｔｓｕｊｉ，Ｎ．Ｉｇｕｃｈｉ，Ｍ．Ａｏｎｏ，Ｈ．Ｈａｄａ，ａｎｄ Ｎ．Ｋａｓａｉ，"Ｈｉｇｈｌｙ Ｓｃａｌａｂｌｅ Ｎｏｎｖｏｌａｔｉｌｅ ＴｉＯｘ／ＴａＳｉＯｙ Ｓｏｌｉｄ−ｅｌｅｃｔｒｏｌｙｔｅ Ｃｒｏｓｓｂａｒ Ｓｗｉｔｃｈ Ｉｎｔｅｇｒａｔｅｄ ｉｎ Ｌｏｃａｌ Ｉｎｔｅｒｃｏｎｎｅｃｔ ｆｏｒ Ｌｏｗ Ｐｏｗｅｒ Ｒｅｃｏｎｆｉｇｕｒａｂｌｅ Ｌｏｇｉｃ"，ＩＥＥＥ Ｉｎｔｅｒｎａｔｉｏｎａｌ Ｅｌｅｃｔｒｏｎ Ｄｅｖｉｃｅｓ Ｍｅｅｔｉｎｇ，（２００９，Ｂａｌｔｉｍｏｒｅ，ＵＳＡ），ｐｐ．９４３−９４６，（２００９）．
なお、上記特許文献１〜３及び非特許文献１及び２の全開示内容はその引用をもって本書に繰込み記載する。
以下の分析は、本発明によって与えられたものである。
ところで、抵抗変化素子として、銅とイオン伝導層を用いた素子（例えば、ＮａｎｏＢｒｉｄｇｅ（登録商標））を用いる場合には、イオン伝導層材料がスイッチング特性に大きな影響を及ぼすことがわかっている。イオン伝導層として、Ｔａ２Ｏ５や、ＴａＳｉＯなどの酸化物を用いることで、スイッチング電圧を１Ｖ以上にすることができ、ロジック製品へ混載することができるようになってきている。
しかしながら、従来のイオン伝導層では、膜密度が一定であったため、素子を低抵抗状態から高抵抗状態に切り替える際、イオン伝導層内部を貫通して形成されたイオン架橋の回収が不十分であり、リーク電流が生じる。
また、従来のイオン伝導層はＰＶＤ（Physical Vapor Deposition）法かプラズマＣＶＤ（Chemical Vapor Deposition）法によって形成することができる。ＰＶＤ法では、酸化物のスパッタリングにより下部Ｃｕ電極が酸化される。プラズマＣＶＤ法では、シャワーヘッドに一定のＲＦ電力を印加するため、プラズマ着火時に原料から分解される酸素プラズマによって下部Ｃｕ電極が酸化され、ＣｕＯが形成される。そして、ＣｕＯ中のＣｕがプロセス中の熱履歴によってイオン伝導層内へ熱拡散することによって、リーク電流が増加する。
本発明は上述したような技術が有する問題点を解決するためになされたものであり、低電圧動作を維持したまま、リーク電流の低減を可能にした抵抗変化素子、半導体装置、および抵抗変化素子の形成方法を提供することを目的とする。
第１の視点において、本発明に係る抵抗変化素子は、第１の電極及び第２の電極と、該第１の電極及び該第２の電極の間に設けられたイオン伝導層と、を含む抵抗変化素子であって、該イオン伝導層は少なくとも酸素及び炭素を含む有機系酸化物を含み、該イオン伝導層中の炭素濃度分布が、該第１の電極に近い側の炭素濃度が該第２の電極に近い側の炭素濃度に比べて大きくなるように構成されていることを特徴とする。
第２の視点において、本発明に係る半導体装置は、上記抵抗変化素子を含むことを特徴とする。
第３の視点において、本発明に係る抵抗変化素子の製造方法は、第１の電極、有機系酸化物を含むイオン伝導層及び第２の電極をこの順で積層した構造を含む抵抗変化素子の製造方法であって、有機系酸化物を含むイオン伝導層を形成するための、少なくともシリコン、炭素及び酸素からなる骨格を有する有機シリカ化合物の蒸気と希釈用不活性ガスを用いたプラズマＣＶＤ工程を含み、該プラズマＣＶＤ工程は、プラズマの着火時から連続的あるいは段階的に、プラズマ励起用高周波電力又は供給する該有機シリカ化合物蒸気の分圧を変化させる工程、を含むことを特徴とする。
イオン伝導層の下部電極に近い側が炭素濃度の増加によって低密度化されていることにより、イオン伝導度が速くなり、抵抗変化素子をＯＮ状態からＯＦＦ状態へ遷移させる際、金属架橋の回収が容易になり、リーク電流を低減することができる。
また、下部電極の酸化が抑制されている構造によって、ＣＶＤプラズマ時の電極の金属酸化物形成に起因するリーク電流を低減することができる。
本発明に係る抵抗変化素子の基本構造例の断面概略図である。 本発明に係る抵抗変化素子のイオン伝導層を製造する装置の一構成例である。 本発明に係る抵抗変化素子のイオン伝導層を形成する際の、（ａ）は従来技術の高周波電力印加パターン、及び（ｂ）〜（ｅ）は本発明に係る高周波電力印加パターン例である。 （ａ）本発明に係る抵抗変化素子の一実施形態を示す断面概略図である。（ｂ）本発明に係る抵抗変化素子の他の実施形態を示す断面概略図である。 図４（ａ）に示す抵抗変化素子の製造方法を示す断面概略図である。 （ａ）本発明に係る抵抗変化素子を組み込んだデバイスの一実施形態を示す断面概略図である。（ｂ）本発明に係る抵抗変化素子を組み込んだデバイスの他の実施形態を示す断面概略図である。 （ａ）図６（ａ）に示すデバイスの抵抗変化素子部分を拡大した断面概略図である。（ｂ）図６（ｂ）に示すデバイスの抵抗変化素子部分を拡大した断面概略図である。 図６（ｂ）に示すデバイスの製造方法を示す断面概略図である。 図６（ｂ）に示すデバイスの製造方法を示す断面概略図である。 図６（ｂ）に示すデバイスの製造方法を示す断面概略図である。 図６（ｂ）に示すデバイスの製造方法を示す断面概略図である。
第１の視点において、前記イオン伝導層中の前記炭素濃度分布が、前記第１の電極側から前記第２の電極側に向かって連続的又は段階的に減少するように構成されていることが好ましい。
前記イオン伝導層は、前記酸素および前記炭素の他に少なくともシリコンを元素として含む膜であることが好ましい。
前記イ
オン伝導層は、６員環または８員環からなるシロキサン構造を主骨格として持つ有機物を含む膜であることが好ましい。
前記有機物は、少なくとも不飽和炭化水素基をさらに含むことが好ましい。
前記イオン伝導層が多孔質膜であることが好ましい。
前記イオン伝導層は、比誘電率が２．５以上３．５以下であることが好ましい。
前記第１の電極の材料が銅であることが好ましい。
前記イオン伝導層と前記第１の電極である銅との間に酸化チタン膜を有し、かつ、該イオン伝導層はチタンを含むことが好ましい。
前記第２の電極の材料がルテニウムであることが好ましい。
第３の視点において、前記有機シリカ化合物は、シリコン、炭素及び酸素からなる骨格を有する環状有機シリカ化合物であることが好ましい。
前記有機シリカ化合物は、シリコン、炭素及び酸素からなる骨格を有し、側鎖に少なくとも一つの不飽和炭化水素基が結合された環状有機シリカ化合物であることが好ましい。
前記有機シリカ化合物は、以下に示す化学式［化１］及び［化２］のいずれかの構造であり、かつ、Ｒ１およびＲ２のそれぞれが、水素、メチル基、エチル基、プロピル基、イソプロピル基、およびビニル基のうちいずれかであることが好ましい。
Figure 2011115188
Figure 2011115188
前記有機シリカ化合物は、以下に示す化学式［化３］〜［化７］のいずれかの構造であることが好ましい。
Figure 2011115188
Figure 2011115188
Figure 2011115188
Figure 2011115188
Figure 2011115188
前記有機シリカ化合物は、以下に示す化学式［化８］、［化９］又は［化１０］のいずれかの構造であることが好ましい。
Figure 2011115188
Figure 2011115188
Figure 2011115188
前記イオン伝導層を形成する工程の前に、第１の電極の上にバルブメタル膜を形成する工程を含み、該イオン伝導層を形成する工程において、同時に該バルブメタル膜に含まれる金属を酸化する工程を含む、ことが好ましい。
前記第１の電極の材料が銅であり、前記バルブメタル膜の材料がチタンであり、前記第２の電極の材料がルテニウムであることが好ましい。
以下にさらに詳細に本発明に係る抵抗変化素子及びそれを用いた半導体装置とそれらの製造方法について、いくつかの実施形態を説明する。本発明の一実施形態における抵抗変化素子は、第１の電極と、少なくとも酸素および炭素を含む絶縁膜（イオン伝導層）と、第２の電極とがこの順に積層された構造を有するものである。
本発明者らは、イオン伝導層内部へ金属架橋を形成するための電圧と、イオン伝導層材料に関して鋭意検討を行った結果、イオン伝導層の膜密度が低いほど初期架橋形成のためのフォーミング電圧を低下できるという知見を得た。
これに基づき、本発明の一実施形態の抵抗変化素子において、少なくとも酸素および炭素を含む絶縁膜をイオン伝導層として用いることで、イオン伝導層内部に形成される金属イオンによる架橋の形成が容易になり、フォーミング電圧を低減できることを発見した。
イオン伝導層となる絶縁膜の密度を下げる手法として、ＳｉＯを骨格とした膜を形成する場合には、膜に炭素（Ｃ）を混入させることが有効である。膜内の結合状態として、メチル基もしくはエチル基などのアルキル基、または、ビニル基などを含むアルカン鎖などを含む化合物を膜内に導入することで、絶縁膜の密度を下げることを実現できる。
このようなＳｉＯＣを主成分とするイオン伝導層の形成方法において、有機シロキサン原料を用いたプラズマＣＶＤ（Ｃｈｅｍｉｃａｌ Ｖａｐｏｒ Ｄｅｐｏｓｉｔｉｏｎ）法を用いることができるが、プラズマ中で分解された原料から発生する酸素イオンによって、下部電極（第１の電極）の銅が酸化する課題が生じていた。本発明者らは、プラズマ励起工程のＲＦ電力を低く設定し、プラズマを維持する工程において連続的に、あるいは段階的にＲＦ電力を増加させることで、酸化が抑制できることをつきとめた。
また、本発明者らは、本実施形態によるイオン伝導層層内における炭素濃度に勾配を形成することで、リセット時の抵抗を大きくできることをつきとめた。これは、銅（下部電極）側のイオン伝導層の炭素濃度を多くすることで、イオン伝導率を増加させ、リセット時の架橋の回収を容易にすることでイオン伝導層内への銅残留物を減少させ、結果として、素子のリーク電流を低減することができたためである。
一方、バルブメタルの酸化膜（例えば、酸化チタン膜）を銅電極上に形成してもよい。この場合、バルブメタルの酸化膜によって下層の銅の酸化をさらに抑制できる。これは、酸化物の標準自由エネルギーが、銅に比べて、チタン（Ｔｉ）またはアルミニウム（Ａｌ）等のバルブメタルの方が負に大きいため、バルブメタルがイオン伝導層形成中に発生する酸素を吸収する役割、すなわち、バルブメタルとなる役割を果たし、バルブメタル酸化膜を形成するためである。
バルブメタルは、銅の酸化を防ぐための金属であり、ＴｉおよびＡｌの他に、タンタル、ニオブ、ハフニウム、ジルコニウム、亜鉛、タングステン、ビスマス、アンチモンなどがある。ここでは、銅の酸化を防ぐための金属としてバルブメタルを用いているが、銅以外の金属の酸化を防ぐ目的に使用してもよい。
本発明によるイオン伝導層の構造をバルブメタルの酸化物上に形成することで、バルブメタルとイオン伝導層の炭素濃度が高くなることで、バルブメタルの酸化を軽減することができ、ひいてはバルブメタルの膜厚を薄くすることができるようになる。
また、バルブメタルの一部が後工程のプロセスの熱履歴によって、イオン伝導層内部へ熱拡散するが、拡散したバルブメタルは、金属架橋形成時に銅との合金を形成し、金属架橋の安定性を改善する効果がある。銅側のイオン伝導層は、炭素量とバルブメタル量が多く、対向電極側は少ない構造とすることで、金属架橋の安定性と、スイッチング動作の安定性を両立することができるようになる。
また、イオン伝導層として多孔質膜を用いることが好ましい。本発明を実現するための実験過程で、多孔質膜を形成する際、シリコンおよび酸素を骨格とした６員環シロキサン構造または８員環状シロキサン構造が膜内に含まれていると、環の内部を利用することで銅の出入りが容易となり、抵抗変化素子としてのオン／オフ動作が容易となることもつきとめた。
また、側鎖に少なくとも一つの不飽和炭化水素基が結合された環状有機シリカ化合物を用いて多孔質膜を形成してもよい。この場合、原料の分解反応を抑制したまま、絶縁膜を成長させることができる。そのため、例えば、銅電極上に多孔質膜を形成する際、銅の酸化を抑制しつつ多孔質膜を形成することができる。さらに、原料の環状シロキサン骨格を維持したまま絶縁膜を形成することができるため、前述のシリコンおよび酸素を骨格とした６員環シロキサン構造または８員環状シロキサン構造を含む絶縁膜を好適に得ることができ、炭素を多孔質膜に残しやすくなる。
さらに、シリコンおよび酸素を骨格とし、側鎖に少なくとも一つの不飽和炭化水素基が結合された環状有機シリカ化合物の蒸気と不活性ガス蒸気の混合ガスを第１電極上へ供給するプラズマＣＶＤ法を用いることで、第１電極上に多孔質膜を形成することができる。
以下に、本発明の実施形態を詳しく説明する。
（第１の実施形態）イオン伝導層形成方法
本発明の実施形態に係る半導体装置（抵抗変化素子）について図面を用いて説明する。図１は、本実施形態の半導体装置の一構成例を模式的に示した断面図である。
図１に示すように、本実施形態の半導体装置は、第１の電極１０１と、多孔質膜１０２と、第２の電極１０３とを有する。第１の電極１０１の上に多孔質膜１０２と第２の電極１０３が順に形成されている。第１の電極１０１は、銅を主成分とする金属からなる構成である。多孔質膜１０２には、シリコン（Ｓｉ）、酸素（Ｏ）および炭素（Ｃ）の元素が材料として含まれている。
本実施形態における半導体装置の第１の電極１０１と第２の電極１０３について説明する。第１の電極１０１は銅を含む金属である。第１の電極１０１はイオン伝導層に銅イオンを供給するための役割を果たしている。銅の中に不純物としてＡｌ、Ｔｉ、スズ（Ｓｎ）などの金属が含まれていてもよい。第２の電極１０３の材料は、Ｒｕまたは白金（Ｐｔ）であることが好ましい。
次に、本実施形態における半導体装置のイオン伝導層について説明する。本実施形態では、多孔質膜１０２がイオン伝導層の役目を果たす。また、イオン伝導層は、少なくともＳｉ、Ｏ、Ｃを主成分とすることが好ましい。ＳｉおよびＯからなる環状シロキサン構造を有することで、膜中のイオンの伝導が容易になる。さらに、イオン伝導層は、Ｓｉ、ＯおよびＣの元素からなる膜であることが好ましい。その理由の１つとして、イオン伝導層となる絶縁膜がＣを含むことで、イオン伝導層の比誘電率を小さくできるということが挙げられる。これにより、金属架橋形成のための電圧依存性のグラフが急峻となるため、動作電圧域でのディスターブ特性を向上させることができる。
また、イオン伝導層は、比誘電率が２．５以上３．５以下であることが好ましい。一般的にＳｉＯＣを骨格とした絶縁膜の場合に、絶縁膜の比誘電率が３．５より大きくなると膜密度が高くなり、イオン伝導層として好ましくない。一方、絶縁膜の比誘電率を２．５以下に維持しようとすると、吸水率が増加し、リーク電流が増えてしまう。
また、イオン伝導層は、多孔質膜中のＣ／Ｓｉ組成比が０．４〜３．５であることが好ましく、多孔質膜中のＯ／Ｓｉ組成比が０．５〜１．５であることが好ましい。
本実施形態におけるイオン伝導層は、イオン伝導層は第１のイオン伝導層１０２ａ及び第２のイオン伝導層１０２ｂの２層の構造からなり、第１のイオン伝導層１０２ａは、第２のイオン伝導層１０２ｂよりも、膜内炭素濃度が高いことが特徴である。
ここでは、２層構造を好適な実施形態として示したが、銅と接するイオン伝導層の炭素濃度が他部よりも多ければ、３層以上の構造であっても、また炭素濃度が段階的に変化していても、連続的に変化していても良い。
本実施形態の半導体装置は、イオン伝導体中における金属イオン移動と電気化学反応とを利用した抵抗変化素子である。第１の電極はイオン伝導層に銅イオンを供給するための役割を果たしている。抵抗変化素子は、電圧の印加、あるいは電流を流すことでＯＮ／ＯＦＦの制御を行う。具体的には、抵抗変化素子は、第１の電極からイオン伝導層中への銅の電界拡散を利用してＯＮ／ＯＦＦの制御を行う。
次に、イオン伝導層として用いられるＳｉＯＣ膜の形成方法を説明する。ＳｉＯＣ膜の形成方法は、少なくともシリコンおよび酸素を骨格とした有機シリカ化合物の蒸気を不活性ガスで希釈した蒸気を用いて、ＳｉＯＣ膜を第１の電極上に形成する工程を有する。
有機シリカ化合物は、シリコンおよび酸素を骨格とし、側鎖に少なくとも一つの不飽和炭化水素基が結合された環状有機シリカ化合物であることが好ましい。
具体的には、有機シリカ化合物は下記の化学式１または化学式２に示す構造であり、Ｒ１およびＲ２のそれぞれは、水素、メチル基、エチル基、プロピル基、イソプロピル基およびビニル基のうちいずれかであることが好ましい。
Figure 2011115188
Figure 2011115188
例えば、下記の化学式３のように、化学式１において、Ｒ１がメチル基であり、Ｒ２がビニル基である有機シリカ化合物でもよい。
Figure 2011115188
化学式４は、化学式１において、Ｒ１がエチル基であり、Ｒ２がビニル基である有機シリカ化合物の構造を示す。
Figure 2011115188
化学式５は、化学式１において、Ｒ１がイソプロピル基であり、Ｒ２がビニル基である有機シリカ化合物の構造を示す。
Figure 2011115188
化学式６は、化学式１において、Ｒ１がメチル基であり、Ｒ２が水素である有機シリカ化合物の構造を示す。
Figure 2011115188
化学式７は、化学式１において、Ｒ１がメチル基であり、Ｒ２がイソプロピル基である有機シリカ化合物の構造を示す。
Figure 2011115188
化学式８は、化学式２において、Ｒ１がメチル基であり、Ｒ２がビニル基である有機シリカ化合物の構造を示す。
Figure 2011115188
化学式９は、化学式２において、Ｒ１がメチル基であり、Ｒ２が水素である有機シリカ化合物の構造を示す。
Figure 2011115188
化学式１０は、化学式２において、Ｒ１がビニル基であり、Ｒ２が水素である有機シリカ化合物の構造を示す。
Figure 2011115188
化学式１はＳｉとＯの数が合わせて６なので６員環である。化学式３から化学式７のそれぞれも６員環である。これに対して、化学式２はＳｉとＯの数が合わせて８なので８員環である。化学式８から化学式１０のそれぞれも８員環である。化学式１から化学式１０のうち、いずれのものを原料にしても、形成された絶縁膜のＯ／Ｓｉ組成比は、約１であり、０．５〜１．５の範囲にある。
本実施形態では、化学式１または化学式２のＲ１またはＲ２がプロピル基である有機シリカ化合物について具体例を示していないが、化学式１から化学式９を原料とした場合の実験結果から、Ｒ１またはＲ２がプロピル基の場合も、本実施形態の多孔質膜を形成するための原料として使用することが可能であると予測できる。
次に、本実施形態における多孔質膜の形成方法を詳しく説明する。ここでは、有機シロキサン原料と不活性キャリアガスとを用いて多孔質膜を形成する場合で説明する。
（装置）
図２は、本実施形態の方法に基づいて多孔質膜を形成する際に使用するプラズマＣＶＤ装置の一構成例を示すブロック図である。
図２に示すように、プラズマＣＶＤ装置は、反応室２１０、ガス供給部２２０、真空ポンプ２３０、および高周波（Ｒａｄｉｏ Ｆｒｅｑｕｅｎｃｙ；ＲＦ）電源２４０を有する構成である。ガス供給部２２０はガス供給管２２２を介して反応室２１０と接続されている。真空ポンプ２３０は、ガス排出管２３６を介して反応室２１０と接続されている。ガス排出管２３６には、バルブ２３２および冷却トラップ２３４が設けられている。そして、高周波電源２４０は、高周波ケーブル２４４を介して反応室２１０と接続されている。高周波ケーブル２４４には、マッチングボックス２４２が設けられている。
反応室２１０内には、基板加熱部２０３およびシャワーヘッド２０５が設けられ、これらは互いに対向した状態で配置されている。基板加熱部２０３にはアース線２０７が接続されている。また、基板加熱部２０３にはヒータ（不図示）が設けられている。基板加熱部２０３は、半導体基板等の被成膜部材２０１を保持し、被成膜部材２０１を加熱する。シャワーヘッド２０５は、ガス供給管２２２が接続され、ガス供給管２２２を介して供給されるガスを被成膜部材２０１に噴射するガス噴出部として機能する。また、シャワーヘッド２０５には高周波ケーブル２４４が接続されている。
ガス供給部２２０からガス供給管２２２を介してシャワーヘッド２０５に原料ガス等を供給すると共に、高周波電源２４０で作り出された高周波電力を高周波ケーブル２４４の途中に配置されたマッチングンボックス２４２により所定の周波数にしてシャワーヘッド２０５に供給することにより、基板加熱部２０３とシャワーヘッド２０５との間の空間のガスがプラズマ化される。
ガス供給部２２０には、使用する環状有機シロキサン原料ガスの種類数に対応する数の原料供給タンクと、添加ガス用のガス供給タンク（以下では、単に「ガス供給タンク」と称する）とが設けられている。また、ガス供給部２２０は、各タンクから供給されたガスを混合する混合器２１９を有する。図２は、ガス供給部２２０に、１つの環状有機シロキサン原料が充填された原料供給タンク２１１と、添加ガス用のガス供給タンク２１５とが設けられている場合を示している。なお、添加ガスはなくてもよい。
ガス供給管２２２の一端は混合器２１９に接続されている。原料供給タンク２１１は配管２１２を介して混合器２１９と接続され、ガス供給タンク２１５は配管２１６を介して混合器２１９と接続されている。
配管２１２には、原料供給タンク２１１と混合器２１９との間に流量制御部２５３および気化器２６０が設けられている。流量制御部２５３は、２つのバルブ２５１ａ、２５１ｂと、これらのバルブの間に設けられた流量制御器２５２とを有する。気化器２６０には、キャリアガスとして不活性ガスが供給される。ここでは、不活性ガスとしてヘリウム（Ｈｅ）ガスが気化器２６０に供給される。気化器２６０は、原料供給タンク２１１から供給される液状原料を気化し、キャリアガスとともに原料ガスを混合器２１９に供給する。
配管２１６には、ガス供給タンク２１５と混合器２１９との間に流量制御部２５７が設けられている。流量制御部２５７は、２つのバルブ２５５ａ、２５５ｂと、これらのバルブの間に設けられた流量制御器２５６とを有する。
なお、図２に示すように、ガス供給管２２２の途中にクリーニングガス供給管２２８が接続されている。クリーニングガス供給管２２８には、流量制御部２２４とバルブ２２６が設けられている。また、ガス排出管２３６におけるバルブ２３２および冷却トラップ２３４の間から廃液配管２３８が分岐して設けられている。
また、各ガスが移送過程で液化するのを防止するために、配管２１２、２１６のそれぞれの周囲およびガス供給管２２２の周囲にヒータ（不図示）を設け、配管２１２、２１６、およびガス供給管２２２をヒータ（不図示）で加温するのが好ましい。これと同様な理由で、反応室２１０に供給されたガスの分子が励起される前に液化するのを防止するために、反応室２１０の周囲にもヒータ（不図示）を設け、反応室２１０を加温するのが好ましい。
（多孔質膜の形成）
次に、上記構成のプラズマＣＶＤ装置５０を用いた、多孔質膜（イオン伝導層）の形成方法の手順を説明する。
基板加熱部２０３上に被成膜部材２０１を配置した後、真空ポンプ２３０を動作させ、バルブ２３２を開いて反応室２１０を減圧し、反応室２１０内の初期真空度を数Ｔｏｒｒにする。反応室２１０から排出されたガス中の水分は、冷却トラップ２３４により除去される。基板加熱部２０３は、被成膜部材２０１を加熱し、被成膜部材２０１の表面温度が所定の温度範囲になるようにする。なお、１Ｔｏｒｒ＝約１３３Ｐａである。以下では、圧力の単位として、部分的にＴｏｒｒを用いるものとする。
続いて、原料ガス（ここでは、有機シロキサンの気体）、キャリアガスおよび添加ガスを混合させたガスを混合器２１９からガス供給管２２２を介して反応室２１０に供給すると共に、高周波電源２４０およびマッチングボックス２４２を動作させて所定周波数の高周波電力を反応室２１０に供給する。
反応室２１０に材料ガスを供給する際、流量制御部２５３で有機シロキサンガスの流量を制御し、流量制御部２５７でキャリアガスの流量を制御することにより、混合器２１９で所定の組成の混合ガスが生成され、生成された混合ガスが反応室２１０に供給される。反応室２１０での原料ガスの分圧は０．１〜３Ｔｏｒｒ程度の範囲で維持されることが好ましい。また、真空ポンプ２３０の動作を制御することで、多孔質膜形成時の反応室２１０の雰囲気圧力を１〜６Ｔｏｒｒ程度の範囲に維持することが好ましい。このとき、比誘電率の低い絶縁膜を得るためには、少なくとも原料ガスの分圧を０．３Ｔｏｒｒ以下とすることが好ましい。
また、基板加熱部２０３の加熱により、被成膜部材２０１の表面温度は、１００〜４００℃の範囲で維持されることが好ましく、２００〜３５０℃の範囲がより好ましい。
このような処理条件の下で、原料ガスである有機シロキサン原料の分子がプラズマによって励起され、活性化された状態の分子が被成膜部材２０１の表面に到達し、そこで多孔質膜が形成される。原料ガスの分子が不飽和結合を有する基を備えていると、プラズマにより励起されて活性化した分子が被成膜部材２０１の表面に到達すると、分子は基板加熱部２０３から更に熱エネルギーを受け取り、その基にある不飽和結合が開環し、分子間で熱重合反応が進行して、多孔質膜が形成される。
絶縁膜としてシリコン酸化膜を形成する場合には、通常、酸化ガスが用いられるが、本実施形態では、銅のように酸化されやすい金属が図１に示した第１の電極１０１の材料に用いられているため、絶縁膜として多孔質膜を形成する際に、添加ガスおよびキャリアガスのいずれにも酸化ガスを用いないようにすることで、その金属の酸化を防止することができる。
なお、図２では、原料供給タンク２１１が１つの場合で説明したが、複数の原料供給タンクを設け、複数の種類の原料ガスを用いて多孔質膜を形成してもよい。複数の種類の原料ガスを使用して多孔質膜を形成する場合、例えば、６員環のシロキサン構造の原料ガスと８員環のシロキサン構造の原料ガスの流量比を変えることで、多孔質膜のイオン伝導率の値を所望の値に調整することが可能である。使用する原料ガスは２種類に限らず、３種類以上であってもよい。
また、基板加熱部２０３、真空ポンプ２３０、流量制御部２５３、２５７、高周波電源２４０、マッチングボックス２４２およびバルブ２２６、２３６に対する、上記多孔質膜の形成方法の手順による動作指示内容を記述したプログラムを準備し、そのプログラムにしたがってマイクロコンピュータに処理を実行させることで、プラズマＣＶＤ装置を制御して多孔質膜を形成してもよい。
（炭素濃度の調整）
次に、銅電極上にイオン伝導層を形成する際に、銅電極側からイオン伝導層に含まれる炭素濃度を連続的、あるいは段階的に減少させる方法を説明する。
環状有機シロキサンとして化学式（４）に示される構造の原料を用い、不活性キャリアガスとしてＨｅを用いた。基板温度は３５０℃、Ｈｅ流量は１０００ｓｃｃｍ（標準cm３/min）、原料流量は６５ｓｃｃｍとした。このような条件下において、発明者らは、膜内炭素濃度はＲＦ電力量に依存して小さくなることを見出した。すなわち、ＲＦ電力が大きいほど、原料の分解がプラズマ中で進むことがわかる。この現象を利用して、ＲＦ電力を変化させることで、得られるイオン伝導層内の炭素濃度の制御を行うことができるようになる。
図３に成膜工程における、ＲＦ電力の変化パターン例を示す。図３（ａ）は従来技術における一般的なＲＦ電力の印加手法であり、最初から最後までＲＦ印加電力は一定である。図３（ｂ）〜（ｅ）に本発明によるＲＦ電力の印加手法を示す。
反応室の圧力が所望の圧力に安定化したところで、シャワーヘッドにＲＦ電力を印加し、プラズマを励起させる（この工程を“プラズマを励起させる工程”もしくは“プラズマを発生する工程”と呼ぶ。）。
続いて、シャワーヘッドに印加するＲＦ電力を高電圧へ変化させ、所望の絶縁膜の膜厚に応じてプラズマを維持する（この工程を“プラズマを維持する工程”と呼ぶ。）。このとき、シャワーヘッドに印加するＲＦ電力は、前記プラズマを励起させる工程よりも大きいことが好ましい。ＲＦ電力を大きくすることで、より原料構造の破壊を促進し、炭素濃度を減少させることができるようになる。
続いて、ＲＦ電力の印加を停止する（このプラズマ停止に向けた工程を“プラズマを終了する工程”と呼ぶ。）。このとき、印加させるＲＦ電力は、前記プラズマを維持する工程におけるＲＦ電力よりも大きいことが好ましい。ＲＦ電力を大きくすることで、さらに炭素濃度を減少させることができる。
本発明に係るＲＦ電力印加パターン例を図３（ｂ）〜図３（ｅ）に示す。例えば図３（ｂ）では、プラズマを発生する工程では低い電力値とし、プラズマを維持する工程〜終了する工程では高い電力値としている。図３（ｃ）では、プラズマを発生する工程において電力を低い値から連続的に増加させ、その後プラズマを終了する工程まで高い電力値を保っている。図３（ｄ）では、プラズマを発生する工程からプラズマを終了する工程まで、電力を低い値から連続的に増加させている。図３（ｅ）では、プラズマを発生する工程では低い電力値とし、プラズマを維持する工程で高い電力値とし、プラズマを終了する工程ではさらに高い電力値としている。
ここで、イオン伝導層を形成する際に、イオン伝導層の表面の炭素を減少させる別の方法について説明する。
例えば上述した方法で炭素濃度の変化がないイオン伝導層を形成（ＲＦ電力値を変化させないでプラズマＣＶＤ処理する）した後、反応室内の排気を行い、有機シロキサン原料が反応室内に残存しない状態で、不活性キャリアガスとしてＨｅを１０００ｓｃｃｍ供給する。反応室の圧力が所望の圧力に安定化したところで、シャワーヘッドにＲＦ電力を印加し、プラズマを励起させる。このプラズマによるＨｅイオンのボンバードメントによってイオン伝導層の上部表面に近い部分の炭素が除去され、炭素濃度が小さい領域が形成される（図４（ｂ）参照）。
本実施の形態によるイオン伝導層の形成方法を用いることで、第１の電極および第２の電極と、前記第１の電極および前記第２の電極の間に設けられた、少なくとも酸素および炭素を含むイオン伝導層と、を有する抵抗変化素子において、第一の電極に側からイオン伝導層内の炭素濃度が連続的、あるは段階的に減少している抵抗変化素子を形成することができるようになる。
第１電極（本実施形態では銅電極）側のイオン伝導層の炭素濃度はできるだけ高いことが好ましく、第２電極側のイオン伝導層の炭素濃度はできるだけ低いことが好ましい。本実施形態によれば、銅電極側のイオン伝導層の組成は、Ｓｉ：Ｏ：Ｃ＝１：１：３．６、第２電極側のイオン伝導層の組成は、Ｓｉ：Ｏ：Ｃ：＝１：１：２．５とすることができる。
このように第一の電極に側からイオン伝導層内の炭素濃度が連続的、あるは段階的に減少していると、素子の低抵抗状態（ＯＮ状態）から高抵抗状態（ＯＦＦ状態）に切り替える際、イオン伝導層内部を貫通して形成された銅イオンの析出による架橋が、第一の電極側のイオン伝導層で分断することで、高炭素濃度のイオン伝導層内部の銅の架橋が優先して回収される。これにより、低炭素濃度のイオン伝導層内部に電界が印加され、イオン伝導層内部の銅イオンの回収を容易にすることができるようになる。したがって抵抗変化素子のスイッチング特性を向上させることができる。
（第２の実施形態）抵抗変化素子構造
本実施形態の抵抗変化素子の構成を説明する。図４（ａ）、（ｂ）は本実施形態の抵抗変化素子の一構成例を示す断面図である。
図４（ａ）に示す実施形態の抵抗変化素子は、第１の電極１１０、酸化チタン膜１１２、イオン伝導層１１３および第２の電極１１４を有する。第１の電極１１０の上に酸化チタン膜１１２、イオン伝導層１１３および第２の電極１１４が順に形成されている。
図４（ｂ）は、さらに別の実施形態に係る抵抗変化素子構造の断面図である。この実施形態では、酸化チタン膜が第１の電極上に形成されていない。また、イオン伝導層１１３の形成は、まず炭素濃度が均一のイオン伝導層１１３ａを形成し、その後に上部表面を炭素を含まない雰囲気でプラズマ処理することにより、炭素濃度の小さい領域１１３ｂを形成することにより行う。最後に第２の電極１１４を形成する。
次に、図４（ａ）に示す抵抗変化素子の製造方法の実施形態について、図５を参照にして詳細に説明する。なお、本発明は以下の実施形態に限定されるものではない。
まず、銅を主成分とする金属からなる第１の電極１１０上にチタン膜１１２ａを形成する（図５（ａ））。次に、チタン膜１１２ａの上にイオン伝導層１１３を形成すると同時に、チタン膜１１２ａを酸化して酸化チタン膜１１２にする（図５（ｂ））。その後、イオン伝導層１１３上に第２の電極１１４を形成する（図５（ｃ））。
本実施形態により製造される抵抗変化素子は、上部電極となる第２の電極１１４と下部電極となる第１の電極１１０との間に、イオン伝導層１１３（及び場合により酸化チタン膜１１２）が介在する。また、抵抗変化素子は、第１の電極１１０、（場合により酸化チタン膜１１２、）イオン伝導層１１３および第２の電極１１４が順に積層された積層構造である。第１の電極１１０は銅を含む金属膜であり、イオン伝導層１１３はＳｉ、Ｃ、Ｏを主成分とする多孔質膜である。
本実施形態におけるイオン伝導層１１３は、図１と同様の２層構造（１１３ａ、１１３ｂ）からなり、イオン伝導層１１３ａは、イオン伝導層１１３ｂよりも、膜内炭素濃度が多いことが特徴である。また本実施形態では２層構造を好適な実施形態として示したが、銅（第１の電極）と接するイオン伝導層の炭素濃度が他部よりも多ければ、３層以上の構造であっても、また炭素濃度が段階的に変化していても、連続的に変化していても良い。
次に、図４（ａ）に示した抵抗変化素子の形成方法を詳細に説明するために、その具体例を説明する。ここでは、被成膜部材にシリコンウェハを用いるものとする。
第１の電極１１０の材料は銅であり、図に示さない基板上に第１の電極１１０をスパッタリング法や電解めっき法などにより形成する。銅の中に不純物としてＡｌ、Ｓｎ、Ｔｉなどが含まれていてもよい。続いて、図５（ａ）に示したように、第１の電極１１０の上にチタン膜１１２ａを形成する。このチタン膜１１２ａは、例えばＤＣ（Ｄｉｒｅｃｔ Ｃｕｒｒｅｎｔ；直流）スパッタリング法により形成することができる。例えば、８インチシリコンウェハ上にチタン膜を形成する場合には、反応室圧力０．３５Ｐａ、Ａｒ流量４０ｓｃｃｍ、基板温度室温、スパッタリングパワー０．２ｋＷにて、成長速度約２２ｎｍ／ｍｉｎが得られる。堆積するチタン膜厚は２ｎｍ以下とすることが好ましい。
次に、チタン膜１１２ａの上にイオン伝導層１１３を形成する工程を説明する。Ｓｉ、Ｃ、Ｏを主成分とする多孔質膜としては、例えば、化学式２、化学式３に示す有機シリカ原料の蒸気を用いたプラズマＣＶＤ法によって形成することができる。以下では、図２に示したプラズマＣＶＤ装置を用いる場合で説明する。
例えば、有機シロキサンには、化学式１または化学式２に示される構造の原料を用いることが可能である。原料の供給量を１０〜２００ｓｃｃｍの範囲とする。不活性キャリアガスにＨｅを用い、Ｈｅの供給量を３００〜２０００ｓｃｃｍの範囲とする。Ｈｅは必ずしも気化器２６０を介してのキャリアガスとして供給する必要はなく、Ｈｅの一部は直接反応室２１０に供給されてもよい。基板温度を３５０℃とし、シャワーヘッド２０５および基板加熱部２０３の２つの電極間の距離を１０ｍｍとし、シャワーヘッド２０５へのＲＦ電力は、１３．５ＭＨｚの周波数にて５０Ｗ〜３００Ｗの範囲とすることが好ましい。
反応室２１０の圧力は１．０〜６．０Ｔｏｒｒに維持可能な状態で、反応室２１０に有機シロキサン原料とキャリアガスＨｅを供給する。
このとき、先にＨｅガスの供給を開始し、反応室の圧力が安定化したところで、環状有機シロキサン原料の供給を開始することが好ましい。また、有機シロキサン原料の供給は１０秒程度の時間をかけて目的の供給量に到達するようにした。これは、気化器内での原料同士の重合による気化器閉塞を抑制するためである。
このとき、Ｈｅの供給は原料気化器経由で５００ｓｃｃｍ供給し、別ラインにて反応室２１０に直接５００ｓｃｃｍ供給するようにした。この後の反応室２１０へ供給されるＨｅ流量の制御は、別ラインのＨｅ供給量を制御することで行い、気化器に供給するＨｅ流量は５００ｓｃｃｍで一定とした。このように気化器２６０を経由するＨｅ量を一定とすることで、気化器２６０内の温度を安定させ、安定した原料供給を行うことが可能となる。
続いて、Ｈｅと原料の供給が安定化し、反応室の圧力が一定となったところで、ＲＦ電力の印加を開始する。
本実施形態では図３（ｂ）のＲＦ電力負荷手法にしたがって、ＲＦ電力を変化させた。プラズマを励起させる工程においては、ＲＦ電力を２５Ｗとし、２秒間印加した。その後、プラズマを維持する工程において、ＲＦ電力を８８Ｗまで増加させ、６秒間維持し、その後電力供給を停止した。このとき、各工程において、ウェハを順次とりだし、膜内の炭素濃度をＸＰＳ（Ｘ−ｒａｙ Ｐｈｏｔｏｅｌｅｃｔｒｏｎ Ｓｐｅｃｔｒｏｓｃｏｐｙ）にて測定したところ、プラズマを励起させる工程において形成したイオン伝導層の組成は、Ｓｉ：Ｏ：Ｃ＝１：１：３．６であるのに対して、プラズマを維持する工程において形成したイオン伝導層の組成は、Ｓｉ：Ｏ：Ｃ＝１：１：２．５であった。すなわち、第１の電極に近い側から遠い側に向かってイオン伝導層内の炭素組成比率が段階的に減少している構造を形成することができる。
その他、図３（ｃ）〜図３（ｅ）に示した、ＲＦ電力の供給手法においても、イオン伝導層内の炭素濃度を変化させることができ、第１の電極に近い側から遠い側に向かってイオン伝導層内の炭素濃度が連続的、あるは段階的に減少している構造を形成することができる。
さらに、イオン伝導層の成長が終了した後、ウェハを反応室内に待機させたまま、有機シロキサン原料の供給を停止し、Ｈｅガスのみを供給する。その後、ＲＦ電力の印加を行うことで、Ｈｅプラズマによって多孔質膜の表面炭素を除去し、ＳｉＯ２化する。その後、反応室２１０のパージと排気を繰り返し、反応室２１０からウェハを取り出す。
このようにして得られた膜は、Ｈｅプラズマ処理を行う前は、比誘電率２．５であり、化学式５の原料を用いた場合の膜組成は、Ｓｉ：Ｏ：Ｃ＝１：１：２．４であった。
多孔質膜の組成は、有機シロキサン原料とＨｅの比率を変化させることや、原料構造を変えることで変化させることができる。例えば、有機シロキサン原料６５ｓｃｃｍに対して、Ｈｅの混合量を３００ｓｃｃｍから１５００ｓｃｃｍへ変化させることで、多孔質膜におけるＣ／Ｓｉの比率が３．４から２．８へ低減した。Ｃ／Ｓｉの比率が２．８であっても本実施形態の多孔質膜として有効である。
また、有機シロキサン原料を化学式２の化合物から化学式３の化合物に変更することで、多孔質膜におけるＣ／Ｓｉの比率が２．１になった。すなわち、本発明による手法を用いることで、所望の炭素濃度を有するイオン伝導層において、炭素濃度の傾斜を形成することができるようになる。
また、多孔質膜として、「Ａｕｒｏｒａ（登録商標）」を用いてもよい。この場合、処理条件を調整することで、Ｃ／Ｓｉの比率を０．４〜２．０とすることができる。「Ａｕｒｏｒａ（登録商標）」のように、シロキサン原料の蒸気と酸化ガスとの混合ガスを用いる場合には、第１の電極の酸化が激しく生じるため、バルブメタルの挿入が特に必要である。
また、図４（ｂ）に示すイオン伝導層１１３の構造は、イオン伝導層１１３の全体を形成した後に、表面の炭素濃度を減少させた層１１３ｂを形成することにより行う。イオン伝導層（多孔質膜）形成後にＨｅプラズマ処理を行った場合の膜表面（１１３ｂ）の組成は、炭素濃度が減少することを確認した。膜表面の炭素濃度は、ＲＦ電力が高いほど、処理時間が長いほど減少することが確認されており、所望の抵抗変化素子特性を得るため、適宜処理条件を変更することが好ましい。
続いて、第２の電極１１４の形成には、例えば、ＤＣスパッタリング法や、ロングスロースパッタリング法を用いて、ＲｕをターゲットとしてＤＣパワー０．２ｋＷ、Ａｒガス流量４０ｓｃｃｍ、０．２７Ｐａ、室温の条件で、第２の電極１１４を形成するための金属膜をイオン伝導層１１３上に堆積することが可能である。上部電極となる第２の電極の形成中における、イオン伝導層１１３からの酸素の脱離を抑制するため、室温で金属膜をイオン伝導層１１３上に堆積することが好ましい。
このようにして形成した抵抗変化素子は、抵抗変化型不揮発素子となり、イオン伝導体中における銅イオン移動と電気化学反応とを利用したスイッチング素子となる。抵抗変化素子は、電圧の印加、あるいは電流を流すことでＯＮ／ＯＦＦの制御を行い、例えば、酸化チタン膜１１２およびイオン伝導層１１３中への銅の電界拡散を利用してＯＮ／ＯＦＦの制御を行う。なお、本発明に係る抵抗変化素子は、スイッチング素子としてのみならず、不揮発性と抵抗変化特性の双方を利用したメモリ素子などに用いることもできる。
抵抗変化素子を搭載するウェハ（不図示）または基板（不図示）は、半導体素子が形成された基板でもよく、例えば、シリコン基板、単結晶基板、ＳＯＩ（Ｓｉｌｉｃｏｎ ｏｎ Ｉｎｓｕｌａｔｏｒ）基板、ＴＦＴ（Ｔｈｉｎ Ｆｉｌｍ Ｔｒａｎｓｉｓｔｏｒ）基板、液晶製造用基板等の基板でもよい。
本実施形態により、下部電極である銅の酸化を抑制しながらイオン伝導層を形成することができ、高いスイッチング特性を有する抵抗変化素子を得ることができる。
また、酸化チタン膜を形成する際に、銅配線上に金属チタンを堆積し、その後、イオン伝導層をプラズマＣＶＤ法により行うことでイオン伝導層の形成中に金属チタンを酸化させ、酸化チタンの形成をイオン伝導層の形成と自己整合的に行うことができる。
（第３の実施形態）デバイス構造
本実施形態は、本発明の抵抗変化素子を半導体装置の多層配線内部に形成した装置である。本実施形態に係る半導体装置について図面を用いて説明する。
図６は、本実施形態に係る半導体装置の構成を模式的に示した部分断面図である。図６（ａ）は酸化チタン膜８を含む場合、図６（ｂ）は酸化チタン膜８を含まない場合である。図７（ａ）、（ｂ）は、図６（ａ）、（ｂ）の抵抗変化素子２５の部分（図中に楕円で囲んだ部分）を拡大した断面図である。図６（ａ）における半導体装置の抵抗変化素子２５は、下部電極として機能する第１配線５ａと、酸化チタン膜８と、イオン伝導層（多孔質膜）９と、第１上部電極１０と、第２上部電極１１と、からなる。
図６（ａ）に示す半導体装置において、第１上部電極１０、第２上部電極１１、およびハードマスク膜１２の積層体上に厚膜のハードマスク膜２３が形成されている。酸化チタン膜８、イオン伝導層９、第１上部電極１０、第２上部電極１１、ハードマスク膜１２、およびハードマスク膜２３の側面が保護絶縁膜２４で覆われている。保護絶縁膜２４は、ハードマスク膜２３上には形成されていないが、絶縁性バリア膜７上には形成されている。また、図６では、抵抗変化素子２５に電気的に接続されない配線部分（５ｂ、１８ｂ、１９ｂ）も併せて示している。第２配線１８ｂのプラグ１９ｂは、バリアメタル２０ｂを介して第１配線５ｂと電気的に接続されている。抵抗変化素子部の構成は、実施形態１と同様であり、形成方法は第２の実施形態と同様である。
第１配線５ａは、層間絶縁膜４およびバリア絶縁膜３に形成された配線溝にバリアメタル６ａを介して埋め込まれた配線である。第１配線５ａは、抵抗変化素子２５の下部電極を兼ね、酸化チタン膜８と直接接している。なお、第１配線５ａと酸化チタン膜８の間には、電極層などが挿入されていてもよい。電極層が形成される場合は、電極層と酸化チタン膜８、イオン伝導層９は連続にて加工されることが好ましい。
第１配線５ｂは、層間絶縁膜４およびバリア絶縁膜３に形成された配線溝にバリアメタル６ｂを介して埋め込まれた配線である。第１配線５ｂは、抵抗変化素子２５と接続されず、バリアメタル２０ｂを介してプラグ１９ｂと電気的に接続されている。第１配線５ｂには、第１配線５ａと同一材料が用いられ、例えば、Ｃｕ等が用いられる。
バリアメタル６ａ、６ｂは、第１配線５ａ、５ｂに含まれる金属が層間絶縁膜４や下層へ拡散することを防止するために、配線の側面および底面を被覆する、バリア性を有する導電性膜である。バリアメタル６ａ、６ｂには、例えば、第１配線５ａ、５ｂがＣｕを主成分とする金属元素からなる場合には、タンタル（Ｔａ）、窒化タンタル（ＴａＮ）、窒化チタン（ＴｉＮ）、炭窒化タングステン（ＷＣＮ）のような高融点金属やその窒化物等、またはそれらの積層膜が用いられる。
第２配線１８ａは、層間絶縁膜１７およびエッチングストッパ膜１６に形成された配線溝にバリアメタル２０ａを介して埋め込まれた配線である。第２配線１８ａは、プラグ１９ａと一体になっている。プラグ１９ａは、ハードマスク膜２３およびハードマスク膜１２に形成された下穴にバリアメタル２０ａを介して埋め込まれている。プラグ１９ａは、バリアメタル２０ａを介して第２上部電極１１と電気的に接続されている。
第２配線１８ｂは、層間絶縁膜１７およびエッチングストッパ膜１６に形成された配線溝にバリアメタル２０ｂを介して埋め込まれた配線である。第２配線１８ｂは、プラグ１９ｂと一体になっている。プラグ１９ｂは、層間絶縁膜１５、保護絶縁膜２４、および絶縁性バリア膜７に形成された下穴にバリアメタル２０ｂを介して埋め込まれている。プラグ１９ｂは、バリアメタル２０ｂを介して第１配線５ｂと電気的に接続されている。第２配線１８ｂおよびプラグ１９ｂには、第２配線１８ａおよびプラグ１９ａと同一材料が用いられ、例えば、Ｃｕが用いられる。
バリアメタル２０ａ、２０ｂは、第２配線１８ａ、１８ｂ（プラグ１９ａ、１９ｂを含む）に含まれる金属が層間絶縁膜１５、１７や下層へ拡散することを防止する、バリア性を有する導電性膜であり、第２配線１８ａ、１８ｂおよびプラグ１９ａ、１９ｂの側面および底面を被覆している。バリアメタル２０ａ、２０ｂには、例えば、第２配線１８ａ、１８ｂおよびプラグ１９ａ、１９ｂがＣｕを主成分とする金属元素からなる場合には、Ｔａ、ＴａＮ、ＴｉＮ、ＷＣＮのような高融点金属やその窒化物等、またはそれらの積層膜が用いられる。
バリアメタル２０ａ、２０ｂは、第２上部電極１１と同一材料であることが好ましい。例えば、バリアメタル２０ａ、２０ｂがＴａＮ（下層）／Ｔａ（上層）の積層構造である場合には、下層材料であるＴａＮを第２上部電極１１に用いることが好ましい。あるいは、バリアメタル２０ａ、２０ｂがＴｉ（下層）／Ｒｕ（上層）である場合は、下層材料であるＴｉを第２上部電極１１に用いることが好ましい。
ハードマスク膜２３は、ハードマスク膜１２をエッチングする際のハードマスクとなる膜である。ハードマスク膜２３は、ハードマスク膜１２と異なる種類の膜であることが好ましく、例えば、ハードマスク膜１２がＳｉＮ膜であれば、ハードマスク膜２３にＳｉＯ２膜を用いることが可能である。
保護絶縁膜２４は、抵抗変化素子２５にダメージを与えることなく、さらにイオン伝導層からの酸素の脱離を防ぐ機能を有する絶縁膜である。保護絶縁膜２４には、例えば、ＳｉＮ膜、ＳｉＣＮ膜等を用いることが可能である。保護絶縁膜２４は、ハードマスク膜１２および絶縁性バリア膜７と同一材料であることが好ましい。同一材料である場合には、保護絶縁膜２４と絶縁性バリア膜７およびハードマスク膜１２が一体化して、界面の密着性が向上する。
（第４の実施形態）デバイス形成方法
本実施形態は、第３の実施形態で説明した半導体装置の製造方法の一例を示すものである。ここでは図６（ｂ）に示した半導体装置の製造方法を中心に、図面を参照して説明する。図８から図１１は、図６（ｂ）に示した半導体装置の製造方法を模式的に示す工程断面図である。
まず、半導体基板１上に層間絶縁膜２、バリア絶縁膜３および層間絶縁膜４を順に形成する。ここで言う半導体基板１は、半導体基板そのものであってもよく、基板表面に半導体素子（不図示）が形成されている基板であってもよい。例えば、層間絶縁膜２は膜厚３００ｎｍのシリコン酸化膜であり、バリア絶縁膜３は膜厚５０ｎｍのＳｉＮ膜であり、層間絶縁膜４は膜厚３００ｎｍのシリコン酸化膜である。
続いて、リソグラフィ法を用いて、層間絶縁膜４、バリア絶縁膜３、および層間絶縁膜２に配線溝を形成する。このリソグラフィ法では、層間絶縁膜４の上に所定のパターンのレジストを形成するフォトレジスト形成処理、積層された膜に対してレジストをマスクにして異方性エッチングを行うドライエッチング処理、および、エッチングにより配線溝を形成した後にレジストを除去する処理を含む。
その後、配線溝にバリアメタル６ａ、６ｂを介して金属を埋め込んで第１配線５ａ、５ｂを形成する。バリアメタル６ａ、６ｂの積層構造は、例えば、ＴａＮ（膜厚５ｎｍ）／Ｔａ（膜厚５ｎｍ）である。第１配線５ａ、５ｂの材料は、例えば、銅である。続いて、第１配線５ａ、５ｂを含む層間絶縁膜４上に絶縁性バリア膜７を形成する。絶縁性バリア膜７は、例えば、膜厚５０ｎｍのＳｉＮ膜である。
次に、絶縁性バリア膜７上にハードマスク膜（不図示）を形成する。ハードマスク膜は、例えば、シリコン酸化膜である。続いて、所定の開口部パターンを有するフォトレジスト（不図示）をハードマスク膜上に形成し、フォトレジストをマスクにしてドライエッチングを行ってハードマスク膜に開口部パターンを転写する。その後、酸素プラズマアッシング等によってフォトレジストを剥離する。
次に、ハードマスク膜をマスクとして、ハードマスク膜の開口部に露出している絶縁性バリア膜７をエッチバック（ここでは、反応性ドライエッチングを用いる）することにより、第１配線５ａの上面にまで達する開口部を絶縁性バリア膜７に形成する。その後、アミン系の剥離液などで有機剥離処理を行うことで、第１配線５ａの露出面に形成された酸化銅を除去するとともに、エッチバック時に発生したエッチング副生成物などを除去する。この段階を示したのが図８（ａ）である。図８（ａ）に示す構造を形成するまでをステップＢ１とする。
ステップＢ１において、層間絶縁膜４およびバリア絶縁膜３に形成された配線溝の深さは、層間絶縁膜４の膜厚分に加え、層間絶縁膜４の下面からさらに７０ｎｍ程度オーバーエッチングされた深さであり、配線溝はバリア絶縁膜３を貫通しており、層間絶縁膜２がその上面から２０ｎｍ程度の深さまで掘り込まれている。このようにして、予めバリア絶縁膜３をエッチングしておくことで、配線溝の抜け性を向上させることができる。
また、ステップＢ１において、絶縁性バリア膜７の開口部を形成する際の反応性ドライエッチングは、ＣＦ４／Ａｒのガス流量＝２５：５０ｓｃｃｍ、圧力０．５３Ｐａ、ソースパワー４００Ｗ、基板バイアスパワー９０Ｗの条件で行うことができる。ソースパワーを低下、または基板バイアスを大きくすることで、エッチング時のイオン性を向上させ、テーパ形状角度を小さくすることができる。このとき、絶縁性バリア膜７の開口部の底の絶縁性バリア膜７の残膜約３０ｎｍに対して、５５ｎｍ相当（約８０％のオーバーエッチングに相当）のエッチングを行うことができる。
また、ステップＢ１において、減圧した雰囲気下で基板を３５０℃に加熱してもよく、この加熱は、エッチバックをスパッタリング装置で行えば、スパッタリング装置内に搭載されているヒートチャンバにて行うことができる。
また、ステップＢ１において、非反応性ガスを用いたＲＦエッチングでエッチバックを行う場合、非反応性ガスを用いたＲＦエッチングは、ＲＦエッチングチャンバにてＡｒガスを用いて、Ａｒガス流量＝３０ｓｃｃｍ、圧力１．３Ｐａ、ソースパワー２９０Ｗ、基板バイアスパワー１３０Ｗの条件で行うことができる。ＲＦエッチング時間は、プラズマＣＶＤ法により形成したＳｉＯ２膜のエッチング量で定量化することができ、ＳｉＯ２膜換算で３ｎｍとすることができる。
なお、ステップＢ１が行われた段階では、第１配線５ｂ上は絶縁性バリア膜７で覆われたままであり、開口部以外の配線はＲＦエッチングにさらされない。
次に、多孔質膜（イオン伝導層）９（例えば、化学式２を原料として用いて作製した膜であり、膜厚は７ｎｍ）をＲＦプラズマ法によって堆積する。その後、多孔質膜９上に第１上部電極１０および第２上部電極１１をこの順に形成する。この時点での断面図を図８（ｂ）に示す。第１上部電極１０は、例えば、膜厚１０ｎｍのＲｕである。第２上部電極１１は、例えば、膜厚５０ｎｍのＴａである。図８（ａ）に示した構造から図８（ｂ）に示した構造を形成するまでの工程をステップＢ２とする。
なお、図６（ａ）に示す構造の抵抗変化素子２５を製造する場合は、ステップＢ２の最初で、露出した第１配線５ａと絶縁性バリア膜７の上に、膜厚２ｎｍの金属Ｔｉ膜をＤＣスパッタリング法によって堆積する。そしてこの金属Ｔｉ膜の上に多孔質膜（イオン伝導層）９をＲＦプラズマ法によって堆積する。このとき、金属Ｔｉ膜は多孔質膜９の形成中に原料の分解によって発生する酸素プラズマによって全酸化し、酸化チタン膜８となる。
ステップＢ２において、多孔質膜のプラズマＣＶＤ法では、ＲＦ電力２０〜３００Ｗ、温度３５０℃、Ｈｅとの混合ガス、圧力１．０〜６．０Ｔｏｒｒの条件で堆積することができる。
具体的には、８インチ用プラズマＣＶＤリアクターにおいて、Ｈｅガス流量＝１５００ｓｃｃｍ、圧力３．５Ｔｏｒｒ、ＲＦ電力１００Ｗの条件で膜を形成することができる。なお、図６（ａ）の構造を製造した場合は、この条件下において、金属Ｔｉの膜厚に対する酸化チタンの膜厚を断面ＴＥＭ（Ｔｒａｎｓｍｉｓｓｉｏｎ Ｅｌｅｃｔｒｏｎ Ｍｉｃｒｏｓｃｏｐｅ；透過型電子顕微鏡）観察により確認したところ、膜厚２ｎｍのＴｉを堆積した場合に、膜厚３．０ｎｍの酸化チタンが形成されていることを確認した。
なお、装置の仕様によって、酸素プラズマによる酸化力が激しい場合には、Ｔｉの膜厚を厚くすることで第１の電極の酸化を回避することができる。
ただし、絶縁性バリア膜７上に必ずしもＴｉ膜を形成する必要はなく、ＲＦ電力を下げたり、原料流量を増加させたりしてもよい。これにより、原料の分解が抑制され、酸素プラズマの発生が抑制され、銅の酸化を抑えることができる。
多孔質膜成膜後の、Ｈｅプラズマ処理については、例えば、Ｈｅガス流量＝１５００ｓｃｃｍ、圧力２．７Ｔｏｒｒ、ＲＦ電力２００Ｗで３０秒の処理を用いることができる。この処理によって多孔質膜の最表面のＣ／Ｓｉの組成比が２．６１から２．５８に減少することをＸＰＳ（Ｘ−ｒａｙ Ｐｈｏｔｏｅｌｅｃｔｒｏｎ Ｓｐｅｃｔｒｏｓｃｏｐｙ）で確認した。
また、ステップＢ２において、第１上部電極１０は、ＤＣスパッタリングによりＲｕをターゲットとしてＤＣパワー０．２ｋＷ、Ａｒガス、圧力０．２７Ｐａの条件で堆積することができる。また、第２上部電極１１は、同じくＤＣスパッタリングによりＴａをターゲットとして同条件で堆積することができる。２つの上部電極１０、１１はいずれも減圧下での堆積であるため、イオン伝導層９からの酸素の脱離を抑制するため、室温で堆積している。
なお、ステップＢ２が行われた段階では、第１配線５ｂ上は絶縁性バリア膜７、イオン伝導層９、第１上部電極１０、および第２上部電極１１で覆われたままである。
次に、第２上部電極１１上にハードマスク膜１２、およびハードマスク膜２３をこの順に積層する。この時点での断面図を図８（ｃ）に示す。ハードマスク膜１２は、例えば、膜厚３０ｎｍのＳｉＮ膜である。ハードマスク膜２３は、例えば、膜厚２００ｎｍのＳｉＯ２膜である。図８（ｂ）に示した構造から図８（ｃ）に示した構造を形成するまでの工程をステップＢ３とする。
ここで、ハードマスク膜１２およびハードマスク膜２３は、プラズマＣＶＤ法を用いて成膜することができる。ハードマスク膜１２、２３は当該技術分野における一般的なプラズマＣＶＤ法を用いて形成することができる。成長温度は２００℃〜４００℃の範囲を選択することが可能である。ここでは、成長温度を２００℃とした。
なお、ステップＢ３が行われた段階では、第１配線５ｂ上は絶縁性バリア膜７、イオン伝導層９、第１上部電極１０、第２上部電極１１、ハードマスク膜１２、およびハードマスク膜２３で覆われたままである。
次に、ハードマスク膜２３上に抵抗変化素子部をパターニングするためのフォトレジスト（不図示）を形成する。その後、当該フォトレジストをマスクとして、ハードマスク膜１２が表れるまでハードマスク膜２３をドライエッチングする。その後、酸素プラズマアッシングと有機剥離を用いてフォトレジストを除去する。その後、ハードマスク膜２３をマスクとして、ハードマスク膜１２、第２上部電極１１、第１上部電極１０、イオン伝導層９を連続的にドライエッチングする。この時点での断面図を図９（ａ）に示す。図８（ｃ）に示した構造から図９（ａ）に示した構造を形成するまでの工程をステップＢ４とする。
ステップＢ４において、ハードマスク膜２３のドライエッチングは、ハードマスク膜１２の上面または内部で停止していることが好ましい。この場合、イオン伝導層９はハードマスク膜１２によってカバーされているため、酸素プラズマ中に暴露されることはない。また、第１上部電極１０のＲｕも酸素プラズマに暴露されることがないため、第１上部電極１０に対するサイドエッチの発生を抑制することができる。なお、ハードマスク膜２３のドライエッチングは、一般的な平行平板型のドライエッチング装置を用いることができる。
ステップＢ４において、ハードマスク膜１２、第２上部電極１１、第１上部電極１０、イオン伝導層９および酸化チタン膜８のそれぞれのエッチングは、平行平板型のドライエッチャーを用いることができる。ハードマスク膜１２（例えば、ＳｉＮ膜）のエッチングは、ＣＦ４／Ａｒのガス流量＝２５／５０ｓｃｃｍ、圧力０．５３Ｐａ、ソースパワー４００Ｗ、基板バイアスパワー９０Ｗの条件で行うことができる。
また、第２上部電極１１（例えば、Ｔａ）のエッチングは、Ｃｌ２ガス流量＝５０ｓｃｃｍにて圧力０．５３Ｐａ、ソースパワー４００Ｗ、基板バイアスパワー６０Ｗの条件で行うことができる。
このとき、エッチングされたＴａによる飛散物がハードマスク膜１２の側壁に付着する場合があるが、下部電極を兼ねている第２配線５ａは、絶縁性バリア膜７を介して電気的に、ハードマスク膜１２の側壁とは分離されている。そのため、第２上部電極１１と第２配線５ａとの配線間ショート等の問題が発生することはない。
また、第１上部電極１０（例えば、Ｒｕ）のエッチングは、Ｃｌ２／Ｏ２のガス流量＝５／４０ｓｃｃｍにて圧力０．５３Ｐａ、ソースパワー９００Ｗ、基板バイアスパワー１００Ｗの条件で行うことができる。
また、イオン伝導層９（例えば、化学式５を原料として用いて作製した膜、膜厚７ｎｍ）のエッチングは、Ｃｌ２／ＣＦ４／Ａｒのガス流量＝４５／１５／１５ｓｃｃｍ、圧力１．３Ｐａ、ソースパワー８００Ｗ、基板バイアスパワー６０Ｗの条件で行うことができる。特に、塩素ガスを意図的に用いることで、下層のＳｉＮとの選択比を高く維持したまま、サブトレンチなどの発生を抑制し、イオン伝導層９を加工することができる。このとき、第１配線５ａ、５ｂ上の絶縁性バリア膜７の残膜厚は２０〜４０ｎｍとなるよう調節することができる。
次に、ハードマスク膜２３、ハードマスク膜１２、第２上部電極１１、第１上部電極１０、イオン伝導層９、絶縁性バリア膜７上に保護絶縁膜２４を堆積する。この時点での断面図を図９（ｂ）に示す。保護絶縁膜２４は、例えば、膜厚３０ｎｍのＳｉＮ膜である。図９（ａ）に示した構造から図９（ｂ）に示した構造を形成するまでの工程をステップＢ５とする。
ステップＢ５において、保護絶縁膜２４は、ＳｉＨ４とＮ２を原料ガスとし、基板温度２００℃にて、高密度プラズマを用いて形成することができる。ＮＨ３やＨ２などの還元系のガスを用いないため、成膜直前の成膜ガス安定化工程において、多孔質膜９の吸水成分を脱離することができる。このとき、第１配線５上の絶縁性バリア膜７、保護絶縁膜２４、およびハードマスク膜１２はＳｉＮ膜で同一材料として抵抗変化素子の周囲を一体化し保護することで、界面の密着性が向上し、吸湿性や耐水性、酸素脱離耐性を向上でき、素子の歩留まりと信頼性を向上することができる。
次に、保護絶縁膜２４上に、プラズマＣＶＤ法を用いて層間絶縁膜１５を堆積する。この時点での断面図を図９（ｃ）に示す。層間絶縁膜１５は、例えば、膜厚５００ｎｍのシリコン酸化膜である。図９（ｂ）に示した構造から図９（ｃ）に示した構造を形成するまでの工程をステップＢ６とする。
次に、図１０（ａ）に示すように、ＣＭＰを用いて、層間絶縁膜１５を平坦化する。層間絶縁膜１５に対する平坦化処理をステップＢ７とする。
ここで、層間絶縁膜１５の平坦化では、層間絶縁膜１５の頂面から約３５０ｎｍを削り取り、残膜を約１５０ｎｍとすることができる。このとき、層間絶縁膜１５のＣＭＰでは、一般的な、コロイダルシリカ、あるいはセリア系のスラリーを用いて研磨することができる。なお、実施例２では、層間絶縁膜１５の平坦化によって、ハードマスク膜２３が露出し、ハードマスク膜２３および保護絶縁膜２４も平坦化される。
次に、ハードマスク膜２３および保護絶縁膜２４を含む層間絶縁膜１５上に、エッチングストッパ膜１６（例えば、ＳｉＮ膜、膜厚５０ｎｍ）、層間絶縁膜１７（例えば、シリコン酸化膜；膜厚３００ｎｍ）をこの順に堆積する（図１０（ｂ））。エッチングストッパ膜１６は、例えば、膜厚５０ｎｍのＳｉＮ膜である。層間絶縁膜１７は、例えば、膜厚３００ｎｍのシリコン酸化膜である。図１０（ａ）に示した構造から図１０（ｂ）に示した構造を形成するまでの工程をステップＢ８とする。
ステップＢ８において、エッチングストッパ膜１６および層間絶縁膜１７は、プラズマＣＶＤ法を用いて堆積することができる。
次に、デュアルダマシン法のビアファースト法を用いて、図６に示した第２配線１８ａ、１８ｂおよびプラグ１９ａ、１９ｂを形成する。
ビアファースト法では、まず、層間絶縁膜１７上に、図６に示したプラグ１９ａ、１９ｂ用の下穴７１ａ、７１ｂを形成するためのフォトレジスト（不図示）を形成する。その後、当該フォトレジストをマスクとしてドライエッチングすることにより、層間絶縁膜１７、エッチングストッパ膜１６、およびハードマスク膜２３に図６に示したプラグ１９ａ用の下穴７１ａを形成するとともに、同時に、層間絶縁膜１７、エッチングストッパ膜１６、および層間絶縁膜１５に図６に示したプラグ１９ｂ用の下穴７１ｂを形成する。その後、酸素プラズマアッシングと有機剥離を行うことで、フォトレジストを除去する。この時点での断面図を図１１（ａ）に示す。図１０（ｂ）に示した構造から図１１（ａ）に示した構造を形成するまでの工程をステップＢ９とする。
ステップＢ９において、ドライエッチングでは、下穴７１ａの底のハードマスク膜１２、および下穴７１ｂの底の保護絶縁膜２４で停止するように、エッチング条件と時間を調節する。このとき、ドライエッチングでは、下穴７１ａ、７１ｂの底のハードマスク膜１２、保護絶縁膜２４上またはその内部で停止されるため、それぞれの下穴７１ａ、７１ｂを、別レチクルを用いて各々パターニングし、異なるドライエッチング条件を用いて形成してもよい。
次に、層間絶縁膜１７上に、図６（ｂ）に示した第２配線１８ａ、１８ｂ用の配線溝７２ａ、７２ｂを形成するためのフォトレジスト（図示せず）を形成する。その後、当該フォトレジストをマスクとしてドライエッチングすることにより、層間絶縁膜１７およびエッチングストッパ膜１６に図６（ｂ）に示した第２配線１８ａ、１８ｂ用の配線溝７２ａ、７２ｂを形成する。その後、酸素プラズマアッシングと有機剥離を行うことで、フォトレジストを除去する。この時点での断面図を図１１（ｂ）に示す。図１１（ａ）に示した構造から図１１（ｂ）に示した構造を形成するまでの工程をステップＢ１０とする。
ステップＢ１０において、下穴７１ａ、７１ｂの底にはＡＲＣ（Ａｎｔｉ−Ｒｅｆｌｅｃｔｉｏｎ Ｃｏａｔｉｎｇ；反射防止膜）などを埋め込んでおくことで、下穴７１ａ、７１ｂの底の突き抜けを防止することができる。
また、ステップＢ１０において、下穴７１ａ、７１ｂの底はハードマスク膜１２、保護絶縁膜２４によって保護されているため、酸素プラズマアッシングによる酸化ダメージを受けることがない。
次に、下穴７１ａの底のハードマスク膜１２をエッチングするとともに、下穴７１ｂの底の保護絶縁膜２４、絶縁性バリア膜７をエッチングすることで、下穴７１ａから第２上部電極１１を露出させるとともに、下穴７１ｂから第１配線５ｂを露出させる。その後、配線溝７２ａ、７２ｂおよび下穴７１ａ、７１ｂ内にバリアメタル２０ａ、２０ｂ（例えば、Ｔａ、膜厚５ｎｍ）を介して第２配線１８ａ、１８ｂ（例えば、Ｃｕ）およびプラグ１９ａ、１９ｂ（例えば、Ｃｕ）を同時に形成する。その後、第２配線１８ａ、１８ｂを含む層間絶縁膜１７上に絶縁性バリア膜２１（例えば、ＳｉＮ膜）を堆積することで、図６（ｂ）に示した構造が形成される。図１１（ｂ）に示した構造から図６に示した構造を形成するまでの工程をステップＢ１１とする。
ステップＢ１１において、第２配線１８ａ、１８ｂの形成は、下層配線形成と同様のプロセスを用いることができる。このとき、プラグ１９ａの底径は、絶縁性バリア膜７の開口部径よりも小さくしておくことが好ましい。本実施形態では、例えばプラグ１９ａの底部の直径は２４０ｎｍ、絶縁性バリア膜７の開口部の直径は４００ｎｍとする。また、抵抗変化素子２５の下部電極を兼ねる第１配線５ａの幅は、絶縁性バリア膜７の開口部の直径よりも大きいことが好ましい。さらに、バリアメタル２０ａと第２上部電極１１を同一材料とすることでプラグ１９ａと第２上部電極１１の間の接触抵抗を低減し、素子性能を向上（ＯＮ時の抵抗変化素子２５の抵抗を低減）させることができるようになる。
（実施例１）
本実施例１では、第４の実施形態で説明した方法で作製した抵抗変化素子の構造と電気特性を説明する。有機シリカ原料としては、化学式５に示す構造の原料を用いた。
イオン伝導層となる絶縁膜の形成条件として、原料流量＝４０ｓｃｃｍ、Ｈｅガス流量＝１５００ｓｃｃｍ、圧力３．５Ｔｏｒｒ、ＲＦ電力＝８８Ｗを用いた。また、プラズマ印加時間を、成長後の絶縁膜の膜厚が６ｎｍになるように設定した。
形成された絶縁膜の組成はＳｉ：Ｏ：Ｃ＝１：１：２．７であり、比誘電率は２．５であった。
なお、絶縁膜の組成を、抵抗変化素子を所望の動作特性に調整するために、任意に変更することが可能である。例えば、ＲＦ電力を変化させることに加えて、原料の供給量を減少させ、Ｈｅガス流量を増加させることで、Ｓｉ／Ｏ比を維持したまま、さらにＣ量を減らすことができ、Ｃ／Ｓｉ比で２．０〜３．０の範囲で制御することができる。また、あらかじめ有機シリカ原料の原料組成を変更しておくことにより、膜の組成を好適に変更することも可能である。
第４の実施形態で説明した方法で形成した抵抗変化素子の断面ＴＥＭ観察をしたところ、酸化チタン膜と多孔質膜とＳｉＯ２膜が銅の上面に直接積層されていることを確認した。
（実施例２）
化学３から化学式９に示した各有機シロキサン原料について、イオン伝導層としての評価を実施した。抵抗変化素子の形成を、第４の実施形態で説明した方法を用いて行った。説明が重複するため、ここでは、その詳細な説明を省略する。
原料の供給量は、原料の種類に関わらず４０ｓｃｃｍで一定とし、他の処理条件を、Ｈｅガス流量＝１５００ｓｃｃｍ、圧力３．５Ｔｏｒｒ、ＲＦ電力＝８８Ｗとした。原料の種類によって成長速度が異なるため、成長後の絶縁膜の膜厚が６ｎｍになるようにプラズマ印加時間を制御した。化学式６、化学式７または化学式８の原料を用いた場合には、成長速度が著しく低下したため、ＲＦ電力を１５０Ｗに増加させた。
化学式３から化学式１０のそれぞれを原料にして形成された膜は、側鎖にビニル基のある場合は比誘電率が低くなり、また、６員環の原料を用いた場合にも比誘電率が低くなるという結果が得られた。膜内の炭素濃度については、化学式５を用いた場合がもっとも高く、それにともなって比誘電率が低くなることを確認した。これらの、いずれの膜をイオン伝導層に用いた場合にもｓｗｅｅｐ測定において、５Ｖ以下でのオン／オフ動作を確認した。これらの原料を用いてプラズマＣＶＤ法により膜を形成した場合には、膜の比誘電率が２．５〜３．５の範囲になり、スイッチング特性が優れていることを確認した。
好適な実施例に関連付けして本発明を説明したが、これら実施形態および実施例は単に実例を挙げて発明を説明するためのものであって、限定することを意味するものではない。
例えば、本発明者によってなされた発明の背景となった利用分野であるＣＭＯＳ回路を有する半導体製造装置技術に関して詳しく説明し、半導体基板上の銅配線上部に抵抗変化素子を形成する例について説明したが、本発明はそれに限定されるものではない。本発明を、例えば、ＤＲＡＭ（Ｄｙｎａｍｉｃ ＲＡＭ）、ＳＲＡＭ（Ｓｔａｔｉｃ ＲＡＭ）、フラッシュメモリ、ＦＲＡＭ（Ｆｅｒｒｏ Ｅｌｅｃｔｒｉｃ ＲＡＭ）、ＭＲＡＭ（Ｍａｇｎｅｔｉｃ ＲＡＭ）、抵抗変化型メモリ、バイポーラトランジスタ等のようなメモリ回路を有する半導体製品、マイクロプロセッサなどの論理回路を有する半導体製品、あるいはそれらを同時に掲載したボードやパッケージの銅配線上へも適用することができる。
また、本発明を、半導体装置に対する、電子回路装置、光回路装置、量子回路装置、マイクロマシン、ＭＥＭＳ（Ｍｉｃｒｏ Ｅｌｅｃｔｒｏ Ｍｅｃｈａｎｉｃａｌ Ｓｙｓｔｅｍｓ）などの接合にも適用することができる。また、本発明ではスイッチ機能での実施例を中心に説明したが、不揮発性と抵抗変化特性の双方を利用したメモリ素子などに用いることもできる。
また、製造後の状態からも本発明による基板の接合方法を確認することができる。具体的には、デバイスの断面をＴＥＭ観察することで、銅からなる下部電極、イオン伝導層、上部電極を確認する。また、他にも、多層配線に銅配線が用いられていることを確認し、抵抗変化素子が搭載されている場合には、抵抗変化素子の下面が銅配線であり、銅配線が下部電極を兼ねている状態で、イオン伝導層の存在を観察することで確認することができる。さらにＴＥＭに加えＥＤＸ（Ｅｎｅｒｇｙ Ｄｉｓｐｅｒｓｉｖｅ Ｘ−ｒａｙ Ｓｐｅｃｔｒｏｓｃｏｐｙ；エネルギー分散型Ｘ線分光法）、ＥＥＬＳ（Ｅｌｅｃｔｒｏｎ Ｅｎｅｒｇｙ−Ｌｏｓｓ Ｓｐｅｃｔｒｏｓｃｏｐｙ；電子エネルギー損失分光法）などの組成分析を行うことで、使用材料の確認をすることができる。具体的には、銅配線上に形成されたイオン伝導層が、酸素と炭素の双方を含む膜であるかを特定することができる。加えて、イオン伝導層に接している上部電極がＲｕであれば、本発明を用いた構造であると判断することができる。
以上、実施形態および実施例を参照して本願発明を説明したが、本願発明は上記実施形態および実施例に限定されるものではない。本願発明の構成や詳細には、本願発明のスコープ内で当業者が理解し得る様々な変更をすることができる。本発明の全開示（請求の範囲及び図面を含む）の枠内において、さらにその基本的技術思想に基づいて、実施例ないし実施例の変更・調整が可能である。また、本発明の請求の範囲の枠内において種々の開示要素の多様な組み合わせないし選択が可能である。すなわち、本発明は、請求の範囲及び図面を含む全開示、技術的思想にしたがって当業者であればなし得るであろう各種変形、修正を含むことは勿論である。
１ 半導体基板
２ 層間絶縁膜
３ バリア絶縁膜
４ 層間絶縁膜
５ａ、５ｂ 第１配線
６ａ、６ｂ バリアメタル
７ 絶縁性バリア膜
８ 酸化チタン膜
９ イオン伝導層（多孔質膜）
１０ 第１上部電極
１１ 第２上部電極
１２ ハードマスク膜
１５ 層間絶縁膜
１６ エッチングストッパ膜
１７ 層間絶縁膜
１８ａ、１８ｂ 第２配線
１９ａ、１９ｂ プラグ
２０ａ、２０ｂ バリアメタル
２１ 絶縁性バリア膜
２３ ハードマスク膜
２４ 保護絶縁膜
２５ 抵抗変化素子
７１ａ、７１ｂ 下穴
７２ａ、７２ｂ 配線溝
１０１、１１０ 第１の電極
１０２ａ 第１のイオン伝導層（多孔質膜）
１０２ｂ 第２のイオン伝導層（多孔質膜）
１０３、１１４ 第２の電極
１１２ 酸化チタン膜
１１２ａ チタン膜
１１３ イオン伝導層（多孔質膜）
１１３ａ 炭素濃度の高いイオン伝導層
１１３ｂ 炭素濃度の低いイオン伝導層
１１４ 第２の電極
５００ メモリセルアレイ
５３０ メモリセル
５３１ 抵抗変化素子
５３３、５４３ トランジスタ

Claims (10)

  1. 第１の電極及び第２の電極と、該第１の電極及び該第２の電極の間に設けられたイオン伝導層と、を含む抵抗変化素子であって、
    該イオン伝導層は少なくとも酸素及び炭素を含む有機系酸化物を含み、
    該イオン伝導層中の炭素濃度分布が、該第１の電極に近い側の炭素濃度が該第２の電極に近い側の炭素濃度に比べて大きくなるように構成されていることを特徴とする、抵抗変化素子。
  2. 前記イオン伝導層中の前記炭素濃度分布が、前記第１の電極側から前記第２の電極側に向かって連続的又は段階的に減少するように構成されていることを特徴とする、請求項１に記載の抵抗変化素子。
  3. 前記イオン伝導層は、前記酸素および前記炭素の他に少なくともシリコンを元素として含む膜であることを特徴とする、請求項１又は２に記載の抵抗変化素子。
  4. 前記イオン伝導層は、６員環または８員環からなるシロキサン構造を主骨格として持つ有機物を含む膜であることを特徴とする、請求項３に記載の抵抗変化素子。
  5. 前記有機物は、少なくとも不飽和炭化水素基をさらに含むことを特徴とする、請求項４に記載の抵抗変化素子。
  6. 前記イオン伝導層が多孔質膜であることを特徴とする、請求項１〜５のいずれか一に記載の抵抗変化素子。
  7. 前記イオン伝導層は、比誘電率が２．５以上３．５以下である請求項１〜６のいずれか一に記載の抵抗変化素子。
  8. 前記第１の電極の材料が銅であることを特徴とする、請求項１〜７のいずれか一に記載の抵抗変化素子。
  9. 前記イオン伝導層と前記第１の電極である銅との間に酸化チタン膜を有し、かつ、該イオン伝導層はチタンを含むことを特徴とする、請求項８に記載の抵抗変化素子。
  10. 第１の電極、有機系酸化物を含むイオン伝導層及び第２の電極をこの順で積層した構造を含む抵抗変化素子の製造方法であって、
    有機系酸化物を含むイオン伝導層を形成するための、少なくともシリコン、炭素及び酸素からなる骨格を有する有機シリカ化合物の蒸気と希釈用不活性ガスを用いたプラズマＣＶＤ工程を含み、
    該プラズマＣＶＤ工程は、プラズマの着火時から連続的あるいは段階的に、プラズマ励起用高周波電力又は供給する該有機シリカ化合物蒸気の分圧を変化させる工程、
    を含むことを特徴とする、抵抗変化素子の製造方法。
JP2012505736A 2010-03-19 2011-03-16 抵抗変化素子とそれを含む半導体装置及びこれらの製造方法 Active JP5617915B2 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2010064689 2010-03-19
JP2010064689 2010-03-19
PCT/JP2011/056302 WO2011115188A1 (ja) 2010-03-19 2011-03-16 抵抗変化素子とそれを含む半導体装置及びこれらの製造方法

Publications (2)

Publication Number Publication Date
JPWO2011115188A1 true JPWO2011115188A1 (ja) 2013-07-04
JP5617915B2 JP5617915B2 (ja) 2014-11-05

Family

ID=44649271

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2012505736A Active JP5617915B2 (ja) 2010-03-19 2011-03-16 抵抗変化素子とそれを含む半導体装置及びこれらの製造方法

Country Status (3)

Country Link
US (1) US8796659B2 (ja)
JP (1) JP5617915B2 (ja)
WO (1) WO2011115188A1 (ja)

Families Citing this family (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102324427B (zh) * 2011-10-20 2016-03-16 上海集成电路研发中心有限公司 一种金属薄膜电阻结构及其制造方法
WO2013125172A1 (ja) * 2012-02-20 2013-08-29 パナソニック株式会社 不揮発性記憶装置およびその製造方法
WO2013190988A1 (ja) * 2012-06-22 2013-12-27 日本電気株式会社 スイッチング素子およびスイッチング素子の製造方法
US20150221865A1 (en) * 2012-08-20 2015-08-06 Nec Corporation Variable resistance element and method for producing variable resistance element
AU2013306539B2 (en) * 2012-08-23 2016-02-25 Samsung Electronics Co., Ltd. Information transmission method and system, device, and computer readable recording medium thereof
JP6195155B2 (ja) * 2013-08-29 2017-09-13 国立大学法人鳥取大学 導電性ブリッジメモリ装置及び同装置の製造方法
KR20160073796A (ko) * 2014-12-17 2016-06-27 에스케이하이닉스 주식회사 전자 장치 및 그 제조 방법
EP3268997A1 (en) * 2015-03-09 2018-01-17 Versum Materials US, LLC Process for depositing porous organosilicate glass films for use as resistive random access memory
JP6581370B2 (ja) 2015-03-19 2019-09-25 東芝メモリ株式会社 不揮発性記憶装置及びその製造方法
WO2016157820A1 (ja) * 2015-03-31 2016-10-06 日本電気株式会社 スイッチング素子、半導体装置、及びスイッチング素子の製造方法
US9881322B2 (en) * 2015-06-18 2018-01-30 BCard, Inc. Data transfer between mobile computing devices using short-range communication systems
KR102556820B1 (ko) * 2015-12-30 2023-07-19 에스케이하이닉스 주식회사 시냅스 및 이를 포함하는 뉴로모픽 장치
CN107275480B (zh) * 2017-05-08 2019-09-10 东北师范大学 一种双层多孔结构非晶碳材料的阻变存储器及其制备方法
US20220216396A1 (en) * 2021-01-04 2022-07-07 Taiwan Semiconductor Manufacturing Co., Ltd. Memory device and manufacturing method thereof

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102004031135A1 (de) * 2004-06-28 2006-01-19 Infineon Technologies Ag Resistives Halbleiterelement basierend auf einem Festkörperionenleiter
DE102004040751B4 (de) * 2004-08-23 2009-03-12 Qimonda Ag Resistiv schaltende nicht-flüchtige Speicherzelle auf der Basis von Alkali-Ionendrift, Verfahren zur Herstellung und Verwendung einer Verbindung zur Herstellung
KR101078125B1 (ko) 2005-02-07 2011-10-28 삼성전자주식회사 다공성 물질을 이용한 비휘발성 나노 채널 메모리 소자
KR101078150B1 (ko) 2005-03-17 2011-10-28 삼성전자주식회사 유기-무기 복합체 다공성 물질을 이용한 비휘발성 나노 채널 메모리 소자
KR101206605B1 (ko) * 2006-02-02 2012-11-29 삼성전자주식회사 유기 메모리 소자 및 그의 제조방법
CN101454920B (zh) 2006-03-30 2010-12-22 日本电气株式会社 开关元件及开关元件的制造方法
JP2008103586A (ja) * 2006-10-20 2008-05-01 Renesas Technology Corp 半導体装置の製造方法および半導体装置
KR100851548B1 (ko) 2007-01-23 2008-08-11 삼성전자주식회사 상변화 기억 소자 및 그 형성 방법
JP2011014640A (ja) * 2009-06-30 2011-01-20 Toshiba Corp 不揮発性半導体記憶装置
WO2011058947A1 (ja) * 2009-11-11 2011-05-19 日本電気株式会社 抵抗変化素子、半導体装置、および抵抗変化素子の形成方法
WO2011136806A1 (en) * 2010-04-30 2011-11-03 Hewlett-Packard Development Company, L.P. Ionic devices with interacting species

Also Published As

Publication number Publication date
US20130009123A1 (en) 2013-01-10
US8796659B2 (en) 2014-08-05
WO2011115188A1 (ja) 2011-09-22
JP5617915B2 (ja) 2014-11-05

Similar Documents

Publication Publication Date Title
JP5975121B2 (ja) 抵抗変化素子、半導体装置、および抵抗変化素子の形成方法
JP5617915B2 (ja) 抵抗変化素子とそれを含む半導体装置及びこれらの製造方法
JP6428860B2 (ja) スイッチング素子およびスイッチング素子の製造方法
JP5692297B2 (ja) 半導体装置及びその製造方法
JP5382001B2 (ja) 半導体装置及びその製造方法
WO2010079827A1 (ja) 半導体装置及びその製造方法
JP5527321B2 (ja) 抵抗変化素子及びその製造方法
JP5895932B2 (ja) 抵抗変化素子、それを含む半導体装置およびそれらの製造方法
WO2011158691A1 (ja) 抵抗変化素子及び抵抗変化素子の製造方法
JP5493703B2 (ja) スイッチング素子およびスイッチング素子を用いた半導体装置
JP6040544B2 (ja) 銅配線の表面処理方法及びその上に搭載する機能素子の製造方法
US9905758B2 (en) Semiconductor device and method for manufacturing same
WO2016157820A1 (ja) スイッチング素子、半導体装置、及びスイッチング素子の製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20140210

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20140527

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20140722

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20140819

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20140901

R150 Certificate of patent or registration of utility model

Ref document number: 5617915

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313113

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250