WO2013125172A1 - 不揮発性記憶装置およびその製造方法 - Google Patents

不揮発性記憶装置およびその製造方法 Download PDF

Info

Publication number
WO2013125172A1
WO2013125172A1 PCT/JP2013/000753 JP2013000753W WO2013125172A1 WO 2013125172 A1 WO2013125172 A1 WO 2013125172A1 JP 2013000753 W JP2013000753 W JP 2013000753W WO 2013125172 A1 WO2013125172 A1 WO 2013125172A1
Authority
WO
WIPO (PCT)
Prior art keywords
layer
resistance change
resistance
memory device
nonvolatile memory
Prior art date
Application number
PCT/JP2013/000753
Other languages
English (en)
French (fr)
Inventor
藤井　覚
三河　巧
Original Assignee
パナソニック株式会社
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by パナソニック株式会社 filed Critical パナソニック株式会社
Priority to JP2013526031A priority Critical patent/JP5346144B1/ja
Priority to US14/111,846 priority patent/US9082971B2/en
Publication of WO2013125172A1 publication Critical patent/WO2013125172A1/ja

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices without a potential-jump barrier or surface barrier, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/881—Switching materials
    • H10N70/883—Oxides or nitrides
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/22—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of inorganic material, other than metallic material
    • C23C16/30—Deposition of compounds, mixtures or solid solutions, e.g. borides, carbides, nitrides
    • C23C16/40—Oxides
    • C23C16/405—Oxides of refractory metals or yttrium
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B63/00—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices
    • H10B63/20—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices comprising selection components having two electrodes, e.g. diodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B63/00—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices
    • H10B63/80—Arrangements comprising multiple bistable or multi-stable switching components of the same type on a plane parallel to the substrate, e.g. cross-point arrays
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices without a potential-jump barrier or surface barrier, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/011—Manufacture or treatment of multistable switching devices
    • H10N70/021—Formation of the switching material, e.g. layer deposition
    • H10N70/023—Formation of the switching material, e.g. layer deposition by chemical vapor deposition, e.g. MOCVD, ALD
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices without a potential-jump barrier or surface barrier, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/20—Multistable switching devices, e.g. memristors
    • H10N70/24—Multistable switching devices, e.g. memristors based on migration or redistribution of ionic species, e.g. anions, vacancies
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices without a potential-jump barrier or surface barrier, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/821—Device geometry
    • H10N70/826—Device geometry adapted for essentially vertical current flow, e.g. sandwich or pillar type devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices without a potential-jump barrier or surface barrier, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/881—Switching materials
    • H10N70/883—Oxides or nitrides
    • H10N70/8833—Binary metal oxides, e.g. TaOx

Definitions

  • the present invention relates to a nonvolatile memory device using a resistance change element, and more particularly, to a nonvolatile memory device having a laminated structure of variable resistance layers having different film densities and a method for manufacturing the same.
  • Patent Document 1 discloses a resistance change element including a first electrode layer, a resistance change layer, and a second electrode layer.
  • the resistance change layer is formed by stacking two tantalum oxide layers having different oxygen contents. That is, the resistance change layer is composed of a laminated structure of the first tantalum oxide layer and the second tantalum oxide layer, and the oxygen content of the second tantalum oxide material layer constituting the second tantalum oxide layer. The rate is higher than the oxygen content of the first tantalum oxide material layer constituting the first tantalum oxide layer. It is disclosed that the second tantalum oxide layer having a high oxygen content is formed by oxygen plasma treatment of the first tantalum oxide layer.
  • Non-Patent Document 1 discloses a nonvolatile memory device including a resistance change element using two transition metal oxide layers formed using a transition metal oxide as a material.
  • transition metal oxides four types of NiO, TiO, HfO 2 and ZrO 2 are disclosed.
  • the variable resistance element is manufactured in order to allow a layer formed by stacking two tantalum oxide layers having different oxygen contents to function as a variable resistance layer that transitions between a high resistance state and a low resistance state. Thereafter, there is a case where an initial break operation (initial breakdown operation) for applying a high initial break voltage is required once in the initial stage. When this initial break voltage is applied, a part of the tantalum oxide layer having a high resistance value with a high oxygen content is short-circuited locally (breaks to form a conductive path). Transition to a state in which a resistance change occurs.
  • the voltage value of the initial break voltage described above is generally larger than the voltage value of the voltage pulse applied to change the resistance state of the resistance change layer during normal operation of the nonvolatile memory device.
  • a second tantalum oxide layer having a high oxygen content is formed by oxygen plasma treatment.
  • oxygen plasma treatment oxygen ions or the like are implanted from the film surface, and oxygen diffuses between defects and atoms. Therefore, in principle, the number of atoms constituting the thin film increases.
  • the second tantalum oxide layer (metal oxide layer, second resistance change layer) formed by the oxygen plasma treatment has few defects, is dense, and has a high film density. For this reason, the initial break voltage applied to the variable resistance element in the initial break operation increases.
  • the metal oxide layer is formed by a film forming process such as a sputtering method, there are more defects in the film than in the case of oxygen plasma treatment. For this reason, the initial break voltage is lower than in the case of the oxygen plasma treatment, but there is a problem that the reliability is lowered.
  • an object of the present invention is to reduce the initial break voltage and prevent the deterioration of reliability in a nonvolatile memory device including a resistance change element having two metal oxide layers having different degrees of oxygen deficiency.
  • a nonvolatile memory device includes an upper electrode layer, a lower electrode layer, and the upper electrode layer and the lower electrode layer, the upper electrode layer, A nonvolatile memory device comprising a resistance change element having a resistance change layer that reversibly changes based on an electric pulse applied between the lower electrode layer and continues to hold the state.
  • the variable resistance layer includes a first variable resistance layer composed of an oxygen-deficient first metal oxide and a second metal oxide having a different degree of oxygen deficiency from the first metal oxide.
  • the second resistance change layer includes a non-metallic element A different from oxygen, and the first metal constituting the first metal oxide is M.
  • composition MO x the composition of the second resistance variable layer when expressed as NO y A z, x ⁇ ( y + z) satisfies the said resistivity of the second resistance variable layer, the first resistance variable layer
  • the film density of the second variable resistance layer is greater than the resistivity, and is smaller than the theoretical film density in the stoichiometric composition of the second metal oxide.
  • the nonvolatile memory device of the present invention it is possible to reduce the initial break voltage and prevent deterioration of reliability. Furthermore, according to the method for manufacturing a nonvolatile memory device of the present invention, it is possible to manufacture a nonvolatile memory device capable of reducing the initial break voltage and preventing the decrease in reliability.
  • FIG. 1 is a cross-sectional view illustrating a configuration example of the variable resistance nonvolatile memory device according to the first embodiment.
  • FIG. 2 is a cross-sectional view illustrating a partial configuration example of an evaluation apparatus including a resistance change element for evaluation.
  • FIG. 3 is a diagram illustrating the relationship between the number of pulse applications and the resistance value in the normal operation of the variable resistance nonvolatile memory device according to the first embodiment.
  • FIG. 4 is a diagram illustrating the relationship between the initial resistance value of the nonvolatile memory device including the evaluation variable resistance element and the voltage value of the initial break voltage.
  • FIG. 5 is a diagram illustrating the relationship between the film density and the initial break voltage value of the nonvolatile memory device including the resistance change element for evaluation.
  • FIG. 1 is a cross-sectional view illustrating a configuration example of the variable resistance nonvolatile memory device according to the first embodiment.
  • FIG. 2 is a cross-sectional view illustrating a partial configuration example of an evaluation apparatus including a resistance change
  • FIG. 6A is a cross-sectional view illustrating a configuration example of the variable resistance nonvolatile memory device according to Embodiment 2.
  • FIG. 6B is a cross-sectional view illustrating a configuration example of a variable resistance nonvolatile memory device according to a modification of Embodiment 2.
  • FIG. 7A is a plan view showing the configuration of the nonvolatile memory device according to Embodiment 3.
  • FIG. 7B is a cross-sectional view showing the configuration of the nonvolatile memory device according to Embodiment 3.
  • FIG. 8A is an enlarged plan view showing portions related to the resistance change element and the non-ohmic element in the nonvolatile memory device according to Embodiment 3.
  • FIG. 8B is a cross-sectional view showing, in an enlarged manner, portions related to the resistance change element and the non-ohmic element in the nonvolatile memory device according to Embodiment 3.
  • FIG. 9 is a schematic circuit diagram illustrating a circuit configuration example of the nonvolatile memory device according to the third embodiment.
  • FIG. 10 is a cross-sectional view showing a state in which the lower electrode wiring and the interlayer insulating layer are formed on the substrate on which the active element is formed in the method for manufacturing the nonvolatile memory device according to the third embodiment.
  • FIG. 11A is a plan view showing a state where contact holes are formed in the interlayer insulating layer in the method for manufacturing the nonvolatile memory device according to Embodiment 3.
  • FIG. 11B is a cross-sectional view corresponding to 3A-3A ′ of FIG. 11A.
  • FIG. 12 is a cross-sectional view showing a state in which the lower electrode material constituting the lower electrode layer is deposited in the method for manufacturing the nonvolatile memory device according to the third embodiment.
  • FIG. 13A is a plan view (top view) showing a state where a lower electrode layer is embedded in a contact hole in the method for manufacturing a nonvolatile memory device according to Embodiment 3.
  • FIG. 13B is a cross-sectional view corresponding to 4A-4A ′ of FIG. 13A.
  • FIG. 14A shows a method of manufacturing a nonvolatile memory device according to Embodiment 3, in which a first metal oxide constituting the first resistance change layer and a second metal oxide constituting the second resistance change layer are continuously formed. It is a top view (top view) which shows the state laminated
  • FIG. 14B is a cross-sectional view corresponding to 5A-5A ′ of FIG. 14A.
  • FIG. 15A is a plan view (top view) showing a state after the resistance change element and the non-ohmic element are formed in the manufacturing method of the nonvolatile memory device according to Embodiment 3.
  • FIG. 15B is a cross-sectional view corresponding to 6A-6A ′ of FIG. 15A.
  • the nonvolatile memory device according to the present embodiment is interposed between an upper electrode layer, a lower electrode layer, and the upper electrode layer and the lower electrode layer, and between the upper electrode layer and the lower electrode layer.
  • the nonvolatile memory device having the above-described configuration is configured by a stacked structure of a first resistance change layer made of an oxygen-deficient metal oxide and a second resistance change layer having a higher resistivity than the first resistance change layer. Since the second resistance change layer is configured to include the nonmetallic element A different from oxygen, defects in the second resistance change layer increase, and the conductive path (filament) starts from the defects. Therefore, the initial break voltage of the resistance change element can be reduced.
  • the atomic radius of the non-metallic element may be larger than the atomic radius of oxygen.
  • the atomic weight of the nonmetallic element may be smaller than the atomic weight of oxygen.
  • the film density of the second variable resistance layer is changed to a stoichiometric metal oxide theoretical film. It becomes possible to make the density lower than the density.
  • the film density of the second resistance change layer is lower than the theoretical film density of the metal oxide having the stoichiometric composition.
  • nonmetallic element may be any of boron, nitrogen, and carbon.
  • the nonmetallic element may be carbon, and the carbon content of the second resistance change layer may be 2 [atm%] or more and 45 [atm%] or less.
  • the film density of the second variable resistance layer can be made lower than the theoretical film density of the stoichiometric metal oxide.
  • the conductive path can be formed in the second resistance change layer at a lower voltage than before, the initial break voltage of the resistance change element can be reduced.
  • the film density of the second variable resistance layer may be 4 [g / cm 3 ] or more and 7 [g / cm 3 ] or less.
  • the film density of the second resistance change layer and the initial break voltage have a relationship that the initial break voltage decreases as the film density of the second resistance change layer decreases, and the film density is 4 [g / cm 3 ] or more and 7 [g / Cm 3 ] or less, the initial break voltage can be effectively lowered.
  • the first metal oxide may be a transition metal oxide or an aluminum oxide.
  • the first metal oxide may be a tantalum oxide.
  • a nonvolatile memory device capable of stable operation can be realized using a conventional semiconductor process.
  • first metal and the second metal may be the same metal, or the first metal and the second metal may be different metals.
  • the variable resistance element further includes a non-ohmic element having a first electrode layer, a semiconductor layer formed on the first electrode layer, and a second electrode layer formed on the semiconductor layer.
  • the lower electrode layer or the upper electrode layer may be in direct contact with the first electrode layer or the second electrode layer of the non-ohmic element.
  • the resistance change element By configuring the electrode layer of the non-ohmic element having current on / off characteristics and the electrode layer of the variable resistance element to directly contact each other, when a plurality of variable resistance elements are provided, the resistance change element is not selected. Leakage current can be suppressed, and stable operation can be realized.
  • the method for manufacturing a nonvolatile memory device is a method for manufacturing a nonvolatile memory device including a resistance change element having a resistance change layer in which a resistance state is changed by application of an electric pulse and keeps the state.
  • An element formation comprising: a first step of forming a lower electrode layer; a step of forming the resistance change layer on the lower electrode layer; and a fourth step of forming an upper electrode layer on the resistance change layer.
  • the step of forming the variable resistance layer includes a second step of forming a first variable resistance layer composed of an oxygen-deficient first metal oxide, and the first metal oxide.
  • a second metal oxide having a different degree of oxygen deficiency containing a non-metallic element A different from oxygen
  • M constituting the first metal constituting the first metal oxide and the second metal oxidation.
  • the second metal constituting the object is N
  • the first resistance change The composition of the layers MO x, the composition of the second resistance variable layer when expressed as NO y A z, x ⁇ ( y + z) satisfies a higher resistivity than said first variable resistance layer, and film Forming a second variable resistance layer having a density lower than the theoretical film density in the stoichiometric composition of the second metal oxide.
  • the second resistance change layer can contain the nonmetallic element A, and defects in the second resistance change layer increase. Since the conductive path in the variable resistance layer can be formed at a lower voltage than in the prior art, the initial break voltage can be reduced.
  • a non-ohmic element forming step having a seventh step of forming a layer, and the non-ohmic element forming step may be performed before or after the element forming step.
  • the resistance change element and the non-ohmic element whose initial break voltage is reduced by including the nonmetallic element A are connected to the electrode of the resistance change element and the non-resistance element. Since it can be formed in a state in which the electrode of the ohmic element is in direct contact with each other, a current to an unselected element can be suppressed, and a stable operation of the memory device can be realized.
  • the second resistance change layer may be formed by a CVD method or an ALD method.
  • the non-metallic element A can be contained in the second variable resistance layer satisfactorily.
  • first metal and the second metal may be the same metal, or the first metal and the second metal may be different metals.
  • the “oxygen content” is a ratio of the number of oxygen atoms contained to the total number of atoms constituting the metal oxide.
  • the oxygen content of Ta 2 O 5 is the ratio of oxygen atoms to the total number of atoms (O / (Ta + O)), which is 71.4 atm%. Therefore, the oxygen-deficient tantalum oxide has an oxygen content greater than 0 and less than 71.4 atm%.
  • the oxygen content has a corresponding relationship with the degree of oxygen deficiency. That is, when the oxygen content of the second metal oxide is greater than the oxygen content of the first metal oxide, the oxygen deficiency of the second metal oxide is greater than the oxygen deficiency of the first metal oxide. small.
  • Oxygen deficiency refers to an oxide having a stoichiometric composition (the stoichiometric composition having the highest resistance value in the case where there are a plurality of stoichiometric compositions) in a metal oxide. Is the ratio of oxygen deficiency to the amount of oxygen constituting. A metal oxide having a stoichiometric composition is more stable and has a higher resistance value than a metal oxide having another composition.
  • the oxide having the stoichiometric composition according to the above definition is Ta 2 O 5 , and can be expressed as TaO 2.5 .
  • the degree of oxygen deficiency of TaO 2.5 is 0%.
  • the oxygen excess metal oxide has a negative oxygen deficiency.
  • the oxygen deficiency is described as including a positive value, 0, and a negative value.
  • An oxide with a low degree of oxygen deficiency has a high resistance value because it is closer to a stoichiometric oxide, and an oxide with a high degree of oxygen deficiency has a low resistance value because it is closer to the metal constituting the oxide.
  • Oxygen-deficient metal oxide is a metal with a low oxygen content (atomic ratio: the ratio of the number of oxygen atoms to the total number of atoms) compared to a metal oxide having a stoichiometric composition. Means oxide.
  • a metal oxide having a stoichiometric composition refers to a metal oxide having an oxygen deficiency of 0%.
  • tantalum oxide it refers to Ta 2 O 5 which is an insulator.
  • a metal oxide comes to have electroconductivity by making it an oxygen-deficient type.
  • Standard electrode potential is generally one index of the ease of oxidation. If this value is large, it means that it is difficult to oxidize, and if it is small, it means that it is easily oxidized.
  • “Initial resistance value” indicates the resistance value of the resistance change element when the conductive path is not formed in the second resistance change layer before executing the initial break operation, and the low resistance state and the high resistance state after the initial break operation.
  • the resistance value is larger than the resistance value corresponding to the high resistance state transitioning between
  • Embodiment 1 The nonvolatile memory device and the manufacturing method thereof according to Embodiment 1 will be described with reference to FIGS.
  • FIG. 1 is a cross-sectional view showing a configuration example of a variable resistance nonvolatile memory device 100 according to the present embodiment.
  • the nonvolatile memory device 100 is formed on a lower electrode layer 102 formed on a substrate 101, a resistance change layer 103 formed on the lower electrode layer 102, and the resistance change layer 103.
  • the variable resistance element 108 having the upper electrode layer 104 is provided.
  • the nonvolatile memory device of the present embodiment includes the resistance change element 108. That is, the substrate 101 is not an essential component of the present invention, but will be described as constituting a more preferable form.
  • the variable resistance element 108 is formed over the substrate 101.
  • the present invention is not limited to this, and a semiconductor circuit layer such as an integrated circuit is formed over the substrate 101 so that the semiconductor circuit It may be formed on the layer.
  • the lower electrode layer 102 is made of a lower electrode material having a standard electrode potential lower than that of the upper electrode layer 104 described later.
  • the lower electrode material tantalum nitride (TaN) is assumed in the present embodiment.
  • the lower electrode material is assumed to be tantalum nitride (TaN), but is not limited to this.
  • copper (Cu), titanium (Ti), tungsten (W), A metal containing at least one selected from tantalum (Ta) and nitrides thereof is preferable.
  • the resistance change layer 103 is interposed between the lower electrode layer 102 and the upper electrode layer 104, and the resistance value reversibly changes based on an electrical signal applied between the lower electrode layer 102 and the upper electrode layer 104. It is a layer to do.
  • the resistance change layer 103 is a layer that reversibly transits between a high resistance state and a low resistance state according to the polarity of a voltage applied between the lower electrode layer 102 and the upper electrode layer 104, for example.
  • the resistance change layer 103 is configured by stacking at least two layers of a first resistance change layer 103 a connected to the lower electrode layer 102 and a second resistance change layer 103 b connected to the upper electrode layer 104.
  • the resistance change layer 103 includes a first resistance change layer 103a made of an oxygen-deficient first metal oxide, a non-metal element A other than oxygen, One metal oxide is formed by laminating a second resistance change layer 103b made of a second metal oxide having a different oxygen deficiency in this order.
  • the first metal and the second metal may be the same material or different materials.
  • the first metal and the second metal include tantalum (Ta), hafnium (Hf), zirconium (Zr), nickel (Ni), titanium (Ti), vanadium (V), cobalt (Co), and zinc. Transition metals such as (Zn), niobium (Nb), and tungsten (W), aluminum (Al), and the like can be used.
  • composition of the first resistance change layer 103 a is expressed as MO x and the composition of the second resistance change layer 103 b is expressed as NO y A z , x ⁇ (y + z) is expressed.
  • the resistivity of the second resistance change layer 103b is set larger than the resistivity of the first resistance change layer.
  • the resistivity of the second variable resistance layer higher than that of the first variable resistance layer, a large voltage is applied to the second variable resistance layer when a voltage is applied during normal write processing. .
  • an oxidation / reduction reaction is likely to occur in a region near the interface with the upper electrode layer in the second resistance change layer.
  • a resistance change phenomenon can be easily developed, and a resistance change element that can be driven at a low voltage can be obtained.
  • the film density of the second resistance change layer is smaller than the theoretical film density of the metal oxide having the stoichiometric composition.
  • the first metal oxide constituting the first resistance change layer 103a is assumed to be an oxygen-deficient tantalum oxide (TaO x ) in this embodiment.
  • the oxygen content of the first resistance change layer 103a is set to, for example, 50 to 65 [atm%].
  • an oxygen-deficient tantalum oxide (TaO y A z ) containing the nonmetallic element A is assumed as the second metal oxide constituting the second resistance change layer 103b.
  • the total content ((y + z) / (1 + y + z)) of oxygen and nonmetallic element A in the second resistance change layer 103b is set to 65 to 80 [atm%].
  • the oxygen content is 71.4% (Ta 2 O 5 ) in the stoichiometric composition.
  • oxygen and the nonmetallic element A are in excess of the second content. It is assumed that it is included in the film of the resistance change layer 103b.
  • the nonmetallic element A for example, carbon can be used.
  • the upper electrode layer 104 is made of an upper electrode material having a higher standard electrode potential than the lower electrode layer 102 described above.
  • iridium (Ir) can be used as the upper electrode material.
  • the upper electrode material is not limited to this, and may be a noble metal such as platinum (Pt) or palladium (Pd).
  • the standard electrode potential of platinum or iridium is 1.0 [eV] or more. Since the standard electrode potential of tantalum is ⁇ 0.6 [eV], the standard electrode potential of the resistance change layer 103 is lower than the standard electrode potential of the upper electrode. From this, it is inferred that an oxidation / reduction reaction occurs at the interface between the upper electrode layer 104 and the second resistance change layer 103b in the second resistance change layer 103b, and oxygen is exchanged to cause a resistance change phenomenon. Is done.
  • a lower electrode material is deposited on a substrate 101 such as a silicon (Si) wafer by sputtering to form a lower electrode layer 102 (corresponding to a first step).
  • a tantalum nitride film is formed.
  • the tantalum nitride film is formed by a reactive sputtering method in a nitrogen gas atmosphere using a Ta target, for example, at room temperature, with a chamber pressure of 0.03 [Pa] to 3 [Pa].
  • the film is formed by setting the Ar / N 2 flow rate to 20 [sccm] / 5 [sccm] to 20 [sccm] / 30 [sccm].
  • a TaO x film as an example of the first metal oxide is deposited on the lower electrode layer 102 by a reactive sputtering method to form the first resistance change layer 103a (second step).
  • the TaO x film has an Ar / O 2 flow rate in an oxygen gas atmosphere using a Ta target, for example, at room temperature and a chamber pressure of 0.03 [Pa] to 3 [Pa].
  • a Ta target for example, at room temperature and a chamber pressure of 0.03 [Pa] to 3 [Pa].
  • the film formation method of the first resistance change layer 103a is not limited to the sputtering method, and a CVD method, an ALD method, or the like may be used.
  • a tantalum oxide thin film (TaO y C z film) containing a nonmetallic element A (here, carbon) is deposited on the first resistance change layer 103a by a CVD (chemical vapor deposition) method, and the second resistance The change layer 103b is formed (corresponding to the third step).
  • the oxygen content of the second resistance change layer 103b and the carbon content of the nonmetallic element A can be controlled by the type of the reactive gas, the supply time, and the substrate temperature. For example, if oxygen is used as the reactive gas, the degree of progress of the autolysis reaction can be controlled by the oxygen gas flow rate and the substrate temperature.
  • a substrate heated from 300 [° C.] to 420 [° C.] is held in the film forming chamber.
  • the source material is introduced into the film forming chamber by bubbling with a carrier gas such as nitrogen while the source material is filled in the source container and heated (first sub-process).
  • a carrier gas such as nitrogen
  • TBTDET Used tertiary butylimide trisdiethylamide tantalum
  • the Ta source gas is introduced into the deposition chamber by heating the Ta source from 85 ° C. to 110 ° C. and bubbling with nitrogen gas. As a result, the self-decomposed raw material is adsorbed on the substrate surface to form a several atomic layer.
  • the supply time of the Ta source gas is set to 2 [s] to 10 [s].
  • the deposition chamber is purged with nitrogen gas for 15 to 30 seconds to remove excess source gas (second sub-process).
  • O 2 is introduced as a reactive gas to oxidize Ta to oxidize Ta, and the source ligand is oxidized and removed as a by-product (third sub-step).
  • the supply time of the reactive gas O 2 is set in the range of 3 [s] to 20 [s].
  • reaction chamber is purged with nitrogen gas for 3 to 10 seconds to remove excess reactive gas and by-products (fourth sub-process).
  • the first sub-step to the fourth sub-step are used as basic cycles, and the second resistance change layer 103b is formed by repeating this basic cycle a number of times according to the film thickness.
  • the upper electrode material is deposited on the second variable resistance layer 103b by DC sputtering to form the upper electrode layer 104 (corresponding to the fourth step).
  • Ir is deposited as the upper electrode material.
  • the Ir film is formed using an Ir target, for example, at room temperature, with a chamber pressure of 0.03 [Pa] to 3 [Pa], and an Ar flow rate of 20 [sccm] to 100 [sccm]. Film.
  • tantalum oxide is described as an example of the first metal oxide constituting the first resistance change layer 103a and the second metal oxide constituting the second resistance change layer 103b.
  • first metal oxide and the second metal oxide include transitions such as hafnium oxide, zirconium oxide, nickel oxide, titanium oxide, vanadium oxide, cobalt oxide, zinc oxide, niobium oxide, and tungsten oxide (W).
  • Metal oxide or aluminum oxide may be used.
  • the first resistance change layer 103a using hafnium oxide can be generated, for example, by a reactive sputtering method using an Hf target and performing sputtering in argon gas and oxygen gas.
  • the second resistance change layer 103b using hafnium oxide can be generated by, for example, a CVD method using tetra (ethylmethylamino) hafnium (Hf (NCH 3 C 2 H 5 ) 4 ) as a source.
  • the first resistance change layer 103a using zirconium oxide can be generated by, for example, a reactive sputtering method using a Zr target and performing sputtering in argon gas and oxygen gas.
  • the second resistance change layer 103b using zirconium oxide can be generated by, for example, a CVD method using zirconium chloride (ZiCl 4 ) as a source.
  • the first resistance change layer 103a can be formed by a reactive sputtering method
  • the second resistance change layer 103b can be formed by a CVD method.
  • Ni (C 7 H 16 NO) nickel 1-dimethylamino-2methyl-2-butanolate
  • Ti (OC 3 H 7 ) 4 titanium oxide
  • vanadium oxide, cobalt oxide, zinc oxide, and niobium oxide are not described in detail, they are suitable as the first metal oxide and the second metal oxide similarly to the tantalum oxide.
  • the CVD method using an organometallic compound as a raw material has been described as an example of a method of forming the second resistance change layer 103b.
  • it may be formed by an ALDALD method for growing each monoatomic layer, a sputtering process using a target containing carbon, or a sputtering method for simultaneously discharging a plurality of targets.
  • composition and film density of the second variable resistance layer and characteristics of the variable resistance element Composition and film density of the second variable resistance layer and characteristics of the variable resistance element
  • Table 1 shows a thin film formed of a metal oxide formed by changing the conditions by an ALD method, a CVD method, and a sputtering method (indicated as a sputtering method in the table), and the formed thin film was evaluated. Results are shown.
  • the sputtering method here forms a thin film that does not contain carbon, particularly when a target that does not contain carbon is used, and is shown as a comparative example. Therefore, it is considered that the results shown in Table 1 are different in the case of using a target containing carbon or in the sputtering method in which a plurality of targets are simultaneously discharged.
  • a thin film is formed as the oxidizing gas type (O 2 and O 3 ) at the substrate heating temperature [° C.] (310 [° C.]), and in the CVD method, the substrate heating temperature is used as a condition.
  • a thin film was formed for each oxidizing gas type (O 2 and O 3 ) by [° C.] (310 [° C.], 355 [° C.]).
  • the composition analysis was performed by Rutherford backscattering method (RBS).
  • the content of oxygen contained in the second resistance change layer 103b depends on the film forming method and the type of oxidizing gas at the time of film formation.
  • O 2 is used as the oxidizing gas
  • the content of carbon (an example of the nonmetallic element A) in the second resistance change layer 103b can be controlled by controlling the progress of the self-decomposition reaction of the source. For this reason, it can be inferred that carbon is detected in the thin films (samples Nos. 1 to 3) formed using O 2 as the oxidizing gas among the thin films prepared by the ALD method and the CVD method.
  • the thin film formed using O 3 as the oxidizing gas is difficult to control the progress of the self-decomposition reaction of the source. Is completely decomposed, it is assumed that carbon in the film is not detected.
  • the composition of oxygen and carbon analyzed by the RBS method includes ⁇ 4 [%] in units of [atm%] and includes a relatively large error. For this reason, errors also occur in the x value, the y value, and the z value.
  • the value of (y + z) is preferably in the range of 0.71 ⁇ y + z ⁇ 0.93.
  • carbon it is desirable that it is the range of 2 [atm%] or more and 45 [atm%] or less.
  • Table 2 shows the results of evaluating the film density for each of Sample Nos. 1 to 6 shown in Table 1.
  • the film density was evaluated by measuring the X-ray reflectivity (XRR; X-ray reflectance).
  • the X-ray reflectivity measurement is performed with the reflectivity data and simulation obtained by detecting the intensity of the reflected X-ray by making it incident at an angle of 0.3 ° to 6 ° to the thin film surface to be evaluated for X-rays Compare models. “Global Fit” software manufactured by Rigaku Corporation is used for the simulation.
  • the thin film (sample Nos. 4 to 5) formed using O 3 gas as the oxidizing gas among the thin films (samples No. 1 to 5) prepared by the ALD method and the CVD method has a film density of 7.51.
  • the thin film was formed by sputtering (sample No6) is, 7.94 [g / cm 3], and the it can be seen that almost the same film density.
  • a thin film composed of oxygen-deficient tantalum oxide was formed by plasma oxidation under the conditions of a wafer temperature of 250 to 350 [° C.] and a DC power of 150 to 250 [W].
  • the film density of the thin film formed by plasma oxidation was 7.98 [g / cm 3 ]. From this result, it is understood that the film density can be reduced more effectively by including the nonmetallic element A in the film.
  • the film density decreases as the carbon content in the metal oxide constituting the thin film increases. This is because the mass in the unit cell, that is, the film density is reduced in order to replace some of the atoms (elements) constituting the thin film with carbon atoms having a smaller atomic weight (in other words, the atomic radius is larger than oxygen). It is thought to decrease.
  • the metal Ta has a tetragonal crystal structure, and its density is 16.6 [g / cm 3 ].
  • the density of TaO 2 having a rutile-type crystal structure is 9.95 [g / cm 3 ], which is greatly reduced compared to the density of metal Ta crystals not containing oxygen atoms.
  • the density of the oxidized Ta 2 O 5 is further lowered to 8.735 [g / cm 3 ]. The same applies to elements other than Ta element.
  • the density of metal hafnium (Hf) is 13.29 [g / cm 3 ], but the density of hafnium oxide (HfO 2 ) is greatly reduced to 9.68 [g / cm 3 ]. That is, when a part of metal atoms constituting a metal crystal is replaced with an oxygen atom having an atomic weight smaller than that of the metal atom (the atomic radius is larger than oxygen), the density decreases as the number of oxygen atoms in the crystal increases. To do.
  • a metal atom or an oxygen atom is replaced with a nonmetallic element A other than oxygen, specifically, boron (atomic weight of about 11), carbon (atomic weight of about 12) having a smaller atomic weight than oxygen (atomic weight of about 16). ), Nitrogen (atomic weight of about 14), etc., it is considered that the density can be further reduced.
  • a metal atom or an oxygen atom is replaced with a nonmetallic element A other than oxygen.
  • boron atomic radius of about 0
  • having a larger atomic radius than oxygen atomic radius of about 0.73 A (angstrom)
  • the density can be further reduced.
  • boron or nitrogen can be contained in the thin film by supplying borane gas or NH 3 gas as a source gas.
  • carbon and nitrogen can be supplied from elements contained in the source gas.
  • FIG. 2 shows a partial configuration example of the evaluation apparatus 200 including the resistance change element 209 actually created in the evaluation.
  • the evaluation apparatus 200 has a planar structure, and is formed so as to cover the Si wafer 201, the wiring 202 formed on the Si wafer 201, and the Si wafer 201 and the wiring 202.
  • a SiN film 203 having a thickness of 100 [nm] and a plug 205 formed in the contact hole 204 that reaches the wiring 202 through the SiN film 203 are provided.
  • the evaluation apparatus 200 includes a lower electrode layer 206 formed on the SiN film 203 so as to cover the plug 205, a first resistance change layer 207a formed on the lower electrode layer 206, and a first resistance change.
  • a resistance change element 209 having a second resistance change layer 207b formed on the layer 207a and an upper electrode layer 208 formed on the second resistance change layer 207b is provided.
  • the first variable resistance layer 207a and the second variable resistance layer 207b constitute the variable resistance layer 207.
  • the evaluation apparatus 200 is formed in the SiN film 210 formed so as to cover the resistance change element 209 and the contact hole 211 that penetrates the SiN film 210 and reaches the upper electrode layer 208 of the resistance change element 209.
  • the plug 212 and the wiring 213 formed on the SiN film 210 so as to cover the plug 212 are provided.
  • the lower electrode layer 206 was formed using a TaN film.
  • the first resistance change layer 207a was formed by depositing TaO x to a thickness of 30 [nm] by sputtering.
  • the second variable resistance layer 207b is by CVD, as a condition of the substrate temperature 355 [° C.], was formed by depositing TaO y A z with a thickness of 8 [nm].
  • the upper electrode layer 208 was formed by depositing Ir to a thickness of 50 [nm] by sputtering.
  • FIG. 3 shows the relationship between the number of applied voltage pulses (number of pulses) and the resistance value when a normal write operation is executed (common to samples 1 to 7 shown in Tables 1 and 2).
  • the resistance state is changed between a high resistance state and a low resistance state by applying two kinds of voltage pulses having different polarities between the electrodes between the upper electrode layer and the lower electrode layer of the resistance change element 209. Change reversibly between. More specifically, when the resistance state is changed from the low resistance state to the high resistance state, a negative voltage pulse (voltage: ⁇ 1.5 [V] is applied between the upper electrode layer and the lower electrode layer of the resistance change element 209. , Pulse width: 100 [ns]).
  • a positive voltage pulse (voltage: 2.4 [V], pulse width: 100 [ns]) is provided between the electrodes of the resistance change element 209. Is applied.
  • the resistance value of the resistance change element 209 is higher by about one digit in the high resistance state than in the low resistance state. Note that the resistance value on the vertical axis in FIG. 3 is displayed in arbitrary units [au].
  • the voltage component of the voltage pulse applied to the resistance change element 209 includes a first resistance change layer 207a which is a high density layer having a relatively high film density and a low density layer having a relatively low film density. And the second resistance change layer 207b.
  • the voltage component distributed to the second resistance change layer 207b contributes to the resistance change operation. is there. Therefore, by making the resistivity of the second resistance change layer 207b higher than the resistivity of the first resistance change layer 207a, the voltage component of the voltage pulse distributed to the second resistance layer is increased, and the nonvolatile memory device is reduced. It will be possible to operate with voltage. In the case of FIG. 3, the resistance change operation is possible with a voltage of 2.4 [V] or less.
  • FIG. 4 is a graph showing the relationship between the initial resistance value [ ⁇ ] and the initial break voltage value [V] of Samples 1, 2, 3, 4, 5, and 6 shown in Tables 1 and 2.
  • the initial resistance values of the samples 1, 2, and 3 using O 2 as the oxidizing gas are 3 ⁇ 10 7. [ ⁇ ] or less, among the samples in which the second resistance change layer is formed by the ALD method or the CVD method, the sample using O 3 as the oxidizing gas and the second resistance change layer by the sputtering method.
  • the initial resistance values of the formed samples 4, 5 and 6 are 10 8 [ ⁇ ] or more. That is, it can be seen that the initial resistance values of Samples 1, 2, and 3 using O 2 as the oxidizing gas are one digit or more lower than the other samples.
  • the initial break voltages of the samples 1, 2, and 3 are about V1 [V], whereas the initial break voltages of the other samples 4, 5, and 6 are larger than V1.
  • the relationship between the film density of the second variable resistance layer 207b, which is a low-density layer, and the initial break voltage is examined.
  • the value of the initial break voltage is larger than the voltage value applied between the electrodes of the resistance change element in the normal resistance change operation shown in FIG.
  • FIG. 5 is a graph showing the relationship between the film density [g / cm 3 ] and the initial break voltage of Samples 1, 2, 3, 4, 5, and 6 shown in Tables 1 and 2.
  • FIG. 5 shows that the initial break voltage decreases as the film density decreases.
  • the second variable resistance layer (TaO y film, which does not include the nonmetallic element A) is formed by a plasma oxidation method. In this case, the film density is XRR. The evaluation was 7.98 [g / cm 3 ].
  • the nonmetallic element A having an atomic weight smaller than that of oxygen atoms to the second metal oxide (here, tantalum oxide) constituting the second resistance change layer from the graphs shown in FIGS. It can be seen that the film density can be reduced more effectively.
  • the film density of the second resistance change layer is preferably 4 [g / cm 3 ] or more and 7 [g / cm 3 ] or less.
  • the film density by XRR evaluation is larger than 7 [g / cm 3 ]
  • almost no decrease in the initial break voltage is recognized.
  • the film density is lower than 4 [g / cm 3 ]
  • the non-metallic element A has been described using carbon as an example, but is not limited thereto. From the viewpoint of reducing the density by replacing the oxygen atom with the nonmetallic element A, the nonmetallic element A is preferably an element having an atomic weight smaller than that of the oxygen atom. That is, for example, nitrogen or boron may be used.
  • the substrate on which the first resistance change layer is formed in the first sub-step is 325.
  • Ta source TBTDET
  • O 2 is introduced as a reactive gas.
  • the second resistance change layer was formed using nitrogen as the nonmetallic element A, and the second resistance change layer was analyzed by RBS. Tantalum was 36.6 [atm%], oxygen was 11.5 [atm%], and nitrogen was 51.9 [atm%]. It was confirmed that the second resistance change layer contained nitrogen in the layer. Formed film is an insulating, by using a TaO y N z film as the second resistance variable layer, the same effect as the present embodiment contains carbon is expected.
  • boron is added to the second resistance change layer by adding B 2 H 6 gas when forming the second resistance change layer by the ALD method or the CVD method. Can be included.
  • Embodiment 2 A nonvolatile memory device and a manufacturing method thereof according to Embodiment 2 will be described with reference to FIG. 6A.
  • the non-volatile memory device 300A of the present embodiment is different from the non-volatile memory device 100 of the first embodiment in that a non-ohmic element 309 is further stacked on the variable resistance element 308. .
  • FIG. 6A is a cross-sectional view showing a configuration example of the variable resistance nonvolatile memory device 300A according to the present embodiment.
  • a nonvolatile memory device 300A includes a substrate 301, a lower electrode layer 302, an upper electrode layer 304, and a resistance change layer 303 sandwiched between the two electrodes.
  • the device 308 includes a first electrode layer 305, a semiconductor layer 306, and a non-ohmic element 309 configured by stacking a second electrode layer 307 in this order.
  • the non-ohmic element 309 is assumed to be a diode element (current control element).
  • the first electrode layer 305 is described using a tantalum nitride film as an example, but is not limited thereto.
  • the first electrode layer 305 is preferably composed of a metal nitride composed of the metal in the resistance change layer 303 composed of a metal oxide.
  • tantalum nitride is preferable.
  • the semiconductor layer 306 is described as an example of a nitrogen-deficient silicon nitride film, but is not limited thereto.
  • the semiconductor layer 306 may be formed using, for example, tantalum oxide (TaO), alumina (AlO), or titania (TiO).
  • an insulator layer may be used instead of the semiconductor layer 306, instead of the semiconductor layer 306, an insulator layer may be used.
  • the second electrode layer 307 is described as an example of a tantalum nitride film, but is not limited thereto.
  • the second electrode layer 307 may be made of tantalum (Ta), aluminum (Al), or a material containing these elements, or made of a material containing titanium (Ti), chromium (Cr), or the like. May be.
  • Ti titanium
  • Cr chromium
  • the non-ohmic element 309 is formed on the resistance change element 308, but the manufacturing method of the resistance change element 308 is the same as the manufacturing method of the resistance change element 108 of the first embodiment. .
  • the resistance change element 308 After forming the resistance change element 308 (after the execution of the first step to the fourth step), tantalum nitride is deposited on the upper electrode layer 304 constituting the resistance change element 308 to a thickness of 20 to 100 [nm]. Then, the first electrode layer 305 is formed (corresponding to the fifth step). More specifically, in the present embodiment, the first electrode layer 305 is formed by a reactive sputtering method in which a metal tantalum target is sputtered under a mixed gas atmosphere of argon and nitrogen.
  • the pressure is set to 0.08 to 2 [Pa]
  • the substrate temperature is set to 20 to 300 [° C.]
  • the flow rate ratio of nitrogen gas ratio of the flow rate of nitrogen to the total flow rate of argon and nitrogen
  • the DC power is set to 100 to 1300 [W] at ⁇ 40 [%]
  • the film formation time is adjusted so that the thickness of the tantalum nitride film is 20 to 100 [nm].
  • a nitrogen-deficient silicon nitride film is deposited on the first electrode layer 305 in a heat of 5 to 20 [nm] to form a semiconductor layer 306 (corresponding to the sixth step).
  • the semiconductor layer 306 is formed by a reactive sputtering method in which a polycrystalline silicon target is sputtered in a mixed gas atmosphere of argon and nitrogen.
  • the pressure is set to 0.08 to 2 [Pa]
  • the substrate temperature is set to 20 to 300 [° C.]
  • the flow rate ratio of nitrogen gas (ratio of the flow rate of nitrogen to the total flow rate of argon and nitrogen) is 0.
  • the DC power is set to 100 to 1300 [W] at ⁇ 40 [%], and the deposition time is adjusted so that the thickness of the silicon nitride film is 5 to 20 [nm].
  • tantalum nitride is deposited to a thickness of 20 to 100 [nm] on the semiconductor layer 306 to form the second electrode layer 307 (corresponding to the seventh step).
  • the method for forming the second electrode layer 307 is the same as the method for forming the first electrode layer 305.
  • the work function of tantalum nitride is 4.6 [eV]
  • the electron affinity of silicon is 3.8 [eV]. Since the work function of tantalum nitride is sufficiently higher than the electron affinity of silicon, a Schottky barrier is formed at the interface between the semiconductor layer 306 and the second electrode layer 307.
  • the non-ohmic element 309 functions as a bidirectional MSM diode.
  • the upper electrode layer 304 in contact with the second resistance change layer 303b made of the second metal oxide containing the nonmetallic element A is in contact with the resistance change element 308.
  • the non-ohmic element 309 was formed, it is not restricted to this.
  • the non-ohmic element 309 may be formed first, and the variable resistance element 308 may be formed on the non-ohmic element 309 to configure the nonvolatile memory device 300B.
  • a Ta film is formed and then oxidized by a dry thermal oxidation method, a wet thermal oxidation method or a plasma oxidation method, or directly TaO x by a reactive sputtering method. It can be formed by a method of forming a film. Further, although alumina (AlO) and titania (TiO) are not described in detail, they can be similarly generated using a general technique.
  • Embodiment 3 A nonvolatile memory device and a manufacturing method thereof according to Embodiment 3 will be described with reference to FIGS. 7A to 15B.
  • the nonvolatile memory device 100 includes the resistance change element 108
  • the nonvolatile memory device 300A and the nonvolatile memory device 300B according to the second embodiment include the resistance change element 308 and the non-ohmic element 309.
  • the case where the nonvolatile memory device 400 of this embodiment includes a plurality of memory cells including the resistance change element 417 and the non-ohmic element 421 will be described.
  • FIG. 7A is a plan view (top view) showing the configuration of the nonvolatile memory device 400 according to the present embodiment.
  • FIG. 7B is a cross-sectional view showing the configuration of the nonvolatile memory device 400, and is a cross-sectional view of the cross section corresponding to the line 1A-1A ′ of FIG.
  • a part of the uppermost insulating protective film is notched for easy understanding.
  • FIG. 8A is a partial enlarged cross-sectional view in which a part of the nonvolatile memory device 400 for explaining the configuration of the memory unit 17 and the non-ohmic element 421 is enlarged.
  • FIG. 8B is a cross-sectional view corresponding to FIG. 8A.
  • the nonvolatile memory device 400 of this embodiment includes a semiconductor circuit layer in which active elements 412 such as transistors are integrated on a substrate 411 formed of, for example, a silicon single crystal substrate, and resistance change is performed on the semiconductor circuit layer.
  • a memory array (matrix region) including a plurality of memory cells including the element 417 and the non-ohmic element 421 is formed.
  • the semiconductor circuit layer of the nonvolatile memory device 400 includes a substrate 411, an active element 412, an interlayer insulating layer 413 formed so as to cover the substrate 411 and the active element 412, and an interlayer insulating layer 413.
  • a plurality of embedded conductors 427 formed and a plurality of semiconductor electrode wirings 428 formed in the interlayer insulating layer 413 are configured.
  • the active element 412 is a transistor, and gate insulation is formed on a source region 412a and a drain region 412b formed in the substrate 411 and on a region between the source region 412a and the drain region 412b.
  • a film 412c and a gate electrode 412d are provided.
  • a transistor is exemplified as the active element 412, but an element necessary for a general memory circuit such as a DRAM may be used.
  • the interlayer insulating layer 413 is made of a fluorine-containing oxide (for example, SiOF) in this embodiment, but is not limited thereto.
  • a material such as a carbon-containing nitride (for example, SiCN) or an organic resin material (for example, polyimide) that can reduce parasitic capacitance between wirings may be used.
  • the plurality of buried conductors 427 are formed corresponding to the source region 412a and the drain region 412b of the active element 412, respectively.
  • the plurality of semiconductor electrode wirings 428 are formed so as to be connected to an arbitrary embedded conductor 427 depending on the circuit configuration.
  • the plurality of semiconductor electrode wirings 428 are assumed to be copper (Cu) in this embodiment, but may be aluminum or the like.
  • the memory array of the nonvolatile memory device 400 includes an interlayer insulating layer 414 formed on the interlayer insulating layer 413 and a buried conductor 426 formed in the interlayer insulating layer 414 so as to be in contact with one of the plurality of buried conductors 427.
  • An upper electrode wiring 429 (in a stripe shape) and a buried conductor 430 electrically connected to the upper electrode wiring 429 are provided.
  • interlayer insulating layer 414 is the same as that of the interlayer insulating layer 413 in this embodiment.
  • the configuration (material, composition, film thickness, etc.) of the resistance change element 417 is the same as that of the resistance change element 108 of the first embodiment.
  • the configuration (material, composition, film thickness, etc.) of the non-ohmic element 421 is the same as that of the non-ohmic element 309 of the second embodiment.
  • the lower electrode wiring 415 is described as an example of a Ti—Al—N alloy, but may be formed by stacking Cu, Al, Ti—Al alloy or the like.
  • the interlayer insulating layer 416 is described using a TEOS-SiO film as an example; however, a silicon oxide (SiO) film or a silicon nitride (SiN) film may be used, or silicon carbon which is a low dielectric constant material.
  • a nitride (SiCN) film, a silicon carbonate (SiOC) film, a silicon fluorine oxide (SiOF) film, or the like may be used.
  • the upper electrode wiring 429 is made of the same material as the lower electrode wiring 415 in the present embodiment, but other materials may be used.
  • FIG. 9 is a circuit diagram schematically showing an equivalent circuit of the nonvolatile memory device 400 shown in FIGS. 7A to 8B and its peripheral circuit.
  • the nonvolatile memory device 400 includes a memory array in which memory cells in which a resistance change element 417 and a non-ohmic element 421 are connected in series are arranged in a matrix, and a bit that is a peripheral circuit.
  • a line decoder 406, a word line decoder 405, and a read circuit 407 are provided.
  • the resistance change element 417 has one end connected to one end (anode terminal) of the non-ohmic element 421 and the other end connected to the lower electrode wiring 415.
  • the non-ohmic element 421 has one end (anode terminal) connected to one end of the resistance change element 417 and the other end (cathode terminal) connected to the upper electrode wiring 429.
  • the lower electrode wiring 415 is connected to the bit line decoder 406 and the read circuit 407.
  • the upper electrode wiring 429 is connected to the word line decoder 405. That is, the lower electrode wiring 415 corresponds to the bit line, and the upper electrode wiring 429 corresponds to the word line.
  • the peripheral circuit is configured by an active element 412 made of, for example, a MOSFET.
  • FIG. 10 is a cross-sectional view showing a state in which the lower electrode wiring 415 and the interlayer insulating layers 414 and 416 are formed on the substrate 411 on which the active element 412 is formed.
  • FIG. 11A shows the inside of the interlayer insulating layer 416.
  • FIG. 11B is a cross-sectional view of the cross section corresponding to 3A-3A ′ of FIG. 11A viewed in the direction of the arrow.
  • FIG. 12 is a cross-sectional view showing a state in which a lower electrode material is deposited on the contact hole 431 and the interlayer insulating layer 416.
  • FIG. 13A, FIG. 14A, and FIG. 15A are plan views (top views) in a process of forming a resistance change element and a non-ohmic element.
  • 13B is a cross-sectional view of the cross section corresponding to 4A-4A ′ of FIG.
  • FIG. 14B is a cross-sectional view of the cross section corresponding to 5A-5A ′ of FIG. 14A viewed in the direction of the arrow
  • FIG. 15B is a cross-sectional view of the cross section corresponding to 6A-6A ′ of FIG. It is.
  • SiOF is deposited on a substrate 411 on which a semiconductor circuit layer including a plurality of active elements 412, buried conductors 427, semiconductor electrode wirings 428, an interlayer insulating layer 413, and the like is formed. Then, an interlayer insulating layer 414 is formed, and a plurality of (stripe-like) lower electrode wirings 415 extending in the column direction are embedded in the interlayer insulating layer 414 (corresponding to the eighth step). Further, an interlayer insulating layer 416 is formed on the lower electrode wiring 415 and the interlayer insulating layer 414 (corresponding to the ninth step).
  • the lower electrode wiring 415 is formed by first forming a stripe-shaped groove for embedding the lower electrode wiring 415 in the interlayer insulating layer 414 and a contact hole for connecting to the semiconductor electrode wiring 428. It is formed using a technique used in a semiconductor process. After forming such stripe-shaped grooves and contact holes, and depositing a Ti—Al—N alloy material which is a wiring material of the lower electrode wiring 415, for example, by performing CMP, the shape shown in FIG. Lower electrode wiring 415 is formed.
  • the method of forming the lower electrode wiring 415 is not limited to this, and the lower electrode wiring 415 may be formed by sputtering using the wiring material of the lower electrode wiring 415, and may be formed by an exposure process and an etching process.
  • an interlayer insulating layer 416 made of TEOS-SiO is formed on the lower electrode wiring 415 and the interlayer insulating layer 414 using the CVD method.
  • contact holes 431 reaching the lower electrode wiring 415 are formed in the interlayer insulating layer 416 at a constant arrangement pitch by a general semiconductor process (corresponding to the tenth step). ).
  • the contact hole 431 is formed at a position corresponding to an intersection with an upper electrode wiring 429 described later.
  • the contact hole 431 is a square with rounded corners whose one side is shorter than the width of the lower electrode wiring 415.
  • the shape of the contact hole 431 in plan view may be any shape such as a circle, an ellipse, or a rectangle.
  • tantalum nitride as a lower electrode material constituting the lower electrode layer 418 is laminated on the interlayer insulating layer 416 including the contact hole 431 by sputtering, and a tantalum nitride film 4181 is formed. Form.
  • the tantalum nitride film 4181 has an Ar / N 2 flow rate in a nitrogen gas atmosphere using a Ta target, for example, at room temperature under a chamber pressure of 0.03 [Pa] to 3 [Pa]. Is set to 20 [sccm] / 5 [sccm] to 20 [sccm] / 30 [sccm]. Note that the deposition method of the tantalum nitride film 4181 is not limited to the sputtering method, and a CVD method, an ALD method, or the like may be used.
  • the tantalum nitride film 4181 other than the tantalum nitride film 4181 formed in the contact hole 431 is removed by CMP, and the lower electrode layer 418 is embedded in the contact hole 431.
  • Form (corresponding to the first step).
  • a TaO x film (tantalum oxide film) as an example of a first metal oxide constituting the first resistance change layer 419a is formed on the lower electrode layer 418 and the interlayer insulating layer 416.
  • stacked corresponds to the second TaO y a z laminated film (tantalum oxide film) of an example of a metal oxide (third step constituting the second resistance variable layer 419b ).
  • a TaO x film is deposited on the lower electrode layer 418 and the interlayer insulating layer 416 by reactive sputtering.
  • the conditions for forming the TaO x film are the same as those in the first embodiment.
  • a TaO y A z film is formed on the TaO x film by a CVD method.
  • carbon is assumed as the nonmetallic element A.
  • the conditions for forming the TaO y A z film are the same as those in the first embodiment.
  • the upper electrode material constituting the upper electrode layer 420 and the first electrode constituting the first electrode layer 422 constituting the non-ohmic element 421 are formed on the TaO y A z film.
  • the material, the semiconductor material constituting the semiconductor layer 423, and the second electrode material constituting the second electrode layer 424 are deposited in this order, and the upper electrode material layer, the first electrode material layer, the semiconductor material layer, and the second electrode material layer Form.
  • the TaO x film, the TaO y C z film, the upper electrode material layer, the first electrode material layer, the semiconductor material layer, and the second electrode material layer are processed into a desired shape by a dry etching process to change the first resistance.
  • a layer 419a, a second resistance change layer 419b, an upper electrode layer 420, a first electrode layer 422, a semiconductor layer 423, and a second electrode layer 424 are formed (corresponding to the fifth to seventh steps).
  • the upper electrode material is formed of, for example, iridium by DC sputtering as in the first embodiment.
  • the first electrode material layer and the second electrode material layer are formed by stacking tantalum nitride by a reactive sputtering method, as in the second embodiment.
  • the semiconductor material layer is formed by depositing a nitrogen-deficient silicon nitride film (SiN) by reactive sputtering.
  • an interlayer insulating layer 425 is deposited on the interlayer insulating layer 416, and a plurality of (stripe-shaped) upper electrode wirings 429 extending in the column direction are formed on the interlayer insulating layer 425 and the non-ohmic element 421.
  • an insulating protective layer covering the upper electrode wiring 429 is formed. Thereby, the nonvolatile memory device 400 shown in FIG. 7A can be manufactured.
  • variable resistance nonvolatile element realized by making various modifications conceived by those skilled in the art without departing from the gist of the present invention, or by arbitrarily combining the components in the embodiment, and a method for manufacturing the variable resistance nonvolatile element are also included in the present invention.
  • the variable resistance layer is a planar type is illustrated, but this is only an example.
  • a structure in which a memory cell hole is provided and a resistance change layer is embedded therein may be used.
  • the present invention provides a variable resistance nonvolatile memory device and a nonvolatile memory device including the same, and realizes a nonvolatile memory capable of reducing an initial break voltage and initializing at a low voltage. Therefore, it is useful for various electronic devices using a nonvolatile memory.

Abstract

　抵抗変化層（１０３）は、酸素不足型の第一の金属酸化物で構成される第一抵抗変化層（１０３ａ）と第一の金属酸化物とは酸素不足度の異なる第二の金属酸化物で構成される第二抵抗変化層（１０３ｂ）とを有し、第二抵抗変化層（１０３ｂ）は、酸素とは異なる非金属元素Ａを含有し、第一抵抗変化層（１０３ａ）の組成をＭＯｘと表し第二抵抗変化層（１０３ｂ）の組成をＮＯｙＡｚと表した場合にｘ＜（ｙ＋ｚ）を満たし、第二抵抗変化層（１０３ｂ）の抵抗率は第一抵抗変化層（１０３ａ）の抵抗率よりも大きく、かつ、第二抵抗変化層（１０３ｂ）の膜密度は、第二の金属酸化物の化学量論組成における理論膜密度よりも小さい。

Description

不揮発性記憶装置およびその製造方法
　本発明は、抵抗変化素子を用いた不揮発性記憶装置に関し、特に、膜密度の異なる抵抗変化層の積層構造を形成した不揮発性記憶装置およびその製造方法に関する。
　近年、電子機器におけるデジタル技術の進展に伴い、音楽、画像、情報等のデータのデータ量が増大している。データ量の大きいデータを保存するために、大容量で、かつ不揮発性の半導体記憶装置の開発が活発に行われている。例えば、強誘電体を容量素子として用いる不揮発性記憶装置は、既に多くの分野で用いられている。さらに、このような強誘電体キャパシタを用いる不揮発性記憶装置に対して、電気的パルスの印加によって抵抗値が変化し、その状態を保持し続ける抵抗変化素子(variable resistance element)を用いた不揮発性記憶装置（以下、ＲｅＲＡＭ：resistive random access memoryと呼ぶ）が、通常の半導体プロセスとの整合性を取りやすいという点で注目されている。
　ここで、特許文献１では、第一電極層と、抵抗変化層と、第二電極層とで構成される抵抗変化素子が開示されている。ここで、抵抗変化層は、酸素含有率の異なる２つのタンタル酸化物層を積層して構成されている。すなわち、抵抗変化層は、第一のタンタル酸化物層と第二のタンタル酸化物層の積層構造で構成され、第二のタンタル酸化物層を構成する第二のタンタル酸化物材料層の酸素含有率は、第一のタンタル酸化物層を構成する第一のタンタル酸化物材料層の酸素含有率より高い。酸素含有率の高い第二のタンタル酸化物層は、第一のタンタル酸化物層を酸素プラズマ処理することで形成することが開示されている。
　また、非特許文献１には、遷移金属酸化物を材料として形成された２つの遷移金属酸化物層を用いた抵抗変化素子を備える不揮発性記憶装置が開示されている。遷移金属酸化物としては、ＮｉＯ、ＴｉＯ、ＨｆＯ２、ＺｒＯ２の４種類が開示されている。
国際公開第２００８／１４９４８４号
Ｉ. Ｇ. Ｂａｅｋ ｅｔ ａｌ.，ＩＥＤＭ２００４，ｐ．５８７
　抵抗変化素子には、酸素含有率の異なる２つのタンタル酸化物層を積層して構成された層を、高抵抗状態と低抵抗状態との間で遷移する抵抗変化層として機能させるために、製造後、初期に１度、高電圧な初期ブレーク電圧を印加する初期ブレーク動作(initial breakdown operation)を行うことを要するものがある。この初期ブレーク電圧を印加すると、２つのタンタル酸化物層のうち、酸素含有率が高い高抵抗値を示すタンタル酸化物層の一部が局所的に短絡（ブレークして、導電パスを形成）して、抵抗変化が生じる状態に遷移する。上述した初期ブレーク電圧の電圧値は、一般的に、不揮発性記憶装置の通常動作時において抵抗変化層の抵抗状態を変化させるために印加する電圧パルスの電圧値より、大きい値となる。
　特許文献１では、酸素含有率の高い第二のタンタル酸化物層を酸素プラズマ処理により形成している。酸素プラズマ処理では、酸素イオンなどが膜表面から打ち込まれて、欠陥や原子間に酸素が拡散する。従って、原理的には、薄膜を構成する原子数は増加することになる。その結果、酸素プラズマ処理で形成される第二のタンタル酸化物層（金属酸化物層、第二抵抗変化層）は、欠陥が少なく、緻密で膜密度は高い。このため、初期ブレーク動作で抵抗変化素子に印加する初期ブレーク電圧が高くなる。
　一方、金属酸化物層を、スパッタリング法などの成膜プロセスで形成した場合は、膜中の欠陥が、酸素プラズマ処理の場合と比較して多い。このため、初期ブレーク電圧は、酸素プラズマ処理の場合よりは低下するが、信頼性が低下するという問題がある。
　そこで、本発明は、酸素不足度の異なる２つの金属酸化物層を有する抵抗変化素子を備える不揮発性記憶装置において、初期ブレーク電圧を低電圧化し、且つ、信頼性の低下防止を目的とする。
　上記の課題を解決するために、本発明に係る不揮発性記憶装置は、上部電極層と、下部電極層と、前記上部電極層と前記下部電極層との間に介在し、前記上部電極層と前記下部電極層との間に印加される電気パルスに基づいて可逆的に抵抗状態が変化し、その状態を保持し続ける抵抗変化層と、を有する抵抗変化素子を備える不揮発性記憶装置であって、前記抵抗変化層は、酸素不足型の第一の金属酸化物で構成される第一抵抗変化層と、前記第一の金属酸化物とは酸素不足度の異なる第二の金属酸化物で構成される第二抵抗変化層と、を有し、前記第二抵抗変化層は、酸素とは異なる非金属元素Ａを含有し、前記第一の金属酸化物を構成する前記第一の金属をＭ、前記第二の金属酸化物を構成する前記第二の金属をＮ、前記第一抵抗変化層の組成をＭＯｘ、前記第二抵抗変化層の組成をＮＯｙＡｚと表した場合に、ｘ＜（ｙ＋ｚ）を満たし、前記第二抵抗変化層の抵抗率は、前記第一抵抗変化層の抵抗率よりも大きく、かつ、前記第二抵抗変化層の膜密度は、前記第二の金属酸化物の化学量論組成における理論膜密度よりも小さい。
　本発明の不揮発性記憶装置によれば、初期ブレーク電圧を低電圧化させ、信頼性の低下防止を図ることが可能になる。さらに、本発明の不揮発性記憶装置の製造方法によれば、初期ブレーク電圧を低電圧化させ、信頼性の低下防止を図ることが可能な不揮発性記憶装置を製造することが可能になる。
図１は、実施の形態１に係る抵抗変化型の不揮発性記憶装置の構成例を示す断面図である。 図２は、評価用の抵抗変化素子を備える評価用装置の部分構成例を示す断面図である。 図３は、実施の形態１に係る抵抗変化型の不揮発性記憶装置の通常動作におけるパルス印加回数と抵抗値の関係を示す図である。 図４は、評価用抵抗変化素子を備える不揮発性記憶装置の初期抵抗値と初期ブレーク電圧の電圧値との関係を示す図である。 図５は、評価用抵抗変化素子を備える不揮発性記憶装置の膜密度と初期ブレーク電圧値との関係を示す図である。 図６Ａは、実施の形態２に係る抵抗変化型の不揮発性記憶装置の構成例を示す断面図である。 図６Ｂは、実施の形態２の変形例に係る抵抗変化型の不揮発性記憶装置の構成例を示す断面図である。 図７Ａは、実施の形態３に係る不揮発性記憶装置の構成を示す平面図である。 図７Ｂは、実施の形態３に係る不揮発性記憶装置の構成を示す断面図である。 図８Ａは、実施の形態３に係る不揮発性記憶装置について、抵抗変化素子と非オーミック性素子に係る部分を拡大して示す平面図である。 図８Ｂは、実施の形態３に係る不揮発性記憶装置について、抵抗変化素子と非オーミック性素子に係る部分を拡大して示す断面図である。 図９は、実施の形態３に係る不揮発性記憶装置の回路構成例を説明する概略回路図である。 図１０は、実施の形態３に係る不揮発性記憶装置の製造方法において、能動素子が形成された基板上に、下部電極配線および層間絶縁層を形成した状態を示す断面図である。 図１１Ａは、実施の形態３に係る不揮発性記憶装置の製造方法において、層間絶縁層内にコンタクトホールを形成した状態を示す平面図である。 図１１Ｂは、図１１Ａの３Ａ－３Ａ’に対応する断面図である。 図１２は、実施の形態３に係る不揮発性記憶装置の製造方法において、下部電極層を構成する下部電極材料を堆積した状態を示す断面図である。 図１３Ａは、実施の形態３に係る不揮発性記憶装置の製造方法において、コンタクトホール中に下部電極層を埋め込み形成した状態の平面図（上面視図）である。 図１３Ｂは、図１３Ａの４Ａ－４Ａ’に対応する断面図である。 図１４Ａは、実施の形態３に係る不揮発性記憶装置の製造方法において、第一抵抗変化層を構成する第一の金属酸化物と第二抵抗変化層を構成する第二の金属酸化物を連続して積層した状態を示す平面図（上面視図）である。 図１４Ｂは、図１４Ａの５Ａ－５Ａ’に対応する断面図である。 図１５Ａは、実施の形態３に係る不揮発性記憶装置の製造方法において、抵抗変化素子および非オーミック性素子を形成した後の状態を示す平面図（上面視図）である。 図１５Ｂは、図１５Ａの６Ａ－６Ａ’に対応する断面図である。
　（本実施の形態に係る不揮発性記憶装置及びその製造方法の概要）
　本実施の形態に係る不揮発性記憶装置は、上部電極層と、下部電極層と、前記上部電極層と前記下部電極層との間に介在し、前記上部電極層と前記下部電極層との間に印加される電気パルスに基づいて可逆的に抵抗状態が変化し、その状態を保持し続ける抵抗変化層と、を有する抵抗変化素子を備える不揮発性記憶装置であって、前記抵抗変化層は、酸素不足型の第一の金属酸化物で構成される第一抵抗変化層と、前記第一の金属酸化物とは酸素不足度の異なる第二の金属酸化物で構成される第二抵抗変化層と、を有し、前記第二抵抗変化層は、酸素とは異なる非金属元素Ａを含有し、前記第一の金属酸化物を構成する前記第一の金属をＭ、前記第二の金属酸化物を構成する前記第二の金属をＮ、前記第一抵抗変化層の組成をＭＯｘ、前記第二抵抗変化層の組成をＮＯｙＡｚと表した場合に、ｘ＜（ｙ＋ｚ）を満たし、前記第二抵抗変化層の抵抗率は、前記第一抵抗変化層の抵抗率よりも大きく、かつ、前記第二抵抗変化層の膜密度は、前記第二の金属酸化物の化学量論組成における理論膜密度よりも小さい。
　上記構成の不揮発性記憶装置は、酸素不足型の金属酸化物で構成される第一抵抗変化層と、第一抵抗変化層より抵抗率の大きい第二抵抗変化層との積層構造で構成され、第二抵抗変化層が、酸素とは異なる非金属元素Ａを含むように構成したので、第二抵抗変化層中の欠陥が増し、当該欠陥を起点として、導電性パス（フィラメント）が、従来よりも低電圧で形成可能になるので、抵抗変化素子の初期ブレーク電圧の低電圧化が実現できる。
　また、前記非金属元素の原子半径は、酸素の原子半径よりも大きくてもよい。
　また、前記非金属元素の原子量は、酸素の原子量よりも小さくてもよい。
　第二抵抗変化層に含まれる酸素の一部を、酸素よりも原子量が小さい非金属元素Ａで置き換えることにより、第二抵抗変化層の膜密度を、化学量論組成の金属酸化物の理論膜密度よりも低密度化させることが可能になる。上述したように、第二抵抗変化層の膜密度が低くなると初期ブレーク電圧が低くなることから、第二抵抗変化層の膜密度を、化学量論組成の金属酸化物の理論膜密度よりも低密度化させることにより、第二抵抗変化層を化学量論組成の金属酸化物で構成した場合よりもさらに、初期ブレーク電圧の低電圧化が実現できる。
　また、前記非金属元素は、ホウ素、窒素および炭素のいずれかであってもよい。
　ホウ素、窒素および炭素は、酸素よりも原子量が小さいので、当該元素で酸素を置き換えることにより、第二抵抗変化層の膜密度を、化学量論組成の金属酸化物の理論膜密度よりも低密度化させることができる。これにより、第二抵抗変化層に導電性パスを従来よりも低電圧で形成できるので、抵抗変化素子の初期ブレーク電圧の低電圧化が実現できる。
　また、前記非金属元素は、炭素であり、前記第二抵抗変化層の炭素の含有率が２［ａｔｍ％］以上４５［ａｔｍ％］以下であってもよい。
　これにより、第二抵抗変化層の膜密度を化学量論組成の金属酸化物の理論膜密度よりも低密度化させることができる。これにより、第二抵抗変化層に導電性パスを従来よりも低電圧で形成できるので、抵抗変化素子の初期ブレーク電圧の低電圧化が実現できる。
　また、前記第二抵抗変化層の膜密度は、４［ｇ／ｃｍ３］以上７［ｇ／ｃｍ３］以下であってもよい。
　第二抵抗変化層の膜密度と初期ブレーク電圧は、第二抵抗変化層の膜密度が低くなると初期ブレーク電圧が低くなる関係にあり、膜密度が、４［ｇ／ｃｍ３］以上７［ｇ／ｃｍ３］以下に設定することにより、初期ブレーク電圧を効果的に低電圧化させることができる。
　また、前記第一の金属酸化物は、遷移金属酸化物またはアルミニウム酸化物であってもよい。前記第一の金属酸化物は、タンタル酸化物であってもよい。
　これにより、従来の半導体プロセスを用いて、安定動作可能な不揮発性記憶装置を実現できる。
　また、前記第一の金属と前記第二の金属とは同一の金属としても良いし、前記第一の金属と前記第二の金属とは異なる金属としてもよい。
　また、第一電極層と、前記第一電極層上に形成される半導体層と、前記半導体層上に形成される第二電極層を有する非オーミック性素子を更に備え、前記抵抗変化素子の前記下部電極層または前記上部電極層と、前記非オーミック性素子の前記第一電極層または前記第二電極層が直接接していてもよい。
　電流のオン・オフ特性を有する非オーミック性素子の電極層と抵抗変化素子の電極層が直接接するように構成することにより、複数の抵抗変化素子を備える場合において、選択されていない抵抗変化素子へのリーク電流を抑制することができ、安定動作を実現できる。
　本実施の形態に係る不揮発性記憶装置の製造方法は、電気パルスの印加によって抵抗状態が変化し、その状態を保持し続ける抵抗変化層を有する抵抗変化素子を備える不揮発性記憶装置の製造方法であって、下部電極層を形成する第一工程と、前記下部電極層上に前記抵抗変化層を形成する工程と、前記抵抗変化層上に上部電極層を形成する第四工程とを有する素子形成工程を含み、前記抵抗変化層を形成する工程では、酸素不足型の第一の金属酸化物で構成される第一抵抗変化層を形成する第二工程と、前記第一の金属酸化物とは酸素不足度が異なる第二の金属酸化物を材料とし、酸素とは異なる非金属元素Ａを含有し、前記第一の金属酸化物を構成する第一の金属をＭ、前記第二の金属酸化物を構成する第二の金属をＮ、前記第一抵抗変化層の組成をＭＯｘ、前記第二抵抗変化層の組成をＮＯｙＡｚと表した場合に、ｘ＜（ｙ＋ｚ）を満たし、前記第一抵抗変化層よりも抵抗率が高く、かつ、膜密度が前記第二の金属酸化物の化学量論組成における理論膜密度よりも小さい第二抵抗変化層を形成する第三工程と、を含む。
　かかる製造方法により、不揮発性記憶装置を製造すれば、第二抵抗変化層に非金属元素Ａを含ませることができ、第二抵抗変化層中の欠陥が増し、当該欠陥を起点として、第二抵抗変化層での導電性パスが、従来よりも低電圧で形成可能になるので、初期ブレーク電圧の低電圧化を実現できる。
　また、第一電極層を形成する第五工程と、前記第一電極層上に、半導体層もしくは絶縁体層を形成する第六工程と、前記半導体層もしくは前記絶縁体層上に、第二電極層を形成する第七工程と、を有する非オーミック性素子形成工程とを、さらに含み、前記非オーミック性素子形成工程は、前記素子形成工程の前または後に行ってもよい。
　これにより、複数の抵抗変化素子を形成する場合において、非金属元素Ａを含ませることにより初期ブレーク電圧を低電圧化させた抵抗変化素子と非オーミック性素子とを、抵抗変化素子の電極と非オーミック性素子の電極とを直接的に接した状態で形成できるので、選択されていない素子への電流を抑制することができ、記憶装置の安定動作を実現できる。
　また、第一の方向に延伸する複数の下部電極配線を形成する第八工程と、前記複数の下部電極配線上に、層間絶縁層を形成する第九工程と、前記層間絶縁層内であって、前記第一の方向とは交差する第二の方向に延伸する複数の上部電極配線と前記複数の下部電極配線との交差部の夫々に対応する位置に、前記複数の下部電極配線に到達するコンタクトホールを形成する第一０工程とを有する前工程を、さらに含み、前記前工程の後に、前記コンタクトホール内に前記抵抗変化素子の前記下部電極層を埋め込み形成してもよい。
　また、前記第三工程では、ＣＶＤ法あるいはＡＬＤ法により、前記第二抵抗変化層を形成してもよい。
　ＣＶＤ法（化学気相成長法）あるいはＡＬＤ法（原子層堆積法）により形成することにより、非金属元素Ａを良好に第二抵抗変化層に含ませることが可能になる。
　また、前記第一の金属と前記第二の金属とは同一の金属としても良いし、前記第一の金属と前記第二の金属とは異なる金属としてもよい。
　（用語の説明等）
　実施形態において、「酸素含有率」は、金属酸化物を構成する総原子数に対する含有酸素原子数の比率である。例えば、Ｔａ２Ｏ５の酸素含有率は、総原子数に占める酸素原子の比率（Ｏ／（Ｔａ＋Ｏ））であり、７１．４ａｔｍ％となる。したがって、酸素不足型のタンタル酸化物は、酸素含有率は０より大きく、７１．４ａｔｍ％より小さいことになる。例えば、第１の金属酸化物層を構成する金属と、第２の金属酸化物層を構成する金属とが同種である場合、酸素含有率は酸素不足度と対応関係にある。すなわち、第２の金属酸化物の酸素含有率が第１の金属酸化物の酸素含有率よりも大きいとき、第２の金属酸化物の酸素不足度は第１の金属酸化物の酸素不足度より小さい。
　「酸素不足度」とは、金属酸化物において、その化学量論的組成（複数の化学量論的組成が存在する場合は、そのなかで最も抵抗値が高い化学量論的組成）の酸化物を構成する酸素の量に対し、不足している酸素の割合をいう。化学量論的組成の金属酸化物は、他の組成の金属酸化物と比べて、より安定でありかつより高い抵抗値を有している。
　例えば、金属がタンタル（Ｔａ）の場合、上述の定義による化学量論的組成の酸化物はＴａ２Ｏ５であるので、ＴａＯ２．５と表現できる。ＴａＯ２．５の酸素不足度は０％である。ＴａＯ１．５の酸素不足度は、酸素不足度＝（２．５－１．５）／２．５＝４０％となる。また、酸素過剰の金属酸化物は、酸素不足度が負の値となる。なお、本明細書中では、特に断りのない限り、酸素不足度は正の値、０、負の値も含むものとして説明する。
　酸素不足度の小さい酸化物は化学量論的組成の酸化物により近いため抵抗値が高く、酸素不足度の大きい酸化物は酸化物を構成する金属により近いため抵抗値が低い。
　「酸素不足型の金属酸化物」とは、化学量論的な組成を有する金属酸化物と比較して、酸素の含有量（原子比：総原子数に占める酸素原子数の割合）が少ない金属酸化物を意味する。
　「化学量論的組成を有する金属酸化物」とは、酸素不足度が０％の金属酸化物を指す。例えば、タンタル酸化物の場合、絶縁体であるＴａ２Ｏ５を指す。尚、酸素不足型とすることで金属酸化物は導電性を有するようになる。
　「標準電極電位（ｓｔａｎｄａｒｄ　ｅｌｅｃｔｒｏｄｅ　ｐｏｔｅｎｔｉａｌ）」は、一般的に、酸化しやすさの一つの指標であり、この値が大きければ酸化されにくく、小さければ酸化されやすいことを意味する。尚、電極と酸素不足度の小さい低酸素不足層（第二抵抗変化層）との標準電極電位の差が大きいほど、酸化・還元反応が起こりやすくなり、抵抗変化が起こりやすくなる。また、標準電極電位の差が小さくなるにつれて、酸化・還元反応が起こりにくくなり、抵抗変化が起こりにくくなることから、酸化のされやすさが抵抗変化現象のメカニズムに大きな役割を果たしているのではないかと推測される。
　「初期抵抗値」は、初期ブレーク動作を実行する前、第二抵抗変化層に導電パスが形成されていないときの抵抗変化素子の抵抗値を示し、初期ブレーク動作後に低抵抗状態と高抵抗状態との間で推移する高抵抗状態に相当する抵抗値よりも大きな値となっている。
　以下、不揮発性記憶装置の実施の形態を、図面を用いて詳細に説明する。なお、以下で説明する実施の形態は、いずれも本発明の好ましい一具体例を示すものである。以下の実施の形態で示される数値、形状、材料、構成要素、構成要素の配置位置及び接続形態、ステップ、ステップの順序などは、一例であり、本発明を限定する主旨ではない。また、以下の実施の形態における構成要素のうち、本発明の最上位概念を示す独立請求項に記載されていない構成要素については、より好ましい形態を構成する任意の構成要素として説明される。
　（実施の形態１）
　実施の形態１に係る不揮発性記憶装置およびその製造方法について、図１～図５を基に説明する。
　（実施の形態１における不揮発性記憶装置１００の構成）
　先ず、本実施の形態における不揮発性記憶装置１００の構成について、図１を基に説明する。ここで、図１は、本実施の形態に係る抵抗変化型の不揮発性記憶装置１００の構成例を示した断面図である。
　図１に示すように、不揮発性記憶装置１００は、基板１０１上に形成された下部電極層１０２と、下部電極層１０２上に形成された抵抗変化層１０３と、抵抗変化層１０３上に形成された上部電極層１０４とを有する抵抗変化素子１０８を備えて構成される。
　尚、本実施の形態の不揮発性記憶装置は、抵抗変化素子１０８で構成される。即ち、基板１０１は、本発明の必須構成ではないが、より好ましい形態を構成するものとして説明する。また、本実施の形態では、抵抗変化素子１０８を、基板１０１上に形成しているが、これに限るものではなく、基板１０１上に、集積回路などの半導体回路層を形成し、当該半導体回路層上に形成しても良い。
　より詳しくは、下部電極層１０２は、後述する上部電極層１０４より標準電極電位が低い下部電極材料で構成される。下部電極材料は、本実施の形態では、窒化タンタル（ＴａＮ）を想定している。尚、下部電極材料は、本実施の形態では、窒化タンタル（ＴａＮ）を想定しているが、これに限られるものではなく、例えば、銅（Ｃｕ）、チタン（Ｔｉ）、タングステン（Ｗ）、タンタル（Ｔａ）およびその窒化物から選ばれる少なくとも１種を含む金属が好ましい。
　抵抗変化層１０３は、下部電極層１０２と上部電極層１０４との間に介在され、下部電極層１０２と上部電極層１０４との間に与えられる電気的信号に基づいて可逆的に抵抗値が変化する層である。抵抗変化層１０３は、例えば、下部電極層１０２と上部電極層１０４との間に与えられる電圧の極性に応じて高抵抗状態と低抵抗状態とを可逆的に遷移する層である。抵抗変化層１０３は、下部電極層１０２に接続する第一抵抗変化層１０３ａと、上部電極層１０４に接続する第二抵抗変化層１０３ｂの少なくとも２層を積層して構成される。
　より詳細には、抵抗変化層１０３は、本実施の形態では、酸素不足型の第一の金属酸化物で構成される第一抵抗変化層１０３ａと、酸素以外の非金属元素Ａを含み、第一の金属酸化物とは酸素不足度の異なる第二の金属酸化物で構成される第二抵抗変化層１０３ｂとをこの順に積層して構成されている。第一の金属と第二の金属とは同一材料であっても、異なる材料であってもよい。第一の金属および第二の金属としては、例えば、タンタル（Ｔａ）、ハフニウム（Ｈｆ）、ジルコニウム（Ｚｒ）、ニッケル（Ｎｉ）、チタン（Ｔｉ）、バナジウム（Ｖ）、コバルト（Ｃｏ）、亜鉛（Ｚｎ）、ニオブ（Ｎｂ）、タングステン（Ｗ）等の遷移金属、または、アルミニウム（Ａｌ）等を用いることができる。
　ここで、第一抵抗変化層１０３ａの組成をＭＯｘ、第二抵抗変化層１０３ｂの組成をＮＯｙＡｚと表した場合には、ｘ＜（ｙ＋ｚ）と表される。
　さらに、第二抵抗変化層１０３ｂの抵抗率が第一抵抗変化層の抵抗率よりも大きく設定されている。尚、第一抵抗変化層の抵抗率よりも第二抵抗変化層の抵抗率を高く設計することにより、通常の書き込み処理時における電圧印加時に、第二抵抗変化層に大なる電圧が印加される。これにより、第二抵抗変化層内の上部電極層との界面の近傍領域において、酸化・還元反応を起こりやすくなる。この結果、抵抗変化現象を発現しやすくすることができ、低電圧駆動が可能な抵抗変化素子を得ることができる。
　また、第二抵抗変化層の膜密度が化学量論組成の金属酸化物の理論膜密度よりも小さくなっている。
　より詳しくは、第一抵抗変化層１０３ａを構成する第一の金属酸化物は、本実施の形態では、酸素不足型のタンタル酸化物（ＴａＯｘ）を想定している。第一抵抗変化層１０３ａの酸素含有率は、例えば５０～６５［ａｔｍ％］に設定する。
　第二抵抗変化層１０３ｂを構成する第二の金属酸化物は、本実施の形態では、非金属元素Ａを含む酸素不足型のタンタル酸化物（ＴａＯｙＡｚ）を想定している。また、第二抵抗変化層１０３ｂの酸素と非金属元素Ａを合計した含有率（（ｙ＋ｚ）／（１＋ｙ＋ｚ））は、６５～８０［ａｔｍ％］に設定している。ここで、タンタル酸化物の場合、化学量論的組成では、酸素の含有率は７１．４％（Ｔａ２Ｏ５）となるが、ここではそれより過剰に酸素と非金属元素Ａが第二抵抗変化層１０３ｂの膜中に含まれる場合も想定している。非金属元素Ａとしては、例えば、炭素を用いることができる。
　尚、酸素不足型のタンタル酸化物を第一の金属酸化物及び第二の金属酸化物として用いることにより、可逆的かつ安定した抵抗変化現象を得ることができる。このことについては、関連特許として、国際公開第２００８／０５９７０１号（特許文献）に詳細に説明されている。また、２層で積層されている形態については、特許第４２５３０３８号（特許文献）で詳細に説明されている。
　上部電極層１０４は、上述した下部電極層１０２より標準電極電位が高い上部電極材料で構成される。上部電極材料は、本実施の形態では、例えば、イリジウム（Ｉｒ）を用いることができる。尚、上部電極材料は、これに限られるものではなく、例えば、白金（Ｐｔ）やパラジウム（Ｐｄ）等の貴金属であっても良い。
　ここで、白金やイリジウムの標準電極電位は、１．０［ｅＶ］以上となる。タンタルの標準電極電位は－０．６［ｅＶ］なので、抵抗変化層１０３の標準電極電位は上部電極の標準電極電位よりも低い。このことから、第二抵抗変化層１０３ｂ内の上部電極層１０４と第二抵抗変化層１０３ｂとの界面で、酸化・還元反応が起こり、酸素の授受が行われて、抵抗変化現象が発現すると推察される。
　（実施の形態１における不揮発性記憶装置１００の製造方法）
　次に、本実施の形態の不揮発性記憶装置の製造方法について説明する。
　最初に、シリコン(Ｓｉ)ウェハなどの基板１０１上に、スパッタリング法により、下部電極材料を堆積して、下部電極層１０２を形成する（第一工程に相当）。本実施の形態では、窒化タンタル膜を形成する。窒化タンタル膜は、本実施の形態では、反応性スパッタリング法により、Ｔａターゲットを用いた窒素ガス雰囲気中で、例えば、室温条件で、チャンバーの圧力を０．０３［Ｐａ］～３［Ｐａ］とし、Ａｒ／Ｎ２流量を２０［ｓｃｃｍ］／５［ｓｃｃｍ］～２０［ｓｃｃｍ］／３０［ｓｃｃｍ］にそれぞれ設定して成膜する。
　引き続き、反応性スパッタリング(reactive sputtering)法により、下部電極層１０２上に、第一の金属酸化物の一例としてのＴａＯｘ膜を堆積して、第一抵抗変化層１０３ａを形成する（第二工程に相当）。ＴａＯｘ膜は、本実施の形態では、Ｔａターゲットを用いた酸素ガス雰囲気中で、例えば、室温条件で、チャンバーの圧力を０．０３［Ｐａ］～３［Ｐａ］とし、Ａｒ／Ｏ２流量を２０［ｓｃｃｍ］／５［ｓｃｃｍ］～２０［ｓｃｃｍ］／３０［ｓｃｃｍ］にそれぞれ設定して成膜する。なお、第一抵抗変化層１０３ａの成膜方法としては、スパッタリング法に限らず、ＣＶＤ法やＡＬＤ法等を用いてもよい。
　引き続き、ＣＶＤ(chemical vapor deposition)法により、第一抵抗変化層１０３ａ上に、非金属元素Ａ（ここでは、炭素）を含む酸化タンタル薄膜（ＴａＯｙＣｚ膜）を堆積して、第二抵抗変化層１０３ｂを形成する（第三工程に相当）。なお、第二抵抗変化層１０３ｂの酸素含有率および非金属元素Ａである炭素の含有率は、反応性ガスの種類、供給時間および基板温度により制御可能である。例えば、反応性ガスとして酸素を使用すれば、自己分解反応の進行度合いを、酸素ガス流量および基板温度により制御可能である。
　より具体的には、まず、成膜チャンバーに、３００［℃］から４２０［℃］に加熱した基板を保持する。
　次に、ソース原料を原料容器に充填し加熱した状態で、窒素などのキャリアガスでバブリングを行うことにより、成膜チャンバーにソースガスを導入する（第一副工程）。タンタルの原料（Ｔａソース）としては、下記の化学式（１）で表されるターシャリーブチルイミドトリスジエチルアミドタンタル（（ＣＨ３）３ＣＮＴａ［Ｎ（Ｃ２Ｈ５）］３、以下、ＴＢＴＤＥＴと略記する）を用いた。
Figure JPOXMLDOC01-appb-C000001
 　　　　　　　　　　　　　　　　　　　　　　　　　　　　・・・（１）
　このＴａソースを８５℃から１１０℃に加熱して窒素ガスでバブリングすることにより、成膜室へＴａソースガスを導入する。これにより、自己分解した原料が基板表面に吸着して数原子層が形成される。尚、Ｔａソースガスの供給時間は、２［ｓ］～１０［ｓ］に設定する。
　次に、窒素ガスで成膜チャンバーを１５秒から３０秒間パージして余分なソースガスを除去する（第二副工程）。引き続き、反応性ガスとしてＯ２を導入して酸化反応を行ってＴａを酸化させるとともに、ソースの配位子を酸化させて副生成物として除去する（第三副工程）。反応性ガスＯ２の供給時間は、３［ｓ］～２０［ｓ］の範囲に設定する。酸素ガス（Ｏ２）を使用することにより、炭素を含む膜を作製することが可能となる。
　次に、窒素ガスで反応チャンバーを３秒から１０秒間パージして余分な反応性ガスおよび副生成物を除去する（第四副工程）。
　この第一副工程から第四副工程を基本サイクルとし、この基本サイクルを膜厚に応じた回数繰り返すことにより、第二抵抗変化層１０３ｂを形成する。
　最後に、ＤＣスパッタリング法により、第二抵抗変化層１０３ｂ上に上部電極材料を堆積して、上部電極層１０４を形成する（第四工程に相当）。ここでは、上部電極材料として、Ｉｒを堆積する。Ｉｒ膜は、Ｉｒターゲットを用いて、例えば、室温条件で、チャンバーの圧力を０．０３［Ｐａ］～３［Ｐａ］とし、Ａｒ流量を２０［ｓｃｃｍ］～１００［ｓｃｃｍ］に設定して成膜する。
　（実施の形態１における不揮発性記憶装置１００の製造方法の変形例）
　なお、本実施の形態では、第一抵抗変化層１０３ａを構成する第一の金属酸化物および第二抵抗変化層１０３ｂを構成する第二の金属酸化物として、タンタル酸化物を例として説明を行ったが、これに限るものではない。第一の金属酸化物及び第二の金属酸化物としては、例えば、酸化ハフニウム、酸化ジルコニウム、酸化ニッケル、酸化チタン、酸化バナジウム、酸化コバルト、酸化亜鉛、酸化ニオブ、酸化タングステン（Ｗ）等の遷移金属酸化物、または、アルミニウム酸化物を用いても良い。
　ハフニウム酸化物を用いる場合は、第一の金属酸化物の組成をＨｆＯｘとし、第二の金属酸化物の組成をＨｆＯｙとすると、０．９≦ｘ≦１．６、で、１．８＜ｙ＜２．０を充足するのが好適である。ハフニウム酸化物を用いた第一抵抗変化層１０３ａは、例えば、Ｈｆターゲットを用い、アルゴンガス及び酸素ガス中でスパッタリングする反応性スパッタリング法で生成できる。また、ハフニウム酸化物を用いた第二抵抗変化層１０３ｂは、例えば、原料ソースとして、テトラ（エチルメチルアミノ）ハフニウム（Ｈｆ（ＮＣＨ３Ｃ２Ｈ５）４）を用いたＣＶＤ法で生成できる。
　ジルコニウム酸化物を用いる場合は、第一の金属酸化物の組成をＺｒＯｘとし、第二の金属酸化物の組成をＺｒＯｙとすると、０．９≦ｘ≦１．４、で、１．９＜ｙ＜２．０を充足するのが好適である。ジルコニウム酸化物を用いた第一抵抗変化層１０３ａは、例えば、Ｚｒターゲットを用い、アルゴンガス及び酸素ガス中でスパッタリングする反応性スパッタリング法で生成できる。また、ジルコニウム酸化物を用いた第二抵抗変化層１０３ｂは、例えば、原料ソースとして、塩化ジルコニウム（ＺｉＣｌ４）を用いたＣＶＤ法で生成できる。
　さらに、酸化ニッケル及び酸化チタンについては、詳述しないが、反応性スパッタリング法により、第一抵抗変化層１０３ａを形成でき、ＣＶＤ法により、第二抵抗変化層１０３ｂを形成できる。尚、ＣＶＤ法では、酸化ニッケルの場合、原料ソースとして、ニッケル１－ジメチルアミノ－２メチル－２ブタノレート（Ｎｉ（Ｃ７Ｈ１６ＮＯ））を用い、酸化チタンの場合、原料ソースとして、テトラエトキシチタン（Ｔｉ（ＯＣ３Ｈ７）４）を用いる。
　酸化バナジウム、酸化コバルト、酸化亜鉛、酸化ニオブについては、詳述しないが、タンタル酸化物と同様に、第一の金属酸化物及び第二の金属酸化物として好適である。
　また、本実施の形態では、第二抵抗変化層１０３ｂの形成方法の一例として、有機金属化合物を原料とするＣＶＤ法について説明した。しかし、単原子層ごとに成長させるＡＬＤＡＬＤ法や、炭素を含むターゲットを用いたスパッタプロセスや、複数のターゲットを同時放電させるスパッタリング法により形成しても良い。
　（第二抵抗変化層の組成および膜密度と抵抗変化素子の特性について）
　次に、第二抵抗変化層１０３ｂの組成および膜密度と抵抗変化素子の特性（初期抵抗値および初期ブレーク電圧）との関係について説明する。
　（非金属元素Ａの合有率と膜密度との関係について）
　ここで、表１は、金属酸化物で構成される薄膜を、ＡＬＤ法、ＣＶＤ法及びスパッタリング法（表中では、スパッタ法と表記）により、条件を変えて形成し、形成した薄膜を評価した結果を示している。尚、ここでのスパッタリング法は、特に、炭素を含まないターゲットを用いる場合等、炭素を含まない薄膜を形成するものであり、比較例として示している。従って、炭素を含むターゲットを用いた場合や複数のターゲットを同時放電させるスパッタリング法では、表１に示す結果とは異なる結果になると考えられる。
　また、ＡＬＤ法では、条件として、基板加熱温度［℃］（３１０［℃］）で、酸化性ガス種別（Ｏ２およびＯ３）に薄膜を形成し、ＣＶＤ法では、条件として、基板加熱温度［℃］（３１０［℃］、３５５［℃］）別、酸化性ガス種別（Ｏ２およびＯ３）に薄膜を形成した。組成分析は、ラザフォード後方散乱法（ＲＢＳ）により行った。
Figure JPOXMLDOC01-appb-T000001
　表１より、第二抵抗変化層１０３ｂ中に含まれる酸素の含有量は、成膜方法および成膜時の酸化性ガスの種類に依存することがわかる。酸化性ガスとしてＯ２を用いた場合には、ソースの自己分解反応の進行を制御することにより、第二抵抗変化層１０３ｂ中の炭素（非金属元素Ａの一例）の含有率を制御できる。このため、ＡＬＤ法及びＣＶＤ法で作成した薄膜のうち、酸化性ガスとしてＯ２を用いて形成した薄膜（試料Ｎｏ１～３）では、炭素が検出されていると推測できる。これに対し、ＡＬＤ法及びＣＶＤ法で作成した薄膜のうち、酸化性ガスとしてＯ３を用いて形成した薄膜（試料Ｎｏ４～５）では、ソースの自己分解反応の進行の制御が難しく、ソースガスが完全に分解されるために、膜中の炭素が検出されないと推測される。なお、ＲＢＳ法により分析した酸素及び炭素の組成は、［ａｔｍ％］単位で±４［％］と、比較的大きな誤差を含む。このため、ｘ値、ｙ値およびｚ値にも誤差が生じる。ＲＢＳ法による誤差を考慮すると、（ｙ＋ｚ）の値は０．７１≦ｙ＋ｚ≦０．９３の範囲にあることが望ましい。また、炭素に関しては、２［ａｔｍ％］以上４５［ａｔｍ％］以下の範囲であることが望ましい。
　表２は、表１に示す試料Ｎｏ１～６の夫々について、膜密度を評価した結果を示している。ここでは、Ｘ線反射率（ＸＲＲ；Ｘ-ｒａｙ ｒｅｆｌｅｃｔｉｖｉｔｙ）測定によって、膜密度を評価した。測定装置は株式会社リガク製のＡＴＸ－Ｇを用い、Ｘ線源にはＣｕＫアルファ：波長＝１．５４１８Å(８．０４ＫｅＶ)を用いた。Ｘ線反射率測定は、具体的には、Ｘ線を評価する薄膜表面に対し０.３°～６°の角度で入射させ、反射Ｘ線の強度を検出して得られる反射率データとシミュレーションモデルを比較して行う。シミュレーションには株式会社リガク製「Ｇｌｏｂａｌ　Ｆｉｔ」ソフトを使用する。
Figure JPOXMLDOC01-appb-T000002
　表２より、ＡＬＤ法及びＣＶＤ法で作成した薄膜（試料Ｎｏ１～５）のうち、酸化性ガスとしてＯ３ガスを使用して形成した薄膜（試料Ｎｏ４～５）の膜密度は、７．５１～７．７７［ｇ／ｃｍ３］となり、スパッタリング法で形成した薄膜（試料Ｎｏ６）の膜密度は、７．９４［ｇ／ｃｍ３］となり、ほぼ同じ膜密度となっていることがわかる。一方、酸化性ガスとしてＯ２を使用し、ＡＬＤ法またはＣＶＤ法で形成した薄膜（試料Ｎｏ１～３）の膜密度は、４．２４～６．９１［ｇ／ｃｍ３］となっており、他の薄膜（試料Ｎｏ４～６）の膜密度より小さいことが明らかである。表１において、薄膜中の炭素量が多い試料Ｎｏ３では、表２において、スパッタリング法で形成した薄膜（試料Ｎｏ６）と比較して、（４．２４／７．９４）×１００＝５３［％］まで膜密度が低下している。
　さらに、酸素不足型のタンタル酸化物で構成される薄膜を、ウェハ温度２５０～３５０［℃］、ＤＣパワー１５０～２５０［Ｗ］の条件でプラズマ酸化により形成した。プラズマ酸化で形成した薄膜の膜密度は、７．９８［ｇ／ｃｍ３］であった。この結果から、膜中に非金属元素Ａを含ませることにより、より効果的に膜密度を低下させることが可能であることがわかる。
　以上、表１および表２の結果から、薄膜を構成する金属酸化物中の炭素の含有率が高くなるに従って、膜密度が減少していることがわかる。これは、薄膜を構成する原子（元素）の一部を、より原子量の小さい（言い換えると、原子半径が酸素よりも大きい）炭素原子に置き換えるために、単位格子中の質量、即ち、膜密度が減少すると考えられる。
　例えば、タンタルの場合を考える。金属Ｔａは、正方晶系の結晶構造をとり、その密度は１６．６［ｇ／ｃｍ３］である。この金属Ｔａ結晶のＴａ原子の一部を酸素原子に置換したタンタル酸化物を考える。ルチル型結晶構造をとるＴａＯ２の密度は、９．９５［ｇ／ｃｍ３］であり、酸素原子を含まない金属Ｔａ結晶の密度に比べ、大きく低密度化する。さらに酸化されたＴａ２Ｏ５の密度は、８．７３５［ｇ／ｃｍ３］とさらに低密度化する。これは、Ｔａ元素以外でも同様である。また、例えば、金属ハフニウム（Ｈｆ）の密度は１３．２９［ｇ／ｃｍ３］であるが、酸化ハフニウム（ＨｆＯ２）の密度は９．６８［ｇ／ｃｍ３］と大きく低密度化する。即ち、金属結晶を構成する金属原子の一部を、金属原子より原子量の小さい（原子半径が酸素よりも大きい）酸素原子に置き換える場合、結晶中の酸素原子の数が増加するほど、密度は低下する。
　同じ理由により、金属原子あるいは酸素原子を、酸素以外の非金属元素Ａに置き換える、具体的には、酸素（原子量約１６）よりも原子量が小さい、ホウ素（原子量約１１）、炭素（原子量約１２）、窒素（原子量約１４）等のいずれかに置き換えることにより、さらに密度を低密度化できると考えられる。言い換えると、金属原子あるいは酸素原子を、酸素以外の非金属元素Ａに置き換える、具体的には、酸素（原子半径約０．７３Ａ（オングストローム））よりも原子半径が大きい、ホウ素（原子半径約０．８２Ａ）、炭素（原子半径約０．７７Ａ）、窒素（原子半径約０．７５Ａ）等のいずれかに置き換えることにより、さらに密度を低密度化できると考えられる。ホウ素や窒素は、例えば、ＣＶＤ法またはＡＬＤ法により薄膜を形成する場合、ボラン系ガスやＮＨ３ガスをソースガスとして供給することにより、薄膜中に含有させることが可能である。さらに、炭素及び窒素は、ソースガス中に含まれる元素を供給源とすることが可能である。
　（膜密度と初期ブレーク電圧との関係について）
　次に、表１および表２で示した試料Ｎｏ１～７を、第二抵抗変化層として用いた抵抗変化素子を実際に作成し、膜密度と初期ブレーク電圧との関係を評価した。
　ここで、図２は、当該評価において実際に作成した抵抗変化素子２０９を備える評価用装置２００の部分構成例を示している。
　評価用装置２００は、図２に示すように、プレーナー構造となっており、Ｓｉウェハ２０１と、Ｓｉウェハ２０１上に形成された配線２０２と、Ｓｉウェハ２０１及び配線２０２を覆うように形成された膜厚が１００［ｎｍ］のＳｉＮ膜２０３と、ＳｉＮ膜２０３を貫通して配線２０２に到達するコンタクトホール２０４内に形成されたプラグ２０５とを備えている。さらに、評価用装置２００は、ＳｉＮ膜２０３上に、プラグ２０５を覆うように形成された下部電極層２０６と、下部電極層２０６上に形成された第一抵抗変化層２０７ａと、第一抵抗変化層２０７ａ上に形成された第二抵抗変化層２０７ｂと、第二抵抗変化層２０７ｂ上に形成された上部電極層２０８とを有する抵抗変化素子２０９を備えている。第一抵抗変化層２０７ａと第二抵抗変化層２０７ｂとで抵抗変化層２０７を構成している。さらに、評価用装置２００は、抵抗変化素子２０９を覆うように形成されたＳｉＮ膜２１０と、ＳｉＮ膜２１０を貫通して抵抗変化素子２０９の上部電極層２０８に到達するコンタクトホール２１１内に形成されたプラグ２１２と、ＳｉＮ膜２１０上に、プラグ２１２を覆うように形成された配線２１３とを備えている。
　尚、下部電極層２０６は、ＴａＮ膜を用いて形成した。また、第一抵抗変化層２０７ａは、スパッタリング法により、ＴａＯｘを３０［ｎｍ］の厚さに堆積して形成した。第二抵抗変化層２０７ｂは、ＣＶＤ法により、基板温度３５５［℃］を条件として、ＴａＯｙＡｚを８［ｎｍ］の厚さに堆積して形成した。上部電極層２０８は、スパッタリング法により、Ｉｒを５０［ｎｍ］の厚さに堆積して形成した。
　膜密度と初期ブレーク電圧との関係を検討するにあたり、先ず、通常の抵抗変化動作（書き込み動作）において抵抗変化素子２０９に印加する電圧パルスと、各抵抗状態に対応する抵抗値の関係について説明する。
　ここで、図３は、通常の書き込み動作を実行した場合における電圧パルスの印加回数（パルス数）と抵抗値との関係を示している（表１および表２に示す試料１～７で共通）。通常の書き込み動作では、抵抗変化素子２０９の上部電極層と下部電極層との間の電極間に、極性が異なる２種類の電圧パルスを印加することで、抵抗状態を高抵抗状態と低抵抗状態の間で可逆的に変化させる。より詳細には、抵抗状態を低抵抗状態から高抵抗状態にする場合、抵抗変化素子２０９の上部電極層と下部電極層との電極間に、負の電圧パルス（電圧：－１．５［Ｖ］、パルス幅：１００［ｎｓ］）を印加する。これに対し、抵抗状態を高抵抗状態から低抵抗状態にする場合は、抵抗変化素子２０９の電極間に、正の電圧パルス（電圧：２．４［Ｖ］、パルス幅：１００［ｎｓ］）を印加する。図３に示すように、電圧パルスの印加回数が５０回～１５０回の範囲では、抵抗変化素子２０９の抵抗値は、高抵抗状態は低抵抗状態よりも１桁程度高い抵抗値となる。なお、図３の縦軸の抵抗値は任意単位［ａ.ｕ.］で表示している。　尚、通常の書き込み動作において、抵抗変化素子２０９に印加した電圧パルスの電圧成分は、膜密度が比較的大きい高密度層である第一抵抗変化層２０７ａと、膜密度が比較的小さい低密度層である第二抵抗変化層２０７ｂとの両方に分配される。第一抵抗変化層２０７ａに分配される電圧成分と第二抵抗変化層２０７ｂに分配される電圧成分のうち、抵抗変化動作に寄与するのは、第二抵抗変化層２０７ｂに分配される電圧成分である。従って、第二抵抗変化層２０７ｂの抵抗率を第一抵抗変化層２０７ａの抵抗率より高くすることで、第二抵抗層に分配される電圧パルスの電圧成分が大きくなり、不揮発性記憶装置を低電圧で動作させることが可能となると考えられる。図３の場合、２．４［Ｖ］の絶対値以下の電圧で抵抗変化動作が可能である。
　引き続き、初期抵抗値と初期ブレーク電圧との関係について検討する。
　図４は、表１および表２に示す試料１，２，３，４，５，６の初期抵抗値［Ω］と初期ブレーク電圧値［Ｖ］の関係を示すグラフである。
　図４に示すように、ＡＬＤ法またはＣＶＤ法で第二抵抗変化層を形成した試料の内、酸化性ガスとしてＯ２を使用した試料１，２，３の初期抵抗値が、３×１０７［Ω］以下となっているのに対し、ＡＬＤ法またはＣＶＤ法で第二抵抗変化層を形成した試料の内、酸化性ガスとしてＯ３を使用した試料およびスパッタリング法で第二抵抗変化層を形成した試料４，５，６の初期抵抗値は、１０８［Ω］以上となっている。即ち、酸化性ガスとしてＯ２を使用した試料１，２，３の初期抵抗値は、他の試料と比較して、１桁以上低いことがわかる。
　また、図４に示すように、試料１，２，３の初期ブレーク電圧が、Ｖ１[Ｖ]程度であるのに対し、他の試料４，５，６の初期ブレーク電圧は、Ｖ１よりも大きいＶ２［Ｖ］以上となっている。即ち、酸化性ガスとしてＯ２を使用した試料１，２，３の初期ブレーク電圧は、他の試料と比較して、ΔＶ（＝Ｖ２－Ｖ１）［Ｖ］程度低下している。尚、抵抗変化素子の初期抵抗値が低下すると、第二抵抗変化層２０７ｂに分配される電圧値も低下すると考えられる。電圧値の分配のみを考慮した場合には、抵抗変化現象を発生させるために不揮発性記憶装置に印加する初期ブレーク電圧は大きくなることが予想される。しかし、実際には、試料１，２，３の初期ブレーク電圧値は、Ｖ１［Ｖ］程度であり、他の試料４，５，６と比較して、ΔＶ（＝Ｖ２－Ｖ１）［Ｖ］低下している。従って、初期ブレーク電圧の低下には、第二抵抗変化層２０７ｂの膜質が大きく影響していると推定される。
　そこで、低密度層である第二抵抗変化層２０７ｂの膜密度と初期ブレーク電圧との関係を検討する。尚、初期ブレーク電圧の値は、図３に示す通常の抵抗変化動作で抵抗変化素子の電極間に印加する電圧値よりも大きい。
　ここで、図５は、表１および表２に示す試料１，２，３，４，５，６の膜密度［ｇ／ｃｍ３］と初期ブレーク電圧の関係を示すグラフである。
　図５から、膜密度が低密度化するほど、初期ブレーク電圧が減少することがわかる。特に膜密度が７［ｇ／ｃｍ３］より低い試料１，２，３では、初期ブレーク電圧がＶ１［Ｖ］程度であり、他の試料と比較して、ΔＶ（＝Ｖ２－Ｖ１）［Ｖ］低くなっていることが確認できる。これは、第二抵抗変化層の膜密度を低密度化させることにより、第二抵抗変化層の絶縁破壊が起こりやすくなり、低電圧でフィラメントと呼ばれる導電性パスが容易に形成されるためと推測される。尚、上述した特許文献１では、プラズマ酸化法により第二抵抗変化層（ＴａＯｙ膜、非金属元素Ａを含まない）を形成することが開示されているが、この場合の膜密度をＸＲＲで評価すると７．９８［ｇ／ｃｍ３］であった。
　以上、図４及び図５に示すグラフより、第二抵抗変化層を構成する第二の金属酸化物（ここでは、タンタル酸化物）に酸素原子よりも原子量の小さい非金属元素Ａを加えることで、より効果的に膜密度の低密度化が可能となることがわかる。
　尚、表２より、第二抵抗変化層の膜密度は、４［ｇ／ｃｍ３］以上７［ｇ／ｃｍ３］以下であることが好ましいといえる。尚、図５のグラフでは、ＸＲＲ評価による膜密度が７［ｇ／ｃｍ３］よりも大きい場合には、初期ブレーク電圧の低下がほとんど認められなくなっている。一方、膜密度が４［ｇ／ｃｍ３］よりも小さい場合は、第二抵抗変化層中の酸素含有率が小さいために、導電性パス部の酸化・還元反応が起こりにくくなる可能性がある。
　ところで、第二抵抗変化層に酸素以外の非金属元素Ａを添加して低密度化することにより、デバイス作製時の加熱工程において、第一抵抗変化層および第二抵抗変化層間の酸素の相互拡散が減少することが期待される。そこで、第一抵抗変化層と第二抵抗変化層の積層構造試料を４５０℃で１０分間、窒素雰囲気下の加熱炉で処理し、熱処理前後の第二抵抗変化層の膜厚変化を評価した。その結果、表１および表２で示す試料Ｎｏ１，２，３では、熱処理前後における第二抵抗変化層の膜厚差は、０．０１［ｎｍ］であった。一方、表１および表２で示す試料７では、熱処理前後における第二抵抗変化層の膜厚差は、０．３［ｎｍ］であった（０．３［ｎｍ］の減少を確認した）。尚、加熱工程により第二抵抗変化層の膜厚が変化すると、素子間ばらつきが増大し、信頼性が低下する可能性がある。評価用装置２００は、第二抵抗変化層に非金属元素Ａを含ませることにより、加熱工程における第二抵抗変化層の膜厚の変化を抑制できるので、素子間ばらつきの増大および信頼性の低下を効果的に防止できると考えられる。
　なお、本実施形態では、非金属元素Ａとして、炭素を例に説明したが、これに限るものではない。酸素原子を非金属元素Ａで置き換えて低密度化を図る観点から、非金属元素Ａは、酸素原子よりも原子量が小さい元素であることが好ましい。即ち、例えば、窒素やホウ素であっても良い。
　非金属元素Ａとして窒素を用いる場合には、ＡＬＤ法またはＣＶＤ法により第二抵抗変化層を成膜する際に、ＮＨ３ガスを添加することにより、第二抵抗変化層に窒素を含ませることが可能である。より詳細には、上述した第二抵抗変化素子を形成する第三工程（第一副工程～第四副工程）のうち、第一副工程において、第一抵抗変化層が形成された基板を３２５［℃］に加熱して成膜チャンバーに保持し、成膜チャンバーにＴａソース（ＴＢＴＤＥＴ）を導入するときに、流量３００［ｓｃｃｍ］でＮＨ３を同時に加える。さらに、第三副工程では、反応性ガスとしてＯ２を導入する。尚、実際に、非金属元素Ａとして窒素を用いて第二抵抗変化層を形成し、当該第二抵抗変化層をＲＢＳにより解析した。タンタルは３６．６［ａｔｍ％］、酸素は１１．５［ａｔｍ％］、窒素は５１．９［ａｔｍ％］であり、第二抵抗変化層が層中に窒素を含むことが確認できた。形成した膜は絶縁性であり、ＴａＯｙＮｚ膜を第二抵抗変化層として用いることにより、炭素を含有した本実施形態と同様の効果が期待される。
　尚、非金属元素Ａとしてホウ素を用いる場合には、ＡＬＤ法またはＣＶＤ法により第二抵抗変化層を成膜する際に、Ｂ２Ｈ６ガスを添加することにより、第二抵抗変化層にホウ素を含ませることが可能である。
　（実施の形態２）
　実施の形態２に係る不揮発性記憶装置およびその製造方法について、図６Ａを基に説明する。
　本実施の形態の不揮発性記憶装置３００Ａが、実施の形態１の不揮発性記憶装置１００と相違する点は、抵抗変化素子３０８上に、さらに、非オーミック性素子３０９が積層されている点である。
　（実施の形態２における不揮発性記憶装置３００Ａの構成）
　先ず、本実施の形態における不揮発性記憶装置３００Ａの構成について、図６Ａを基に説明する。
　ここで、図６Ａは、本実施の形態に係る抵抗変化型の不揮発性記憶装置３００Ａの構成例を示した断面図である。
　図６Ａに示すように、不揮発性記憶装置３００Ａは、基板３０１と、下部電極層３０２、上部電極層３０４、および、その２つの電極に挟持された抵抗変化層３０３を備えて構成される抵抗変化素子３０８と、第一電極層３０５、半導体層３０６、および、第二電極層３０７をこの順に積層して構成される非オーミック性素子３０９とを備えて構成されている。
　尚、抵抗変化素子３０８を構成する下部電極層３０２、上部電極層３０４、抵抗変化層３０３を構成する第一抵抗変化層３０３ａおよび第二抵抗変化層３０３ｂの構成（材料、組成、膜厚等）は、実施の形態１の抵抗変化素子１０８と同じである。
　非オーミック性素子３０９は、本実施形態では、ダイオード素子（電流制御素子）である場合を想定している。
　第一電極層３０５は、本実施の形態では、窒化タンタル膜を例に説明するが、これに限るものではない。尚、第一電極層３０５は、金属酸化物で構成される抵抗変化層３０３において、上記金属から構成される金属窒化物で構成されることが望ましい。本実施の形態では、抵抗変化層３０３を構成する金属酸化物において、上記金属はタンタルであることから、タンタル窒化物が好適である。
　半導体層３０６は、本実施の形態では、窒素不足型のシリコン窒化膜で構成される場合を例に説明するが、これに限るものではない。半導体層３０６は、例えば、酸化タンタル（ＴａＯ）、アルミナ（ＡｌＯ）あるいはチタニア（ＴｉＯ）を用いて構成してもよい。
　また、半導体層３０６に変えて、絶縁体層を用いても良い。
　第二電極層３０７は、本実施の形態では、窒化タンタル膜で構成される場合を例に説明するが、これに限るものではない。第二電極層３０７は、タンタル（Ｔａ）やアルミニウム（Ａｌ）、または、これらの元素を含む材料で構成されていても良いし、チタン（Ｔｉ）やクロム（Ｃｒ）等を含む材料で構成されていても良い。尚、チタン（Ｔｉ）やクロム（Ｃｒ）等を用いる場合は、配線抵抗を小さくするため、さらにＡｌやＣｕ等からなる薄膜を積層形成することが好ましい。
　（実施の形態２における不揮発性記憶装置３００Ａの製造方法）
　次に、本実施の形態における不揮発性記憶装置３００Ａの製造方法について説明する。
　ここで、本実施の形態では、抵抗変化素子３０８上に非オーミック性素子３０９を形成するが、抵抗変化素子３０８の製造方法は、実施の形態１の抵抗変化素子１０８の製造方法と同じである。
　抵抗変化素子３０８の形成後（第一工程～第四工程の実行後）、抵抗変化素子３０８を構成する上部電極層３０４上に、窒化タンタルを２０～１００［ｎｍ］の厚さに堆積して、第一電極層３０５を形成する（第五工程に相当）。より詳細には、本実施の形態では、第一電極層３０５は、金属タンタルターゲットをアルゴンと窒素との混合ガス雰囲気の下でスパッタする反応性スパッタリング法により形成する。成膜条件として、圧力を０．０８～２［Ｐａ］に、基板温度を２０～３００［℃］に、窒素ガスの流量比（アルゴンと窒素との総流量に対する窒素の流量の比率）を０～４０［％］に、ＤＣパワーを１００～１３００［Ｗ］に設定し、窒化タンタル膜の厚さが２０～１００［ｎｍ］となるように、成膜時間を調節する。
　続いて、第一電極層３０５上に、窒素不足型のシリコン窒化膜を５～２０［ｎｍ］の暑さに堆積して、半導体層３０６を形成する（第六工程に相当）。
　より詳細には、本実施の形態では、半導体層３０６は、多結晶シリコンターゲットをアルゴンと窒素との混合ガス雰囲気の下でスパッタする反応性スパッタリング法により形成する。成膜条件として、圧力を０．０８～２［Ｐａ］に、基板温度を２０～３００［℃］に、窒素ガスの流量比（アルゴンと窒素との総流量に対する窒素の流量の比率）を０～４０［％］に、ＤＣパワーを１００～１３００［Ｗ］に設定し、シリコン窒化膜の厚さが５～２０［ｎｍ］となるように、成膜時間を調節する。
　引き続き、半導体層３０６上に、窒化タンタルを２０～１００［ｎｍ］の厚さに堆積して、第二電極層３０７を形成する（第七工程に相当）。第二電極層３０７の形成方法は、第一電極層３０５の形成方法と同じである。
　ここで、窒化タンタルの仕事関数は４．６［ｅＶ］であり、シリコンの電子親和力は３．８［ｅＶ］である。窒化タンタルの仕事関数は、シリコンの電子親和力より十分高いので、半導体層３０６と第二電極層３０７との界面でショットキーバリアが形成される。本実施の形態では、第二電極層３０７と第一電極層３０５とがともに窒化タンタルで構成されるので、非オーミック性素子３０９は、双方向のＭＳＭダイオードとして機能する。
　（実施の形態２の変形例）
　尚、図６Ａに示す不揮発性記憶装置３００Ａでは、抵抗変化素子３０８上に、非金属元素Ａを含む第二の金属酸化物で構成される第二抵抗変化層３０３ｂに接する上部電極層３０４と接するように、非オーミック性素子３０９を形成したが、これに限るものではない。図６Ｂに示すように、先に、非オーミック性素子３０９を形成し、非オーミック性素子３０９上に抵抗変化素子３０８を形成して、不揮発性記憶装置３００Ｂを構成してもよい。
　尚、半導体層３０６としてＴａＯを用いる場合は、例えば、Ｔａ膜を成膜した後、ドライ熱酸化法、ウエット熱酸化法またはプラズマ酸化法により酸化させる方法、あるいは、反応性スパッタリング方式により直接ＴａＯｘ膜を形成する方法により、形成することができる。また、アルミナ（ＡｌＯ）およびチタニア（ＴｉＯ）については詳述しないが、同様に、一般的な技術を用いて生成できる。
　（実施の形態３）
　実施の形態３に係る不揮発性記憶装置およびその製造方法について、図７Ａ～図１５Ｂを基に説明する。
　実施の形態１の不揮発性記憶装置１００が抵抗変化素子１０８で構成され、実施の形態２の不揮発性記憶装置３００Ａおよび不揮発性記憶装置３００Ｂが抵抗変化素子３０８および非オーミック性素子３０９で構成されるのに対し、本実施の形態の不揮発性記憶装置４００は、抵抗変化素子４１７および非オーミック性素子４２１で構成されるメモリセルを複数備える場合について説明する。
　（実施の形態３における不揮発性記憶装置４００の構成）
　先ず、本実施の形態における不揮発性記憶装置４００の構成について、図７Ａ～図９を基に説明する。
　ここで、図７Ａは、本実施の形態に係る不揮発性記憶装置４００の構成を示す平面図（上面図）である。また、図７Ｂは、不揮発性記憶装置４００の構成を示す断面図であり、図７Ａの１Ａ－１Ａ’線に対応する断面を矢印方向にみた断面図である。なお、図７Ａの平面図においては、理解しやすくするために、最上層の絶縁保護膜の一部を切り欠いて示している。また、図８Ａは、記憶部１７と非オーミック性素子４２１の構成を説明するための不揮発性記憶装置４００の一部を拡大表示した部分拡大断面図である。同様に、図８Ｂは、図８Ａに対応する断面図である。
　本実施の形態の不揮発性記憶装置４００は、例えばシリコン単結晶基板で構成される基板４１１上に、トランジスタ等の能動素子４１２を集積した半導体回路層を備え、当該半導体回路層上に、抵抗変化素子４１７および非オーミック性素子４２１で構成される複数のメモリセルを備えるメモリアレイ（マトリクス領域）が形成されている。
　より詳細には、不揮発性記憶装置４００の半導体回路層は、基板４１１と、能動素子４１２と、基板４１１および能動素子４１２を覆うように形成された層間絶縁層４１３と、層間絶縁層４１３内に形成された複数の埋め込み導体４２７と、層間絶縁層４１３内に形成された複数の半導体電極配線４２８とで構成されている。
　能動素子４１２は、本実施の形態では、トランジスタであり、基板４１１内に形成されたソース領域４１２ａおよびドレイン領域４１２ｂと、ソース領域４１２ａおよびドレイン領域４１２ｂの間の領域の上に形成されたゲート絶縁膜４１２ｃおよびゲート電極４１２ｄを備えて構成されている。尚、本実施の形態では、能動素子４１２として、トランジスタを例示したが、一般的なＤＲＡＭ等のメモリ回路に必要な素子であっても良い。
　層間絶縁層４１３は、本実施の形態では、フッ素含有酸化物（例えば、ＳｉＯＦ）で構成されているが、これに限るものではない。例えば、配線間の寄生容量の低減を図れるカーボン含有窒化物（例えば、ＳｉＣＮ）あるいは有機樹脂材料（例えば、ポリイミド）などの材料を用いても良い。
　複数の埋め込み導体４２７は、能動素子４１２のソース領域４１２ａおよびドレイン領域４１２ｂの夫々に対応して形成されている。
　複数の半導体電極配線４２８は、夫々が、回路構成に応じて、任意の埋め込み導体４２７と接続するように形成されている。複数の半導体電極配線４２８は、本実施形態では、銅（Ｃｕ）を想定しているが、アルミニウム等であっても良い。
　不揮発性記憶装置４００のメモリアレイは、層間絶縁層４１３上に形成された層間絶縁層４１４と、複数の埋め込み導体４２７の１つに接するように層間絶縁層４１４内に形成された埋め込み導体４２６と、埋め込み導体４２６に接するように層間絶縁層４１４内に形成された列方向に延伸する複数の（ストライプ形状の）下部電極配線４１５と、下部電極配線４１５上に、上部電極配線４２９および下部電極配線４１５の交差部に対応する位置にコンタクトホールが形成された層間絶縁層４１６と、コンタクトホール中に埋め込み形成され、下部電極配線４１５に接するように形成された下部電極層４１８、下部電極層４１８上に形成された抵抗変化層４１９、および、抵抗変化層４１９上に形成された上部電極層４２０を有する抵抗変化素子４１７と、抵抗変化素子４１７上に形成された非オーミック性素子４２１と、抵抗変化素子４１７および非オーミック性素子４２１を覆うように形成された層間絶縁層４２５と、行方向に延伸する複数の（ストライプ形状の）上部電極配線４２９と、上部電極配線４２９に電気的に接続する埋め込み導体４３０とを備えている。
　尚、層間絶縁層４１４の構成は、本実施の形態では、層間絶縁層４１３と同じである。
　また、抵抗変化素子４１７の構成（材料、組成、膜厚等）は、実施の形態１の抵抗変化素子１０８と同じである。また、非オーミック性素子４２１の構成（材料、組成、膜厚等）は、実施の形態２の非オーミック性素子３０９と同じである。
　下部電極配線４１５は、本実施の形態では、Ｔｉ－Ａｌ－Ｎ合金で構成される場合を例に説明するが、Ｃｕ、Ａｌ、Ｔｉ－Ａｌ合金またはこれらを積層して形成しても良い。
　層間絶縁層４１６は、本実施の形態では、ＴＥＯＳ－ＳｉＯ膜を例に説明するが、酸化シリコン（ＳｉＯ）やシリコン窒化（ＳｉＮ）膜を用いても良いし、低誘電率材料であるシリコン炭窒化（ＳｉＣＮ）膜やシリコン炭酸化（ＳｉＯＣ）膜、シリコンフッ素酸化（ＳｉＯＦ）膜等を用いてもよい。
　上部電極配線４２９は、本実施の形態では、下部電極配線４１５と同じ材料で構成されているが、他の材料を用いてもよい。
　ここで、図９は、図７Ａ～図８Ｂに示す不揮発性記憶装置４００の等価回路およびその周辺回路を模式的に示す回路図である。
　図９に示すように、不揮発性記憶装置４００は、抵抗変化素子４１７と非オーミック性素子４２１とが直列に接続されてなるメモリセルがマトリクス状に配置されたメモリアレイと、周辺回路であるビット線デコーダ４０６、ワード線デコーダ４０５および読み出し回路４０７とを備えて構成されている。
　より詳しくは、抵抗変化素子４１７は、一端が非オーミック性素子４２１の一端（アノード端子）に、他端が下部電極配線４１５に夫々接続されている。非オーミック性素子４２１は、一端（アノード端子）が抵抗変化素子４１７の一端に、他端（カソード端子）が上部電極配線４２９に夫々接続されている。下部電極配線４１５は、ビット線デコーダ４０６および読み出し回路４０７に接続されている。また、上部電極配線４２９は、ワード線デコーダ４０５に接続されている。即ち、下部電極配線４１５がビット線に、上部電極配線４２９がワード線に夫々対応している。周辺回路は、例えば、ＭＯＳＦＥＴからなる能動素子４１２により構成されている。
　（実施の形態３における不揮発性記憶装置４００の製造方法）
　次に、図１０から図１５Ｂを用いて本実施の形態の不揮発性記憶装置４００の製造方法について説明する。
　ここで、図１０は、能動素子４１２が形成された基板４１１上に、下部電極配線４１５および層間絶縁層４１４、４１６を形成した状態を示す断面図であり、図１１Ａは、層間絶縁層４１６内にコンタクトホール４３１を形成した状態を示す平面図（上面図）であり、図１１Ｂは、図１１Ａの３Ａ－３Ａ’に対応する断面を矢印方向にみた断面図である。
　図１２は、コンタクトホール４３１および層間絶縁層４１６上に下部電極材料を堆積した状態を示す断面図である。
　図１３Ａ、図１４Ａ、図１５Ａは、抵抗変化素子および非オーミック性素子を形成する工程における平面図（上面図）である。尚、図１３Ｂは、図１３Ａの４Ａ－４Ａ’に対応する断面を矢印方向にみた断面図である。同様に、図１４Ｂは、図１４Ａの５Ａ－５Ａ’に対応する断面を矢印方向にみた断面図であり、図１５Ｂは、図１５Ａの６Ａ－６Ａ’に対応する断面を矢印方向にみた断面図である。
　まず、図１０に示すように、複数の能動素子４１２、埋め込み導体４２７、半導体電極配線４２８および層間絶縁層４１３等で構成される半導体回路層が形成されている基板４１１上に、ＳｉＯＦを堆積して層間絶縁層４１４を形成し、層間絶縁層４１４内に、列方向に延伸する複数の（ストライプ状の）下部電極配線４１５を埋め込み形成する（第八工程に相当）。さらに、下部電極配線４１５および層間絶縁層４１４上に、層間絶縁層４１６を形成する（第九工程に相当）。
　より詳細には、下部電極配線４１５の形成は、まず、層間絶縁層４１４に下部電極配線４１５を埋め込むためのストライプ形状の溝と、半導体電極配線４２８に接続するためのコンタクトホールを、一般的な半導体プロセスで用いられている技術を用いて形成する。このようなストライプ形状の溝とコンタクトホールを形成した後、下部電極配線４１５の配線材料であるＴｉ－Ａｌ－Ｎ合金材料を堆積した後、例えば、ＣＭＰを行うことで、図１０に示す形状の下部電極配線４１５を形成する。尚、下部電極配線４１５の形成方法は、これに限るものではなく、下部電極配線４１５の配線材料を用いてスパッタリングにより成膜し、露光プロセスとエッチングプロセスにより形成しても良い。
　次に、図１０に示すように、下部電極配線４１５および層間絶縁層４１４上に、ＣＶＤ法を用いてＴＥＯＳ－ＳｉＯからなる層間絶縁層４１６を形成する。
　引き続き、図１１Ａおよび図１１Ｂに示すように、一般的な半導体プロセスにより、層間絶縁層４１６に、一定の配列ピッチで、下部電極配線４１５に到達するコンタクトホール４３１を形成する（第十工程に相当）。尚、コンタクトホール４３１の形成位置は、後述する上部電極配線４２９との交差部に対応している。このコンタクトホール４３１は、本実施の形態では、図１１Ａからわかるように、一辺の長さが下部電極配線４１５の幅より小さい、角が丸まった正方形としている。なお、コンタクトホール４３１の平面視形状は、円形や楕円形、長方形など、任意の形状であってよい。
　次に、図１２に示すように、スパッタリング法により、コンタクトホール４３１を含む層間絶縁層４１６上に、下部電極層４１８を構成する下部電極材料としての窒化タンタルを積層して、窒化タンタル膜４１８１を形成する。
　より詳細には、窒化タンタル膜４１８１は、Ｔａターゲットを用いた窒素ガス雰囲気中で、例えば、室温条件で、チャンバーの圧力を０．０３［Ｐａ］～３［Ｐａ］に、Ａｒ／Ｎ２流量を２０［ｓｃｃｍ］／５［ｓｃｃｍ］～２０［ｓｃｃｍ］／３０［ｓｃｃｍ］に設定して作製する。なお、窒化タンタル膜４１８１の成膜方法としては、スパッタリング法に限らず、ＣＶＤ法やＡＬＤ法等を用いてもよい。
　引き続き、図１３Ａおよび図１３Ｂに示すように、ＣＭＰ法により、コンタクトホール４３１内に形成された窒化タンタル膜４１８１以外の窒化タンタル膜４１８１を除去して、コンタクトホール４３１中に下部電極層４１８を埋め込み形成する（第一工程に相当）。
　引き続き、図１４Ａおよび図１４Ｂに示すように、下部電極層４１８および層間絶縁層４１６上に、第一抵抗変化層４１９ａを構成する第一の金属酸化物の一例としてのＴａＯｘ膜（酸化タンタル膜）を積層し（第二工程に相当）、第二抵抗変化層４１９ｂを構成する第二の金属酸化物の一例としてのＴａＯｙＡｚ膜（酸化タンタル薄膜）を積層する（第三工程に相当）。
　具体的には、先ず、下部電極層４１８および層間絶縁層４１６上に、反応性スパッタリング法により、ＴａＯｘ膜を堆積する。ＴａＯｘ膜の成膜条件は、実施の形態１と同じである。
　さらに、ＴａＯｘ膜上に、ＴａＯｙＡｚ膜を、ＣＶＤ法により形成する。ここで、本実施の形態では、非金属元素Ａとして、炭素を想定している。ＴａＯｙＡｚ膜の成膜条件は、実施の形態１と同じである。
　引き続き、図１５Ａおよび図１５Ｂに示すように、ＴａＯｙＡｚ膜上に、上部電極層４２０を構成する上部電極材料、非オーミック性素子４２１を構成する第一電極層４２２を構成する第一電極材料、半導体層４２３を構成する半導体材料、第二電極層４２４を構成する第二電極材料をこの順に堆積して、上部電極材料層、第一電極材料層、半導体材料層および第二電極材料層を形成する。さらに、ＴａＯｘ膜、ＴａＯｙＣｚ膜、上部電極材料層、第一電極材料層、半導体材料層および第二電極材料層を、ドライエッチングプロセスにより所望の形状に加工して、第一抵抗変化層４１９ａ、第二抵抗変化層４１９ｂ、上部電極層４２０、第一電極層４２２、半導体層４２３、第二電極層４２４を形成する（第五工程～第七工程に相当）。
　より詳細には、上部電極材料は、実施の形態１と同様に、例えばイリジウムを、ＤＣスパッタリング法により成膜する。また、第一電極材料層および第二電極材料層は、実施の形態２と同様に、反応性スパッタリング法により、窒化タンタルを積層して形成する。半導体材料層は、実施の形態２と同様に、反応性スパッタリング法により窒素不足型のシリコン窒化膜（ＳｉＮ）を堆積して形成する。
　引き続き、層間絶縁層４１６上に層間絶縁層４２５を堆積し、層間絶縁層４２５および非オーミック性素子４２１上に、列方向に延伸する複数の（ストライプ状の）上部電極配線４２９を形成する。
　この後、図示しないが、上部電極配線４２９を覆う絶縁保護層を形成する。これにより、図７Ａに示す不揮発性記憶装置４００を製造することができる。
　以上、不揮発性記憶装置及びその製造方法について、実施の形態に基づいて説明したが、本発明は、このような実施形態に限定されない。本発明の主旨を逸脱しない範囲で、当業者が思いつく各種変形を施したり、実施の形態における構成要素を任意に組み合わせたりして実現される抵抗変化型不揮発性素子及びその製造方法も、本発明に含まれる。例えば、実施の形態１～実施の形態３では、抵抗変化層がプレーナー型である場合を例示しているが、これはあくまで一例に過ぎない。ここでは、図示を省略するが、メモリーセルホールを設けてこの中に抵抗変化層が埋め込まれた構造であっても良い。
本発明は、抵抗変化型の不揮発性記憶装置およびこれを備えた不揮発性記憶装置を提供するものであり、初期ブレーク電圧を減少させ、低電圧での初期化が可能な不揮発性メモリを実現することができるので、不揮発性メモリを用いる種々の電子機器に有用である。
　１００，３００Ａ，３００Ｂ，４００　不揮発性記憶装置
　１０１，３０１　　　　　　　　基板
　１０２，２０６，３０２　　　　下部電極層
　１０３，２０７，３０３　　　　抵抗変化層
　１０３ａ，２０７ａ，３０３ａ　第一抵抗変化層
　１０３ｂ，２０７ｂ，３０３ｂ　第二抵抗変化層
　１０４，２０８，３０４　　　　上部電極層
　１０８，２０９，３０８　　　　抵抗変化素子
　２００　　　　　　　　　　　　評価用装置
　２０１　　　　　　　　　　　　Ｓｉウェハ
　２０２，２１３　　　　　　　　配線
　２０３，２１０　　　　　　　　ＳｉＮ膜
　２０４，２１１　　　　　　　　コンタクトホール
　２０５，２１２　　　　　　　　プラグ
　３０５　　　　　　　　　　　　第一電極層
　３０６　　　　　　　　　　　　半導体層
　３０７　　　　　　　　　　　　第二電極層
　３０９，４２１　　　　　　　　非オーミック性素子
　４０５　ワード線デコーダ
　４０６　ビット線デコーダ
　４０７　読み出し回路
　４１１　基板
　４１２　能動素子
　４１２ａ　ソース領域
　４１２ｂ　ドレイン領域
　４１２ｃ　ゲート絶縁膜
　４１２ｄ　ゲート電極
　４１３，４１４　層間絶縁層
　４１５　　下部電極配線
　４１６　　層間絶縁層
　４１７　　抵抗変化素子
　４１８　　下部電極層
　４１９　　抵抗変化層
　４１９ａ　第一抵抗変化層
　４１９ｂ　第二抵抗変化層
　４２０　　上部電極層
　４２２　　第一電極層
　４２３　　半導体層
　４２４　　第二電極層
　４２５　　層間絶縁層
　４２６，４２７　埋め込み導体
　４２８　　半導体電極配線
　４２９　　上部電極配線
　４３０　　埋め込み導体
　４３１　　コンタクトホール
 

Claims (17)

  1. 　上部電極層と、
    　下部電極層と、
    　前記上部電極層と前記下部電極層との間に介在し、前記上部電極層と前記下部電極層との間に印加される電気パルスに基づいて可逆的に抵抗状態が変化し、その状態を保持し続ける抵抗変化層と、を有する抵抗変化素子を備える不揮発性記憶装置であって、
    　前記抵抗変化層は、酸素不足型の第一の金属酸化物で構成される第一抵抗変化層と、前記第一の金属酸化物とは酸素不足度の異なる第二の金属酸化物で構成される第二抵抗変化層と、を有し、
    　前記第二抵抗変化層は、酸素とは異なる非金属元素Ａを含有し、
    　前記第一の金属酸化物を構成する第一の金属をＭ、前記第二の金属酸化物を構成する第二の金属をＮ、前記第一抵抗変化層の組成をＭＯｘ、前記第二抵抗変化層の組成をＮＯｙＡｚと表した場合に、ｘ＜（ｙ＋ｚ）を満たし、
    　前記第二抵抗変化層の抵抗率は、前記第一抵抗変化層の抵抗率よりも大きく、かつ、
    　前記第二抵抗変化層の膜密度は、前記第二の金属酸化物の化学量論組成における理論膜密度よりも小さい
    　不揮発性記憶装置。
  2. 　前記非金属元素の原子半径は、酸素の原子半径よりも大きい
    　請求項１に記載の不揮発性記憶装置。
  3. 　前記非金属元素の原子量は、酸素の原子量よりも小さい
    　請求項１または２に記載の不揮発性記憶装置。
  4. 　前記非金属元素は、ホウ素、窒素および炭素のいずれかである
    　請求項１または２に記載の不揮発性記憶装置。
  5. 　前記非金属元素は、炭素であり、前記第二抵抗変化層の炭素の含有率が２［ａｔｍ％］以上４５［ａｔｍ％］以下である
    　請求項１～３の何れか１項に記載の不揮発性記憶装置。
  6. 　前記第一の金属酸化物は、遷移金属酸化物またはアルミニウム酸化物である
    　請求項１～５の何れか１項に記載の不揮発性記憶装置。
  7. 　前記第一の金属酸化物は、タンタル酸化物である
    　請求項６に記載の不揮発性記憶装置。
  8. 　前記第二抵抗変化層の膜密度は、４［ｇ／ｃｍ３］以上７［ｇ／ｃｍ３］以下である
    　請求項７に記載の不揮発性記憶装置。
  9. 　前記第一の金属と前記第二の金属とは同一の金属である
    　請求項１～８の何れか１項に記載の不揮発性記憶装置。
  10. 　前記第一の金属と前記第二の金属とは異なる金属である
    　請求項１～８の何れか１項に記載の不揮発性記憶装置。
  11. 　第一電極層と、前記第一電極層上に形成される半導体層と、前記半導体層上に形成される第二電極層を有する非オーミック性素子を更に備え、
    　前記抵抗変化素子の前記下部電極層または前記上部電極層と、前記非オーミック性素子の前記第一電極層または前記第二電極層が直接接する
    　請求項１～８の何れか１項に記載の不揮発性記憶装置。
  12. 　電気パルスの印加によって抵抗状態が変化し、その状態を保持し続ける抵抗変化層を有する抵抗変化素子を備える不揮発性記憶装置の製造方法であって、
    　下部電極層を形成する第一工程と、
    　前記下部電極層上に前記抵抗変化層を形成する工程と、
    　前記抵抗変化層上に上部電極層を形成する第四工程とを有する素子形成工程を含み、
    　前記抵抗変化層を形成する工程では、酸素不足型の第一の金属酸化物で構成される第一抵抗変化層を形成する第二工程と、前記第一の金属酸化物とは酸素不足度が異なる第二の金属酸化物を材料とし、酸素とは異なる非金属元素Ａを含有し、前記第一の金属酸化物を構成する第一の金属をＭ、前記第二の金属酸化物を構成する第二の金属をＮ、前記第一抵抗変化層の組成をＭＯｘ、前記第二抵抗変化層の組成をＮＯｙＡｚと表した場合に、ｘ＜（ｙ＋ｚ）を満たし、前記第一抵抗変化層よりも抵抗率が高く、かつ、膜密度が前記第二の金属酸化物の化学量論組成における理論膜密度よりも小さい第二抵抗変化層を形成する第三工程と、を含む
    　不揮発性記憶装置の製造方法。
  13. 　第一電極層を形成する第五工程と、
    　前記第一電極層上に、半導体層もしくは絶縁体層を形成する第六工程と、
    　前記半導体層もしくは前記絶縁体層上に、第二電極層を形成する第七工程と、を有する非オーミック性素子形成工程とを、さらに含み、
    　前記非オーミック性素子形成工程は、前記素子形成工程の前または後に行う
    　請求項１２に記載の不揮発性記憶装置の製造方法。
  14. 　第一の方向に延伸する複数の下部電極配線を形成する第八工程と、
    　前記複数の下部電極配線上に、層間絶縁層を形成する第九工程と、
    　前記層間絶縁層内であって、前記第一の方向とは交差する第二の方向に延伸する複数の上部電極配線と前記複数の下部電極配線との交差部の夫々に対応する位置に、前記複数の下部電極配線に到達するコンタクトホールを形成する第十工程とを有する前工程を、さらに含み、
    　前記前工程の後に、前記コンタクトホール内に前記抵抗変化素子の前記下部電極層を埋め込み形成する
    　請求項１２または１３に記載の不揮発性記憶装置の製造方法。
  15. 　前記第三工程では、ＣＶＤ法あるいはＡＬＤ法により、前記第二抵抗変化層を形成する
    　請求項１２～１４の何れか１項に記載の不揮発性記憶装置の製造方法。
  16. 　前記第一の金属と前記第二の金属とは同一の金属である
    　請求項１２～１５の何れか１項に記載の不揮発性記憶装置の製造方法。
  17. 　前記第一の金属と前記第二の金属とは異なる金属である
    　請求項１２～１５の何れか１項に記載の不揮発性記憶装置の製造方法。
PCT/JP2013/000753 2012-02-20 2013-02-13 不揮発性記憶装置およびその製造方法 WO2013125172A1 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2013526031A JP5346144B1 (ja) 2012-02-20 2013-02-13 不揮発性記憶装置およびその製造方法
US14/111,846 US9082971B2 (en) 2012-02-20 2013-02-13 Nonvolatile memory device and method for manufacturing the same

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2012034464 2012-02-20
JP2012-034464 2012-02-20

Publications (1)

Publication Number Publication Date
WO2013125172A1 true WO2013125172A1 (ja) 2013-08-29

Family

ID=49005372

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2013/000753 WO2013125172A1 (ja) 2012-02-20 2013-02-13 不揮発性記憶装置およびその製造方法

Country Status (3)

Country Link
US (1) US9082971B2 (ja)
JP (1) JP5346144B1 (ja)
WO (1) WO2013125172A1 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2017034223A (ja) * 2015-08-03 2017-02-09 華邦電子股▲ふん▼有限公司 抵抗変化型メモリ

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9112148B2 (en) 2013-09-30 2015-08-18 Taiwan Semiconductor Manufacturing Co., Ltd. RRAM cell structure with laterally offset BEVA/TEVA
US9768230B2 (en) * 2013-11-20 2017-09-19 Globalfoundries Singapore Pte. Ltd. High rectifying ratio diode
US9178144B1 (en) 2014-04-14 2015-11-03 Taiwan Semiconductor Manufacturing Co., Ltd. RRAM cell with bottom electrode
US9209392B1 (en) 2014-10-14 2015-12-08 Taiwan Semiconductor Manufacturing Co., Ltd. RRAM cell with bottom electrode
KR101868305B1 (ko) * 2014-12-09 2018-06-15 시메트릭스 메모리, 엘엘씨 도핑된 버퍼 영역을 가진 전이 금속 산화물 저항성 스위칭 장치
CN105845725B (zh) * 2015-01-12 2019-01-22 中芯国际集成电路制造(上海)有限公司 一种半导体器件及其制造方法和电子装置

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2010038423A1 (ja) * 2008-10-01 2010-04-08 パナソニック株式会社 不揮発性記憶素子並びにそれを用いた不揮発性記憶装置
JP2011187925A (ja) * 2010-02-09 2011-09-22 Sony Corp 記憶素子および記憶装置、並びに記憶装置の動作方法

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH04253038A (ja) 1991-01-30 1992-09-08 Toshiba Corp 有機非線形光学材料
US9236381B2 (en) 2006-11-17 2016-01-12 Panasonic Intellectual Property Management Co., Ltd. Nonvolatile memory element, nonvolatile memory apparatus, nonvolatile semiconductor apparatus, and method of manufacturing nonvolatile memory element
EP2063467B1 (en) 2007-06-05 2011-05-04 Panasonic Corporation Nonvolatile storage element, its manufacturing method, and nonvolatile semiconductor device using the nonvolatile storage element
JP2009218260A (ja) 2008-03-07 2009-09-24 Fujitsu Ltd 抵抗変化型素子
JPWO2009157479A1 (ja) 2008-06-26 2011-12-15 日本電気株式会社 スイッチング素子およびスイッチング素子の製造方法
US8796659B2 (en) 2010-03-19 2014-08-05 Nec Corporation Variable resistance element, semiconductor device including variable resistance element, and methods for manufacturing variable resistance element and semiconductor device

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2010038423A1 (ja) * 2008-10-01 2010-04-08 パナソニック株式会社 不揮発性記憶素子並びにそれを用いた不揮発性記憶装置
JP2011187925A (ja) * 2010-02-09 2011-09-22 Sony Corp 記憶素子および記憶装置、並びに記憶装置の動作方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2017034223A (ja) * 2015-08-03 2017-02-09 華邦電子股▲ふん▼有限公司 抵抗変化型メモリ

Also Published As

Publication number Publication date
JP5346144B1 (ja) 2013-11-20
US9082971B2 (en) 2015-07-14
US20140225053A1 (en) 2014-08-14
JPWO2013125172A1 (ja) 2015-07-30

Similar Documents

Publication Publication Date Title
JP5346144B1 (ja) 不揮発性記憶装置およびその製造方法
US8441060B2 (en) Nonvolatile memory element and nonvolatile memory device incorporating nonvolatile memory element
JP5406314B2 (ja) 不揮発性半導体記憶素子の製造方法および不揮発性半導体記憶装置の製造方法
JP6391009B2 (ja) 抵抗変化型不揮発性記憶素子の製造方法
US20120292588A1 (en) Nonvolatile memory device
JP5390715B2 (ja) 不揮発性記憶素子およびその製造方法
WO2011043448A1 (ja) 半導体装置及びその製造方法
JP5174282B2 (ja) 不揮発性記憶素子およびそれを備えた不揮発性記憶装置
US9012294B2 (en) Manufacturing method of non-volatile memory device
JP4913268B2 (ja) 不揮発性記憶装置及びその製造方法
US20100167463A1 (en) Method for Fabricating Resistive Memory Device
JPWO2011064967A1 (ja) 不揮発性記憶素子及び不揮発性記憶装置
JP5291269B2 (ja) 不揮発性半導体記憶素子、不揮発性半導体記憶装置およびその製造方法
JP5081334B2 (ja) 不揮発性記憶素子、その製造方法
US9142765B2 (en) Manufacturing method of non-volatile memory element, non-volatile memory element, and non-volatile memory device
JP2014082477A (ja) 不揮発性記憶素子及びその製造方法
JP2014103326A (ja) 不揮発性記憶素子およびその製造方法
WO2013140768A1 (ja) 不揮発性記憶装置及びその製造方法
US20210408119A1 (en) Non-volatile storage device and method of manufacturing the same
JP2013062327A (ja) 不揮発性記憶素子及び不揮発性記憶装置並びにそれらの製造方法
US9666797B1 (en) Memory structure having material layer made from a transition metal on interlayer dielectric
TW201633309A (zh) 具有導電性帽層的記憶體元件及其方法
JP2014175419A (ja) 電流制御素子、不揮発性記憶素子、不揮発性記憶装置および電流制御素子の製造方法

Legal Events

Date Code Title Description
ENP Entry into the national phase

Ref document number: 2013526031

Country of ref document: JP

Kind code of ref document: A

WWE Wipo information: entry into national phase

Ref document number: 14111846

Country of ref document: US

121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 13752406

Country of ref document: EP

Kind code of ref document: A1

NENP Non-entry into the national phase

Ref country code: DE

122 Ep: pct application non-entry in european phase

Ref document number: 13752406

Country of ref document: EP

Kind code of ref document: A1