JPWO2011099385A1 - Ｅｓｄ保護装置 - Google Patents

Ｅｓｄ保護装置 Download PDF

Info

Publication number
JPWO2011099385A1
JPWO2011099385A1 JP2011553803A JP2011553803A JPWO2011099385A1 JP WO2011099385 A1 JPWO2011099385 A1 JP WO2011099385A1 JP 2011553803 A JP2011553803 A JP 2011553803A JP 2011553803 A JP2011553803 A JP 2011553803A JP WO2011099385 A1 JPWO2011099385 A1 JP WO2011099385A1
Authority
JP
Japan
Prior art keywords
connection conductor
esd protection
mixing
protection device
ceramic
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2011553803A
Other languages
English (en)
Other versions
JP5403075B2 (ja
Inventor
孝之 築澤
孝之 築澤
池田　哲也
哲也 池田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Murata Manufacturing Co Ltd
Original Assignee
Murata Manufacturing Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Murata Manufacturing Co Ltd filed Critical Murata Manufacturing Co Ltd
Priority to JP2011553803A priority Critical patent/JP5403075B2/ja
Publication of JPWO2011099385A1 publication Critical patent/JPWO2011099385A1/ja
Application granted granted Critical
Publication of JP5403075B2 publication Critical patent/JP5403075B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01T—SPARK GAPS; OVERVOLTAGE ARRESTERS USING SPARK GAPS; SPARKING PLUGS; CORONA DEVICES; GENERATING IONS TO BE INTRODUCED INTO NON-ENCLOSED GASES
    • H01T4/00—Overvoltage arresters using spark gaps
    • H01T4/10—Overvoltage arresters using spark gaps having a single gap or a plurality of gaps in parallel
    • H01T4/12—Overvoltage arresters using spark gaps having a single gap or a plurality of gaps in parallel hermetically sealed

Landscapes

  • Laminated Bodies (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Thermistors And Varistors (AREA)

Abstract

所望のＥＳＤ応答性を実現しやすく、ＥＳＤ保護機能の信頼性を向上することができるＥＳＤ保護装置を提供する。ＥＳＤ保護装置（１１０ｘ）は、セラミック材料からなる複数の絶縁層（１３１〜１３４）が積層されたセラミック多層基板（１１２）と、絶縁層（１３２）の主面間を貫通するように形成された第１の接続導体（１１７ａ）と、第１の接続導体（１１７ａ）が形成された絶縁層（１３２）の主面に沿って第１の接続導体（１１７ａ）と接続するように形成され、金属と半導体、金属とセラミック、半導体とセラミック、半導体、無機材料によりコートされた金属、のうち少なくとも一つを含む材料が分散している混合部（１２０ｘ）と、混合部（１２０ｘ）に接続され、混合部（１２０ｘ）が形成された絶縁層（１３２）の主面に沿って形成された導電性を有する第２の接続導体（１１４ｘ）とを備えている。

Description

本発明は、ＥＳＤ保護装置に関し、詳しくは、ＥＳＤ保護機能のみを有する単体の部品（ＥＳＤ保護デバイス）や、ＥＳＤ保護機能とそれ以外の機能とを有する複合部品（モジュール）などのＥＳＤ保護装置に関する。
ＥＳＤ（Electro-Static Discharge；静電気放電）とは、帯電した導電性の物体（人体等）が、他の導電性の物体（電子機器等）に接触、あるいは充分接近したときに、激しい放電が発生する現象である。ＥＳＤにより電子機器の損傷や誤作動などの問題が発生する。これを防ぐためには、放電時に発生する過大な電圧が電子機器の回路に加わらないようにする必要がある。このような用途に使用されるのがＥＳＤ保護デバイスであり、サージ吸収素子やサージアブソーバとも呼ばれている。
ＥＳＤ保護デバイスは、例えば回路の信号線路とグランド（接地）との間に配置する。ＥＳＤ保護デバイスは、一対の放電電極を離間して対向させた構造であるので、通常の使用状態では高い抵抗を持っており、信号がグランド側に流れることはない。これに対し、例えば携帯電話等のアンテナから静電気が加わる場合のように、過大な電圧が加わると、ＥＳＤ保護デバイスの放電電極間で放電が発生し、静電気をグランド側に導くことができる。これにより、ＥＳＤデバイスよりも後段の回路には、静電気による電圧が印加されず、回路を保護することができる。
例えば、図１６の分解斜視図と図１７の断面図とに示すＥＳＤ保護デバイスは、絶縁性セラミックシート２が積層されるセラミック多層基板７内に空洞部５が形成され、外部電極１と導通した放電電極６が空洞部５内に対向配置され、その空洞部５に放電ガスが閉じ込められている。放電電極６間で絶縁破壊を起こす電圧が印加されると、空洞部５内において放電電極６間で放電が発生し、その放電により過剰な電圧をグランドへ導き、後段の回路を保護することができる（例えば、特許文献１参照）。
特開２００１−４３９５４号公報
このＥＳＤ保護デバイスにおいて、放電電極が対向する領域の面積によって、ＥＳＤ応答性を調整する必要がある。しかし、その調整には製品サイズ等による制限があるため、所望のＥＳＤ応答性を実現しにくい。
また、このＥＳＤ保護デバイスには、高電圧の静電気が連続して繰り返し印加された場合、放電電極が溶け出し、放電電極間でショートしたり、あるいは放電電極間の間隔が大きくなり、放電開始電圧が大きくなるという問題を有する。
本発明は、かかる実情に鑑み、所望のＥＳＤ応答性を実現しやすく、ＥＳＤ保護機能の信頼性を向上することができるＥＳＤ保護装置を提供しようとするものである。
本発明は、上記課題を解決するために、以下のように構成したＥＳＤ保護装置を提供する。
ＥＳＤ保護装置は、（ａ）セラミック材料からなる複数の絶縁層が積層されたセラミック多層基板と、（ｂ）少なくとも１つの前記絶縁層の主面間を貫通するように形成された導電性を有する第１の接続導体と、（ｃ）前記第１の接続導体が形成された前記絶縁層の前記主面の一つに沿って、前記第１の接続導体と接続するように形成され、(i）金属と半導体、(ii）金属とセラミック、（iii）金属と半導体とセラミック、（iv）半導体とセラミック、（ｖ）半導体、（vi）無機材料によりコートされた金属、（vii）無機材料によりコートされた金属と半導体、（viii）無機材料によりコートされた金属とセラミック、（ix）無機材料によりコートされた金属と半導体とセラミック、のうち少なくとも一つを含む材料が分散している混合部と、（ｄ）前記第１の接続導体から離れるように、かつ前記混合部と接続されるように、前記混合部が形成された少なくとも一つの前記絶縁層の前記主面に沿って形成された導電性を有する第２の接続導体とを備える。
この場合、前記第１の接続導体と前記第２の接続導体との間に所定以上の大きさの電圧が印加されると、前記混合部において放電が発生する。
上記構成によれば、混合部を介して配置された放電電極の少なくとも一方、すなわち第１の接続導体を層間接続導体とすることで、静電気印加時に発生する熱を、面内接続導体よりも熱伝導効率の良い層間接続導体を介して放熱させることができ、繰り返し放電による温度上昇を抑制し、放電電極が溶けることを防止することができる。したがって、ＥＳＤ保護機能の信頼性を向上することができる
また、混合部は、第２の接続導体と同様に、厚膜の印刷工法にて形成することができるため、容易に形成できる。層間接続導体に対して積層方向に任意の位置に混合部を設けることができるため、設計の自由度を上げることができる。したがって、所望のＥＳＤ応答性を実現しやすい。
好ましくは、前記第２の接続導体が、前記混合部が形成された少なくとも１つの前記絶縁層の前記主面に沿って、前記混合部の前記外周を取り囲むように形成され、前記混合部の前記外周に電気的に接続される。前記第１の接続導体が、前記混合部と同心に、少なくとも１つの前記絶縁層の主面間を貫通するように形成され、前記混合部の前記外周との間に間隔を設けて前記混合部に電気的に接続される。
この場合、第２の接続導体が接続されている混合部の円形の外周全体を使うことにより、放電幅が広くなり、放電し易くなる。混合部を同心円状に形成することで、限られたエリアで最大限のＥＳＤ放電部を形成することができる。第２の接続導体が接続されている混合部の円形の外周全体を使うことにより、放電幅が広くなり、放電し易くなるので、所望のＥＳＤ応答性を実現しやすい。
好ましくは、前記混合部と前記第２の接続導体の一方主面とに接するように空洞部が形成されている。
この場合、空洞部を形成することで気中放電を生じさせることができ、ＥＳＤ特性をさらに向上させることができる。
好ましくは、前記第１の接続導体が、前記混合部に、直接、接続されている。
この場合、構成を簡単にすることができる。なお、第１の接続導体は、混合部を貫通することなく、第１の接続導体の端面が混合部の中心に接するだけであっても、混合部の中心に開口が形成され、開口の内周と第２の接続導体の外周とが接続されてもよい。
好ましくは、前記混合部の中心に開口が形成される。前記混合部が形成された少なくとも１つの前記絶縁層の前記主面に沿って、前記混合部の前記開口の前記内周に接続された、導電性を有する第３の接続導体をさらに備える。前記第３の接続導体に、前記第２の接続導体が接続されている。
この場合、放電幅を確保しつつ、混合部を介して対向する第１の接続導体と第３の接続導体との間の間隔（放電ギャップ）を小さくすることができる。
好ましくは、前記混合部は、分散された金属材料と半導体材料とを含む。
この場合、放電が発生する混合部において、金属材料と半導体材料とが分散しているので、電子の移動が起こりやすく、より効率的に放電現象を生じさせ、ＥＳＤ応答性を高めることができる。
また、放電電極間の間隔のばらつきによるＥＳＤ応答性の変動を小さくでき、ＥＳＤ特性の調整や安定性が容易になる。
好ましい一態様において、前記半導体材料は、炭化ケイ素又は酸化亜鉛である。
好ましくは、前記混合部において、絶縁性を有する無機材料により被覆された金属材料が、分散している。
この場合、混合部内の金属材料同士は、無機材料の被覆によって、直接接することがないため、金属材料同士がつながってショートが発生する可能性が低下する。
好ましくは、前記絶縁層と前記混合部との間と、前記絶縁層と前記空洞部との間との少なくとも一方に延在するシール層をさらに備えている。
この場合、セラミック多層基板中のガラス成分が混合部に浸透することを防止することができる。
好ましくは、前記第１の接続導体と、前記混合部と、前記第２の接続導体とに接するように、空洞が形成されている。
この場合、空洞を形成することで気中放電を生じさせることができ、ＥＳＤ特性をさらに向上させることができる。
好ましくは、前記混合部は、分散された金属材料と半導体材料とを含む。
この場合、放電が発生する混合部において、金属材料と半導体材料とが分散しているので、電子の移動が起こりやすく、より効率的に放電現象を生じさせ、ＥＳＤ応答性を高めることができる。
また、放電電極間の間隔のばらつきによるＥＳＤ応答性の変動を小さくでき、ＥＳＤ特性の調整や安定性が容易になる。
好ましい一態様において、前記混合部の分散された半導体材料は、炭化ケイ素又は酸化亜鉛である。
好ましくは、前記混合部において、絶縁性を有する無機材料により被覆された金属材料が、分散している。
この場合、混合部内の金属材料同士は、無機材料の被覆によって、直接接することがないため、金属材料同士がつながってショートが発生する可能性が低下する。
好ましくは、前記絶縁層と前記混合部との間と、前記絶縁層と前記空洞との間との少なくとも一方に延在するシール層をさらに備えている
この場合、セラミック多層基板中のガラス成分が混合部に浸透することを防止することができる。
本発明によれば、所望のＥＳＤ応答性を実現しやすく、ＥＳＤ保護機能の信頼性を向上することができる。
ＥＳＤ保護装置の概略図である。（実施例１） ＥＳＤ保護装置の断面図である。（実施例１） ＥＳＤ保護装置の要部断面図である。（実施例１） ＥＳＤ保護装置の断面図である。（変形例１） ＥＳＤ保護装置の製造工程を示す断面図である。（変形例１） ＥＳＤ保護装置の要部断面図である。（変形例２） ＥＳＤ保護装置の要部断面図である。（変形例３） ＥＳＤ保護装置の要部断面図である。（変形例４） 混合部の組織を模式的に示す概略図である。（実施例１） ＥＳＤ保護装置の断面図である。（実施例２） ＥＳＤ保護装置の断面図である。（実施例３） ＥＳＤ保護装置の断面図である。（実施例３の変形例） 混合部の組織を模式的に示す概略図である。（実施例３） ＥＳＤ保護装置の断面図である。（実施例４） ＥＳＤ保護装置の製造工程を示す断面図である。（実施例４） ＥＳＤ保護装置の分解斜視図である。（従来例） ＥＳＤ保護装置の断面図である。（従来例）
以下、本発明の実施の形態について、図１〜図１５を参照しながら説明する。
＜実施例１＞ 実施例１のＥＳＤ保護装置１０について、図１〜図３、及び図９を参照しながら説明する。
図１は、ＥＳＤ保護装置１０の内部構造を模式的に示す概略図である。図２は、ＥＳＤ保護装置１０の断面図である。図３は、図２の線Ａ−Ａに沿って切断した要部断面図である。
図１〜図３に示すように、ＥＳＤ保護装置１０は、セラミック材料からなる第１乃至第４の絶縁層４１〜４３が積層されたセラミック多層基板１２の内部に、混合部２０と、第１乃至第３の面内接続導体１４，１６，１７と、第１及び第２の層間接続導体１５ａ，１５ｘが形成されている。
混合部２０と第２及び第３の面内接続導体１６，１７とは、隣接する第２及び第３の絶縁層４２，４３の間に、第２及び第３の絶縁層４２，４３の対向する主面に沿って形成されている。
図３に示すように、混合部２０は、外周２０ｓが円形に形成されている。第３の面内接続導体１７は、混合部２０の外周２０ｓを取り囲むように形成され、混合部２０の外周２０ｓの全周に接続されている。第３の接続導体１７は、第２の面内接続導体１６と接続されている。第３の面内接続導体１７は、第２の接続導体である。
図２に示すように、第２及び第３の絶縁層４２，４３には、それぞれ、第２及び第３の絶縁層４２，４３の主面間を貫通する第１及び第２のビアホール（貫通孔）４２ｐ，４３ｐが、混合部２０と同心に形成されている。第１及び第２のビアホール４２ｐ，４３ｐ内には、第１及び第２の層間接続導体１５ａ，１５ｘが形成されている。
層間接続導体１５ａ，１５ｘは、絶縁層４１〜４４の積層方向（図２において上下方向）の互いに対向する端面同士が接続されている。すなわち、図３に示すように、混合部２０の中心に開口２０ｐが形成されており、この開口２０ｐを層間接続導体１５ａ，１５ｘが貫通している。層間接続導体１５ａ，１５ｘの外周は、混合部２０の開口２０ｐの内周に接続されている。第１の層間接続導体１５ａは、第１の接続導体である。
図２に示すように、第１の面内接続導体１４は、隣接する第１及び第２の絶縁層４１，４２の間に、第１及び第２の絶縁層４１，４２の互いに対向する主面に沿って形成されている。第１の層間接続導体１５ａは、第１の面内接続導体１４に接続されている。
第１及び第２の面内接続導体１４，１６は、セラミック多層基板１２の側面まで延在し、それぞれ、第１及び第２の外部端子１４ｘ，１６ｘに接続されている。
第１乃至第３の面内接続導体１４，１６，１７と、第１及び第２の層間接続導体１５ａ，１５ｘと、第１及び第２の外部端子１４ｘ，１６ｘとは、導電性を有する。
混合部２０は、(i）金属と半導体、(ii）金属とセラミック、（iii）金属と半導体とセラミック、（iv）半導体とセラミック、（ｖ）半導体、（vi）無機材料によりコートされた金属、（vii）無機材料によりコートされた金属と半導体、（viii）無機材料によりコートされた金属とセラミック、（ix）無機材料によりコートされた金属と半導体とセラミック、のうち少なくとも一つを含む材料が分散しており、全体としては、絶縁性を有している。
例えば図９の模式図に組織を模式的に示すように、混合部２０は、絶縁性を有する無機材料８２により被覆（コート）された金属材料８０と、半導体材料８４と、空隙８８とが分散している。例えば、金属材料８０は直径２〜３μｍのＣｕ粒子であり、無機材料８２は直径１μｍ以下のＡｌ２Ｏ３粒子であり、半導体材料８４は、炭化ケイ素、酸化亜鉛などのいずれかである。
無機材料と半導体材料は、焼成時に反応し、焼成後には変質する可能性がある。また、半導体材料とセラミック多層基板を構成するセラミック粉末も、焼成時に反応し、焼成後には変質する可能性がある。
金属材料が無機材料によりコートされていない場合には、焼成前の状態ですでに金属材料同士が接している可能性があり、金属材料同士がつながってショートが発生する可能性がある。これに対し、金属材料が無機材料によりコートされていると、焼成前に金属材料同士が接する可能性がない。また、焼成後にたとえ無機材料が変質したとしても、金属材料同士が離間している状態が保持される。そのため、金属材料が無機材料にコートされていることによって、金属材料同士がつながってショートが発生する可能性が低下する。
なお、無機材料によりコートされた金属材料に代えて、金属材料と、半導体やセラミック又はそれらの組み合わせにより、混合部となる材料を構成してもよい。また、金属材料を用いず半導体だけ、又は半導体とセラミックだけ、さらに無機材料によりコートされた金属材料だけ、で混合部となる材料を構成してもよい。
図１〜図３に示したＥＳＤ保護装置１０は、外部端子１４ｘ，１６ｘから所定値以上の電圧が印加されると、対向する第３の面内接続導体１７と第１及び第２の層間接続導体１５ａ，１５ｘとの間において、混合部２０を介して放電が発生する。
放電開始電圧は、混合部２０を介して第３の接続導体１７と第１及び第２の層間接続導体１５ａ，１５ｘとがそれぞれ対向する部分の周方向の長さ（すなわち、放電幅）や、混合部２０を介して対向する第３の接続導体１７と第１及び第２の層間接続導体１５ａ，１５ｘとの径方向の間隔（すなわち、放電ギャップ）や、混合部２０の厚みや、混合部２０に含まれる材料の量や種類などを調整することにより、所望の値に設定することができる。
混合部２０の円形の外周２０ｓ全体に第３の面内接続導体１７を接続し、放電に円周を使うことによって、放電幅が広くなり、放電し易くなる。混合部２０を同心円状に形成し、放電電極となる第３の接続導体１７と第１及び第２の層間接続導体１５ａ，１５ｘとを同心に配置することで、限られたエリアで最大限のＥＳＤ放電部を形成することができる。
混合部２０は、第１乃至第３の面内接続導体１４，１６，１７と同様に、厚膜の印刷工法にて形成することができるため、容易に形成でき、厚みの調整も容易である。混合部２０は、セラミック多層基板の任意の絶縁層の主面に沿って形成できるため、混合部２０の配置設計の自由度が上がる。
混合部２０には、金属材料のみならず、半導体材料が含有されているので、金属材料の含有量が少なくても、所望とするＥＳＤ応答性を得ることができる。そして、金属材料同士が接触することによるショート発生を抑制することができる。
混合部２０に含まれる材料の成分中に、セラミック多層基板１２を構成する材料の一部又は全部と同じものが含まれてもよい。同じものが含まれると、焼成時の混合部２０の収縮挙動等をセラミック多層基板１２に合わせることが容易になり、混合部２０のセラミック多層基板１２への密着性が向上し、焼成時における混合部２０の剥離が発生しにくくなる。また、ＥＳＤ繰り返し耐性も向上する。また、使用する材料の種類を少なくすることができる。
混合部２０に含まれる金属材料は、第１乃至第３の面内接続導体１４，１６，１７と同じものであっても、異なるものであってもよい。同じものにすれば、混合部２０の収縮挙動等を第１乃至第３の面内接続導体１４，１６，１７に合わせることが容易になり、使用する材料の種類を少なくすることができる。
また、混合部２０と第３の接続導体１７の一方主面に接するように空洞部を設けてもよい。この場合、空洞部を形成することで気中放電を発生させることができ、ＥＳＤ特性をさらに向上させることができる。
次に、ＥＳＤ保護装置１０の製造方法を説明する。
（１）材料の準備
まず、第１乃至第４の絶縁層４１〜４４になる厚さ５０μｍのセラミックグリーンシートを準備する。
セラミック多層基板１２の材料となるセラミック材料には、Ｂａ、Ａｌ、Ｓｉを中心とした組成からなる材料を用いる。各素材を所定の組成になるよう調合、混合し、８００−１０００℃で仮焼する。得られた仮焼粉末をジルコニアボールミルで１２時間粉砕し、セラミック粉末を得る。このセラミック粉末に、トルエン・エキネンなどの有機溶媒を加え混合する。さらにバインダー、可塑剤を加え混合し、スラリーを得る。このようにして得られたスラリーをドクターブレード法により成形し、第１乃至第４の絶縁層４１〜４４になる厚さ５０μｍのセラミックグリーンシートを得る。
また、第１乃至第３の面内接続導体１４，１６，１７と第１及び第２の層間接続導体１５ａ，１５ｘとを形成するための電極ペーストを準備する。平均粒径約１．５μｍのＣｕ粉８０ｗｔ％とエチルセルロース等からなるバインダー樹脂に溶剤を添加し、ロールで攪拌、混合することで電極ペーストを得る。
また、混合部２０を形成するための混合ペーストを準備する。混合ペーストは、平均粒径約２μｍのＡｌ２Ｏ３コートＣｕ粉と、半導体材料として平均粒径１μｍの炭化ケイ素（ＳｉＣ）を所定の割合で調合し、バインダー樹脂と溶剤を添加し、ロールで攪拌、混合することで得る。混合ペーストは、バインダー樹脂と溶剤を２０ｗｔ％とし、残りの８０ｗｔ％をＡｌ２Ｏ３コートＣｕ粉と炭化ケイ素とする。
（２）スクリーン印刷による混合ペースト、電極ペーストの塗布
第２及び第３の絶縁層４２，４３になるセラミックグリーンシートに、レーザや金型を用いてビアホール４２ｐ，４３ｐを形成した後、スクリーン印刷により、ビアホール４２ｐ，４３ｐに電極ペーストを充填して、第１及び第２の層間接続導体１５ａ，１５ｘになる部分を形成する。
次いで、第３の絶縁層４３になるセラミックグリーンシートの上に、混合ペーストをスクリーン印刷にて塗布して、混合部２０になる部分を形成する。混合部２０になる部分は、第２の絶縁層４２になるセラミックグリーンシートの上に形成してもよい。
次いで、第２及び第３の絶縁層４２，４３になるセラミックグリーンシートの上に、電極ペーストをスクリーン印刷にて塗布して、第１乃至第３の面内接続導体１４，１６，１７になる部分を形成する。第１の面内接続導体１４になる部分は、第１の絶縁層４１になるセラミックグリーンシート上に形成してもよい。第２及び第３の面内接続導体１６，１７になる部分は、第２の絶縁層４２になるセラミックグリーンシート上に形成してもよい。
第１乃至第３の面内接続導体１４，１６，１７になる部分を形成した後に、混合部２０になる部分を形成してもよい。
混合部２０と第３の接続導体１７の一方主面に接するように空洞部を設ける場合は、先に形成した混合部２０になる部分と面内接続導体１７になる部分の上に消失性の樹脂ペースト（例えばアクリルペースト、カーボンペーストなど）を第１又は第２の層間接続導体１５ａ，１５ｘになる部分が露出するようにスクリーン印刷にて形成する。
（３）積層、圧着
通常のセラミック多層基板と同様に、セラミックグリーンシートを積層し、圧着する。
（４）カット、端面電極塗布
ＬＣフィルタのようなチップタイプの電子部品と同様に、マイクロカッタでカットして、各チップに分ける。その後、端面に電極ペーストを塗布し、外部端子を形成する。
（５）焼成
次いで、通常のセラミック多層基板と同様に、Ｎ２雰囲気中で焼成する。酸化しない電極材料（Ａｇなど）の場合には、大気雰囲気でも構わない。焼成により、セラミックグリーンシート中の有機溶剤や、混合ペースト中のバインダー樹脂及び溶剤が消失する。これにより、Ａｌ２Ｏ３コートＣｕと、ＳｉＣと、空隙とが分散した混合部２０が形成される。
（６）めっき
ＬＣフィルタのようなチップタイプの電子部品と同様に、外部端子上に電解Ｎｉ−Ｓｎメッキを行う。
以上により、断面が図２のように構成されたＥＳＤ保護装置１０が完成する。
なお、半導体材料は、特に上記の材料に限定されるものではない。例えば、シリコン、ゲルマニウム等の金属半導体、炭化ケイ素、炭化チタン、炭化ジルコニウム、炭化モリブデン、炭化タングステン等の炭化物、窒化チタン、窒化ジルコニウム、窒化クロム、窒化バナジウム、窒化タンタル等の窒化物、ケイ化チタン、ケイ化ジルコニウム、ケイ化タングステン、ケイ化モリブデン、ケイ化クロム、ケイ化クロム等のケイ化物、ホウ化チタン、ホウ化ジルコニウム、ホウ化クロム、ホウ化ランタン、ホウ化モリブデン、ホウ化タングステン等のホウ化物、酸化亜鉛、チタン酸ストロンチウム等の酸化物を用いることができる。特に、比較的安価で、かつ、各種粒径のバリエーションが市販されていることから、炭化ケイ素や酸化亜鉛が特に好ましい。これらの半導体材料は、適宜、単独又は２種類以上を混合して使用してもよい。また、半導体材料は、適宜、アルミナやＢＡＳ材等の抵抗材料と混合して使用してもよい。
金属材料は、特に上記の材料に限定されるものではない。Ｃｕ、Ａｇ、Ｐｄ、Ｐｔ、Ａｌ、Ｎｉ、Ｗ、Ｍｏや、これらの合金、これらの組合せでもよい。
実施例１では、ＥＳＤ保護装置１０が、ＥＳＤ保護機能のみを有する単体の部品（ＥＳＤ保護デバイス）である場合を例示したが、ＥＳＤ保護装置は、ＥＳＤ保護機能とそれ以外の機能と有する複合部品（モジュール）等であってもよい。ＥＳＤ保護装置が複合部品（モジュール）等である場合には、少なくとも、混合部２０と、混合部２０に接続される第３の面内接続導体１７及び第１の層間接続導体１５ａとを備えていればよい。
＜変形例１＞ 変形例１のＥＳＤ保護装置１０ａについて、図４及び図５を参照しながら説明する。
図４は、変形例１のＥＳＤ保護装置１０ａの断面図である。図４に示すように、変形例１のＥＳＤ保護装置１０ａは、実施例１のＥＳＤ保護装置１０と略同様に構成されている。以下では、実施例１と同じ構成部分には同じ符号を用い、実施例１との相違点を中心に説明する。
図４に示すように、変形例１のＥＳＤ保護装置１０ａは、実施例１の構成に加え、混合部２０と、セラミック多層基板１２ａの第２及び第３の絶縁層４２，４３との間に、シール層２２，２４が形成されている。シール層２２，２４は、セラミック多層基板１２中のガラス成分が混合部２０に浸透することを防止する。シール層２２，２４は、絶縁性を有する。
シール層２２，２４は、図５（ａ）〜（ｄ）の断面図に示すように、第１乃至第４の絶縁層４１〜４４になるセラミックグリーンシートを形成し、積層、圧着、焼成することによって作製することができる。
すなわち、図５（ａ）及び（ｄ）に示すように、第１及び第４の絶縁層４１，４４になるセラミックグリーンシートを準備する。
また、図５（ｂ）及び（ｃ）に示すように、第２及び第３の絶縁層４２，４３になるセラミックグリーンシートにビアホール４２ｐ，４３ｐを形成し、ビアホール４２ｐ，４３ｐ内に電極ペーストを充填して、第１及び第２の層間接続導体１５ａ，１５ｘになる部分を形成する。
次いで、第２及び第３の絶縁層４２，４３になるセラミックグリーンシートの互いに対向する面４２ｔ，４３ｓに、シール層形成用ペーストをスクリーン印刷することにより、開口２２ｐ，２４ｐを有するシール層２２，２４を形成した後、シール層２２，２４を乾燥させる。シール層２２，２４は、シール層２２，２４の開口２２ｐ，２４ｐから、第１及び第２の層間接続導体１５ａ，１５ｘになる部分を露出させるように形成する。
次いで、第３の絶縁層４３になるセラミックグリーンシートのシール層２４の上に、混合ペーストを用いて、開口２０ｐを有する混合部２０を形成する。混合部２０は、混合部２０の開口２０ｐから第２の層間接続導体１５ｘになる部分が露出するように形成する。さらに、第３の絶縁層４３になるセラミックグリーンシートに、電極ペーストを用いて、第２及び第３の面内接続導体１６，１７になる部分を形成する。第３の絶縁層４３になるセラミックグリーンシートに、第２及び第３の面内接続導体１６，１７になる部分を形成した後、混合部２０になる部分を形成してもよい。
シール層２２は、第３の絶縁層４３になるセラミックグリーンシートに形成しても構わない。すなわち、第３の絶縁層４３になるセラミックグリーンシートに、シール層２４と、混合部２０になる部分と、第２及び第３の面内接続導体１６，１７になる部分とを形成した後、シール層２２を形成しても構わない。これとは逆に、第２の絶縁層４２になるセラミックグリーンシートに、シール層２２と、第２及び第３の面内接続導体１６，１７になる部分と、混合部２０になる部分とを形成した後、シール層２４を形成しても構わない。
シール層２２，２４を形成するためのシール層形成用ペーストは、電極ペーストと同様の手法で作製する。例えば、平均粒径約１μｍのＡｌ２Ｏ３粉８０ｗｔ％とエチルセルロース等からなるバインダー樹脂に溶剤を添加し、ロールで攪拌、混合することで、シール層形成用ペースト（アルミナペースト）を得る。シール層形成用ペーストの固形成分には、セラミック多層基板の材料よりも焼結温度が高い材料、例えばアルミナ、ジルコニア、マグネシア、ムライト、石英などを選定する。
なお、混合部２０と第３の面内接続導体１７に接するように空洞部を形成する場合は、第３の絶縁層４３になるセラミックグリーンシートに形成された第３の面内接続導体１７と混合部２０の上に消失性の樹脂ペースト（例えばアクリルペースト、カーボンペーストなど）を第２の層間接続導体１５ｘになる部分が露出するように形成する。空洞部を形成することで気中放電を生じさせることができ、ＥＳＤ特性をより向上させることが可能となる。
＜変形例２＞ 変形例２のＥＳＤ保護装置１０ｂについて、図６を参照しながら説明する。
図６は、変形例２のＥＳＤ保護装置１０ｂの要部断面図である。図６に示すように、変形例２のＥＳＤ保護装置１０ｂは、実施例１と同様に、セラミック多層基板１２ｂの内部に、第１乃至第３の面内接続導体１４，１６，１７と、第１の面内接続導体１４に接続された層間接続導体１５ｂと、混合部２０ｂとを備える。混合部２０ｂの円形の外周２０ｓに、第３の面内接続導体１７が接続されている。
実施例１とは異なり、混合部２０ｂの中心に開口が形成されておらず、層間接続導体１５ｂは、混合部２０ｂを貫通していない。層間接続導体１５ｂは、その積層方向の端面１５ｓが、混合部２０ｂの上面２０ｔに接し、混合部２０ｂの中心部に接続されている。
なお、混合部２０ｂの上面２０ｔ側に、混合部２０ｂ、第３の面内接続導体１７の主面及び層間接続導体１５ｂの側面に接するように空洞部を設けてもよい。空洞部を形成することで気中放電を発生させることができ、ＥＳＤ特性をさらに向上させることができる。
＜変形例３＞ 変形例３のＥＳＤ保護装置１０ｃについて、図７を参照しながら説明する。
図７は、変形例３のＥＳＤ保護装置１０ｃの要部断面図である。図７に示すように、変形例３のＥＳＤ保護装置１０ｃは、実施例１と略同様に構成されている。
変形例３のＥＳＤ保護装置１０ｃは、実施例１と異なり、セラミック多層基板１２ｃの表面１２ｓに、混合部２０と、混合部２０の外周２０ｓに接続された第３の面内接続導体１７と、第３の面内接続導体１７に接続された第２の面内接続導体１６とが形成されている。混合部２０の中心部の開口２０ｐの内周には、最も外側の絶縁層５１のビアホール５１ｐに形成された層間接続導体１５ｃの積層方向一端側の外周が接続されている。層間接続導体１５ｃの積層方向他端側は、隣接する絶縁層５１，５２の間に形成された第１の面内接続導体１４に接続されている。
第１及び第２の面内接続導体１４，１６を介して、層間接続導体１５ｃと第３の面内接続導体１７との間に所定の値を超える電圧が印加されると、層間接続導体１５ｃと第３の面内接続導体１７との間で、混合部２０を介して放電が発生する。
混合部２０や第２及び第３の面内接続導体１６，１７は、セラミック多層基板１２ｃの表面１２ｓに形成されているので、絶縁性を有するカバー層１３で被覆することが好ましい。カバー層１３の代わりに、混合部２０や第２及び第３の面内接続導体１６，１７を、間隔を設けて覆う蓋状の部材を、セラミック多層基板１２ｃに設けてもよい。
なお、図７において、混合部２０と第３の面内接続導体１７の絶縁層５１側の主面１２ｓ又は、カバー層１３側の主面に接するように空洞部を形成してもよい。空洞部を形成することで気中放電を発生させることができ、ＥＳＤ特性をさらに向上させることができる。
＜変形例４＞ 変形例４のＥＳＤ保護装置１０ｄについて、図８を参照しながら説明する。
図８（ａ）は、変形例４のＥＳＤ保護装置１０ｄの要部断面図である。図８（ｂ）は、図８（ａ）の線Ｂ−Ｂに沿って切断した断面図である。図８（ａ）及び（ｂ）に示すように、変形例４のＥＳＤ保護装置１０ｄは、実施例１と同様に、セラミック多層基板１２ｄの隣接する絶縁層の間に、円形の外周２０ｓを有する混合部２０ｄと、混合部２０ｄの外周２０ｓに接続された第３の面内接続導体１７と、第３の面内接続導体１７に接続された第２の面内接続導体１６とが形成されている。
変形例４のＥＳＤ保護装置１０ｄは、実施例１と異なり、混合部２０ｄの中心部に形成された開口２０ｑ内に、第４の面内接続導体１８が形成されている。第４の面内接続導体１８の外周は、混合部２０の開口２０ｑの内周に接続されている。第４の面内接続導体１８の上面１８ｓと、層間接続導体１５ｄの積層方向一端側の端面１５ｔとが接続されている。層間接続導体１５ｄの積層方向他端側は、第１の面内接続導体１４に接続されている。層間接続導体１５ｄは第１の接続導体であり、第４の面内接続導体１８は第３の接続導体である。
第１及び第２の面内接続導体１４，１６を介して、第３及び第４の面内接続導体１７，１８の間に所定の値を超える電圧が印加されると、第３及び第４の面内接続導体１７，１８の間で、混合部２０ｄを介して放電が発生する。
ＥＳＤ保護装置１０ｄは、第３及び第４の面内接続導体１７，１８の混合部２０ｄを介して互いに対向する部分の周方向の寸法（放電幅）を確保しつつ、径方向の間隔（放電ギャップ）を小さくすることができる。
この場合、混合部２０ｄ、第３及び第４の面内接続導体１７，１８の一方主面に接するように空洞部を形成してもよい。空洞部を形成することで気中放電を生じさせることができ、ＥＳＤ特性をさらに向上させることができる。
＜実施例２＞ 実施例２のＥＳＤ保護装置１１０ｘについて、図１０を参照しながら説明する。
図１０は、ＥＳＤ保護装置１１０ｘの断面図である。図１０に示すように、ＥＳＤ保護装置１１０ｘは、セラミック材料からなる第１乃至第４の絶縁層１３１〜１３４が積層されたセラミック多層基板１１２の内部に、混合部１２０ｘと、第１及び第２の面内接続導体１１４ｘ，１１６ｘと、第１及び第２の層間接続導体１１７ａ，１１７ｂとが形成されている。
第２及び第３の絶縁層１３２，１３３には、それぞれの上下の主面間を貫通するビアホール（貫通孔）１３２ｐ，１３３ｐが形成されている。ビアホール１３２ｐ，１３３ｐ内には、それぞれ、第１及び第２の層間接続導体１１７ａ，１１７ｂが形成されている。第１及び第２の層間接続導体１１７ａ，１１７ｂは、互いに対向する端面同士が接続されている。
混合部１２０ｘは、第１の層間接続導体１１７ａが形成された第２の絶縁層１３２の上の主面に沿って形成され、第１の層間接続導体１１７ａに接続されている。第１の層間接続導体１１７ａは、第１の接続導体である。
第１の面内接続導体１１４ｘは、第１の層間接続導体１１７ａが形成された第２の絶縁層１３２の上の主面に沿って形成されている。第１の面内接続導体１１４ｘは、混合部１２０ｘに接続されている。第１の面内接続導体１１４ｘは、第２の接続導体である。第１の面内接続導体１１４ｘは、セラミック多層基板１１２の一方の側面１１２ｑまで形成されている。
図示していないが、混合部１２０ｘに接続される第２の接続導体は、第１の面内接続導体１１４ｘではなく、第１又は第２の絶縁層１３１，１３２の主面間を貫通するように形成された層間接続導体に接続されてもよい。また、後述する図１２と同様に、混合部１２０ｘの端部が、第１の層間接続導体１１７ａの端面や第１の面内接続導体１１４ｘの端部に重なるように接続されてもよい。
第２の面内接続導体１１６ｘは、第３及び第４の絶縁層１３３，１３４の間に、第３及び第４の絶縁層１３３，１３４の互いに対向する主面に沿って形成されている。第２の面内接続導体１１６ｘは、第２の層間接続導体１１７ｂに接続されている。第２の面内接続導体１１６ｘは、セラミック多層基板１１２の他方の側面１１２ｐまで形成されている。
セラミック多層基板１１２の側面１１２ｐ，１１２ｑには、それぞれ、外部端子１１６ｓ，１１４ｓが形成されている。一方の外部端子１１６ｓは、第２の面内接続導体１１６ｘに接続されている。他方の外部端子１１４ｓは、第１の面内接続導体１１４ｘに接続されている。
第１及び第２の面内接続導体１１４ｘ，１１６ｘと、第１及び第２の層間接続導体１１７ａ，１１７ｂと、第１及び第２の外部端子１１４ｓ，１１６ｓとは、導電性を有する。
混合部１２０ｘは、(i）金属と半導体、(ii）金属とセラミック、（iii）金属と半導体とセラミック、（iv）半導体とセラミック、（ｖ）半導体、（vi）無機材料によりコートされた金属、（vii）無機材料によりコートされた金属と半導体、（viii）無機材料によりコートされた金属とセラミック、（ix）無機材料によりコートされた金属と半導体とセラミック、のうち少なくとも一つを含む材料が分散しており、全体としては、絶縁性を有している。
ＥＳＤ保護装置１１０ｘは、混合部１２０ｘを介して配置された放電電極１１４ｘ，１１７ａの少なくとも一方１１７ａを層間接続導体とすることで、静電気印加時に発生する熱を、面内接続導体よりも熱伝導効率の良い層間接続導体を介して放熱させることができ、繰り返し放電による温度上昇を抑制し、放電電極が溶けることを防止することができる。この場合、層間接続導体１１７ａ側の外部端子１１６ｓをグランドに接続することにより、放熱性を上げることができる。さらに、層間接続導体に対して積層方向に任意の位置に混合部を設けられるため、設計の自由度を上げることができる。
＜実施例３＞ 実施例３のＥＳＤ保護装置１１０について、図１１〜図１３を参照しながら説明する。
図１１は、ＥＳＤ保護装置１１０の断面図である。図１１に示すように、ＥＳＤ保護装置１１０は、セラミック材料からなる第１乃至第４の絶縁層１３１〜１３４が積層されたセラミック多層基板１１２の内部に、混合部１２０ａ，１２０ｂと、第１乃至第３の面内接続導体１１４ａ，１１４ｂ，１１６と、第１及び第２の層間接続導体１１７ａ，１１７ｂとが形成されている。
第２及び第３の絶縁層１３２，１３３には、それぞれの上下の主面間を貫通するビアホール（貫通孔）１３２ｐ，１３３ｐが形成されている。ビアホール１３２ｐ，１３３ｐ内には、それぞれ、第１及び第２の層間接続導体１１７ａ，１１７ｂが形成されている。第１及び第２の層間接続導体１１７ａ，１１７ｂは、互いに対向する端面同士が接続されている。
第１及び第２の混合部１２０ａ，１２０ｂは、それぞれ、第１の層間接続導体１１７ａが形成された第２の絶縁層１３２の上下の主面に沿って形成され、第１の層間接続導体１１７ａに接続されている。第１の層間接続導体１１７ａは、第１の接続導体である。
第１及び第２の面内接続導体１１４ａ，１１４ｂは、それぞれ、第１の層間接続導体１１７ａが形成された第２の絶縁層１３２の上下の主面に沿って形成されている。第１及び第２の面内接続導体１１４ａ，１１４ｂは、それぞれ、第１及び第２の混合部１２０ａ，１２０ｂに接続されている。第１及び第２の面内接続導体１１４ａ，１１４ｂは、第２の接続導体である。第１及び第２の面内接続導体１１４ａ，１１４ｂは、それぞれ、セラミック多層基板１１２の一方の側面１１２ｑまで形成されている。
図示していないが、第１の混合部１２０ａに接続される第２の接続導体は、第１の面内接続導体１１４ａではなく、第１又は第２の絶縁層１３１，１３２の主面間を貫通するように形成された層間接続導体に接続されてもよい。第２の混合部１２０ｂに接続される第２の接続導体は、第２の面内接続導体１１４ｂではなく、第２又は第３の絶縁層１３２，１３３の主面間を貫通するように形成された層間接続導体に接続されてもよい。
第３の面内接続導体１１６は、第３及び第４の絶縁層１３３，１３４の間に、第３及び第４の絶縁層１３３，１３４の互いに対向する主面に沿って形成されている。第３の面内接続導体１１６は、第２の層間接続導体１１７ｂに接続されている。第３の面内接続導体１１６は、セラミック多層基板１１２の他方の側面１１２ｐまで形成されている。
セラミック多層基板１１２の側面１１２ｐ，１１２ｑには、それぞれ、外部端子１１４ｓ，１１６ｓが形成されている。一方の外部端子１１６ｓは、第３の面内接続導体１１６に接続されている。他方の外部端子１１４ｓは、第１及び第２の面内接続導体１１４ａ，１１４ｂに接続されている。
図１１では、第１及び第２の混合部１２０ａ，１２０ｂの両端が、第１の層間接続導体１１７ａの外周と第１及び第２の面内接続導体１１４ａ，１１４ｂの端縁とに接するように接続されている場合を例示しているが、図１２の透視図に示すように、第１及び第２の混合部１２０ａ，１２０ｂの端部が、第１の層間接続導体１１７ａの端面や第１及び第２の面内接続導体１１４ａ，１１４ｂの端部に重なるように接続されてもよい。
第１乃至第３の面内接続導体１１４ａ，１１４ｂ，１１６と、第１及び第２の層間接続導体１１７ａ，１１７ｂと、第１及び第２の外部端子１１４ｓ，１１６ｓとは、導電性を有する。
混合部１２０ａ，１２０ｂは、(i）金属と半導体、(ii）金属とセラミック、（iii）金属と半導体とセラミック、（iv）半導体とセラミック、（ｖ）半導体、（vi）無機材料によりコートされた金属、（vii）無機材料によりコートされた金属と半導体、（viii）無機材料によりコートされた金属とセラミック、（ix）無機材料によりコートされた金属と半導体とセラミック、のうち少なくとも一つを含む材料が分散しており、全体としては、絶縁性を有している。
例えば図１３の模式図に組織を模式的に示すように、混合部１２０ａ，１２０ｂは、絶縁性を有する無機材料１８２により被覆（コート）された金属材料１８０と、半導体材料１８４と、空隙１８８とが分散している。例えば、金属材料１８０は直径２〜３μｍのＣｕ粒子であり、無機材料１８２は直径１μｍ以下のＡｌ２Ｏ３粒子であり、半導体材料１８４は、炭化ケイ素、酸化亜鉛などのいずれかである。
無機材料と半導体材料は、焼成時に反応し、焼成後には変質する可能性がある。また、半導体材料とセラミック多層基板を構成するセラミック粉末も、焼成時に反応し、焼成後には変質する可能性がある。
金属材料が無機材料によりコートされていない場合には、焼成前の状態ですでに金属材料同士が接している可能性があり、金属材料同士がつながってショートが発生する可能性がある。これに対し、金属材料が無機材料によりコートされていると、焼成前に金属材料同士が接する可能性がない。また、焼成後にたとえ無機材料が変質したとしても、金属材料同士が離間している状態が保持される。そのため、金属材料が無機材料にコートされていることによって、金属材料同士がつながってショートが発生する可能性が低下する。
なお、無機材料によりコートされた金属材料に代えて、金属材料と、半導体やセラミック又はその組み合わせにより、混合部となる材料を構成してもよい。また、金属材料を用いず、半導体だけ、又は半導体とセラミックだけ、さらに無機材料によりコートされた金属材料だけで、混合部となる材料を構成してもよい。
図１１に示したＥＳＤ保護装置１１０は、外部端子１１４ｓ，１１６ｓから所定値以上の電圧が印加されると、層間接続導体１１７ａと、第１及び第２の面内接続導体１１４ａ，１１４ｂとの間において、混合部１２０ａ，１２０ｂを介して放電が発生する。
放電開始電圧は、第１及び第２の混合部１２０ａ，１２０ｂを介して第１の層間接続導体１１７ａと第１及び第２の面内接続導体１１４ａ，１１４ｂとがそれぞれ対向する部分の長さ（すなわち、放電幅）や、混合部１２０ａ，１２０ｂを介して対向する層間接続導体１１７ａと、第１及び第２の面内接続導体１１４ａ，１１４ｂとの間隔（すなわち、放電ギャップ）や、混合部１２０ａ，１２０ｂの厚みや、混合部１２０ａ，１２０ｂに含まれる材料の量や種類などを調整することにより、所望の値に設定することができる。
第１及び第２の混合部１２０ａ，１２０ｂは、第１及び第２の面内接続導体１１４ａ，１１４ｂと第１の層間接続導体１１７ａとの間に並列に接続されているため、一方が故障しても、他方は機能する。そのため、ＥＳＤ保護機能の信頼性を向上することができる。
また、混合部１２０ａ，１２０ｂと第１及び第２の面内接続導体１１４ａ，１１４ｂの一方主面、及び第１の層間接続導体１１７ａの外周又は端面に接するように空洞を設けてもよい。空洞を形成することで気中放電を発生させることができ、ＥＳＤ特性をさらに向上させることができる。
第１及び第２の混合部１２０ａ，１２０ｂは、面内接続導体１１４ａ，１１４ｂ，１１６と同様に、厚膜の印刷工法にて形成することができるため、容易に形成でき、厚みの調整も容易である。第１及び第２の混合部１２０ａ，１２０ｂは、セラミック多層基板の任意の絶縁層の主面に沿って形成できるため、混合部１２０ａ，１２０ｂの配置設計の自由度が上がる。
第１及び第２の混合部１２０ａ，１２０ｂは、金属材料のみならず、半導体材料が含有されているので、金属材料の含有量が少なくても、所望とするＥＳＤ応答性を得ることができる。そして、金属材料同士が接触することによるショート発生を抑制することができる。
第１及び第２の混合部１２０ａ，１２０ｂに含まれる材料の成分中に、セラミック多層基板１１２を構成する材料の一部又は全部と同じものが含まれてもよい。同じものが含まれると、焼成時の第１及び第２の混合部１２０ａ，１２０ｂの収縮挙動等をセラミック多層基板１１２に合わせることが容易になり、第１及び第２の混合部１２０ａ，１２０ｂのセラミック多層基板１１２への密着性が向上し、焼成時における第１及び第２の混合部１２０ａ，１２０ｂの剥離が発生しにくくなる。また、ＥＳＤ繰り返し耐性も向上する。また、使用する材料の種類を少なくすることができる。
第１及び第２の混合部１２０ａ，１２０ｂに含まれる金属材料は、第１乃至第３の面内接続導体１１４ａ，１１４ｂ，１１６と同じものであっても、異なるものであってもよい。同じものにすれば、第１及び第２の混合部１２０ａ，１２０ｂの収縮挙動等を第１乃至第３の面内接続導体１１４ａ，１１４ｂ，１１６に合わせることが容易になり、使用する材料の種類を少なくすることができる。
次に、ＥＳＤ保護装置１１０の製造方法を説明する。
（１）材料の準備
セラミック多層基板１１２の第１乃至第４の絶縁層１３１〜１３４になるセラミックグリーンシートを準備する。セラミック多層基板１１２の材料となるセラミック材料には、Ｂａ、Ａｌ、Ｓｉを中心とした組成からなる材料を用いる。各素材を所定の組成になるよう調合、混合し、８００−１０００℃で仮焼する。得られた仮焼粉末をジルコニアボールミルで１２時間粉砕し、セラミック粉末を得る。このセラミック粉末に、トルエン・エキネンなどの有機溶媒を加え混合する。さらにバインダー、可塑剤を加え混合し、スラリーを得る。このようにして得られたスラリーをドクターブレード法により成形し、第１乃至第４の絶縁層１３１〜１３４になる厚さ５０μｍのセラミックグリーンシートを得る。
また、第１乃至第３の面内接続導体１１４ａ，１１４ｂ，１１６や第１及び第２の層間接続導体１１７ａ，１１７ｂを形成するための電極ペーストを準備する。平均粒径約１．５μｍのＣｕ粉８０ｗｔ％とエチルセルロース等からなるバインダー樹脂に溶剤を添加し、ロールで攪拌、混合することで電極ペーストを得る。
また、第１及び第２の混合部１２０ａ，１２０ｂを形成するための混合ペーストを準備する。混合ペーストは、平均粒径約２μｍのＡｌ２Ｏ３コートＣｕ粉と、半導体材料として平均粒径１μｍの炭化ケイ素（ＳｉＣ）を所定の割合で調合し、バインダー樹脂と溶剤を添加し、ロールで攪拌、混合することで得る。混合ペーストは、バインダー樹脂と溶剤を２０ｗｔ％とし、残りの８０ｗｔ％をＡｌ２Ｏ３コートＣｕ粉と炭化ケイ素とする。
（２）スクリーン印刷による混合ペースト、電極ペーストの塗布
第２及び第３の絶縁層１３２，１３３になるセラミックグリーンシートに、レーザや金型を用いて、主面間を貫通するビアホールを形成した後、ビアホール内に、スクリーン印刷により混合ペーストを充填して、第１及び第２の層間接続導体１１７ａ，１１７ｂになる部分を形成する。
次いで、第２及び第３の絶縁層１３２，１３３になるセラミックグリーンシートの上に、それぞれ、混合ペーストをスクリーン印刷にて塗布して、第１及び第２の混合部１２０ａ，１２０ｂになる部分を形成する。第１の混合部１２０ａになる部分を、第１の絶縁層１３１になるセラミックグリーンシートの上に形成してもよい。第２の混合部１２０ｂになる部分を、第２の絶縁層１３２になるセラミックグリーンシートの上に形成してもよい。
次いで、第２乃至第４の絶縁層１３２，１３３，１３４になるセラミックグリーンシートの上に、電極ペーストをスクリーン印刷にて塗布して、第１乃至第３の面内接続導体１１４ａ，１１４ｂ，１１６になる部分を形成する。第１の面内接続導体１１４ａになる部分を、第１の絶縁層１３１になるセラミックグリーンシート上に形成してもよい。第２の面内接続導体１１４ｂになる部分を、第２の絶縁層１３２になるセラミックグリーンシート上に形成してもよい。第３の面内接続導体１１６になる部分を、第３の絶縁層１３３になるセラミックグリーンシート上に形成してもよい。
第１乃至第３の面内接続導体１１４ａ，１１４ａ，１１６になる部分を形成した後に、第１及び第２の混合部１２０ａ，１２０ｂになる部分を形成してもよい。
混合部１２０ａ，１２０ｂと第１及び第２の面内接続導体１１４ａ，１１４ｂの一方主面、及び第１の層間接続導体１１７ａの外周又は端面に接するように空洞を設ける場合は、先に形成した混合部１２０ａ，１２０ｂになる部分、面内接続導体１１４ａ，１１４ｂになる部分の上に消失性の樹脂ペースト（例えばアクリルペースト、カーボンペーストなど）をスクリーン印刷にて形成する。
（３）積層、圧着
通常のセラミック多層基板と同様に、セラミックグリーンシートを積層し、圧着する。
（４）カット、端面電極塗布
ＬＣフィルタのようなチップタイプの電子部品と同様に、マイクロカッタでカットして、各チップに分ける。その後、端面に電極ペーストを塗布し、外部端子を形成する。
（５）焼成
次いで、通常のセラミック多層基板と同様に、Ｎ２雰囲気中で焼成する。酸化しない電極材料（Ａｇなど）の場合には、大気雰囲気でも構わない。焼成により、セラミックグリーンシート中の有機溶剤や、混合ペースト中のバインダー樹脂及び溶剤が消失する。これにより、Ａｌ２Ｏ３コートＣｕと、ＳｉＣと、空隙とが分散した第１及び第２の混合部１２０ａ，１２０ｂが形成される。
（６）めっき
ＬＣフィルタのようなチップタイプの電子部品と同様に、外部端子上に電解Ｎｉ−Ｓｎメッキを行う。
以上により、断面が図１１のように構成されたＥＳＤ保護デバイス１１０が完成する。
なお、半導体材料は、特に上記の材料に限定されるものではない。例えば、シリコン、ゲルマニウム等の金属半導体、炭化ケイ素、炭化チタン、炭化ジルコニウム、炭化モリブデン、炭化タングステン等の炭化物、窒化チタン、窒化ジルコニウム、窒化クロム、窒化バナジウム、窒化タンタル等の窒化物、ケイ化チタン、ケイ化ジルコニウム、ケイ化タングステン、ケイ化モリブデン、ケイ化クロム、ケイ化クロム等のケイ化物、ホウ化チタン、ホウ化ジルコニウム、ホウ化クロム、ホウ化ランタン、ホウ化モリブデン、ホウ化タングステン等のホウ化物、酸化亜鉛、チタン酸ストロンチウム等の酸化物を用いることができる。特に、比較的安価で、かつ、各種粒径のバリエーションが市販されていることから、炭化ケイ素や酸化亜鉛が特に好ましい。これらの半導体材料は、適宜、単独又は２種類以上を混合して使用してもよい。また、半導体材料は、適宜、アルミナやＢＡＳ材等の絶縁性材料と混合して使用してもよい。
金属材料は、特に上記の材料に限定されるものではない。Ｃｕ、Ａｇ、Ｐｄ、Ｐｔ、Ａｌ、Ｎｉ、Ｗ、Ｍｏや、これらの合金、これらの組合せでもよい。
＜実施例４＞ 実施例４のＥＳＤ保護装置１１０ａについて、図１４及び図１５を参照しながら説明する。
図１４は、実施例４のＥＳＤ保護装置１１０ａの断面図である。図１４に示すように、実施例４のＥＳＤ保護装置１０ａは、実施例３のＥＳＤ保護装置１１０と略同様に構成されている。以下では、実施例３と同じ構成部分には同じ符号を用い、実施例３との相違点を中心に説明する。
図１４に示すように、実施例４のＥＳＤ保護装置１１０ａは、実施例３の構成に加え、第１の混合部１２０ａと第１及び第２の絶縁層１３１，１３２との間とにシール層１２１２，１２４が形成され、第２の混合部１２０ｂと第２及び第３の絶縁層１３２，１３３との間とにシール層１２６，１２８が形成されている。シール層１２１２，１２４，１２６，１２８は、セラミック多層基板１１２中のガラス成分が第１及び第２の混合部１２０ａ，１２０ｂに浸透することを防止する。シール層１２１２，１２４，１２６，１２８は、絶縁性を有する。
このような構成は、図１５（ａ）〜（ｄ）の断面図に示すように、第１乃至第４の絶縁層１３１〜１３４になるセラミックグリーンシートを形成し、積層、圧着、焼成することによって作製することができる。
すなわち、図１５（ｂ）及び（ｃ）に示すように、第２及び第３の絶縁層１３２，１３３になるセラミックグリーンシートにビアホール１３２ｐ，１３３ｐを形成し、ビアホール１３２ｐ，１３３ｐに電極ペーストを充填して、第１及び第２の層間接続導体１１７ａ，１１７ｂになる部分を形成する。
次いで、図１５（ａ）〜（ｃ）に示すように、シール層形成用ペーストをスクリーン印刷した後、乾燥させることにより、第１乃至第３の絶縁層１３１〜１３３になるセラミックグリーンシートの互いに対向する面１３１ｔ，１３２ｓ，１３２ｔ，１３３ｓに、シール層１２１２，１２４，１２６，１２８を形成する。
次いで、図１５（ｂ）及び（ｃ）に示すように、第２及び第３の絶縁層１３２，１３３になるセラミックグリーンシートのシール層１２４，１２８の上に、混合ペーストを用いてスクリーン印刷することにより、第１及び第２の混合部１２０ａ，１２０ｂになる部分を形成する。
次いで、図１５（ｂ）〜（ｄ）に示すように、第２乃至第４の絶縁層１３２〜１３４になるセラミックグリーンシートに、電極ペーストを用いて第１乃至第３の面内接続導体１１４ａ，１１４ｂ，１１６を形成する。
なお、第１及び第２の混合部１２０ａ，１２０ｂになる部分や、第１乃至第３の面内接続導体１１４ａ，１１４ｂ，１１６になる部分は、反対側の第１乃至第３の絶縁層１３１〜１３３になるセラミックグリーンシートに形成してもよい。
第１乃至第３の面内接続導体１１４ａ，１１４ｂ，１１６になる部分を形成した後に、第１及び第２の混合部１２０ａ，１２０ｂになる部分を形成してもよい。
シール層１２１２，１２４，１２６，１２８を形成するためのシール層形成用ペーストは、電極ペーストと同様の手法で作製する。例えば、平均粒径約１μｍのＡｌ２Ｏ３粉８０ｗｔ％とエチルセルロース等からなるバインダー樹脂に溶剤を添加し、ロールで攪拌、混合することで、シール層形成用ペースト（アルミナペースト）を得る。シール層形成用ペーストの固形成分には、セラミック多層基板の材料よりも焼結温度が高い材料、例えばアルミナ、ジルコニア、マグネシア、ムライト、石英などを選定する。
＜まとめ＞ 以上のように、放電電極の少なくとも一方を層間接続導体とすることで、ＥＳＤ保護機能の信頼性を向上することができる。また、所望のＥＳＤ応答性を実現しやすい。
なお、本発明は、上記実施の形態に限定されるものではなく、種々変更を加えて実施することが可能である。
例えば、ＥＳＤ保護装置が、ＥＳＤ保護機能のみを有する単体の部品（ＥＳＤ保護デバイス）である場合を例示したが、ＥＳＤ保護装置は、ＥＳＤ保護機能とそれ以外の機能と有する複合部品（モジュール）等であってもよい。ＥＳＤ保護装置が複合部品（モジュール）等である場合には、少なくとも、層間接続導体と、層間接続導体にそれぞれ接続された第１及び第２の混合部と、第１及び第２の混合部に接続された他の接続導体（面内接続導体又は他の層間接続導体）とを備えていればよい。
また、セラミック多層基板の表面に、混合部や接続導体が形成されても構わない。この場合、セラミック多層基板の表面に露出する混合部や接続導体は、絶縁性を有するカバー層で被覆したり、蓋状の部材で間隔を設けて覆ったりすることが好ましい。
１０，１０ａ〜１０ｄ ＥＳＤ保護装置
１２，１２ａ〜１２ｄ セラミック多層基板
１４ 第１の面内接続導体
１５ａ〜１５ｄ 層間接続導体（第１の接続導体）
１５ｘ 層間接続導体
１６ 第２の 面内接続導体
１７ 第３の面内接続導体（第２の接続導体）
１８ 第４の面内接続導体（第３の接続導体）
２０ａ〜２０ｄ 混合部
２０ｐ，２０ｑ 開口
２０ｓ 外周
２２，２４ シール層
４１〜４４ 絶縁層
８０ 金属材料
８２ 無機材料
８４ 半導体材料
８８ 空隙
１１０，１１０ａ，１１０ｘ ＥＳＤ保護装置
１１２ セラミック多層基板
１１４ｘ 第１の面内接続導体（第２の接続導体）
１１４ａ 第１の面内接続導体（第２の接続導体）
１１４ｂ 第２の面内接続導体（第２の接続導体）
１１６ 第３の面内接続導体
１１６ｘ 第２の面内接続導体
１１７ａ 第１の層間接続導体（第１の接続導体）
１１７ｂ 第２の層間接続導体
１２０ａ 第１の混合部
１２０ｂ 第２の混合部
１２０ｘ 混合部
１２２，１２４，１２６，１２８ シール層
１３１〜１３４ 絶縁層
１８０ 金属材料
１８２ 無機材料
１８４ 半導体材料
１８８ 空隙

Claims (14)

  1. セラミック材料からなる複数の絶縁層が積層されたセラミック多層基板と、
    少なくとも１つの前記絶縁層の主面間を貫通するように形成された導電性を有する第１の接続導体と、
    前記第１の接続導体が形成された前記絶縁層の前記主面の一つに沿って、前記第１の接続導体と接続するように形成され、(i）金属と半導体、(ii）金属とセラミック、（iii）金属と半導体とセラミック、（iv）半導体とセラミック、（ｖ）半導体、（vi）無機材料によりコートされた金属、（vii）無機材料によりコートされた金属と半導体、（viii）無機材料によりコートされた金属とセラミック、（ix）無機材料によりコートされた金属と半導体とセラミック、のうち少なくとも一つを含む材料が分散している混合部と、
    前記第１の接続導体から離れるように、かつ前記混合部と接続されるように、前記混合部が形成された少なくとも一つの前記絶縁層の前記主面に沿って形成された導電性を有する第２の接続導体と、
    を備えることを特徴とする、ＥＳＤ保護装置。
  2. 前記第２の接続導体が、前記混合部が形成された少なくとも１つの前記絶縁層の前記主面に沿って、前記混合部の前記外周を取り囲むように形成され、前記混合部の前記外周に電気的に接続され、
    前記第１の接続導体が、前記混合部と同心に、少なくとも１つの前記絶縁層の主面間を貫通するように形成され、前記混合部の前記外周との間に間隔を設けて前記混合部に電気的に接続されたことを特徴とする、請求項１に記載のＥＳＤ保護装置。
  3. 前記混合部と前記第２の接続導体の一方主面とに接するように空洞部が形成されていることを特徴とする、請求項１に記載のＥＳＤ保護装置。
  4. 前記第１の接続導体が、前記混合部に、直接、接続されていることを特徴とする、請求項１乃至３のいずれか一つに記載のＥＳＤ保護装置。
  5. 前記混合部の中心に開口が形成され、
    前記混合部が形成された少なくとも１つの前記絶縁層の前記主面に沿って、前記混合部の前記開口の前記内周に接続された、導電性を有する第３の接続導体をさらに備え、
    前記第３の接続導体に、前記第２の接続導体が接続されていることを特徴とする、請求項１乃至３のいずれか一つに記載のＥＳＤ保護装置。
  6. 前記混合部は、分散された金属材料と半導体材料とを含むことを特徴とする請求項１乃至４のいずれか一つに記載のＥＳＤ保護装置。
  7. 前記半導体材料は、炭化ケイ素又は酸化亜鉛であることを特徴とする、請求項６に記載のＥＳＤ保護装置。
  8. 前記混合部において、絶縁性を有する無機材料により被覆された金属材料が、分散していることを特徴とする、請求項１乃至３いずれか一つに記載のＥＳＤ保護装置。
  9. 前記絶縁層と前記混合部との間と、前記絶縁層と前記空洞部との間との少なくとも一方に延在するシール層をさらに備えていることを特徴とする、請求項１乃至３のいずれか一つに記載のＥＳＤ保護装置。
  10. 前記第１の接続導体と、前記混合部と、前記第２の接続導体とに接するように、空洞が形成されていることを特徴とする、請求項１に記載のＥＳＤ保護装置。
  11. 前記混合部は、分散された金属材料と半導体材料とを含むことを特徴とする請求項１又は１０に記載のＥＳＤ保護装置。
  12. 前記混合部の分散された半導体材料は、炭化ケイ素又は酸化亜鉛であることを特徴とする、請求項１１に記載のＥＳＤ保護装置。
  13. 前記混合部において、絶縁性を有する無機材料により被覆された金属材料の粒子が、分散していることを特徴とする、請求項１、１０、１１のいずれか一つに記載のＥＳＤ保護装置。
  14. 前記絶縁層と前記混合部との間と、前記絶縁層と前記空洞との間との少なくとも一方に延在するシール層をさらに備えていることを特徴とする、請求項１、１０、１１のいずれか一つに記載のＥＳＤ保護装置。
JP2011553803A 2010-02-15 2011-01-28 Ｅｓｄ保護装置 Active JP5403075B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2011553803A JP5403075B2 (ja) 2010-02-15 2011-01-28 Ｅｓｄ保護装置

Applications Claiming Priority (6)

Application Number Priority Date Filing Date Title
JP2010030742 2010-02-15
JP2010030743 2010-02-15
JP2010030743 2010-02-15
JP2010030742 2010-02-15
JP2011553803A JP5403075B2 (ja) 2010-02-15 2011-01-28 Ｅｓｄ保護装置
PCT/JP2011/051767 WO2011099385A1 (ja) 2010-02-15 2011-01-28 Ｅｓｄ保護装置

Publications (2)

Publication Number Publication Date
JPWO2011099385A1 true JPWO2011099385A1 (ja) 2013-06-13
JP5403075B2 JP5403075B2 (ja) 2014-01-29

Family

ID=44367663

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2011553803A Active JP5403075B2 (ja) 2010-02-15 2011-01-28 Ｅｓｄ保護装置

Country Status (4)

Country Link
US (1) US8618904B2 (ja)
JP (1) JP5403075B2 (ja)
CN (1) CN102771024B (ja)
WO (1) WO2011099385A1 (ja)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2013031605A1 (ja) * 2011-08-29 2013-03-07 株式会社 村田製作所 Ｅｓｄ保護デバイス
JP6102579B2 (ja) * 2013-07-03 2017-03-29 株式会社村田製作所 Ｅｓｄ保護装置
DE102016108604A1 (de) * 2016-05-10 2017-11-16 Epcos Ag Vielschichtbauelement und Verfahren zur Herstellung eines Vielschichtbauelements

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5469342U (ja) * 1977-10-26 1979-05-17
JPS5469342A (en) * 1977-11-15 1979-06-04 Fujitsu Ltd Controlling method among systems
JPH0697626B2 (ja) 1989-12-25 1994-11-30 岡谷電機産業株式会社 放電型サージ吸収素子
JPH0668949A (ja) 1992-08-13 1994-03-11 Sun Tec:Kk 避雷器
JPH11354248A (ja) 1998-06-05 1999-12-24 Tokin Corp 表面実装型サージ吸収素子
JP2001043954A (ja) 1999-07-30 2001-02-16 Tokin Corp サージ吸収素子及びその製造方法
JP2001076840A (ja) * 1999-09-07 2001-03-23 Tokin Corp 積層チップ型サージ吸収素子
JP2001185322A (ja) 1999-12-28 2001-07-06 Tokin Corp 表面実装型サージ吸収素子およびその製造方法
JP2001267037A (ja) 2000-03-21 2001-09-28 Tokin Corp サージ吸収素子及びその製造方法
JP2003297524A (ja) 2002-03-29 2003-10-17 Mitsubishi Materials Corp サージアブソーバ及びその製造方法
JP2005276513A (ja) 2004-03-23 2005-10-06 Murata Mfg Co Ltd サージアブソーバの製造方法
JP2006294357A (ja) 2005-04-08 2006-10-26 Murata Mfg Co Ltd 放電素子およびその製造方法
WO2009098944A1 (ja) * 2008-02-05 2009-08-13 Murata Manufacturing Co., Ltd. Ｅｓｄ保護デバイス
JP2009238563A (ja) 2008-03-27 2009-10-15 Panasonic Corp 過電圧保護部品、これを用いた電気回路および過電圧保護方法
JP2009295760A (ja) * 2008-06-04 2009-12-17 Taiyo Yuden Co Ltd 静電気対策材料及び静電気対策部品
JP5403370B2 (ja) * 2010-05-17 2014-01-29 株式会社村田製作所 Ｅｓｄ保護装置

Also Published As

Publication number Publication date
JP5403075B2 (ja) 2014-01-29
CN102771024A (zh) 2012-11-07
US8618904B2 (en) 2013-12-31
CN102771024B (zh) 2014-10-22
WO2011099385A1 (ja) 2011-08-18
US20120299693A1 (en) 2012-11-29

Similar Documents

Publication Publication Date Title
JP5557060B2 (ja) Ｅｓｄ保護装置の製造方法
JP5403370B2 (ja) Ｅｓｄ保護装置
JP4434314B2 (ja) Ｅｓｄ保護デバイス
JP4247581B2 (ja) Ｅｓｄ保護デバイス
JP5590122B2 (ja) Ｅｓｄ保護デバイス
JP5741708B2 (ja) Ｅｓｄ保護デバイス
JP5459295B2 (ja) Ｅｓｄ保護デバイスおよびその製造方法
JP5660412B2 (ja) Ｅｓｄ保護デバイス
JP5403075B2 (ja) Ｅｓｄ保護装置
JP5614315B2 (ja) Ｅｓｄ保護装置
JP5605413B2 (ja) Ｅｓｄ保護デバイスとその製造方法
JPH11265808A (ja) サージ吸収素子及びその製造方法
EP2709116B1 (en) Nonlinear resistive element
JP6394808B2 (ja) Ｅｓｄ保護素子
CN207834826U (zh) Esd保护装置
JP2019165103A (ja) 積層バリスタ

Legal Events

Date Code Title Description
A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20130514

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20130708

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20131001

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20131014

R150 Certificate of patent or registration of utility model

Ref document number: 5403075

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150