JP2019165103A - 積層バリスタ - Google Patents

積層バリスタ Download PDF

Info

Publication number
JP2019165103A
JP2019165103A JP2018051890A JP2018051890A JP2019165103A JP 2019165103 A JP2019165103 A JP 2019165103A JP 2018051890 A JP2018051890 A JP 2018051890A JP 2018051890 A JP2018051890 A JP 2018051890A JP 2019165103 A JP2019165103 A JP 2019165103A
Authority
JP
Japan
Prior art keywords
varistor
layer
high resistance
specific resistance
laminated
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2018051890A
Other languages
English (en)
Inventor
智光 村石
Tomomitsu Muraishi
智光 村石
武藤 直樹
Naoki Muto
直樹 武藤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Intellectual Property Management Co Ltd
Original Assignee
Panasonic Intellectual Property Management Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Panasonic Intellectual Property Management Co Ltd filed Critical Panasonic Intellectual Property Management Co Ltd
Priority to JP2018051890A priority Critical patent/JP2019165103A/ja
Publication of JP2019165103A publication Critical patent/JP2019165103A/ja
Pending legal-status Critical Current

Links

Images

Landscapes

  • Thermistors And Varistors (AREA)

Abstract

【課題】サージ耐量の大きな積層バリスタを得ることを目的とする。【解決手段】バリスタ層12と内部電極13を交互に積層した積層体を焼結した焼結体11と、この焼結体11の少なくとも両端面において内部電極13が交互に接続された状態で設けられた一対の外部電極14とを備え、内部電極13の先端と外部電極14との間にバリスタ層12よりも比抵抗が大きい高抵抗層15を設けたものであり、このように構成することにより、内部電極先端部と外部電極との間に電流が流れて破壊することを防止し、サージ耐量の大きな積層バリスタを得ることができる。【選択図】図1

Description

本発明は、各種電子機器をサージから保護するための積層バリスタに関するものである。
従来基地局など屋外に設置される電子機器の保護用としてバリスタが用いられてきた。このバリスタに要求されるサージ耐量は10kA以上であり、ディスクタイプのバリスタが用いられてきた。しかしながらこれらの電子機器を小型化しようとすると、バリスタのサイズが課題となってくる。バリスタを小型化するために積層バリスタを用いることが考えられるが、従来の積層バリスタでは、これらの機器に用いるために十分なサージ耐量を得ることが難しかった。
なお、この出願の発明に関連する先行技術文献情報としては、例えば、特許文献1が知られている。
特開平11−273914号公報
しかしながら、上記方法だけでは十分なサージ耐量を得ることはできなかった。
本発明は上記課題を解決するために、バリスタ層と内部電極を交互に積層した積層体を焼結した焼結体と、この焼結体の少なくとも両端面において内部電極が交互に接続された状態で設けられた一対の外部電極とを備え、内部電極の先端と外部電極との間にバリスタ層よりも比抵抗が大きい高抵抗層を設けたものである。
サージ電流は内部電極の端部に電界集中する傾向があるため、内部電極の先端とこれに対向する外部電極との間にサージ電流が流れ、破壊を引き起こしやすい。上記構成をとることにより、電界集中部(最もサージ電流が流れやすい領域)の比抵抗を大きくし電界集中部の電流を抑えることができることから、内部電極先端付近での破壊を防止し、大きなサージ耐量を有する積層バリスタを得ることができる。
本発明の一実施の形態における積層バリスタの断面図
以下、本発明の一実施の形態における積層バリスタについて、図面を参照しながら説明する。
図1は本発明の一実施の形態における積層バリスタの断面図である。
焼結体11は、バリスタ層12と内部電極13を交互に積層して焼成したものであり、両端面に外部電極14が設けられている。この積層バリスタは、長さ約15mm、幅約1
1mm、高さ約13mmとなっている。内部電極13の先端部と外部電極14との間には、バリスタ層12よりも比抵抗が大きい高抵抗層15が設けられている。内部電極13に挟まれたバリスタ層12の厚み(T)は約1.5mm、内部電極13の先端と外部電極14との間隔(Tx)は約2.0mmとなっている。
バリスタ層12は、酸化亜鉛を主成分としてビスマス、コバルト、マンガン、アンチモン、アルミニウム等の酸化物を添加して、バインダ、分散剤、可塑剤、有機溶剤等を混ぜて焼成したものである。このバリスタ層12の酸化亜鉛は、平均粒径約8μmとなっている。このようにすることにより、バリスタ層12の比抵抗は約4Ω・cmとなっている。ここで比抵抗は、10kA印加時の比抵抗値である。
内部電極13は、銀を主成分とするペーストを用いてバリスタ層12と同時焼成することにより得られたものであり、その厚さは約2μmとなっている。
高抵抗層15は、内部電極13の先端から外部電極14にわたる全体に設けられ、その厚さは内部電極13の厚さと同じかそれよりも厚くしている。高抵抗層15の比抵抗は約20Ω・cmとなっている。
以上のように構成することにより、最もサージ電流が流れやすい領域の比抵抗を大きくすることができ、内部電極13先端付近での破壊を防止し、大きなサージ耐量を有する積層バリスタを得ることができる。
高抵抗層15の比抵抗はバリスタ層12の比抵抗の2倍以上とすることにより、本発明の効果を得ることができ、4倍以上とすることがより望ましい。
バリスタ層12と内部電極13の積み重ね方向の内部電極間隔をT、内部電極13の先端と外部電極14との間隔をTxとしたとき、1.0≦Tx/T≦1.5とすることが望ましい。Tx/Tが1.0よりも小さくなると、内部電極13先端と外部電極14との間に電流が流れやすくなり破壊しやすくなる。逆にTx/Tが1.5よりも大きくなると内部電極13の面積が小さくなり、結果としてサージ耐量が小さくなってしまうためである。
高抵抗層15は、バリスタ層12、および内部電極13と同時焼成を行うため、焼結温度が近いものが望ましい。一方バリスタ材料の抵抗は主に酸化亜鉛の粒界によって発生するため、酸化亜鉛の粒径を小さくすることにより抵抗値を上げることができる。そこで高抵抗層15として、バリスタ層12とほぼ同じ組成にし、平均粒径を小さくすることにより、比抵抗を上げることができる。例えば高抵抗層15の酸化亜鉛の平均粒径を約2μmとすることにより、焼結温度はほぼ同じで、バリスタ層の比抵抗の約4倍の比抵抗を得ることができる。バリスタ層12は、平均粒径1μm以下の酸化亜鉛粉末を用いて焼成するが、焼結の過程で粒子が成長し、平均粒径約8μmとなっている。高抵抗層15には、同じ材料にさらにケイ素あるいはクロムの酸化物を0.5%程度添加して焼成する。これらを添加することにより粒子成長が妨げられ、酸化亜鉛の平均粒径を2μm程度にすることができ、バリスタ層12よりも比抵抗が高い層とすることができる。
また高抵抗層15として、バリスタ層12とほぼ同じ材料に、リチウムをドープして比抵抗を高くしたものを用いても良い。この場合リチウムのドープ量は、炭酸リチウムに換算して10ppm以上、100ppm以下とすることが望ましい。10ppmより低い濃度では十分な比抵抗が得られず、100ppmを超えるドープでは高抵抗層以外のバリスタ層へ固溶してしまい有効層の一部が高抵抗層化し有効面積を失い、サージ耐量が劣化する可能性があるためである。
さらに高抵抗層15として酸化ケイ素を主成分とし、ビスマス、ホウ素のうち少なくとも1種類を含むガラスを用いても良い。ガラスの場合バリスタ層12よりもはるかに大きな比抵抗を有するため、内部電極13先端部と外部電極14との間に電流が流れて破壊することを防止し、サージ耐量の大きな積層バリスタを得ることができる。
次に本発明の積層バリスタの製造方法について説明する。
まず、バリスタ層を構成する主成分である酸化亜鉛と、ビスマス、コバルト、マンガン、アンチモン、およびアルミニウムの金属又は酸化物などの微量添加物とを所定の割合となるように各々秤量した後、各成分を混合してバリスタ材料を調整する。その後、このバリスタ材料に有機バインダ、有機溶剤、有機可塑剤などを加えて、ボールミルなどを用いて混合・粉砕を行ってスラリーを得る。
得られたスラリーを、ドクターブレード法などの方法により、たとえばポリエチレンテレフタレートからなるフィルム上に塗布した後、乾燥して膜を形成する。こうして得られた膜をフィルムから剥離してグリーンシートを作製する。
次に、グリーンシートに、内部電極を印刷により形成する。内部電極は、銀または銀パラジウムの紛体に、有機バインダ、及び有機溶剤を混合した導電性ペーストをスクリーン印刷などの印刷法にて印刷し、乾燥させることにより形成する。
次に、このグリーンシートの内部電極以外の部分に高抵抗層となる層を印刷する。
次に、電極部分が形成されたグリーンシートと、電極部分が形成されていないグリーンシートとを所定の順序で重ねてシート積層体を形成する。こうして得られたシート積層体をチップ単位に切断して、分割された複数のグリーンチップを得る。
このグリーンチップを所定の温度で焼成することにより焼結体を得る。
この焼結体の両端面に外部電極となる導電性ペーストを塗布し、焼き付けることにより積層バリスタを得る。
以上のように内部電極が設けられている部分以外に全てに高抵抗層が設けられているため、サージ耐量の効果をさらに高めることができる。
なお、内部電極となる導電性ペーストと、高抵抗層となる層は、同程度の厚さに形成する。このことにより段差の少ない状態で積層することができる。通常金属の方がセラミックよりも収縮率が大きいため、高抵抗層の厚さを内部電極の厚さ以上とすることができ、内部電極先端部と外部電極との間に電流が流れて破壊することを防止し、サージ耐量の大きな積層バリスタを得ることができる。
本発明に係る積層バリスタは、サージ耐量の大きな積層バリスタを得ることができ、産業上有用である。
11 焼結体
12 バリスタ層
13 内部電極
14 外部電極
15 高抵抗層

Claims (6)

  1. バリスタ層と内部電極を交互に積層した積層体を焼結した焼結体と、この焼結体の少なくとも両端面において前記内部電極が交互に接続された状態で設けられた一対の外部電極とを備え、前記内部電極の先端と前記外部電極との間に前記バリスタ層よりも比抵抗が大きい高抵抗層を設けた積層バリスタ。
  2. 前記高抵抗層の比抵抗は、前記バリスタ層の比抵抗の2倍以上である請求項1記載の積層バリスタ。
  3. 前記バリスタ層と前記内部電極の積み重ね方向の前記内部電極間隔をT、前記内部電極の先端と前記外部電極との間隔をTxとしたとき、1.0≦Tx/T≦1.5とした請求項1記載の積層バリスタ。
  4. 前記バリスタ層および前記高抵抗層は酸化亜鉛を主成分とし、前記高抵抗層を形成する酸化亜鉛の平均粒径を、前記バリスタ層を形成する酸化亜鉛の平均粒径よりも小さくすることにより前記高抵抗層の比抵抗を前記バリスタ層の比抵抗よりも大きくした請求項1記載の積層バリスタ。
  5. 前記バリスタ層および前記高抵抗層は酸化亜鉛を主成分とし、前記高抵抗層は炭酸リチウムに換算して10ppm以上、100ppm以下のリチウムをドープすることにより、前記高抵抗層の比抵抗を前記バリスタ層の比抵抗よりも大きくした請求項1記載の積層バリスタ。
  6. 前記高抵抗層は酸化ケイ素を主成分とし、ビスマス、ホウ素のうち少なくとも1種類を含むガラスとすることにより、前記高抵抗層の比抵抗を前記バリスタ層の比抵抗よりも大きくした請求項1記載の積層バリスタ。
JP2018051890A 2018-03-20 2018-03-20 積層バリスタ Pending JP2019165103A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2018051890A JP2019165103A (ja) 2018-03-20 2018-03-20 積層バリスタ

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2018051890A JP2019165103A (ja) 2018-03-20 2018-03-20 積層バリスタ

Publications (1)

Publication Number Publication Date
JP2019165103A true JP2019165103A (ja) 2019-09-26

Family

ID=68065701

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2018051890A Pending JP2019165103A (ja) 2018-03-20 2018-03-20 積層バリスタ

Country Status (1)

Country Link
JP (1) JP2019165103A (ja)

Citations (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS59218703A (ja) * 1983-05-26 1984-12-10 株式会社富士電機総合研究所 電圧非直線抵抗体
JPS629602A (ja) * 1985-07-08 1987-01-17 富士電機株式会社 電圧非直線抵抗体の製造方法
JPH0195714U (ja) * 1987-12-18 1989-06-26
JPH02165603A (ja) * 1988-12-20 1990-06-26 Murata Mfg Co Ltd バリスタ
JPH02172203A (ja) * 1988-12-23 1990-07-03 Murata Mfg Co Ltd 積層型バリスタ
JPH03239303A (ja) * 1990-02-16 1991-10-24 Murata Mfg Co Ltd 積層バリスタ
JPH0689803A (ja) * 1992-09-08 1994-03-29 Fuji Electric Co Ltd 電圧非直線抵抗体の製造方法
JPH06224005A (ja) * 1993-01-21 1994-08-12 Marcon Electron Co Ltd 積層セラミック電子部品
JPH06251911A (ja) * 1993-02-25 1994-09-09 Marcon Electron Co Ltd 積層形電圧非直線抵抗器
JPH09205006A (ja) * 1996-01-24 1997-08-05 Hitachi Ltd 電圧非直線抵抗体及びその製造方法
JPH10321411A (ja) * 1997-05-21 1998-12-04 Marcon Electron Co Ltd 積層形電圧非直線抵抗器とその製造方法
JPH11307312A (ja) * 1998-04-21 1999-11-05 Murata Mfg Co Ltd 積層型バリスタおよびその製造方法
KR20070097755A (ko) * 2006-03-29 2007-10-05 박영진 적층 커패시터 소자 및 적층 배리스터 소자와, 이의 제조방법

Patent Citations (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS59218703A (ja) * 1983-05-26 1984-12-10 株式会社富士電機総合研究所 電圧非直線抵抗体
JPS629602A (ja) * 1985-07-08 1987-01-17 富士電機株式会社 電圧非直線抵抗体の製造方法
JPH0195714U (ja) * 1987-12-18 1989-06-26
JPH02165603A (ja) * 1988-12-20 1990-06-26 Murata Mfg Co Ltd バリスタ
JPH02172203A (ja) * 1988-12-23 1990-07-03 Murata Mfg Co Ltd 積層型バリスタ
JPH03239303A (ja) * 1990-02-16 1991-10-24 Murata Mfg Co Ltd 積層バリスタ
JPH0689803A (ja) * 1992-09-08 1994-03-29 Fuji Electric Co Ltd 電圧非直線抵抗体の製造方法
JPH06224005A (ja) * 1993-01-21 1994-08-12 Marcon Electron Co Ltd 積層セラミック電子部品
JPH06251911A (ja) * 1993-02-25 1994-09-09 Marcon Electron Co Ltd 積層形電圧非直線抵抗器
JPH09205006A (ja) * 1996-01-24 1997-08-05 Hitachi Ltd 電圧非直線抵抗体及びその製造方法
JPH10321411A (ja) * 1997-05-21 1998-12-04 Marcon Electron Co Ltd 積層形電圧非直線抵抗器とその製造方法
JPH11307312A (ja) * 1998-04-21 1999-11-05 Murata Mfg Co Ltd 積層型バリスタおよびその製造方法
KR20070097755A (ko) * 2006-03-29 2007-10-05 박영진 적층 커패시터 소자 및 적층 배리스터 소자와, 이의 제조방법

Similar Documents

Publication Publication Date Title
KR20060046265A (ko) 적층형 칩 배리스터
JP5403370B2 (ja) Esd保護装置
JP2006295080A (ja) 積層型チップバリスタ
JP5221794B1 (ja) 静電気保護素子とその製造方法
JP4571164B2 (ja) 電気的過大応力に対する保護のために使用されるセラミック材料、及びそれを使用する低キャパシタンス多層チップバリスタ
US8525634B2 (en) Chip varistor
US8508325B2 (en) Chip varistor and chip varistor manufacturing method
JP3945010B2 (ja) 積層型バリスタおよびその製造方法
JP5830715B2 (ja) 積層バリスタ及びその製造方法
JP2004022976A (ja) 積層型電圧非直線抵抗体、及びその製造方法
EP2942789B1 (en) Voltage nonlinear resistive element and method for manufacturing the same
JP2005353845A (ja) 積層型チップバリスタ
JP2019165103A (ja) 積層バリスタ
JP3832071B2 (ja) 積層バリスタ
US8471673B2 (en) Varistor and method for manufacturing varistor
JP5403075B2 (ja) Esd保護装置
JP4262141B2 (ja) 積層型チップバリスタ及びその製造方法
JP4683068B2 (ja) 積層型チップバリスタ
JPH0214501A (ja) 電圧非直線抵抗器
JP5282332B2 (ja) 酸化亜鉛積層チップバリスタの製造方法
JP2008270391A (ja) 積層型チップバリスタおよびその製造方法
JP4087359B2 (ja) 積層型チップバリスタ
JP2006245111A (ja) ビスマス系酸化亜鉛バリスタ
WO2020170545A1 (ja) バリスタおよびその製造方法
US8552831B2 (en) Chip varistor

Legal Events

Date Code Title Description
RD01 Notification of change of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7421

Effective date: 20190123

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20201124

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20211124

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20211130

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20220131

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20220614