JPH06224005A - 積層セラミック電子部品 - Google Patents
積層セラミック電子部品Info
- Publication number
- JPH06224005A JPH06224005A JP5027437A JP2743793A JPH06224005A JP H06224005 A JPH06224005 A JP H06224005A JP 5027437 A JP5027437 A JP 5027437A JP 2743793 A JP2743793 A JP 2743793A JP H06224005 A JPH06224005 A JP H06224005A
- Authority
- JP
- Japan
- Prior art keywords
- internal electrode
- electrodes
- inner electrodes
- electronic component
- internal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Abstract
(57)【要約】
【目的】 内部電極の絶縁を確保し、部品の小形化を維
持すると共に、内部電極の有効面積を増大させて単位体
積当たりの機能が向上する優れた積層セラミック電子部
品を提供する。 【構成】 内部電極６の有効面積の増大化を図るため
に、内部電極６の両端部を端子電極７まで達するように
設定する。また、内部電極６の一方の端部に端子電極７
に接続される接続部８を形成する。更にマージンを形成
しなくとも絶縁が確保できるように内部電極６の他方の
端部に無機絶縁材料からなる絶縁部９を形成する。ま
た、絶縁部９及び接続部８は、複数の内部電極６が積層
された状態で、絶縁部９と接続部８とが互いに向かい合
うように構成されている。
持すると共に、内部電極の有効面積を増大させて単位体
積当たりの機能が向上する優れた積層セラミック電子部
品を提供する。 【構成】 内部電極６の有効面積の増大化を図るため
に、内部電極６の両端部を端子電極７まで達するように
設定する。また、内部電極６の一方の端部に端子電極７
に接続される接続部８を形成する。更にマージンを形成
しなくとも絶縁が確保できるように内部電極６の他方の
端部に無機絶縁材料からなる絶縁部９を形成する。ま
た、絶縁部９及び接続部８は、複数の内部電極６が積層
された状態で、絶縁部９と接続部８とが互いに向かい合
うように構成されている。
Description
【０００１】
【産業上の利用分野】本発明は、積層セラミック電子部
品に関するものであり、特に単位体積当たりの機能を高
めた積層セラミック電子部品に関するものである。
品に関するものであり、特に単位体積当たりの機能を高
めた積層セラミック電子部品に関するものである。
【０００２】
【従来の技術】近年、積層セラミックバリスタや積層セ
ラミックコンデンサなど積層セラミック電子部品は、そ
の需要が増大している。ここで従来の積層セラミック電
子部品について、積層セラミックバリスタを例にとり、
図２を参照して具体的に説明する。図２は積層セラミッ
クバリスタの断面図である。
ラミックコンデンサなど積層セラミック電子部品は、そ
の需要が増大している。ここで従来の積層セラミック電
子部品について、積層セラミックバリスタを例にとり、
図２を参照して具体的に説明する。図２は積層セラミッ
クバリスタの断面図である。
【０００３】図において、１は積層セラミックバリスタ
のセラミックチップである。このセラミックチップ１
は、グリーンシートに白金ペーストからなる内部電極２
が印刷され、積層、カット、脱脂、焼成が行われて形成
される。なお、グリーンシートは、酸化亜鉛を主成分と
してＢｉ2 ０3 等の微量添加物を含むバリスタ組成粉体
とポリビニルブチラールとよりなる。
のセラミックチップである。このセラミックチップ１
は、グリーンシートに白金ペーストからなる内部電極２
が印刷され、積層、カット、脱脂、焼成が行われて形成
される。なお、グリーンシートは、酸化亜鉛を主成分と
してＢｉ2 ０3 等の微量添加物を含むバリスタ組成粉体
とポリビニルブチラールとよりなる。
【０００４】内部電極２は複数積層されており、各内部
電極２には対向する両端部が形成されている。また内部
電極２の一方の端部が交互に露出するように左右にずら
して配置されている。更に、内部電極２の露出する側の
端部を覆うようにしてセラミックチップ１の外周には端
子電極３が設けられている。この端子電極３と内部電極
２の露出する側の端部とは互いに接続されている。
電極２には対向する両端部が形成されている。また内部
電極２の一方の端部が交互に露出するように左右にずら
して配置されている。更に、内部電極２の露出する側の
端部を覆うようにしてセラミックチップ１の外周には端
子電極３が設けられている。この端子電極３と内部電極
２の露出する側の端部とは互いに接続されている。
【０００５】一方、内部電極２における端子電極３と接
触しない側の端部付近には、内部電極２の絶縁を図るこ
とを目的として、この端部から端子電極３まで一定以上
のマージンが形成されている。このマージンのうち、図
２においては左右方向に形成されたエンドマージン４の
みを示しているが、実際には内部電極２の左右の両端部
を結ぶ端部と平行なサイドマージンも形成されている。
触しない側の端部付近には、内部電極２の絶縁を図るこ
とを目的として、この端部から端子電極３まで一定以上
のマージンが形成されている。このマージンのうち、図
２においては左右方向に形成されたエンドマージン４の
みを示しているが、実際には内部電極２の左右の両端部
を結ぶ端部と平行なサイドマージンも形成されている。
【０００６】
【発明が解決しようとする課題】ところで、上記の積層
セラミックバリスタは、保護しようとする対象物の耐電
圧よりもサージ電圧を低く抑制するために使用するもの
であるが、その抑制力は内部電極２の有効面積の和に比
例する。内部電極２の有効面積とは、対向する内部電極
２が重なる部分（図３中のａの部分）の面積である。一
般にサイドマージンは各内部電極２に共通しており、エ
ンドマージン４だけが左右にずれている。つまり、内部
電極２の有効面積とは内部電極２の実際の面積から一方
のエンドマージン４の面積を差し引いたものである。
セラミックバリスタは、保護しようとする対象物の耐電
圧よりもサージ電圧を低く抑制するために使用するもの
であるが、その抑制力は内部電極２の有効面積の和に比
例する。内部電極２の有効面積とは、対向する内部電極
２が重なる部分（図３中のａの部分）の面積である。一
般にサイドマージンは各内部電極２に共通しており、エ
ンドマージン４だけが左右にずれている。つまり、内部
電極２の有効面積とは内部電極２の実際の面積から一方
のエンドマージン４の面積を差し引いたものである。
【０００７】すなわち内部電極２の有効面積は、内部電
極２の左右の両端部が端子電極３に達している場合の面
積と比べると、左右両方のエンドマージン４の面積分だ
け減少していることになる。最近の積層セラミックバリ
スタには優れたサージ電圧抑制力が望まれているが、内
部電極２の有効面積が少なければ、積層セラミックバリ
スタの機能は低く、このような要求を満たすことは難し
かった。
極２の左右の両端部が端子電極３に達している場合の面
積と比べると、左右両方のエンドマージン４の面積分だ
け減少していることになる。最近の積層セラミックバリ
スタには優れたサージ電圧抑制力が望まれているが、内
部電極２の有効面積が少なければ、積層セラミックバリ
スタの機能は低く、このような要求を満たすことは難し
かった。
【０００８】そこで、所望のサージ電圧抑制力を発揮す
るように内部電極２を大きくすることが考えられる。と
ころが、内部電極２を大きくすればするほど、内部電極
２の端部に近接するマージンの面積も大きくなり、セラ
ミックチップ１における平面の外形面積（以下、単に外
形面積と呼ぶ）も大きくなる。したがって、所望のサー
ジ電圧抑制力が発揮できるように内部電極２を大きくす
れば、セラミックチップ１が大きくなり、積層セラミッ
クバリスタの大形化を招くことになる。
るように内部電極２を大きくすることが考えられる。と
ころが、内部電極２を大きくすればするほど、内部電極
２の端部に近接するマージンの面積も大きくなり、セラ
ミックチップ１における平面の外形面積（以下、単に外
形面積と呼ぶ）も大きくなる。したがって、所望のサー
ジ電圧抑制力が発揮できるように内部電極２を大きくす
れば、セラミックチップ１が大きくなり、積層セラミッ
クバリスタの大形化を招くことになる。
【０００９】以上説明したように従来の積層セラミック
バリスタにおいては、マージンが内部電極の有効面積を
削減するため、部品を大形化しない限りは内部電極の絶
縁を確保しつつ優れた機能を得ることが困難であった。
このような不具合は積層セラミックバリスタだけではな
く、積層セラミックコンデンサなど、全ての積層セラミ
ック電子部品に共通であった。
バリスタにおいては、マージンが内部電極の有効面積を
削減するため、部品を大形化しない限りは内部電極の絶
縁を確保しつつ優れた機能を得ることが困難であった。
このような不具合は積層セラミックバリスタだけではな
く、積層セラミックコンデンサなど、全ての積層セラミ
ック電子部品に共通であった。
【００１０】本発明は、このような従来技術の持つ課題
を解決するために提案されたものであり、その目的は、
内部電極の絶縁を確保し、部品の小形化を維持すると共
に、内部電極の有効面積を増大させて単位体積当たりの
機能が向上する優れた積層セラミック電子部品を提供す
ることである。
を解決するために提案されたものであり、その目的は、
内部電極の絶縁を確保し、部品の小形化を維持すると共
に、内部電極の有効面積を増大させて単位体積当たりの
機能が向上する優れた積層セラミック電子部品を提供す
ることである。
【００１１】
【課題を解決するための手段】上記の目的を達成するた
めに、本発明の積層セラミック電子部品は、対向する両
端部を備えた複数の内部電極が積層して設けられ、内部
電極の対向する両端部に端子電極が形成され、内部電極
の両端部が端子電極まで達するように設定され、内部電
極において、一方の端部には端子電極に接続される接続
部が、他方の端部には無機絶縁材料からなる絶縁部が各
々形成され、これら絶縁部及び接続部は、前記内部電極
が積層された状態で、絶縁部及と接続部とが互いに向か
い合うように構成されることを特徴とする。
めに、本発明の積層セラミック電子部品は、対向する両
端部を備えた複数の内部電極が積層して設けられ、内部
電極の対向する両端部に端子電極が形成され、内部電極
の両端部が端子電極まで達するように設定され、内部電
極において、一方の端部には端子電極に接続される接続
部が、他方の端部には無機絶縁材料からなる絶縁部が各
々形成され、これら絶縁部及び接続部は、前記内部電極
が積層された状態で、絶縁部及と接続部とが互いに向か
い合うように構成されることを特徴とする。
【００１２】
【作用】以上のような構成を有する本発明の作用は次の
通りである。すなわち、内部電極の両端部を端子電極ま
で達するように設定することにより、内部電極の有効面
積を増大させることができる。と同時に、内部電極の端
部に絶縁部を形成することにより、内部電極の絶縁を確
保することができる。
通りである。すなわち、内部電極の両端部を端子電極ま
で達するように設定することにより、内部電極の有効面
積を増大させることができる。と同時に、内部電極の端
部に絶縁部を形成することにより、内部電極の絶縁を確
保することができる。
【００１３】
【実施例】以下、本発明による積層セラミック電子部品
の一実施例に関して、積層セラミックバリスタを例にと
り、図１を参照して具体的に説明する。図１は本実施例
の断面図である。
の一実施例に関して、積層セラミックバリスタを例にと
り、図１を参照して具体的に説明する。図１は本実施例
の断面図である。
【００１４】図において、５は積層セラミックバリスタ
のセラミックチップであり、図２に示したセラミックチ
ップ１と同様、グリーンシートに白金ペーストからなる
内部電極６が印刷され、積層、カット、脱脂、焼成が行
われることにより形成される。このセラミックチップ５
の外形寸法は幅（図１の左右方向）長さ×奥行×高さ
（図１の上下方向）が、それぞれ７．５×６．３×６．
０ｍｍであり、層間の厚さ１．０ｍｍ、有効層数２層で
ある。
のセラミックチップであり、図２に示したセラミックチ
ップ１と同様、グリーンシートに白金ペーストからなる
内部電極６が印刷され、積層、カット、脱脂、焼成が行
われることにより形成される。このセラミックチップ５
の外形寸法は幅（図１の左右方向）長さ×奥行×高さ
（図１の上下方向）が、それぞれ７．５×６．３×６．
０ｍｍであり、層間の厚さ１．０ｍｍ、有効層数２層で
ある。
【００１５】更に、セラミックチップ５の外周には対向
して端子電極７が設けられている。また前記内部電極６
は左右に端部が形成されており、この端部はいずれも端
子電極７まで達するように設定されている。つまり、内
部電極６におけるエンドマージンは０である。但し、左
右の両端部を結ぶ端部と平行なサイドマージンは１．５
ｍｍの距離を有している。すなわち、内部電極６の幅の
寸法はセラミックチップ５と同じ７．５ｍｍであり、奥
行の寸法はセラミックチップ５の奥行からサイドマージ
ン１．５ｍｍ×２を差し引いた３．３ｍｍである。した
がって、内部電極６の有効面積は、３．３×７．５＝２
４．７５ｍｍ2 となり、有効総面積はその２倍の４９．
５０ｍｍ2 となる。
して端子電極７が設けられている。また前記内部電極６
は左右に端部が形成されており、この端部はいずれも端
子電極７まで達するように設定されている。つまり、内
部電極６におけるエンドマージンは０である。但し、左
右の両端部を結ぶ端部と平行なサイドマージンは１．５
ｍｍの距離を有している。すなわち、内部電極６の幅の
寸法はセラミックチップ５と同じ７．５ｍｍであり、奥
行の寸法はセラミックチップ５の奥行からサイドマージ
ン１．５ｍｍ×２を差し引いた３．３ｍｍである。した
がって、内部電極６の有効面積は、３．３×７．５＝２
４．７５ｍｍ2 となり、有効総面積はその２倍の４９．
５０ｍｍ2 となる。
【００１６】また、内部電極６の一方の端部には端子電
極７に接続される接続部８が形成されている。更に内部
電極６の他方の端部には無機絶縁材料からなる絶縁部９
が形成されている。この絶縁部９は、Ｂｒ−ＳｉＯ−Ｚ
ｎ系ガラスを約２００μｍの厚さにスクリーン印刷さ
れ、これが焼成されることにより形成される。絶縁部９
及び接続部８は、複数の内部電極６が積層された状態
で、絶縁部９と接続部８とが互いに向かい合うように構
成されている。
極７に接続される接続部８が形成されている。更に内部
電極６の他方の端部には無機絶縁材料からなる絶縁部９
が形成されている。この絶縁部９は、Ｂｒ−ＳｉＯ−Ｚ
ｎ系ガラスを約２００μｍの厚さにスクリーン印刷さ
れ、これが焼成されることにより形成される。絶縁部９
及び接続部８は、複数の内部電極６が積層された状態
で、絶縁部９と接続部８とが互いに向かい合うように構
成されている。
【００１７】ところで、本実施例と同一サイズで図２の
積層セラミックバリスタを製造する場合、このバリスタ
における内部電極の有効面積は次のようして求められ
る。すなわち、従来技術においては絶縁を確保するため
のエンドマージンを層間厚さの１．５倍ほど形成するの
で、層間厚さが１．０ｍｍだとすると、ここでのエンド
マージン４は一方側だけで１．５ｍｍとなり、このとき
の内部電極の幅寸法は、７．５−１．５×２＝４．５と
なる。したがって、サイドマージンの距離を本実施例と
同じに設定すると、従来技術における内部電極の有効面
積は、３．３×４．５＝１４．８５ｍｍ2 となり、有効
層数が２層だとすると有効総面積は２９．７０ｍｍ2 と
なる。この数値は、本実施例の有効総面積４９．５０ｍ
ｍ2 の６０％に相当する。
積層セラミックバリスタを製造する場合、このバリスタ
における内部電極の有効面積は次のようして求められ
る。すなわち、従来技術においては絶縁を確保するため
のエンドマージンを層間厚さの１．５倍ほど形成するの
で、層間厚さが１．０ｍｍだとすると、ここでのエンド
マージン４は一方側だけで１．５ｍｍとなり、このとき
の内部電極の幅寸法は、７．５−１．５×２＝４．５と
なる。したがって、サイドマージンの距離を本実施例と
同じに設定すると、従来技術における内部電極の有効面
積は、３．３×４．５＝１４．８５ｍｍ2 となり、有効
層数が２層だとすると有効総面積は２９．７０ｍｍ2 と
なる。この数値は、本実施例の有効総面積４９．５０ｍ
ｍ2 の６０％に相当する。
【００１８】前述したようにバリスタはサージ電流を同
一とした時、内部電極６の有効総面積が大きければ大き
いほど、サージ電圧を低く抑制することができる。例え
ば、サージ電流が１００Ａである場合、有効総面積が２
９．７０ｍｍ2 である内部電極では３００Ｖ程度にしか
抑制することができないが、４９．５０ｍｍ2 の有効総
面積を持つ本実施例では２５０Ｖにまで抑制することが
可能である。
一とした時、内部電極６の有効総面積が大きければ大き
いほど、サージ電圧を低く抑制することができる。例え
ば、サージ電流が１００Ａである場合、有効総面積が２
９．７０ｍｍ2 である内部電極では３００Ｖ程度にしか
抑制することができないが、４９．５０ｍｍ2 の有効総
面積を持つ本実施例では２５０Ｖにまで抑制することが
可能である。
【００１９】以上述べた本実施例によれば、内部電極６
の両端部を端子電極７まで達するように設定することに
より、内部電極６の有効面積を増大させることができ
る。しかも、常にエンドマージンを形成する必要がない
ため、セラミックチップ５に対して内部電極６の有効面
積のスペース効率が高く、内部電極６の有効面積を増大
させても従来例ほど大きくなることがない。また、内部
電極６の端部に絶縁部９を形成することにより、内部電
極６の絶縁を確保することができる。したがって、部品
の大形化を回避しつつ内部電極６の有効面積が増大する
ので、単位体積当たりの機能が向上する。
の両端部を端子電極７まで達するように設定することに
より、内部電極６の有効面積を増大させることができ
る。しかも、常にエンドマージンを形成する必要がない
ため、セラミックチップ５に対して内部電極６の有効面
積のスペース効率が高く、内部電極６の有効面積を増大
させても従来例ほど大きくなることがない。また、内部
電極６の端部に絶縁部９を形成することにより、内部電
極６の絶縁を確保することができる。したがって、部品
の大形化を回避しつつ内部電極６の有効面積が増大する
ので、単位体積当たりの機能が向上する。
【００２０】なお、本発明の積層セラミック電子部品
は、以上のような実施例に限定されるものではなく、例
えば積層セラミックコンデンサに応用すれば、コンデン
サの単位体積当たりの収容量の拡大を図ることが可能で
ある。
は、以上のような実施例に限定されるものではなく、例
えば積層セラミックコンデンサに応用すれば、コンデン
サの単位体積当たりの収容量の拡大を図ることが可能で
ある。
【００２１】
【発明の効果】以上説明したように、本実施例によれ
ば、内部電極の両端部を端子電極まで達するように設定
し、内部電極において、一方の端部に端子電極に接続さ
れる接続部を、他方の端部に無機絶縁材料からなる絶縁
部を各々形成し、内部電極が積層された状態で、これら
絶縁部及び接続部を互いに向かい合うように構成するこ
とにより、内部電極の有効面積を増大させると同時に内
部電極の絶縁を確保でき、部品の大形化を回避しつつ内
部電極の有効面積が大きくなるため、単位体積当たりの
機能が向上する。
ば、内部電極の両端部を端子電極まで達するように設定
し、内部電極において、一方の端部に端子電極に接続さ
れる接続部を、他方の端部に無機絶縁材料からなる絶縁
部を各々形成し、内部電極が積層された状態で、これら
絶縁部及び接続部を互いに向かい合うように構成するこ
とにより、内部電極の有効面積を増大させると同時に内
部電極の絶縁を確保でき、部品の大形化を回避しつつ内
部電極の有効面積が大きくなるため、単位体積当たりの
機能が向上する。
【図１】本発明の一実施例による断面図。
【図２】従来の積層セラミックバリスタの断面図。
５ セラミックチップ ６ 内部電極 ７ 端子電極 ８ 接続部 ９ 絶縁部
Claims (1)
- 【請求項１】 対向する両端部を備えた複数の内部電極
が積層して設けられ、前記内部電極の対向する両端部に
端子電極が形成された積層セラミック電子部品におい
て、前記内部電極の両端部が前記端子電極まで達するよ
うに設定され、前記内部電極において、一方の端部には
前記端子電極に接続される接続部が、他方の端部には無
機絶縁材料からなる絶縁部が各々形成され、前記絶縁部
及び前記接続部は、前記内部電極が積層された状態で、
前記絶縁部と前記接続部とが互いに向かい合うように構
成されることを特徴とする積層セラミック電子部品。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5027437A JPH06224005A (ja) | 1993-01-21 | 1993-01-21 | 積層セラミック電子部品 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5027437A JPH06224005A (ja) | 1993-01-21 | 1993-01-21 | 積層セラミック電子部品 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH06224005A true JPH06224005A (ja) | 1994-08-12 |
Family
ID=12221092
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP5027437A Pending JPH06224005A (ja) | 1993-01-21 | 1993-01-21 | 積層セラミック電子部品 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH06224005A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US9368278B2 (en) | 2013-12-03 | 2016-06-14 | Samsung Electro-Mechanics Co., Ltd. | Multilayer ceramic capacitor, manufacturing method thereof, and board having the same mounted thereon |
| JP2019165103A (ja) * | 2018-03-20 | 2019-09-26 | パナソニックＩｐマネジメント株式会社 | 積層バリスタ |
-
1993
- 1993-01-21 JP JP5027437A patent/JPH06224005A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US9368278B2 (en) | 2013-12-03 | 2016-06-14 | Samsung Electro-Mechanics Co., Ltd. | Multilayer ceramic capacitor, manufacturing method thereof, and board having the same mounted thereon |
| JP2019165103A (ja) * | 2018-03-20 | 2019-09-26 | パナソニックＩｐマネジメント株式会社 | 積層バリスタ |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP6278595B2 (ja) | 積層セラミック電子部品及びその製造方法 | |
| JP4374041B2 (ja) | 積層コンデンサ | |
| JP3275818B2 (ja) | 積層コンデンサ | |
| JP4654854B2 (ja) | 積層コンデンサ及びモールドコンデンサ | |
| JP4475298B2 (ja) | 積層コンデンサ | |
| KR101792280B1 (ko) | 스택형 적층 세라믹 전자 부품, 스택형 적층 세라믹 전자 부품 모듈 및 그 제조 방법 | |
| JP2007317786A (ja) | 積層コンデンサ | |
| JP4513855B2 (ja) | 積層コンデンサ | |
| JP4074299B2 (ja) | 積層型チップバリスタ | |
| JP2009111281A (ja) | 積層コンデンサ | |
| KR100884498B1 (ko) | 적층형 전자부품 및 적층 세라믹 콘덴서 | |
| JP5251834B2 (ja) | 積層コンデンサ | |
| JP2011108785A (ja) | 積層コンデンサ | |
| US7675732B2 (en) | Multilayer capacitor array | |
| JP5131263B2 (ja) | 積層コンデンサ | |
| JP5042892B2 (ja) | 貫通コンデンサ | |
| KR20170011247A (ko) | 적층 세라믹 커패시터 | |
| JPH06224005A (ja) | 積層セラミック電子部品 | |
| JP6747201B2 (ja) | 電子部品 | |
| JP6459717B2 (ja) | 積層セラミックコンデンサ | |
| KR20150033302A (ko) | 적층 세라믹 전자부품 | |
| KR20190044034A (ko) | 적층 세라믹 전자부품 및 그 제조방법 | |
| JP2643193B2 (ja) | ３端子型複合機能素子 | |
| JPH11297508A (ja) | 積層型セラミック電子部品 | |
| JP3039005B2 (ja) | チップバリスタ |