JPWO2011074589A1 - エッチング液及びこれを用いた半導体装置の製造方法 - Google Patents

エッチング液及びこれを用いた半導体装置の製造方法 Download PDF

Info

Publication number
JPWO2011074589A1
JPWO2011074589A1 JP2011546137A JP2011546137A JPWO2011074589A1 JP WO2011074589 A1 JPWO2011074589 A1 JP WO2011074589A1 JP 2011546137 A JP2011546137 A JP 2011546137A JP 2011546137 A JP2011546137 A JP 2011546137A JP WO2011074589 A1 JPWO2011074589 A1 JP WO2011074589A1
Authority
JP
Japan
Prior art keywords
etching
semiconductor device
copper
layer
hydrogen peroxide
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2011546137A
Other languages
English (en)
Other versions
JP5794147B2 (ja
Inventor
彰良 細見
彰良 細見
健祐 大前
健祐 大前
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Gas Chemical Co Inc
Original Assignee
Mitsubishi Gas Chemical Co Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Gas Chemical Co Inc filed Critical Mitsubishi Gas Chemical Co Inc
Priority to JP2011546137A priority Critical patent/JP5794147B2/ja
Publication of JPWO2011074589A1 publication Critical patent/JPWO2011074589A1/ja
Application granted granted Critical
Publication of JP5794147B2 publication Critical patent/JP5794147B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
    • H01L21/32133—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only
    • H01L21/32134—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by liquid etching only
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23F—NON-MECHANICAL REMOVAL OF METALLIC MATERIAL FROM SURFACE; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL; MULTI-STEP PROCESSES FOR SURFACE TREATMENT OF METALLIC MATERIAL INVOLVING AT LEAST ONE PROCESS PROVIDED FOR IN CLASS C23 AND AT LEAST ONE PROCESS COVERED BY SUBCLASS C21D OR C22F OR CLASS C25
    • C23F1/00—Etching metallic material by chemical means
    • C23F1/02—Local etching
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23F—NON-MECHANICAL REMOVAL OF METALLIC MATERIAL FROM SURFACE; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL; MULTI-STEP PROCESSES FOR SURFACE TREATMENT OF METALLIC MATERIAL INVOLVING AT LEAST ONE PROCESS PROVIDED FOR IN CLASS C23 AND AT LEAST ONE PROCESS COVERED BY SUBCLASS C21D OR C22F OR CLASS C25
    • C23F1/00—Etching metallic material by chemical means
    • C23F1/10—Etching compositions
    • C23F1/14—Aqueous compositions
    • C23F1/16—Acidic compositions
    • C23F1/18—Acidic compositions for etching copper or alloys thereof
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23F—NON-MECHANICAL REMOVAL OF METALLIC MATERIAL FROM SURFACE; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL; MULTI-STEP PROCESSES FOR SURFACE TREATMENT OF METALLIC MATERIAL INVOLVING AT LEAST ONE PROCESS PROVIDED FOR IN CLASS C23 AND AT LEAST ONE PROCESS COVERED BY SUBCLASS C21D OR C22F OR CLASS C25
    • C23F1/00—Etching metallic material by chemical means
    • C23F1/44—Compositions for etching metallic material from a metallic material substrate of different composition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/03—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/11—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/023—Redistribution layers [RDL] for bonding areas
    • H01L2224/0231—Manufacturing methods of the redistribution layers
    • H01L2224/02311—Additive methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/023—Redistribution layers [RDL] for bonding areas
    • H01L2224/0231—Manufacturing methods of the redistribution layers
    • H01L2224/02313—Subtractive methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/023—Redistribution layers [RDL] for bonding areas
    • H01L2224/0233—Structure of the redistribution layers
    • H01L2224/02331—Multilayer structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/023—Redistribution layers [RDL] for bonding areas
    • H01L2224/0239—Material of the redistribution layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/03—Manufacturing methods
    • H01L2224/034—Manufacturing methods by blanket deposition of the material of the bonding area
    • H01L2224/0346—Plating
    • H01L2224/03462—Electroplating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/03—Manufacturing methods
    • H01L2224/0347—Manufacturing methods using a lift-off mask
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/03—Manufacturing methods
    • H01L2224/036—Manufacturing methods by patterning a pre-deposited material
    • H01L2224/0361—Physical or chemical etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/03—Manufacturing methods
    • H01L2224/036—Manufacturing methods by patterning a pre-deposited material
    • H01L2224/0361—Physical or chemical etching
    • H01L2224/03614—Physical or chemical etching by chemical means only
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/03—Manufacturing methods
    • H01L2224/039—Methods of manufacturing bonding areas involving a specific sequence of method steps
    • H01L2224/03912—Methods of manufacturing bonding areas involving a specific sequence of method steps the bump being used as a mask for patterning the bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/03—Manufacturing methods
    • H01L2224/039—Methods of manufacturing bonding areas involving a specific sequence of method steps
    • H01L2224/03914—Methods of manufacturing bonding areas involving a specific sequence of method steps the bonding area, e.g. under bump metallisation [UBM], being used as a mask for patterning other parts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/03—Manufacturing methods
    • H01L2224/039—Methods of manufacturing bonding areas involving a specific sequence of method steps
    • H01L2224/03916—Methods of manufacturing bonding areas involving a specific sequence of method steps a passivation layer being used as a mask for patterning the bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/0401—Bonding areas specifically adapted for bump connectors, e.g. under bump metallisation [UBM]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05005—Structure
    • H01L2224/05008—Bonding area integrally formed with a redistribution layer on the semiconductor or solid-state body, e.g.
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/0502—Disposition
    • H01L2224/05026—Disposition the internal layer being disposed in a recess of the surface
    • H01L2224/05027—Disposition the internal layer being disposed in a recess of the surface the internal layer extending out of an opening
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05099—Material
    • H01L2224/051—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05117—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/05124—Aluminium [Al] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05099—Material
    • H01L2224/051—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05144—Gold [Au] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05099—Material
    • H01L2224/051—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05147—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05099—Material
    • H01L2224/051—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05163—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than 1550°C
    • H01L2224/05166—Titanium [Ti] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05541—Structure
    • H01L2224/05548—Bonding area integrally formed with a redistribution layer on the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0556—Disposition
    • H01L2224/05571—Disposition the external layer being disposed in a recess of the surface
    • H01L2224/05572—Disposition the external layer being disposed in a recess of the surface the external layer extending out of an opening
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05638—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05647—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/113—Manufacturing methods by local deposition of the material of the bump connector
    • H01L2224/1133—Manufacturing methods by local deposition of the material of the bump connector in solid form
    • H01L2224/11334—Manufacturing methods by local deposition of the material of the bump connector in solid form using preformed bumps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/114—Manufacturing methods by blanket deposition of the material of the bump connector
    • H01L2224/1146—Plating
    • H01L2224/11462—Electroplating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/1147—Manufacturing methods using a lift-off mask
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/119—Methods of manufacturing bump connectors involving a specific sequence of method steps
    • H01L2224/1191—Forming a passivation layer after forming the bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/119—Methods of manufacturing bump connectors involving a specific sequence of method steps
    • H01L2224/11912—Methods of manufacturing bump connectors involving a specific sequence of method steps the bump being used as a mask for patterning other parts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13005—Structure
    • H01L2224/13007—Bump connector smaller than the underlying bonding area, e.g. than the under bump metallisation [UBM]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13075—Plural core members
    • H01L2224/1308—Plural core members being stacked
    • H01L2224/13082—Two-layer arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13075—Plural core members
    • H01L2224/1308—Plural core members being stacked
    • H01L2224/13083—Three-layer arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/13144—Gold [Au] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/13147—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/13155—Nickel [Ni] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3114—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed the device being a chip scale package, e.g. CSP
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/525—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body with adaptable interconnections
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00013—Fully indexed content
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01004—Beryllium [Be]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01019—Potassium [K]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01074—Tungsten [W]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01075—Rhenium [Re]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Manufacturing & Machinery (AREA)
  • Mechanical Engineering (AREA)
  • Materials Engineering (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Weting (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

電極を有する半導体基板の再配線に用いられ、ニッケルをエッチングせずに銅を選択的にエッチングできるエッチング液及びこれを用いた半導体装置の製造方法を提供する。過酸化水素とクエン酸とを含み、過酸化水素の含有量が０．７５〜１２質量％、クエン酸の含有量が１〜２０質量％、かつ過酸化水素とクエン酸とのモル比が０．３〜５の範囲内である半導体基板の再配線に用いられるエッチング液、過酸化水素とリンゴ酸とを含み、過酸化水素の含有量が０．７５〜１２質量％、リンゴ酸の含有量が１．５〜２５質量％、かつ過酸化水素とリンゴ酸とのモル比が０．２〜６の範囲内である半導体基板の再配線に用いられる、銅の選択的エッチング用エッチング液、及びこれらのエッチング液を用いた半導体装置の製造方法である。

Description

本発明は、電極を有する半導体基板を用いた半導体装置の製造に用いられ、ニッケルをエッチングせずに銅を選択的にエッチングできるエッチング液及びこれを用いた半導体装置の製造方法に関する。
近年、電子機器の小型化の要請に伴い、当該機器に用いられる半導体装置の小型化や、高集積化及び多機能化が進んでおり、半導体装置と電子機器とを接続する電極が増加する傾向にある。ここで用いられる半導体装置としては、アルミニウムなどにより形成された半導体パッドの上に再配線し、バンプ電極を設けたものが多用されている。上記したような半導体装置の小型化、及び電極数の増加に同時に対応するため、様々なバンプ電極の形成方法が提案されている（例えば、特許文献１及び２）。
これらのバンプ電極の形成方法においては、半導体パッド（以下、単に電極ともいう。）の上に設ける配線のエッチング工程が存在し、配線に用いられるニッケルをエッチングしないで、銅をエッチングしなければならない場合がある。
より具体的には、特許文献１で開示されるバンプ電極の形成方法は、導電性材料で構成される電極が設けられた基板上に、該電極部分を開口させたカバー膜を設け、さらに銅などをスパッタして形成した下地導電膜、該電極から対応するバンプ電極を形成する箇所まで延在する開口部を有するフォトレジスト膜、及び該開口部に電解めっきにより銅配線ならびにニッケル配線を順次設けた後、フォトレジスト膜を除去し、当該下地導電膜のうち配線で覆われていない部分をエッチングするという、エッチングの工程を有する。当該エッチングの工程で下地導電膜を形成する銅をエッチングする際、より高い性能を確保するためには、電解めっきにより形成したニッケル配線をエッチングしないことが望ましい。
また、特許文献２で開示されるバンプ電極の形成方法は、アルミ電極が設けられた半導体基板上に、チタンや銅によりシード層をスパッタで形成し、バンプ電極を形成する部分を開口したレジストを形成し、該開口した箇所にチタン、銅、ニッケルなどの複数の金属を積層してなるバリアメタル層を電解めっきなどにより形成し、さらにその上にバンプ電極となるはんだを電解めっきで形成した後、該レジストを除去してから、該シード層をエッチングするエッチング工程を有する。当該エッチングの工程でシード層を形成するチタンや銅をエッチングする際、より高い性能を確保するためには、バリアメタル層を形成するニッケルなどの金属をエッチングしないことが望ましい。
しかし、特許文献１や特許文献２のエッチング工程では、該工程で用いられるエッチング液についての検討が十分に行われておらず、銅からなる配線などの部材をエッチングする際に、ニッケルからなる部材までもエッチングしてしまう。上記したように、半導体装置の小型化や、高集積化及び多機能化が進むにつれて、半導体装置を使用する顧客の要求性能が厳しくなってくると、これまでの半導体装置の製造方法で製造された半導体装置では、当該要求性能に十分に満足することができない場合が生じる傾向が顕著となっていた。
特開平１１−１９５６６５号公報 特開２００５−１７５１２８号公報
本発明のバンプ電極を有する半導体装置の製造方法Ａを説明するための、該半導体装置の工程毎の断面模式図（図Ａ（ａ）〜（ｈ））である。 本発明のバンプ電極を有する半導体装置の製造方法Ａを説明するための、該半導体装置の工程毎の断面模式図（図Ａ（ｉ）〜（ｐ））である。 本発明のバンプ電極を有する半導体装置の製造方法Ｂを説明するための、該半導体装置の工程毎の断面模式図（図Ｂ（ａ）〜（ｇ））である。 本発明のバンプ電極を有する半導体装置の製造方法Ｂを説明するための、該半導体装置の工程毎の断面模式図（図Ｂ（ｈ）〜（ｍ））である。 本発明のバンプ電極を有する半導体装置の製造方法Ｃを説明するための、該半導体装置の工程毎の断面模式図（図Ｃ（ａ）〜（ｅ））である。 本発明のバンプ電極を有する半導体装置の製造方法Ｃを説明するための、該半導体装置の工程毎の断面模式図（図Ｃ（ｆ）〜（ｋ））である。 本発明のバンプ電極を有する半導体装置の製造方法Ｄを説明するための、該半導体装置の工程毎の断面模式図（図Ｄ（ａ）〜（ｇ））である。 本発明のバンプ電極を有する半導体装置の製造方法Ｄを説明するための、該半導体装置の工程毎の断面模式図（図Ｄ（ｈ）〜（ｌ））である。
１０１，２０１，３０１，４０１．シリコン基板
１０２，２０２，３０２，４０２．電極
１０３，２０３，３０３，３０４．絶縁膜
１０４，２０４，３０４，４０４．開口部
１０５，２０５，３０５，４０５．チタン層
１０６，２０６，３０６，４０６．銅層
１０７．フォトレジスト（Ｉ）
１０８，２０８，３０８，４０８．開口部
１０９，２０９，４０９．銅層
１１０．フォトレジスト（ＩＩ）
１１１，２１１．開口部
１１２，２１０，３０９，４１０．ニッケル層
１１３，３１０，４１１．金層
１１４，２１２．絶縁膜
１１６．銅層の残渣
１１７，３１１，４１２．凹み部
２０７，３０７，４０７．フォトレジスト
２１３．バンプ電極
２１４．肩削れ
本発明は、このような状況下になされたもので、電極を有する半導体基板を用いた半導体装置の製造に用いられ、ニッケルをエッチングせずに銅を選択的にエッチングできるエッチング液及びこれを用いた半導体装置の製造方法を提供することを目的とするものである。
本発明者らは、前記目的を達成するために鋭意研究を重ねた結果、過酸化水素と有機酸成分として特定のヒドロキシ酸、すなわちクエン酸又はリンゴ酸とを特定の組成で含有するエッチング液を用いることにより、当該課題を解決できることを見出した。すなわち本発明は、以下の電極を有する半導体基板を用いた半導体装置の製造に用いられ、ニッケルをエッチングせずに銅を選択的にエッチングできるエッチング液及びこれを用いた半導体装置の製造方法を提供するものである。
［１］過酸化水素とクエン酸とを含み、過酸化水素の含有量が０．７５〜１２質量％、クエン酸の含有量が１〜２０質量％、かつ過酸化水素とクエン酸とのモル比が０．３〜５の範囲内である、電極を有する半導体基板を用いた半導体装置の製造に用いられる、銅の選択的エッチング用エッチング液。
［２］過酸化水素とリンゴ酸とを含み、過酸化水素の含有量が０．７５〜１２質量％、リンゴ酸の含有量が１．５〜２５質量％、かつ過酸化水素とリンゴ酸とのモル比が０．２〜６の範囲内である、電極を有する半導体基板を用いた半導体装置の製造に用いられる、銅の選択的エッチング用エッチング液。
［３］過酸化水素の含有量が１．５〜７質量％、クエン酸の含有量が２〜１５質量％、かつ過酸化水素とクエン酸とのモル比が０．３〜５の範囲内である前記１に記載の銅の選択的エッチング用エッチング液。
［４］過酸化水素の含有量が１．５〜４．５質量％、リンゴ酸の含有量が１〜１５質量％、かつ過酸化水素とリンゴ酸とのモル比が０．３〜６の範囲内である前記２に記載の銅の選択的エッチング用エッチング液。
［５］前記１〜４のいずれかに記載の銅の選択的エッチング用エッチング液を用いるエッチング工程を有する半導体装置の製造方法。
［６］半導体装置が、バンプ電極を有するものである前記５に記載の半導体装置の製造方法。
［７］電極を有する半導体基板の該電極上に配線を形成する再配線形成工程を有する前記５又は６に記載の半導体装置の製造方法。
［８］半導体装置が、銅を用いて形成される配線を有するものである前記５〜７のいずれかに記載の半導体装置の製造方法
本発明によれば、電極を有する半導体基板を用いた半導体装置の製造工程で用いられ、ニッケルをエッチングせずに銅を選択的にエッチングできるエッチング液及びこれを用いた半導体装置の製造方法を提供することができる。
［エッチング液］
本発明のエッチング液は、電極を有する半導体基板を用いた半導体装置の製造工程における、エッチング工程で用いられ、過酸化水素と有機酸成分として特定のヒドロキシ酸であるクエン酸又はリンゴ酸とを含み、特定の組成を有する液である。
本発明のエッチング液が有機酸成分としてクエン酸を含む場合、過酸化水素の含有量が０．７５〜１２質量％であり、クエン酸の含有量が１〜２０質量％であり、かつ過酸化水素とクエン酸とのモル比が０．３〜５の範囲内であることを要する。エッチング液中の各成分の含有量が上記範囲であれば、過酸化水素の管理が容易で、過酸化水素の濃度が安定し、かつ適度なエッチング速度と良好なエッチング性能が得られ、ニッケルをエッチングせずに銅を選択的にエッチングすることが可能となる。同様の観点から、過酸化水素の含有量が１〜９質量％、クエン酸の含有量が２〜２０質量％、かつ過酸化水素とクエン酸とのモル比が０．２〜６の範囲内であることが好ましく、過酸化水素の含有量が１．５〜７質量％、クエン酸の含有量が２〜１５質量％、かつ過酸化水素とクエン酸とのモル比が０．３〜５の範囲内であることがより好ましい。
本発明のエッチング液が有機酸成分としてリンゴ酸を含む場合、過酸化水素の含有量が０．７５〜１２質量％、リンゴ酸の含有量が１．５〜２５質量％であり、かつ過酸化水素とリンゴ酸とのモル比が０．２〜６の範囲内であることを要する。エッチング液中の各成分の含有量が上記範囲であれば、過酸化水素の管理が容易で、過酸化水素の濃度が安定し、かつ適度なエッチング速度と良好なエッチング性能が得られ、ニッケルをエッチングせずに銅を選択的にエッチングすることが可能となる。同様の観点から、過酸化水素の含有量が１〜９質量％、リンゴ酸の含有量が２〜２０質量％、かつ過酸化水素とリンゴ酸とのモル比が０．２〜６の範囲内であることが好ましく、過酸化水素の含有量が１．５〜４．５質量％、リンゴ酸の含有量が１〜１５質量％、かつ過酸化水素とリンゴ酸とのモル比が０．３〜６の範囲内であることがより好ましい。
本発明のエッチング液は、過酸化水素及び有機酸成分以外の成分として、好ましくは水を含む。水としては、蒸留、イオン交換処理、フィルター処理、各種吸着処理などによって、金属イオンや有機不純物、パーティクル粒子などが除去されたものが好ましく、特に純水、超純水が好ましい。
本発明のエッチング液は、ニッケルをエッチングせずに銅を選択的にエッチングするという特徴を有する。よって、本発明のエッチング液は、半導体装置のなかでも特にニッケルと銅が用いられ、ニッケルをエッチングせずに銅を選択的にエッチングする必要がある半導体装置の製造工程におけるエッチング工程に好適に用いられる。
［半導体装置の製造方法］
本発明の半導体装置の製造方法は、本発明のエッチング液を用いるエッチング工程を有し、該半導体装置がバンプ電極を有していることが好ましい。また、当該エッチング工程は、ニッケルをエッチングせずに銅を選択的にエッチングしうる本発明のエッチング液の特徴を有効に活用する観点から、ニッケルからなる部材と銅からなる部材とが同時にエッチング液に触れうる状態であり、該銅からなる部材をエッチングすることを特徴とするものであることが好ましい。以下に、本発明の製造方法をより具体的に説明する。
《半導体装置の製造方法Ａ》
本発明の半導体装置の製造方法の第一の態様（以下、製造方法Ａという。）は、シード層形成工程Ａ１、フォトレジスト（Ｉ）形成工程Ａ２、再配線形成工程Ａ３、フォトレジスト（ＩＩ）形成工程Ａ４、バンプ電極形成工程Ａ５、本発明のエッチング液を用いるエッチング工程Ａ６を順に有するものである。本発明の製造方法Ａを、図Ａ（ａ）〜（ｐ）を用いて、詳細に説明する。
（工程Ａ１）
工程Ａ１は、電極が設けられた半導体基板上に、該電極が露出する開口部を有する絶縁膜を設け、さらに該開口部及び該絶縁膜上にシード層を形成する、シード層形成工程である。ここで、電極が設けられた半導体基板とは、図Ａ（ａ）に示されるように、例えばシリコン基板１０１の表面に、周知の製造方法により製造された半導体素子を含む電子回路が形成され、該電子回路が形成された面に、パッドと呼ばれる、例えばアルミニウムなどの導電性材料からなる電極１０２が形成されたものである。導電性材料としては、アルミニウムのほか、チタンや銅を添加したアルミニウム合金や、銅又は銅合金、金なども好ましく挙げることができる。
この電極１０２が設けられた半導体基板１０１上（該電極が形成された面）に、酸化ケイ素などからなる絶縁膜１０３が形成され、該絶縁膜１０３には、電極１０２に対応する開口部１０４が、電極１０２を露出するように形成する。
次いで、図Ａ（ｂ）及び（ｃ）に示されるように、開口部１０４及び絶縁膜１０３上に、通常スパッタによりシード層を形成する。シード層を形成する金属としては、チタン、銅などが好ましく挙げられ、図Ａ（ｂ）及び（ｃ）に示されるように、これらの金属による層、チタン層１０５や銅層１０６といった層を複数設けることができる。また、基板の上にはチタン層１０５を設けることが、電極１０２との密着性や半導体装置の作製管理の観点から好ましい。
（工程Ａ２）
工程Ａ２は、前記シード層の電極上に設けた箇所及びバンプ電極を形成する箇所を含む領域を開口し、該シード層を露出する開口部１０８を有するフォトレジスト（Ｉ）１０７を形成する、フォトレジスト（Ｉ）形成工程である。まず、図Ａ（ｄ）に示されるように、銅層１０６上にフォトレジスト（Ｉ）１０７を形成する。次いで、該フォトレジストを露光、現像することにより、図Ａ（ｅ）に示されるように、シード層の電極１０２上に設けた箇所と後述するバンプ電極を形成する箇所を含む領域までをつなぐ再配線を形成するための開口部１０８を有するフォトレジスト（Ｉ）１０７を形成する。
（工程Ａ３）
工程Ａ３は、前記開口部１０８に配線を設けて再配線する、再配線形成工程である。この再配線形成工程により、電極１０２を有する半導体基板１０１の該電極１０２上に配線を形成する再配線の形成がなされる。配線は、銅やニッケルなどの材料が使用され、図Ａ（ｆ）に示されるように、少なくとも銅により形成される銅層１０９を有することが好ましい。また、配線は通常銅やニッケルを電解めっき処理することにより設けられる。
（工程Ａ４）
工程Ａ４は、図Ａ（ｇ）及び（ｈ）で示されるように、工程Ａ３で形成したフォトレジスト（Ｉ）１０７を除去し、シード層及び配線を被覆するようにフォトレジスト（ＩＩ）１１０を形成し、さらに露光、現像することによりフォトレジスト（ＩＩ）１１０にバンプ電極を形成するための開口部１１１を形成する、フォトレジスト（ＩＩ）形成工程である。このフォトレジスト（ＩＩ）１１０は、常法により設ければよい。
（工程Ａ５）
工程Ａ５は、図Ａ（ｉ）及び（ｊ）に示されるように、前記フォトレジスト（ＩＩ）１１０のバンプ電極を形成する箇所に、再配線の銅層１０９が露出するように開口部１１１を設け、該開口部１１１にニッケルからなるニッケル層１１２を少なくとも一層有するバンプ電極を形成する、バンプ電極形成工程である。
バンプ電極は、錫、鉛やこれらの合金（錫−鉛合金）のほか、金、パラジウム、ニッケル、銅などを用いて、電解めっきにより形成することができ、一層または複数層により形成することができる。例えば、図Ａ（ｊ）のように、ニッケル層１１２を設けた後に、金層１１３を設けてバンプ電極を形成することができる。本発明の製造方法においては、バンプ電極を形成する少なくとも一層がニッケルからなるニッケル層１１２であると、本発明のエッチング液が有するニッケルをエッチングせずに銅を選択的にエッチングできるという性能を有効に活用することができる。
（工程Ａ６）
工程Ａ６は、図Ａ（ｋ）のように前記フォトレジスト（ＩＩ）１１０を除去してから、さらに図Ａ（ｌ）及び（ｍ）に示されるように、チタン層１０５や銅層１０６などのシード層のうち、銅層１０９のような配線で覆われていない露出部分をエッチングする、エッチング工程である。該エッチング工程においては、本発明のエッチング液が用いられることを要する。本発明のエッチング液を用いることで、エッチング液中の過酸化水素の管理が容易であり、かつ適度なエッチング速度と良好なエッチング性能が得られ、ニッケルをエッチングせずに銅を選択的にエッチングすることが可能となる。
エッチング対象物にエッチング液を接触させる方法には特に制限はなく、例えばエッチング液を滴下やスプレーなどの形式により対象物に接触させる方法や、対象物をエッチング液に浸漬させる方法などを採用することができる。本発明においては、エッチング液を対象物にスプレーして接触させる方法が好ましく採用される。
エッチング液の使用温度としては、５０℃以下の温度が好ましく、より好ましくは２０〜５０℃、さらに好ましくは２０〜４０℃、特に好ましくは２５〜３５℃である。エッチング液の温度が５０℃以上になれば、エッチング速度は上昇するが、液の安定性が悪くなり、エッチング条件を一定に保つのが困難になる。エッチング液の温度を５０℃以下にすることで、エッチング液の組成変化を小さく抑え、安定性したエッチング速度を得ることができる。また、２０℃以上であれば、エッチング速度が遅くなりすぎず、生産効率が著しく低下することがない。
図Ａ（ｌ）で示されるように、工程Ａ６のエッチング工程で銅層１０６をエッチングする際、ニッケル層１１２の側面がエッチング液に晒されることになる。このような場合に、本発明のエッチング液を用いると、図Ａ（ｐ）に示されるようなニッケル層１１２がエッチングされて凹み部１１７が形成するということがなく、銅層１０６だけを選択的にエッチングすることが可能となる。また、本発明のエッチング液は良好なエッチング性能を有することから、図Ａ（ｏ）に示されるような、銅層の残渣１１６が生じることもない。
本発明の製造方法Ａにおいて、図Ａ（ｎ）に示されるように、さらにバンプ電極が形成された領域以外の部分に絶縁膜１１４を形成することができる。該絶縁膜１１４の形成は、エポキシ樹脂やポリイミド樹脂などの絶縁性有機材料などが好ましく用いられる。
《半導体装置の製造方法Ｂ》
本発明の半導体装置の製造方法の第二の態様（以下、製造方法Ｂという。）は、シード層成工程Ｂ１、フォトレジスト形成工程Ｂ２、再配線形成工程Ｂ３、本発明のエッチング液を用いるエッチング工程Ｂ４、絶縁膜形成工程Ｂ５、及びバンプ電極形成工程Ｂ６を順に有するものである。本発明の製造方法Ｂを、図Ｂ（ａ）〜（ｍ）を用いて、詳細に説明する。
（工程Ｂ１）
工程Ｂ１は、電極２０２が設けられた半導体基板２０１上に、該電極２０２が露出する開口部２０４を有する絶縁膜２０３を設け、さらに該開口部２０４及び該絶縁膜２０３上にシード層を形成する、シード層形成工程であり、図Ｂ（ａ）〜（ｃ）に示されるように、前記工程Ａ１と同じである。
（工程Ｂ２）
工程Ｂ２は、工程Ｂ１で設けられたチタン層２０５及び銅層２０６からなるシード層の電極２０２上に設けた箇所及びバンプ電極を形成する箇所を含む領域を開口し、該シード層を露出する開口部２０８を有するフォトレジスト２０７を形成する、フォトレジスト形成工程である。工程Ｂ２は、図Ｂ（ｄ）及び（ｅ）に示されるように、前記工程Ａ２と同じである。
（工程Ｂ３）
工程Ｂ３は、前記開口部２０８に配線を設けて再配線する、再配線形成工程である。配線は、銅やニッケルなどの材料が使用される。例えば、図Ｂ（ｆ）及び（ｇ）に示されるように、銅層２０９とニッケル層２１０とを順に積層して再配線を形成することができる。また、配線は通常銅やニッケルを電解めっき処理することにより設けられる。
（工程Ｂ４）
工程Ｂ４は、図Ｂ（ｈ）のように前記フォトレジスト２０７を除去してから、さらに図Ｂ（ｉ）及び（ｊ）に示されるように、チタン層２０５や銅層２０６などのシード層のうち、銅層２０９及びニッケル層２１０のような配線で覆われていない露出部分をエッチングする、エッチング工程である。該エッチング工程においては、本発明のエッチング液が用いられることを要する。本発明のエッチング液を用いることで、エッチング液中の過酸化水素の管理が容易であり、かつ適度なエッチング速度と良好なエッチング性能が得られ、ニッケルをエッチングせずに銅を選択的にエッチングすることが可能となる。工程Ｂ４におけるエッチングの諸条件は、工程Ａ６と同じである。
図Ｂ（ｉ）で示されるように、工程Ｂ４のエッチング工程で銅層２０６をエッチングする際、ニッケル層２１０がエッチング液に晒されることになる。このような場合に、本発明のエッチング液を用いると、図Ａ（ｍ）に示されるようなニッケル層２１０がエッチングされて肩削れ２１４が形成するということがなく、銅層２０６だけを選択的にエッチングすることが可能となる。また、本発明のエッチング液は良好なエッチング性能を有することから、銅層の残渣が生じることもない。
（工程Ｂ５）
工程Ｂ５は、図Ｂ（ｋ）に示されるように、バンプ電極を設ける領域に開口部２１１を有する絶縁膜２１２を形成する絶縁膜形成工程である。
絶縁膜２１２の形成には、エポキシやポリイミドなどの有機絶縁材料が好ましく用いられる。絶縁膜２１２は、該有機絶縁材料をスピンコートなどにより塗工し、再配線部分（図Ｂの場合はニッケル層２１０）を露出する開口部２１１を設けて形成される。絶縁膜２１２に用いられる有機絶縁材料により、その形成方法は異なるが、例えば有機絶縁材料を塗工した後、フォトレジストを塗布し、該フォトレジストの露光、現像の後、絶縁膜２１２をエッチングすることにより開口部２１１を設けたり、あるいは該有機絶縁材料が感光性の材料である場合、該有機絶縁材料を塗工した後、直接露光し、現像することにより、開口部２１１を有する絶縁膜２１２を形成することもできる。
（工程Ｂ６）
工程Ｂ６は、開口部２１１にバンプ電極２１３を形成する、バンプ電極形成工程である。バンプ電極２１３は、はんだボールを実装して設けることができる。
《半導体装置の製造方法Ｃ》
本発明の半導体装置の製造方法の第三の態様（以下、製造方法Ｃという。）は、シード層成工程Ｃ１、フォトレジスト形成工程Ｃ２、バンプ電極形成工程Ｃ３、及び本発明のエッチング液を用いるエッチング工程Ｃ４を順に有するものである。本発明の製造方法Ｃを、図Ｃ（ａ）〜（ｋ）を用いて、詳細に説明する。
（工程Ｃ１）
工程Ｃ１は、電極３０２が設けられた半導体基板３０１上に、該電極３０２が露出する開口部３０４を有する絶縁膜３０３を設け、さらに該開口部３０４及び該絶縁膜３０３上にシード層を形成する、シード層形成工程であり、図Ｃ（ａ）〜（ｃ）に示されるように、前記工程Ａ１あるいはＢ１と同じである。
（工程Ｃ２）
工程Ｃ２は、工程Ｃ１で設けられたチタン層３０５及び銅層３０６からなるシード層の電極３０２上に設けた箇所を含む領域を開口し、該シード層を露出する開口部３０８を有するフォトレジスト３０７を形成する、フォトレジスト形成工程である。工程Ｃ２は、図Ｃ（ｄ）及び（ｅ）に示されるように、前記工程Ａ２あるいはＢ２と同じである。
（工程Ｃ３）
工程Ｃ３は、開口部３０８にニッケルからなるニッケル層３０９を少なくとも一層有するバンプ電極を形成する、バンプ電極形成工程である。工程Ｃ３は、開口部１１１の形成を除いて工程Ａ５と同じであり、図Ｃ（ｆ）及び（ｇ）に示されるように、ニッケル層３０９を設けた後に、金層３１０を設けてバンプ電極を形成することができる。
（工程Ｃ４）
工程Ｃ４は、図Ｃ（ｈ）のように前記フォトレジスト３０７を除去してから、さらに図Ｃ（ｉ）及び（ｊ）に示されるように、チタン層３０５や銅層３０６などのシード層のうち、ニッケル層３０９や金層３１０のようなバンプ電極で覆われていない露出部分をエッチングする、エッチング工程である。該エッチング工程においては、本発明のエッチング液が用いられることを要する。本発明のエッチング液を用いることで、エッチング液中の過酸化水素の管理が容易であり、かつ適度なエッチング速度と良好なエッチング性能が得られ、ニッケルをエッチングせずに銅を選択的にエッチングすることが可能となる。工程Ｃ４におけるエッチングの諸条件は、工程Ａ６と同じである。
図Ｃ（ｉ）で示されるように、工程Ｃ４のエッチング工程で銅層３０６をエッチングする際、ニッケル層３０９がエッチング液に晒されることになる。このような場合に、本発明のエッチング液を用いると、図Ｃ（ｋ）に示されるようなニッケル層３０９がエッチングされて凹み部３１１が形成するということがなく、銅層３０６だけを選択的にエッチングすることが可能となる。また、本発明のエッチング液は良好なエッチング性能を有することから、銅層の残渣が生じることもない。
《半導体装置の製造方法Ｄ》
本発明の半導体装置の製造方法の第四の態様（以下、製造方法Ｄという。）は、シード層成工程Ｄ１、フォトレジスト形成工程Ｄ２、バンプ電極形成工程Ｄ３、及び本発明のエッチング液を用いるエッチング工程Ｄ４を順に有するものである。本発明の製造方法Ｄの書く工程は、図Ｄ（ａ）〜（ｌ）で示される。
図Ｄ（ａ）〜（ｌ）に示されるように、製造方法Ｄは、バンプ電極形成工程Ｄ３において、銅層４０９、ニッケル層４１０及び金層４１１の三層からなるバンプ電極とした以外は、製造方法Ｃと同じである。
図Ｄ（ｊ）で示されるように、工程Ｄ４のエッチング工程で銅層４０６をエッチングする際、ニッケル層４１０がエッチング液に晒されることになる。このような場合に、本発明のエッチング液を用いると、図Ｄ（ｌ）に示されるようなニッケル層４１０がエッチングされて凹み部４１２が形成するということがなく、銅層４０６だけを選択的にエッチングすることが可能となる。また、本発明のエッチング液は良好なエッチング性能を有することから、銅層の残渣が生じることもない。
本発明の製造方法のうち、製造方法Ａ及びＢにより、電極を有する半導体基板の該電極上に配線を形成する再配線がなされた、バンプ電極を有する半導体装置が得られる。これらの製造方法によれば、電極がピッチ１５０μｍ以下、１００μｍ以下、さらには５０μｍ以下という狭いピッチの半導体基板を用いることが可能である。また、バンプ電極のピッチが５００μｍ以下、２５０μｍ以下、さらには２００μｍ以下という狭いピッチの半導体装置を得ることができる。よって、本発明の製造方法により得られた半導体装置は、近年の小型化や、高集積化及び多機能化にも十分対応しうるものである。
次に、本発明を実施例により、さらに詳しく説明するが、本発明は、これらの例によってなんら限定されるものではない。
《評価方法》
評価項目１．銅層（配線）のエッチングレートの算出
スパッタにより銅を成膜（銅膜の厚さ：５０００Å）したシリコン基板を、各実施例及び比較例のエッチング液に、３０℃で２分間浸漬し、浸漬前後の膜厚変化を蛍光Ｘ線分析装置（「ＳＥＡ２１１０Ｌ）」，エスエスアイナノテクノロジー社製）を用いて測定し、エッチングレート（μｍ／分）を算出した。
評価項目２．ニッケルのエッチングレートの算出
鋼材に電解めっきによりニッケルを成膜（ニッケル膜の厚さ：５μｍ）した基板を、各実施例及び比較例のエッチング液に、３０℃で１時間浸漬し、浸漬前後の重量を測定し、エッチングレート（Å／分）を算出した。
評価項目３．エッチング液（過酸化水素）の安定性の評価
各実施例及び比較例のエッチング液を、５０℃の条件下で１週間放置した際の、各エッチング液中の過酸化水素の分解率を求め、以下の基準で評価した。分解率が１０％未満であれば安定性は優れており、１０％以上２０％未満であれば経済性の点で十分ではなく、安全面での液管理に注意を要するものの実用上問題ない程度であり、２０％以上のときは使用できない程度と判断した。
○ ：分解率が１０％未満
△ ：分解率が１０％以上２０％未満
× ：分解率が２０％以上
評価項目４．半導体基板を用いたエッチングの評価
各実施例及び比較例のエッチング液を用い、製造方法Ａ〜Ｄの手順で半導体装置を製造した。このとき、エッチング温度は３０℃であり、エッチング時間は、当該半導体装置におけるシード層としてスパッタによる設けた銅の膜（膜厚：３０００Å）を、上記評価項目１で得たエッチングレートで除して算出した時間の２倍とした。
得られた半導体装置について、電解めっきにより設けたニッケル層の凹み部（製造方法Ａ、Ｃ及びＤの場合）、又は肩削れ（製造方法Ｂの場合）の状態、及びシード層として設けた銅層のエッチング後の残存状態を、各々下記の基準で評価した。
（ニッケル層の凹み部または肩削れの状態について）
○ ：ニッケル層の凹み部又は肩削れは全く確認されなかった
△ ：ニッケル層の凹み部又は肩削れは若干あるものの、実用上問題ない
× ：ニッケル層の凹み部又は肩削れが著しく、使用できない
（銅層の残存状態）
○ ：エッチング後、銅層の残存は全く確認されなかった
△ ：エッチング後、銅層の残存がわずかに確認され、実用上支障が生じた
× ：エッチング後、銅層の残存が著しく、使用できない
《処理液の調製》
表１及び２に示される配合組成（質量％）に従い、各実施例及び比較例で用いるエッチング液を調整した。
実施例Ａ１〜Ａ５１及び比較例Ａ１〜Ａ４９（製造方法Ａによる半導体装置の製造）
製造方法Ａ（図Ａ（ａ）〜（ｎ））の手順に従い、電極及びバンプ電極を有する半導体装置を作製した。ここで、図Ａ（ｋ）〜（ｍ）に示されるエッチング工程において、各実施例及び比較例のエッチング液を用いて、フォトレジスト１１０、銅層１０６及びチタン層１０５のエッチングを順に行った。
また、チタン層１０５及び銅層１０６はいずれもスパッタにて設け、その層厚はいずれも３０００Åであり、再配線の銅層１０９及びバンプ電極を形成するニッケル層１１２及び金層１１３は、いずれも電解めっきにより設け、その層厚は各々３μｍ、２μｍ及び５μｍである。各実施例及び比較例で得られた半導体装置について、上記評価項目４に従い評価した結果を表１及び表２に示す。また、各実施例及び比較例で用いたエッチング液について、上記評価項目１〜３に従い評価した結果を表１及び表２に示す。
実施例Ｂ１〜Ｂ５１及び比較例Ｂ１〜Ｂ４９
製造方法Ｂ（図Ｂ（ａ）〜（ｌ））の手順に従い、電極及びバンプ電極を有する半導体装置を作製した。チタン層２０５及び銅層１０６はいずれもスパッタにて設け、その層厚はその層厚はいずれも３０００Åであり、再配線工程において設けた銅層２０９及びニッケル層２１０は、いずれも電解めっきにより設け、その層厚は各々３μｍ及び２μｍである。
図Ｂ（ｈ）〜（ｊ）に示されるエッチング工程において、エッチング液を用いて、フォトレジスト２０７、銅層２０６及びチタン層２０５のエッチングを順に行った。ここで、実施例Ｂ１〜Ｂ５１及び比較例Ｂ１〜Ｂ４９で使用したエッチング液は、各々実施例Ａ１〜Ａ５１及び比較例Ａ１〜Ａ４９で用いたエッチング液と同じであり、評価項目１〜３の評価も同じである。
各実施例及び比較例で得られた半導体装置について、上記評価項目４に従い評価したところ、実施例Ｂ１〜Ｂ５１及び比較例Ｂ１〜Ｂ４９は、各々同じエッチング液を使用している実施例Ａ１〜Ａ５１及び比較例Ａ１〜Ａ４９と同じとなった。これらの結果を表１及び表２に示す。
実施例Ｃ１〜Ｃ５１及び比較例Ｃ１〜Ｃ４９
製造方法Ｃ（図Ｃ（ａ）〜（ｊ））の手順に従い、電極及びバンプ電極を有する半導体装置を作製した。チタン層３０５及び銅層３０６はいずれもスパッタにて設け、その層厚はその層厚はいずれも３０００Åであり、バンプ電極として設けたニッケル層３０９、金層３１０は、いずれも電解めっきにより設け、その層厚は各々３μｍ及び１０μｍである。
図Ｃ（ｈ）〜（ｊ）に示されるエッチング工程において、エッチング液を用いて、フォトレジスト３０７、銅層３０６及びチタン層３０５のエッチングを順に行った。ここで、実施例Ｃ１〜Ｃ５１及び比較例Ｃ１〜Ｃ４９で使用したエッチング液は、各々実施例Ａ１〜Ａ５１及び比較例Ａ１〜Ａ４９で用いたエッチング液と同じであり、評価項目１〜３の評価も同じである。
各実施例及び比較例で得られた半導体装置について、上記評価項目４に従い評価したところ、実施例Ｃ１〜Ｃ５１及び比較例Ｃ１〜Ｃ４９は、各々同じエッチング液を使用している実施例Ａ１〜Ａ５１及び比較例Ａ１〜Ａ４９と同じとなった。これらの結果を表１及び表２に示す。
実施例Ｄ１〜Ｄ５１及び比較例Ｄ１〜Ｄ４９
製造方法Ｄ（図Ｄ（ａ）〜（ｋ））の手順に従い、電極及びバンプ電極を有する半導体装置を作製した。チタン層４０５及び銅層４０６はいずれもスパッタにて設け、その層厚はその層厚はいずれも３０００Åであり、バンプ電極として設けた銅層４０９、ニッケル層４１０、金層４１１は、いずれも電解めっきにより設け、その層厚は各々１０μｍ、３μｍ及び５μｍである。
図Ｄ（ｉ）〜（ｋ）に示されるエッチング工程において、エッチング液を用いて、フォトレジスト４０７、銅層４０６及びチタン層４０５のエッチングを順に行った。ここで、実施例Ｄ１〜Ｄ５１及び比較例Ｄ１〜Ｄ４９で使用したエッチング液は、各々実施例Ａ１〜Ａ５１及び比較例Ａ１〜Ａ４９で用いたエッチング液と同じであり、評価項目１〜３の評価も同じである。
各実施例及び比較例で得られた半導体装置について、上記評価項目４に従い評価したところ、実施例Ｄ１〜Ｄ５１及び比較例Ｄ１〜Ｄ４９は、各々同じエッチング液を使用している実施例Ａ１〜Ａ５１及び比較例Ａ１〜Ａ４９と同じとなった。これらの結果を表１及び表２に示す。
本発明のエッチング液は、電極を有する半導体基板を用いた半導体装置の製造工程で用いられるものである。

Claims (8)

  1. 過酸化水素とクエン酸とを含み、過酸化水素の含有量が０．７５〜１２質量％、クエン酸の含有量が１〜２０質量％、かつ過酸化水素とクエン酸とのモル比が０．３〜５の範囲内である、電極を有する半導体基板を用いた半導体装置の製造に用いられる、銅の選択的エッチング用エッチング液。
  2. 過酸化水素とリンゴ酸とを含み、過酸化水素の含有量が０．７５〜１２質量％、リンゴ酸の含有量が１．５〜２５質量％、かつ過酸化水素とリンゴ酸とのモル比が０．２〜６の範囲内である、電極を有する半導体基板を用いた半導体装置の製造に用いられる、銅の選択的エッチング用エッチング液。
  3. 過酸化水素の含有量が１．５〜７質量％、クエン酸の含有量が２〜１５質量％、かつ過酸化水素とクエン酸とのモル比が０．３〜５の範囲内である請求項１に記載の銅の選択的エッチング用エッチング液。
  4. 過酸化水素の含有量が１．５〜４．５質量％、リンゴ酸の含有量が１〜１５質量％、かつ過酸化水素とリンゴ酸とのモル比が０．３〜６の範囲内である請求項２に記載の銅の選択的エッチング用エッチング液。
  5. 請求項１〜４のいずれかに記載の銅の選択的エッチング用エッチング液を用いるエッチング工程を有する半導体装置の製造方法。
  6. 半導体装置がバンプ電極を有するものである請求項５に記載の半導体装置の製造方法。
  7. 電極を有する半導体基板の該電極上に配線を形成する再配線形成工程を有する請求項５又は６に記載の半導体装置の製造方法。
  8. 半導体装置が銅を用いて形成される配線を有する請求項５〜７のいずれかに記載の半導体装置の製造方法。
JP2011546137A 2009-12-15 2010-12-14 エッチング液及びこれを用いた半導体装置の製造方法 Active JP5794147B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2011546137A JP5794147B2 (ja) 2009-12-15 2010-12-14 エッチング液及びこれを用いた半導体装置の製造方法

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
JP2009284173 2009-12-15
JP2009284173 2009-12-15
JP2011546137A JP5794147B2 (ja) 2009-12-15 2010-12-14 エッチング液及びこれを用いた半導体装置の製造方法
PCT/JP2010/072506 WO2011074589A1 (ja) 2009-12-15 2010-12-14 エッチング液及びこれを用いた半導体装置の製造方法

Publications (2)

Publication Number Publication Date
JPWO2011074589A1 true JPWO2011074589A1 (ja) 2013-04-25
JP5794147B2 JP5794147B2 (ja) 2015-10-14

Family

ID=44167341

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2011546137A Active JP5794147B2 (ja) 2009-12-15 2010-12-14 エッチング液及びこれを用いた半導体装置の製造方法

Country Status (6)

Country Link
US (1) US8900478B2 (ja)
EP (1) EP2515326B1 (ja)
JP (1) JP5794147B2 (ja)
CN (1) CN102687251B (ja)
TW (1) TWI515337B (ja)
WO (1) WO2011074589A1 (ja)

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP2862959A1 (en) 2013-10-21 2015-04-22 ATOTECH Deutschland GmbH Method of selectively treating copper in the presence of further metal
JP6251043B2 (ja) 2014-01-08 2017-12-20 株式会社荏原製作所 エッチング液、エッチング方法、およびはんだバンプの製造方法
FR3018151A1 (fr) * 2014-07-04 2015-09-04 Commissariat Energie Atomique Procede de realisation d'un niveau d'interconnexion electrique
EP3238267A4 (en) * 2014-12-23 2018-09-05 Intel Corporation Thin channel region on wide subfin
US10332753B2 (en) * 2017-01-13 2019-06-25 International Business Machines Corporation Wet etching of samarium selenium for piezoelectric processing
DE102017110076A1 (de) * 2017-05-10 2018-11-15 Osram Opto Semiconductors Gmbh Verfahren zur Herstellung eines strahlungsemittierenden Halbleiterbauelements und strahlungsemittierendes Halbleiterbauelement
EP3885468A4 (en) 2018-11-20 2022-01-05 Mitsubishi Gas Chemical Company, Inc. ENGRAVING AGENT FOR SELECTIVE ENGRAVING OF COPPER AND COPPER ALLOY, AND PROCESS FOR MANUFACTURING A SEMICONDUCTOR SUBSTRATE USING THESE ENGRAVING AGENT
US11121101B2 (en) * 2020-01-30 2021-09-14 International Business Machines Corporation Flip chip packaging rework

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3654485B2 (ja) 1997-12-26 2005-06-02 富士通株式会社 半導体装置の製造方法
JP3524441B2 (ja) * 1999-08-10 2004-05-10 新光電気工業株式会社 配線形成方法
US6511901B1 (en) * 1999-11-05 2003-01-28 Atmel Corporation Metal redistribution layer having solderable pads and wire bondable pads
US20020048953A1 (en) 2000-06-16 2002-04-25 Radha Nayak Chemical mixture for copper removal in electroplating systems
TW449813B (en) * 2000-10-13 2001-08-11 Advanced Semiconductor Eng Semiconductor device with bump electrode
US8372757B2 (en) * 2003-10-20 2013-02-12 Novellus Systems, Inc. Wet etching methods for copper removal and planarization in semiconductor processing
US7465408B1 (en) * 2003-12-03 2008-12-16 Advanced Micro Devices, Inc. Solutions for controlled, selective etching of copper
JP2005175128A (ja) 2003-12-10 2005-06-30 Fujitsu Ltd 半導体装置及びその製造方法
JP2006120664A (ja) * 2004-10-19 2006-05-11 Nec Electronics Corp 半導体装置の製造方法
JP4393343B2 (ja) * 2004-10-22 2010-01-06 株式会社東芝 半導体装置の製造方法
DE102005038414A1 (de) 2005-08-12 2007-02-15 Basf Aktiengesellschaft Stabilisierte Ätzlösungen zum Ätzen von Cu- und Cu/Ni-Schicht
US7541251B2 (en) * 2006-02-10 2009-06-02 California Micro Devices Wire bond and redistribution layer process
JP2009091656A (ja) * 2007-09-19 2009-04-30 Nagase Chemtex Corp エッチング組成物

Also Published As

Publication number Publication date
WO2011074589A1 (ja) 2011-06-23
TW201127995A (en) 2011-08-16
EP2515326A1 (en) 2012-10-24
US8900478B2 (en) 2014-12-02
US20120261608A1 (en) 2012-10-18
EP2515326B1 (en) 2018-09-26
CN102687251A (zh) 2012-09-19
CN102687251B (zh) 2016-02-17
TWI515337B (zh) 2016-01-01
EP2515326A4 (en) 2013-07-24
JP5794147B2 (ja) 2015-10-14

Similar Documents

Publication Publication Date Title
JP5794147B2 (ja) エッチング液及びこれを用いた半導体装置の製造方法
JP5794148B2 (ja) エッチング液及びこれを用いた半導体装置の製造方法
US6750133B2 (en) Selective ball-limiting metallurgy etching processes for fabrication of electroplated tin bumps
KR100714818B1 (ko) 반도체 장치 및 그 제조 방법
US9391036B2 (en) Semiconductor device and manufacturing method thereof
US20090149016A1 (en) Semiconductor device and method of fabricating the same
US20140131864A1 (en) Connector Design for Packaging Integrated Circuits
TWI625835B (zh) 半導體裝置及其製作方法
JP2013531895A (ja) はんだ合金堆積物を基板上に形成する方法
Hutt et al. Electroless nickel bumping of aluminum bondpads. I. Surface pretreatment and activation
TW201933957A (zh) 超薄銅箔及帶載體超薄銅箔、以及印刷配線板的製造方法
KR102258660B1 (ko) 구리를 함유하는 금속의 식각에 사용되는 액체 조성물 및 이를 이용한 반도체 장치의 제조 방법
TW201203407A (en) Method for manufacturing cof substrate
CN105374701A (zh) 电镀工艺中的活化处理
JP4758613B2 (ja) フォトレジスト除去液及びこれを利用した半導体素子のバンプ形成方法
JP3368271B2 (ja) 選択的電気化学エッチング方法およびそれに用いるエッチング液
US10658272B2 (en) Method for manufacturing semiconductor device
CN100421216C (zh) 蚀刻液及应用该蚀刻液选择性去除阻障层的导电凸块制造方法
JPS6112047A (ja) 半導体装置の製造方法
TW201916768A (zh) 製造導線之方法
JP3335883B2 (ja) バンプ電極の製造方法
JP2011023492A (ja) 半導体装置の製造方法
JP2008270411A (ja) 両面配線テープキャリアの製造方法及び該方法により製造されたテープキャリア

Legal Events

Date Code Title Description
A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20150106

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20150122

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20150714

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20150727

R151 Written notification of patent or utility model registration

Ref document number: 5794147

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R151