JP3335883B2 - バンプ電極の製造方法 - Google Patents

バンプ電極の製造方法

Info

Publication number
JP3335883B2
JP3335883B2 JP20300797A JP20300797A JP3335883B2 JP 3335883 B2 JP3335883 B2 JP 3335883B2 JP 20300797 A JP20300797 A JP 20300797A JP 20300797 A JP20300797 A JP 20300797A JP 3335883 B2 JP3335883 B2 JP 3335883B2
Authority
JP
Japan
Prior art keywords
bump electrode
barrier metal
etching
nickel
layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP20300797A
Other languages
English (en)
Other versions
JPH1154514A (ja
Inventor
幸男 木崎
浩 山田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP20300797A priority Critical patent/JP3335883B2/ja
Publication of JPH1154514A publication Critical patent/JPH1154514A/ja
Application granted granted Critical
Publication of JP3335883B2 publication Critical patent/JP3335883B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/15Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161Disposition
    • H01L2224/16151Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation

Landscapes

  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】本発明は、主に回路配線基板
上にフリップチップ実装する半導体チップのボンディン
グパッド上に形成されるバンプ電極の製造方法に関す
る。
【0002】
【従来技術】近年、電子機器の小型化・高速化・高機能
化が進み、半導体チップの実装方法にも高速/高密度実
装の開発が要求されている。この要求に応える方法とし
て、半導体チップ上にバンプ電極を形成するフリップチ
ップ実装が挙げられる。
【0003】フリップチップ実装方式で用いられるバン
プ電極は、半導体チップのボンディングパッドに直接形
成すると、異種金属間の拡散進行に伴い不安定な合金層
を形成し接続信頼性に問題を生じる場合がある。そこ
で、バンプとボンディングパッドの間に、拡散防止層と
してバリアメタル層を形成するのが一般的である。バリ
アメタル層は、通常複数の層からなり、拡散防止層とし
て用いられる他、バンプ電極用金属との濡れ性や密着性
を良好にする下地層としても利用される。
【0004】バリアメタル層は、ボンディングパッドが
形成された半導体素子基板上に積層される。積層された
バリアメタル層をカソードメタルとし、フォトレジスト
をマスクとして、バリアメタル層の上に所定のパターン
のバンプ電極が形成される。
【0005】このようにバリアメタル層は、バンプ電極
形成時に、めっき電極としても作用するため、バンプ高
さ均一性に影響を与える。半導体ウエハ全面にカソード
メタルとしてバリアメタルを形成した場合には、めっき
膜厚分布のばらつきが小さくバンプ電極を均一に制御す
ることが可能となる。これは、カソードメタルを部分的
に形成するよりも、ウエハ全面に形成した方がカソード
抵抗を小さくすることができることよる。
【0006】余分なバリアメタル層は、バンプ電極形成
後、得られたバンプ電極をマスクとし、エッチング液を
用いてエッチングを行なうことにより除去される。しか
しながら、従来用いられているエッチング液は、バリア
メタル層中にニッケルを用い、バンプ電極材料として例
えば鉛スズ合金等のはんだを用いた場合、はんだを構成
する錫と、バリアメタルを構成するニッケルとのエッチ
ング選択性が低いため、バンプ電極をマスクとしてバリ
アメタル層をエッチングした場合、はんだに対するエッ
チングダメージが大きく、バリアメタルのみを選択的に
エッチングすることは困難であった。バンプのエッチン
グダメージが大きい場合には、はんだが虫食い的に腐食
され、エッチングによるバンプ電極の寸法ばらつきが大
きくなり、さらには、はんだを構成する金属の組成が変
動するという問題が生じていた。
【0007】この問題を解決するために、例えば特開昭
63−227040号公報に開示されているように、マ
スクとなるバンプ電極に、予めレジスト等を被覆形成し
てエッチング液から保護するという方法が用いられてい
るが、工程数やレジスト等の部材数が増加し、コスト高
を招くものであった。
【0008】
【発明が解決しようとする課題】本発明は、上記事情に
鑑みてなされたもので、バンプ電極をマスクとしてバリ
アメタル層をエッチングする際に、バンプ電極を腐食せ
ずにバリアメタルのみをエッチングする技術を提供する
ことを目的とする。
【0009】
【0010】
【課題を解決するための手段】本発明は、ボンディング
パッドを有する基板上に、バリアメタル層を形成する工
程、該バリアメタル層上に、フォトレジストをマスクと
してバンプ電極層を形成する工程、及び塩酸、硝酸、及
び酢酸を含み、その混合体積比が、酢酸>硝酸>塩酸で
表される関係を満足するエッチング液を用いて、前記バ
リアメタル層を選択的にエッチングする工程を含むバン
プ電極の製造方法を提供する。
【0011】
【発明の実施の形態】本発明のバンプ電極の製造方法
は、ボンディングパッドを有する基板上に、バリアメタ
ル層を形成する工程、該バリアメタル層上に、フォトレ
ジストをマスクとしてバンプ電極層を形成する工程、及
び前記バリアメタル層及びバンプ電極層に化学エッチン
グ液を適用し、前記バンプ電極層を不動態化することに
より、前記バリアメタル層を選択的にエッチングする工
程を含む。
【0012】ここで、不動態化とは、金属がイオン化す
ることを防止することをいう。使用される化学エッチン
グ液は、塩酸、硝酸、及び酢酸を含み、その混合体積比
が、酢酸>硝酸>塩酸で表される関係を満足することが
好ましい。
【0013】また、バンプ電極層は鉛スズ合金から実質
的になり、前記バリアメタル層はニッケルを主成分とす
ることが好ましい。本発明の方法を用いると、バンプ電
極層を不動態化することによりバリアメタル層を選択的
にエッチングすることができるので、従来のように、バ
リアメタルのエッチングの際にはんだバンプにダメージ
が生じることがなくなる。これにより、バンプ電極の寸
法ばらつきを防止し、バンプ高さ均一性を向上させるこ
とができる。また、バンプ電極に求められる微細ピッチ
化と素子を含めたエリアバンプ化を可能にすることがで
きる。このように、本発明によれば、近年の多I/O端
子の要求を満足するフリップチップ実装を行なうことが
できる。
【0014】
【実施例】以下、図面を参照し、本発明を具体的に説明
する。図1は、本発明に係るバンプ電極の基本的構造を
示す断面構成図である。図1に示すように、このバンプ
電極12は、半導体チップ11に設けられたボンディン
グパッド17上に、バリアメタル層13、14、15を
介して形成される。バリアメタル層13、14、15と
しては、例えばCu,Ni,Au,W,Ag,Al,C
r,及びTi等から選択される少なくとも1種の金属を
含む層を用いることができる。また、バンプ電極材料と
しては、Pb、Sn、In、Sb、Bi、Ga、及びG
eから選択される少なくとも1種の金属、好ましくはそ
れら2種以上の合金を用いることができる。
【0015】本発明の製造方法を用いて得られた半導体
装置の概略断面図を、図2に示す。図2に示すように、
この装置は、半導体チップ11、半導体チップ1上に設
けられたボンディングパッド17、ボンディングパッド
17上に本発明の方法により設けられたバリアメタル層
25、及びバリアメタル層25上に本発明の方法により
設けられたバンプ電極12とからなる構造体と、その表
面に接続電極23と接続電極23以外の領域を覆う絶縁
膜22が設けられた回路配線基板21とを接合した構成
を有する。接合部では、バンプ電極12が、接続電極2
3に接合されている。図2に示す半導体装置では、バリ
アメタル層25は、例えばNi(ニッケル)からなり、
バンプ電極24の材料は例えばSnPb(錫鉛)を含有
するはんだ合金からなる。
【0016】次に、本発明のバンプ電極の製造方法の一
例について図3ないし図10を用いて説明する。図3に
示すように、先ず、半導体チップ11上にボンディング
パッド17が形成され、ボンディングパッド17の一部
分を除いて例えばPSG(リン・シリカ・ガラス)また
はSiN(窒化シリコン)等から構成されるパッシベー
ション膜16が形成されている例えばシリコン製のウエ
ハ81を用意し、このシリコンウエハ81上に、バリア
メタル層25の1つとして例えばチタン(Ti)膜13
をシリコンウエハ81全面に蒸着する。(Ti=0.1
μm)このTi膜13は、バンプ電極を電気メッキで形
成する場合のカソードメタルとして用いられる。更に、
このTi膜13は、バンプ電極を電気メッキで形成後、
不要部分をエッチングすることで、最終的に、バンプ電
極のバリアメタル層となる。
【0017】次いで、図4に示すように、Ti膜13が
蒸着されたシリコンウエハ11上に、厚膜レジストAZ
4903(ヘキストジャパン社製)をスピンコートし
て、膜厚が100μm厚のレジスト層92を形成する。
このレジスト層92には、露光/現像により、90μm
平方の開口寸法を有するボンディングパッド17よりも
一辺が5μmずつ大きい寸法を有する100μmの開口
部を形成する。
【0018】露光は、レジスト層の厚みが厚くても充分
な量の露光エネルギーを照射して行なわれ、また、現像
はAZ400Kデベロッパー(へキストジャパン社製)
により行われる。薄膜金属と接する部分のレジスト膜の
壁面角度調整は、例えば13th IEMT Sym
p.pp208,1992に記載されているような既知
の方法で行なわれ、露光エネルギー、レジスト面とガラ
スマスクとの距離、及び現像液の濃度を調整することに
より制御する。
【0019】このようにして、レジスト膜92が開口形
成されているシリコンウエハ81を硫酸銅メッキ液に浸
漬し、浴温度25℃でTi膜13を陰極として、リン含
有(0.03〜0.08重量%)高純度銅板を陽極とし
て、電流密度1〜5(A/dm2)で緩やかに攪拌しな
がら、図4に示すように、Ti13膜上に銅層101を
35μm電気メッキする。
【0020】このとき形成する銅層101は必ずしも3
5μm厚にメッキする必要はなく、必要に応じて膜厚は
任意に設定できる。また、Ti膜13上に形成する場合
の銅は必ずしもメッキ法である必要はなく、公知の技術
であるEB蒸着法、スパッタ法を用いて、所定の膜厚を
有するCuを形成しても何ら問題はない。
【0021】さらに電気メッキを行なうためのレジスト
として形成したAZ4903からなるレジスト層92
を、アセトンに浸漬し、図5に示すように、剥離除去す
る。このとき剥離液として例えばAZリムーバー(へキ
ストジャパン社製)を用いることも可能である。
【0022】その後、銅層101及びTi膜13上に、
EB(電子ビーム)蒸着法、分子線蒸着法、スパッタ
法、電解メッキ法、無電解メッキ法等により、ニッケル
層を0.3μm、パラジウム層を0.05μm各々積層
する。
【0023】さらに、上記と同様の方法を用いてメッキ
レジストAZ4903を用いて、図6に示すように、1
00μm厚のレジスト膜122を形成し、予め形成され
た銅突起よりも2μm幅広い開口寸法でパターンニング
する。
【0024】次いで、メッキ浴を下記に記載するスルホ
ン酸はんだメッキ液に変えて、Pd/Ni/Cu/Ti
膜を陰極として、電気銅メッキの場合と同様に、メッキ
液に対応する組成の、例えば高純度共晶ハンダ液を陽極
として、電気メッキを行う。スルホン酸はんだメッキ液
の組成 錫イオン(Sn2+) 12 体積% 鉛イオン(Pb2+) 30 体積% 脂肪族スルホン酸 41 体積% ノニオン系界面活性剤 5 体積% カチオン系界面活性剤 5 体積% イソプロピルアルコール 7 体積% 電流密度は1〜4(A/dm2 )とし、浴温度25℃で
緩やかに攪拌しながら、はんだ組成(Pb/Sn比)が
共晶組成にほぼ等しい、あるいはPb側またはSn側に
わずかに移行した組成のハンダ合金層12を、図7に示
すように、銅層101上に65μm析出させる。
【0025】こうしてバンプ電極材料であるはんだ合金
層12がボンディングパッド17上に連続的にメッキ形
成される。次いで、図8に示すように、ウエハ11上の
レジストAZ4903 122をアセトンを用いて除去
する。
【0026】次いで、塩酸混合比2パーセント以下、硝
酸混合比13パーセント以下、酢酸混合比85パーセン
ト以上の混合溶液をエッチング液として用いて、パラジ
ウム層13、ニッケル層14を同時にエッチング除去す
る。さらに、アンモニア、エチレンジアミン4酢酸、過
酸化水素水から構成される混合溶液で、チタン層13の
不要部分をエッチング除去し、図9に示すような、柱状
のバンプ電極12を有する半導体チップを得る。
【0027】得られた柱状のバンプ電極12をリフロー
することにより、図10に示すような球状のバンプ電極
12を有する半導体チップが得られる。得られたバンプ
電極のバンプ径は100μm角であり、はんだ組成は鉛
37%/錫63%の共晶組成であった。
【0028】ここで、バリアメタル層に用いられるニッ
ケルのエッチングについて説明する。はじめに、塩酸、
硝酸2成分系(王水系)エッチング液を用いて、ニッケ
ル、錫、鉛のエッチング速度を求め、ニッケルと錫、ニ
ッケルと鉛のエッチング選択比を次式で定義することで
求めた。 選択比(ニッケル/錫)=ニッケルエッチング速度/錫
エッチング速度 選択比(ニッケル/鉛)=ニッケルエッチング速度/鉛
エッチング速度 ニッケル/塩酸、ニッケル/硝酸2成分系(王水系)混
合比と選択比との関係を表すグラフ図を図11に示す。
図11に示すように、塩酸5%、硝酸95%(このと
き、硝酸の混合体積比は、塩酸の混合体積比の10倍で
ある)の混合体積比における選択比は、錫、鉛ともに最
大値を示すが、選択比(ニッケル/錫)は1以上にはな
らない。つまり、ニッケルより錫の方がエッチングされ
やすいことがわかる。
【0029】次に、本発明に好ましく用いられるエッチ
ング液及びそのエッチング液を用いた処理方法について
説明する。塩酸、硝酸、酢酸3成分系エッチング液を用
いて、ニッケル、錫のエッチング速度を求め、同様に、
ニッケルと錫のエッチング選択比を求めた。塩酸、硝
酸、酢酸3成分系混合体積比とニッケルと錫のエッチン
グ選択比との関係を図12に示す。図12中、測定点×
に記載の値は、その座標の混合比におけるニッケル選択
比/錫選択比を示す。塩酸、硝酸、酢酸の比率を変えた
種々の混合溶液について検討を行った結果、酢酸>硝酸
>塩酸の混合比率すなわち図中斜線領域A内に調整した
混合液で、バリアメタルであるニッケルが選択的にエッ
チングされ、バンプ電極にはエッチングダメージが認め
られない良好な選択エッチングが可能なことが解った。
特に、図13に示すように、硝酸混合体積比が塩酸混合
体積比の10倍以上である斜線領域Bと斜線領域Aとの
共通領域Cは、ニッケル選択比/錫選択比が1以上とな
る最適条件範囲であることがわかった。このような領域
の混合体積比を有するエッチング液として、例えば塩酸
混合比が2パーセント以下、硝酸混合比が13パーセン
ト以下、酢酸混合比が85パーセント以上の混合溶液が
あげられる。このエッチング溶液を用いると、エッチン
グ表面が平坦な鏡面エッチングが可能であり、選択比
(ニッケル/錫)が1以上になりエッチング選択性が向
上することが解った。
【0030】このように、本発明に好ましく用いられる
エッチング液の混合比率を適宜変化させることにより、
種々のエッチングレートが得られ、エッチングの用途に
応じて任意のエッチングレートが選択できる。
【0031】一方、比較例として、塩酸混合比が70パ
ーセント以上、硝酸混合比が20パーセント以上、酢酸
混合比が10パーセント以下の混合溶液で、バリアメタ
ル層をエッチングした場合には、選択比(ニッケル/
錫)が1以下になり、はんだバンプ中の錫が約10%エ
ッチングされた。これにより得られたはんだバンプのバ
ンプ径は95μm角であり寸法が約5μm小さくなっ
た。また、はんだ組成は鉛37%/錫63%の共晶組成
であったものが、バリアメタルエッチング後には鉛41
%/錫59%の組成に変動し共晶組成ではなくなった。
【0032】上述のように、本発明の好ましい態様にか
かる酢酸を含むエッチング液を用いると、錫は酢酸によ
り酢酸錫の表面皮膜を形成する。これにより錫は不動態
化し、エッチングが抑制される。一方、ニッケルはこの
ような表面皮膜を形成しない。このような化学反応挙動
の違いによりエッチング選択性の増加したことが考えら
れる。
【0033】塩酸、硝酸(王水)系エッチング液に酢酸
を加えることで、錫は不動態化してエッチング速度が減
少し、ニッケルにはこの効果が小さい。このため、ニッ
ケルのエッチング速度が錫のエッチング速度に比べて相
対的に増加して選択比(ニッケル/錫)が増加すると考
えられる。このようなエッチング抑制剤としては酢酸の
他に、燐酸、硫酸があげられる。
【0034】
【発明の効果】以上詳述したように、本発明によれば、
化学エッチング液を用いてバンプを構成する金属の不動
態化を行うことにより、バンプ電極のエッチング抑制効
果を実現し、バリアメタルを構成する金属のみを選択的
にエッチング除去することができる。このため、バンプ
電極に対するエッチングダメージが低減され、バンプ電
極の寸法ばらつきや組成変動を防止することができる。
【図面の簡単な説明】
【図1】 本発明に係るバンプ電極を有する半導体装置
の基本的構造を示す断面構成図
【図2】 本発明に係る半導体装置をフリップチップ実
装した電子回路装置の基本的構造を示す部分構成図
【図3】 本発明のバンプ電極の製造方法の一例を説明
するための図
【図4】 本発明のバンプ電極の製造方法の一例を説明
するための図
【図5】 本発明のバンプ電極の製造方法の一例を説明
するための図
【図6】 本発明のバンプ電極の製造方法の一例を説明
するための図
【図7】 本発明のバンプ電極の製造方法の一例を説明
するための図
【図8】 本発明のバンプ電極の製造方法の一例を説明
するための図
【図9】 本発明のバンプ電極の製造方法の一例を説明
するための図
【図10】 本発明のバンプ電極の製造方法の一例を説
明するための図
【図11】 塩酸、硝酸2成分系におけるニッケル/は
んだエッチング選択比を表すグラフ図
【図12】 塩酸、硝酸、酢酸3成分系におけるニッケ
ル/錫エッチング選択比を表すグラフ図
【図13】 塩酸、硝酸、酢酸3成分系におけるニッケ
ル/錫エッチング選択比の最適領域を表すグラフ図
【符号の説明】
11…半導体チップ 12…はんだバンプ 13…チタン層 14…ニッケル層 15…パラジウム層 16…パッシベーション膜 17…ボンディングパッド 21…回路配線基板 22…ソルダーレジスト 23…接続用端子 25…バリアメタル層 81…半導体チップ 92,122…メッキレジスト 101…銅層
フロントページの続き (56)参考文献 特開 昭63−58858(JP,A) 特開 平3−270235(JP,A) 特開 平4−280634(JP,A) 特開 平9−186163(JP,A) 特開 平9−213700(JP,A) 特表 平11−510321(JP,A) 国際公開97/22989(WO,A1) (58)調査した分野(Int.Cl.7,DB名) H01L 21/60

Claims (3)

    (57)【特許請求の範囲】
  1. 【請求項1】 ボンディングパッドを有する基板上に、
    バリアメタル層を形成する工程、該バリアメタル層上
    に、フォトレジストをマスクとしてバンプ電極層を形成
    する工程、及び塩酸、硝酸、及び酢酸を含み、その混合
    体積比が、酢酸>硝酸>塩酸で表される関係を満足する
    エッチング液を用いて、前記バリアメタル層を選択的に
    エッチングする工程を含むバンプ電極の製造方法。
  2. 【請求項2】 前記バンプ電極層は錫を含むことを特徴
    とする請求項1に記載のバンプ電極の製造方法。
  3. 【請求項3】 前記バンプ電極層は鉛合金を含み、前
    記バリアメタル層はニッケルを含むことを特徴とする請
    求項2に記載のバンプ電極の製造方法。
JP20300797A 1997-07-29 1997-07-29 バンプ電極の製造方法 Expired - Lifetime JP3335883B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP20300797A JP3335883B2 (ja) 1997-07-29 1997-07-29 バンプ電極の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP20300797A JP3335883B2 (ja) 1997-07-29 1997-07-29 バンプ電極の製造方法

Publications (2)

Publication Number Publication Date
JPH1154514A JPH1154514A (ja) 1999-02-26
JP3335883B2 true JP3335883B2 (ja) 2002-10-21

Family

ID=16466796

Family Applications (1)

Application Number Title Priority Date Filing Date
JP20300797A Expired - Lifetime JP3335883B2 (ja) 1997-07-29 1997-07-29 バンプ電極の製造方法

Country Status (1)

Country Link
JP (1) JP3335883B2 (ja)

Also Published As

Publication number Publication date
JPH1154514A (ja) 1999-02-26

Similar Documents

Publication Publication Date Title
EP0815593B1 (en) Solder bump fabrication methods and structure including a titanium barrier layer
JP3172501B2 (ja) チタン・タングステン合金のエッチング方法およびエッチャント溶液
JP2842692B2 (ja) はんだバンプの製造方法および相互接続システム
US3761309A (en) Ctor components into housings method of producing soft solderable contacts for installing semicondu
KR101688262B1 (ko) 기판 상에 솔더 합금 성막을 형성하는 방법
US4087314A (en) Bonding pedestals for semiconductor devices
US5492235A (en) Process for single mask C4 solder bump fabrication
US6750133B2 (en) Selective ball-limiting metallurgy etching processes for fabrication of electroplated tin bumps
US5904859A (en) Flip chip metallization
KR101842730B1 (ko) 기판 상에 솔더 성막을 형성하는 방법
KR20010098699A (ko) 납 없는 범프 배선의 형성 방법
JP2000260801A (ja) 半導体素子およびその製造方法
KR20050087840A (ko) 구리 상호 접속 구조체로의 본딩 구조체 및 방법
JP4484271B2 (ja) 電子部品の製造方法
US20080119056A1 (en) Method for improved copper layer etching of wafers with c4 connection structures
JP3335883B2 (ja) バンプ電極の製造方法
US20030157438A1 (en) Bump forming process
KR20020060307A (ko) 솔더 범프의 형성 방법
JP2009231682A (ja) 半導体装置およびその製造方法
JP3162464B2 (ja) 半導体装置の製造方法
CN1103119C (zh) 用于单掩膜c4焊料凸点制造的方法
JP3308882B2 (ja) 半導体装置の電極構造の製造方法
TW556293B (en) Bump process
JPH04217323A (ja) 半導体装置用バンプ電極の製造方法
JP4157693B2 (ja) 半導体装置及びその製造方法

Legal Events

Date Code Title Description
FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20070802

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080802

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090802

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090802

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100802

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100802

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110802

Year of fee payment: 9

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110802

Year of fee payment: 9

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120802

Year of fee payment: 10

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120802

Year of fee payment: 10

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130802

Year of fee payment: 11

EXPY Cancellation because of completion of term